JP3097843B2 - 表示制御回路 - Google Patents
表示制御回路Info
- Publication number
- JP3097843B2 JP3097843B2 JP09341987A JP34198797A JP3097843B2 JP 3097843 B2 JP3097843 B2 JP 3097843B2 JP 09341987 A JP09341987 A JP 09341987A JP 34198797 A JP34198797 A JP 34198797A JP 3097843 B2 JP3097843 B2 JP 3097843B2
- Authority
- JP
- Japan
- Prior art keywords
- screen data
- data
- line buffer
- control circuit
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は表示制御回路に関
し、特にカーナビゲーションなどのように、多くの画面
を表示することを必要とする表示制御回路に好適な表示
制御回路に関する。
し、特にカーナビゲーションなどのように、多くの画面
を表示することを必要とする表示制御回路に好適な表示
制御回路に関する。
【０００２】
【従来の技術】カーナビゲーションなどの表示制御回路
においては、パソコンなどに用いられる表示制御回路と
は異なり、多くの画面データを別々に転送する場合があ
る。図４は、従来の表示制御回路を示すものであり、こ
のような表示制御回路は、一般的に、多くの画面データ
をもつ例えばカーナビゲーションなどに用いられる表示
制御システムにおいて用いられている。
においては、パソコンなどに用いられる表示制御回路と
は異なり、多くの画面データを別々に転送する場合があ
る。図４は、従来の表示制御回路を示すものであり、こ
のような表示制御回路は、一般的に、多くの画面データ
をもつ例えばカーナビゲーションなどに用いられる表示
制御システムにおいて用いられている。
【０００３】図４において、１は表示メモリ、２は表示
制御回路、３はモニタである。また、４、…、５、６、
７はそれぞれ画面データｎ、…、３、２、１を格納して
いるメモリ空間、８、…、９、１０、１１はそれぞれ画
面データｎ、…、３、２、１を格納するためのラインバ
ッファ、１２は透過制御・プライオリティ制御回路であ
る。
制御回路、３はモニタである。また、４、…、５、６、
７はそれぞれ画面データｎ、…、３、２、１を格納して
いるメモリ空間、８、…、９、１０、１１はそれぞれ画
面データｎ、…、３、２、１を格納するためのラインバ
ッファ、１２は透過制御・プライオリティ制御回路であ
る。
【０００４】ここに、透過制御とは、画面データによ
り、そのデータの優先度を変更する制御であり、プライ
オリティ制御とは、複数の画面データに対し、優先順位
の高い方を選択する制御である。
り、そのデータの優先度を変更する制御であり、プライ
オリティ制御とは、複数の画面データに対し、優先順位
の高い方を選択する制御である。
【０００５】ａ１、ａ２、ａ３、…、ａｎはそれぞれ画
面１、２、３、…、ｎのデータ信号、ｂは表示メモリ１
から表示制御回路２への信号、ｃ１、ｃ２、ｃ３、…、
ｃｎはそれぞれラインバッファ１、２、３、…、ｎへの
書き込みデータ信号、ｅ１、ｅ２、ｅ３、…、ｅｎはそ
れぞれラインバッファ１、２、３、…、ｎからの読み出
しデータ信号、ｆは透過制御・プライオリティ制御後の
データ信号である。
面１、２、３、…、ｎのデータ信号、ｂは表示メモリ１
から表示制御回路２への信号、ｃ１、ｃ２、ｃ３、…、
ｃｎはそれぞれラインバッファ１、２、３、…、ｎへの
書き込みデータ信号、ｅ１、ｅ２、ｅ３、…、ｅｎはそ
れぞれラインバッファ１、２、３、…、ｎからの読み出
しデータ信号、ｆは透過制御・プライオリティ制御後の
データ信号である。
【０００６】図５は、図４の表示制御回路のタイミング
チャート図を示すものであり、各信号線は図４の信号線
に対応している。次に、その動作について図４及び図５
を参照して説明する。
チャート図を示すものであり、各信号線は図４の信号線
に対応している。次に、その動作について図４及び図５
を参照して説明する。
【０００７】まず、画面データを表示メモリ１からライ
ンバッファへ書き込むときには、表示メモリ１のメモリ
空間７から画面１データｄ１０、ｄ１１、ｄ１２、ｄ１
３を読み出し、ａ１→ｂ→ｃ１と経由して、ラインバッ
ファ１１に書き込む。次に、表示メモリ１のメモリ空間
６から画面２データｄ２０、ｄ２１、ｄ２２、ｄ２３を
読み出し、ａ２→ｂ→ｃ２と経由して、ラインバッファ
１０に書き込む。 以下、上記動作を画面ｎデータまで
行う。
ンバッファへ書き込むときには、表示メモリ１のメモリ
空間７から画面１データｄ１０、ｄ１１、ｄ１２、ｄ１
３を読み出し、ａ１→ｂ→ｃ１と経由して、ラインバッ
ファ１１に書き込む。次に、表示メモリ１のメモリ空間
６から画面２データｄ２０、ｄ２１、ｄ２２、ｄ２３を
読み出し、ａ２→ｂ→ｃ２と経由して、ラインバッファ
１０に書き込む。 以下、上記動作を画面ｎデータまで
行う。
【０００８】次に、画面データをラインバッファから読
み出して、透過制御・プライオリティ制御を行うため
に、ラインバッファ１１〜８までのデータｅ１〜ｅｎを
同時に読み出す。 そして、透過制御・プライオリティ
制御を行い、画面データｅ１〜ｅｎの中の１つのデータ
選択し、データｆ（ｄｘ０、ｄｘ１、ｄｘ２、ｄｘ３）
としてモニタ３に出力する。
み出して、透過制御・プライオリティ制御を行うため
に、ラインバッファ１１〜８までのデータｅ１〜ｅｎを
同時に読み出す。 そして、透過制御・プライオリティ
制御を行い、画面データｅ１〜ｅｎの中の１つのデータ
選択し、データｆ（ｄｘ０、ｄｘ１、ｄｘ２、ｄｘ３）
としてモニタ３に出力する。
【０００９】
【発明が解決しようとする課題】図４に示す従来の技術
においては、画面データがｎ種類存在する場合には、ｎ
個のラインバッファが必要となるが、ラインバッファ
は、表示制御回路の回路素子に占める割合が大きく、シ
ステム全体のコストに大きく影響する。従って、画面デ
ータ数が多くなると、表示制御回路の素子数が増大し、
システム全体のコストが増大する。
においては、画面データがｎ種類存在する場合には、ｎ
個のラインバッファが必要となるが、ラインバッファ
は、表示制御回路の回路素子に占める割合が大きく、シ
ステム全体のコストに大きく影響する。従って、画面デ
ータ数が多くなると、表示制御回路の素子数が増大し、
システム全体のコストが増大する。
【００１０】また、表示メモリ１と表示制御回路間２で
の画面データの転送を行っていない期間は、他の処理
（たとえば、ＣＰＵからの表示メモリへのアクセス、描
画制御回路からの表示メモリへのアクセスなど）を行っ
ており、従って、表示メモリ１と表示制御回路２間の画
面転送期間が短ければ短くなるほど、他の処理期間を増
大させることができ、システム全体として高速化を図る
ことができる。
の画面データの転送を行っていない期間は、他の処理
（たとえば、ＣＰＵからの表示メモリへのアクセス、描
画制御回路からの表示メモリへのアクセスなど）を行っ
ており、従って、表示メモリ１と表示制御回路２間の画
面転送期間が短ければ短くなるほど、他の処理期間を増
大させることができ、システム全体として高速化を図る
ことができる。
【００１１】しかしながら、従来の技術では、以下の理
由で、表示メモリ１から、ラインバッファへの書き込む
処理時間の短縮を図ることが困難である。すなわち、転
送すべき画面データをすべて転送する前に、プライオリ
ティが最上位のデータとなるような場合には、その時点
の画面データを実画面データとして出力し、それ以後の
画面データの転送を省略できるが、従来の表示制御回路
では、全ての画面データをラインバッファに格納した後
に、透過制御、プライオリティ制御を行っているので、
全ての画面データをラインバッファに格納した後でなけ
れば、プライオリティが最上位となるか否かは判断でき
ない。従って、必ず全ての画面データを転送しなければ
ならず、画面データ数が多くなると、それに比例して表
示メモリ１と表示制御回路２間の信号伝送時間が増大
し、表示メモリと表示制御回路間の画面転送期間を短か
くすることはできない。
由で、表示メモリ１から、ラインバッファへの書き込む
処理時間の短縮を図ることが困難である。すなわち、転
送すべき画面データをすべて転送する前に、プライオリ
ティが最上位のデータとなるような場合には、その時点
の画面データを実画面データとして出力し、それ以後の
画面データの転送を省略できるが、従来の表示制御回路
では、全ての画面データをラインバッファに格納した後
に、透過制御、プライオリティ制御を行っているので、
全ての画面データをラインバッファに格納した後でなけ
れば、プライオリティが最上位となるか否かは判断でき
ない。従って、必ず全ての画面データを転送しなければ
ならず、画面データ数が多くなると、それに比例して表
示メモリ１と表示制御回路２間の信号伝送時間が増大
し、表示メモリと表示制御回路間の画面転送期間を短か
くすることはできない。
【００１２】本発明の目的は、画面データが多数の種類
存在した場合でも、それと同数のラインバッファを備え
る必要がなく、回路素子数の増大を抑えることができる
表示制御回路を提供することである。
存在した場合でも、それと同数のラインバッファを備え
る必要がなく、回路素子数の増大を抑えることができる
表示制御回路を提供することである。
【００１３】また、本発明の他の目的は、透過制御・プ
ライオリティ制御を、ラインバッファに書き込む前に行
い、転送していく画面データがすべての画面を転送する
前に、プライオリティが最上位のデータとなった場合、
以後のデータを転送する必要をなくすことにより、表示
メモリからラインバッファへの書き込み処理時間の短縮
を図ることである。
ライオリティ制御を、ラインバッファに書き込む前に行
い、転送していく画面データがすべての画面を転送する
前に、プライオリティが最上位のデータとなった場合、
以後のデータを転送する必要をなくすことにより、表示
メモリからラインバッファへの書き込み処理時間の短縮
を図ることである。
【００１４】
【課題を解決するための手段】本発明による表示制御回
路は、１画面分を蓄積可能な１つのラインバッファを備
え、１画面データを取り込む毎に透過制御・プライオリ
ティ制御をしながら上書きし、実画面データを得るよう
に構成されている。すなわち、表示制御回路において
は、１つのラインバッファに画面データを透過制御・プ
ライオリティ制御をしながら上書きし、それを繰り返す
ことにより実画面データを得ているので、従来は画面デ
ータ分のラインバッファが必要であったのに対し、１つ
のラインバッファで、表示に必要な画面データを蓄積す
ることを可能にするものである。
路は、１画面分を蓄積可能な１つのラインバッファを備
え、１画面データを取り込む毎に透過制御・プライオリ
ティ制御をしながら上書きし、実画面データを得るよう
に構成されている。すなわち、表示制御回路において
は、１つのラインバッファに画面データを透過制御・プ
ライオリティ制御をしながら上書きし、それを繰り返す
ことにより実画面データを得ているので、従来は画面デ
ータ分のラインバッファが必要であったのに対し、１つ
のラインバッファで、表示に必要な画面データを蓄積す
ることを可能にするものである。
【００１５】また、全ての画面データを転送する前に、
前記ラインバッファに蓄積された画面データのプライオ
リティが最上位のデータとなった場合には、それ以後の
画面データの転送を中止し、前記ラインバッファに蓄積
されている画面データを実画面データとして出力するこ
とを特徴としている。
前記ラインバッファに蓄積された画面データのプライオ
リティが最上位のデータとなった場合には、それ以後の
画面データの転送を中止し、前記ラインバッファに蓄積
されている画面データを実画面データとして出力するこ
とを特徴としている。
【００１６】
【発明の実施の形態】図１は、本発明の表示制御回路の
実施の形態を示すブロック図である。本発明の表示制御
回路は、透過制御・プライオリティ制御回路１２とライ
ンバッファ１３により構成されている。透過制御・プラ
イオリティ制御回路１２は、表示メモリからの画面デー
タｂとラインバッファ１３からの読み出し信号ｇとで透
過制御・プライオリティ制御を行う。ラインバッファ１
３は、透過制御・プライオリティ制御後のデータ信号ｆ
を入力し、透過制御・プライオリティ制御終了後の読み
出し信号ｄを実画面データとしてモニタに出力すると共
に画面データｂを取り込む毎にラインバッファ１３に蓄
積される画面データを読み出し、信号ｇとして透過制御
・プライオリティ制御回路１２に出力する。
実施の形態を示すブロック図である。本発明の表示制御
回路は、透過制御・プライオリティ制御回路１２とライ
ンバッファ１３により構成されている。透過制御・プラ
イオリティ制御回路１２は、表示メモリからの画面デー
タｂとラインバッファ１３からの読み出し信号ｇとで透
過制御・プライオリティ制御を行う。ラインバッファ１
３は、透過制御・プライオリティ制御後のデータ信号ｆ
を入力し、透過制御・プライオリティ制御終了後の読み
出し信号ｄを実画面データとしてモニタに出力すると共
に画面データｂを取り込む毎にラインバッファ１３に蓄
積される画面データを読み出し、信号ｇとして透過制御
・プライオリティ制御回路１２に出力する。
【００１７】次に、本発明の動作について、図１を参照
して説明する。表示制御回路２の入力端子には、表示メ
モリからの画面データｂが入力され、この画面データｂ
は、透過制御・プライオリティ制御回路１２の一方の端
子に入力される。透過制御・プライオリティ制御回路１
２の他方の端子には、透過制御・プライオリティ制御が
行われる毎にラインバッファ１３に蓄積される画面デー
タｇが入力され、画面データｂとｇとで透過・プライオ
リティ制御が行われ、その出力画面データｆはラインバ
ッファ１３に入力されて蓄積される。
して説明する。表示制御回路２の入力端子には、表示メ
モリからの画面データｂが入力され、この画面データｂ
は、透過制御・プライオリティ制御回路１２の一方の端
子に入力される。透過制御・プライオリティ制御回路１
２の他方の端子には、透過制御・プライオリティ制御が
行われる毎にラインバッファ１３に蓄積される画面デー
タｇが入力され、画面データｂとｇとで透過・プライオ
リティ制御が行われ、その出力画面データｆはラインバ
ッファ１３に入力されて蓄積される。
【００１８】上記の動作が繰り返し行われ、透過・プラ
イオリティ制御が終了した時点でラインバッファ１３に
蓄積されたデータは、モニタの同期信号に従って画面デ
ータｄとして出力される。
イオリティ制御が終了した時点でラインバッファ１３に
蓄積されたデータは、モニタの同期信号に従って画面デ
ータｄとして出力される。
【００１９】
【実施例】図２は、本発明による画面表示装置を示す実
施例である。図３は、図２のタイミングチャート図を示
すものであり、各信号線は図２の信号線に対応してい
る。図２〜図３において、１は表示メモリ、２は表示制
御回路、３はモニタ、４、…、５、６、７はそれぞれ画
面ｎ、…、３、２、１のデータのメモリ、１２は透過制
御・プライオリティ制御回路、１３はラインバッファで
ある。ａ１、ａ２、ａ３、…、ａｎはそれぞれ画面１、
２、３、…、ｎのデータ信号、ｂは表示メモリ１から表
示制御回路２への信号、ｇはラインバッファ１３からの
読み出し信号、ｆはｂとｇとの透過制御・プライオリテ
ィ制御後のデータ、ｄはラインバッファ１３からの読み
出しデータである。
施例である。図３は、図２のタイミングチャート図を示
すものであり、各信号線は図２の信号線に対応してい
る。図２〜図３において、１は表示メモリ、２は表示制
御回路、３はモニタ、４、…、５、６、７はそれぞれ画
面ｎ、…、３、２、１のデータのメモリ、１２は透過制
御・プライオリティ制御回路、１３はラインバッファで
ある。ａ１、ａ２、ａ３、…、ａｎはそれぞれ画面１、
２、３、…、ｎのデータ信号、ｂは表示メモリ１から表
示制御回路２への信号、ｇはラインバッファ１３からの
読み出し信号、ｆはｂとｇとの透過制御・プライオリテ
ィ制御後のデータ、ｄはラインバッファ１３からの読み
出しデータである。
【００２０】次に、その動作について、図２〜図３を参
照して説明する。まず、表示メモリ１から画面１のデー
タｄ１０、ｄ１１、ｄ１２、ｄ１３を読み出し、ａ１→
ｂ→ｆと経由し、ｆ信号としてラインバッファ１３に書
き込む。次に、表示メモリ１から画面２のデータｄ２
０、ｄ２１、ｄ２２、ｄ２３を読み出し、ａ２→ｂと経
由して透過制御・プライオリティ制御回路１２に入力す
る。
照して説明する。まず、表示メモリ１から画面１のデー
タｄ１０、ｄ１１、ｄ１２、ｄ１３を読み出し、ａ１→
ｂ→ｆと経由し、ｆ信号としてラインバッファ１３に書
き込む。次に、表示メモリ１から画面２のデータｄ２
０、ｄ２１、ｄ２２、ｄ２３を読み出し、ａ２→ｂと経
由して透過制御・プライオリティ制御回路１２に入力す
る。
【００２１】一方、ラインバッファ１３に書き込まれた
画面１のデータをｂ信号と同じタイミングで読み出し、
ｇ信号として透過制御・プライオリティ制御回路１２に
入力する。ｂ信号の画面２のデータとｇ信号の画面１の
データとで、透過・プライオリティ制御を行い、その結
果をｆ信号としてラインバッファ１３に格納する。上記
の動作を画面ｎデータまで繰り返し行い、ラインバッフ
ァ１３にデータを上書きしていく。
画面１のデータをｂ信号と同じタイミングで読み出し、
ｇ信号として透過制御・プライオリティ制御回路１２に
入力する。ｂ信号の画面２のデータとｇ信号の画面１の
データとで、透過・プライオリティ制御を行い、その結
果をｆ信号としてラインバッファ１３に格納する。上記
の動作を画面ｎデータまで繰り返し行い、ラインバッフ
ァ１３にデータを上書きしていく。
【００２２】その際、透過制御・プライオリティ制御回
路１２により、ラインバッファ１３に格納されるデータ
のプライオリティがすべて最上位となった場合、表示メ
モリからの画面データの読み出しを中止し、その時点で
透過・プライオリティ制御を終了する。
路１２により、ラインバッファ１３に格納されるデータ
のプライオリティがすべて最上位となった場合、表示メ
モリからの画面データの読み出しを中止し、その時点で
透過・プライオリティ制御を終了する。
【００２３】透過・プライオリティ制御が終了した時点
で、ラインバッファ１３に格納されているデータｄｘ
０、ｄｘ１、ｄｘ２、ｄｘ３を、表示のタイミングに従
い、ラインバッファ１３から読み出し、ｆを経由してモ
ニタ３に出力する。
で、ラインバッファ１３に格納されているデータｄｘ
０、ｄｘ１、ｄｘ２、ｄｘ３を、表示のタイミングに従
い、ラインバッファ１３から読み出し、ｆを経由してモ
ニタ３に出力する。
【００２４】
【発明の効果】本発明によれば、透過制御・プライオリ
ティ制御を、ラインバッファに書き込む前に行うことに
より、１つのラインバッファで、実画面データを得るこ
とができるので、表示制御回路のラインバッファ数を削
減することができる。具体的には、ｎ個の画面を制御す
る表示制御回路の場合、ラインバッファ部分の素子数を
従来技術と比較して、ｎ分の１とすることが出来る。
ティ制御を、ラインバッファに書き込む前に行うことに
より、１つのラインバッファで、実画面データを得るこ
とができるので、表示制御回路のラインバッファ数を削
減することができる。具体的には、ｎ個の画面を制御す
る表示制御回路の場合、ラインバッファ部分の素子数を
従来技術と比較して、ｎ分の１とすることが出来る。
【００２５】また、透過制御・プライオリティ制御を、
ラインバッファに書き込む前に行うことにより、転送し
ていく画面データがすべての画面を転送する前に、プラ
イオリティが最上位のデータとなった場合には、以後の
データを転送する必要がなくなるので、表示メモリから
の、データ転送時間をその分短縮することができる。具
体的には、ｎ個の画面を制御する表示制御回路の場合、
画面１のデータが全て最上位のプライオリティであった
場合には、データ転送時間はｎ分の１に短縮される。
ラインバッファに書き込む前に行うことにより、転送し
ていく画面データがすべての画面を転送する前に、プラ
イオリティが最上位のデータとなった場合には、以後の
データを転送する必要がなくなるので、表示メモリから
の、データ転送時間をその分短縮することができる。具
体的には、ｎ個の画面を制御する表示制御回路の場合、
画面１のデータが全て最上位のプライオリティであった
場合には、データ転送時間はｎ分の１に短縮される。
【００２６】
【図１】本発明の実施の形態を示すブロック図である。
【図２】本発明の表示制御システムの実施例を示す図で
ある。
ある。
【図３】本発明におけるタイミングチャートである。
【図４】従来の表示制御システムを示す図である。
【図５】従来の技術におけるタイミングチャートであ
る。
る。
１ 表示メモリ ２ 表示制御回路 ３ モニタ ４、５、６、７ 画面データを格納しているメモリ空
間 ８、９、１０、１１、１３ ラインバッファ １２ 透過制御・プライオリティ制御回路 ａ１、ａ２、ａ３、…、ａｎ 画面１、２、３、…、
ｎのデータ信号 ｂ 表示メモリから表示制御回路への信号 ｄ ラインバッファからの読み出しデータ信号１ ｆ 透過制御・プライオリティ制御後のデータ信号 ｇ ラインバッファからの読み出しデータ信号２ ｃ１、ｃ２、ｃ３、…、ｃｎ ラインバッファ１、
２、３、…、ｎへの書き込みデータ信号 ｅ１、ｅ２、ｅ３、…、ｅｎ ラインバッファ１、
２、３、…、ｎからの読み出しデータ信号
間 ８、９、１０、１１、１３ ラインバッファ １２ 透過制御・プライオリティ制御回路 ａ１、ａ２、ａ３、…、ａｎ 画面１、２、３、…、
ｎのデータ信号 ｂ 表示メモリから表示制御回路への信号 ｄ ラインバッファからの読み出しデータ信号１ ｆ 透過制御・プライオリティ制御後のデータ信号 ｇ ラインバッファからの読み出しデータ信号２ ｃ１、ｃ２、ｃ３、…、ｃｎ ラインバッファ１、
２、３、…、ｎへの書き込みデータ信号 ｅ１、ｅ２、ｅ３、…、ｅｎ ラインバッファ１、
２、３、…、ｎからの読み出しデータ信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 5/377 G09G 5/00
Claims (5)
- 【請求項１】 表示メモリに書き込まれているｎ個の画
面データを順次読み出して透過制御・プライオリティ制
御を行った後、実画面データを出力する表示制御回路に
おいて、 前記表示メモリ内のｉ番目（ｉ＝１，２，…，ｎ）まで
の画面データの透過・プライオリティ制御により得られ
た１画面分の画面データを蓄積するラインバッファと、 前記 ラインバッファに書き込まれている前記ｉ番目まで
の画面データの透過・プライオリティ制御により得られ
た画面のデータと前記表示メモリ内のｉ＋１番目の画面
のデータのプライオリティを比較し、プライオリティの
高い方のデータにより前記ラインバッファを上書きする
ステップを繰り返す手段と、前記ラインバッファから前
記実画面データを読み出す手段を有することを特徴とす
る表示制御回路。 - 【請求項２】 前記実画面データを読み出す手段は、前
記表示メモリ内の全ての画面データに対するプライオリ
ティの比較処理を終了後に、前記ラインバッファに格納
されている１画面分のデータを実画面データとして読み
出すことを特徴とする請求項１記載の表示制御回路。 - 【請求項３】 前記実画面データを読み出す手段は、前
記ラインバッファに上書きされた前記画面のデータのプ
ライオリティがすべて最上位となった時点で、前記表示
メモリからの画面データの読み出しを中止するととも
に、透過制御・プライオリティ制御を終了し、その時点
で前記ラインバッファに格納されている画面データを実
画面データとして読み出すことを特徴とする請求項１記
載の表示制御回路。 - 【請求項４】 ｎ個の画面データを格納する表示メモリ
と、前記表示メモリに格納されているｎ個の画面データ
を順次読み出し、透過制御・プライオリティ制御を行っ
た後、実画面データを出力する表示制御回路とを備えた
表示制御装置において、 前記表示制御回路は、前記表示メモリ内の画面データの
透過・プライオリティ制御により得られた画面データを
蓄積するラインバッファと、前記表示メモリ内 の画面デ
ータと前記ラインバッファに蓄積された画面データ間で
透過・プライオリティ制御を行う透過制御・プライオリ
ティ制御回路を有していることを特徴とする表示制御装
置。 - 【請求項５】 前記透過制御・プライオリティ制御回路
は、前記表示メモリから読み出された画面データと前記
ラインバッファから読み出された画面データのプライオ
リティを比較し、プライオリティの高い方のデータを前
記ラインバッファに上書きするステップを繰り返す手段
を備えていることを特徴とする請求項４記載の表示制御
装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09341987A JP3097843B2 (ja) | 1997-11-28 | 1997-11-28 | 表示制御回路 |
| TW087119784A TW406255B (en) | 1997-11-28 | 1998-11-27 | Display control circuit |
| KR1019980051440A KR100328376B1 (ko) | 1997-11-28 | 1998-11-28 | 표시제어회로 |
| CN98125074A CN1132141C (zh) | 1997-11-28 | 1998-11-30 | 显示控制电路 |
| US09/201,164 US6344849B1 (en) | 1997-11-28 | 1998-11-30 | Display control circuit suitable for multi-screen display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09341987A JP3097843B2 (ja) | 1997-11-28 | 1997-11-28 | 表示制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11161259A JPH11161259A (ja) | 1999-06-18 |
| JP3097843B2 true JP3097843B2 (ja) | 2000-10-10 |
Family
ID=18350309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09341987A Expired - Fee Related JP3097843B2 (ja) | 1997-11-28 | 1997-11-28 | 表示制御回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6344849B1 (ja) |
| JP (1) | JP3097843B2 (ja) |
| KR (1) | KR100328376B1 (ja) |
| CN (1) | CN1132141C (ja) |
| TW (1) | TW406255B (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5450342A (en) | 1984-10-05 | 1995-09-12 | Hitachi, Ltd. | Memory device |
| US5448519A (en) | 1984-10-05 | 1995-09-05 | Hitachi, Ltd. | Memory device |
| US5265234A (en) | 1985-05-20 | 1993-11-23 | Hitachi, Ltd. | Integrated memory circuit and function unit with selective storage of logic functions |
| US4868557A (en) * | 1986-06-04 | 1989-09-19 | Apple Computer, Inc. | Video display apparatus |
| US5469223A (en) * | 1993-10-13 | 1995-11-21 | Auravision Corporation | Shared line buffer architecture for a video processing circuit |
| JPH08289138A (ja) | 1995-04-11 | 1996-11-01 | Fuji Xerox Co Ltd | 画像縮小装置 |
| JP2605656B2 (ja) | 1995-06-16 | 1997-04-30 | 株式会社日立製作所 | １チップメモリデバイス |
-
1997
- 1997-11-28 JP JP09341987A patent/JP3097843B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-27 TW TW087119784A patent/TW406255B/zh not_active IP Right Cessation
- 1998-11-28 KR KR1019980051440A patent/KR100328376B1/ko not_active IP Right Cessation
- 1998-11-30 CN CN98125074A patent/CN1132141C/zh not_active Expired - Fee Related
- 1998-11-30 US US09/201,164 patent/US6344849B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990045672A (ko) | 1999-06-25 |
| JPH11161259A (ja) | 1999-06-18 |
| KR100328376B1 (ko) | 2002-06-26 |
| CN1231466A (zh) | 1999-10-13 |
| US6344849B1 (en) | 2002-02-05 |
| TW406255B (en) | 2000-09-21 |
| CN1132141C (zh) | 2003-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5438376A (en) | Image processing apparatus and image reception apparatus using the same | |
| JP3097843B2 (ja) | 表示制御回路 | |
| JPS59231591A (ja) | 画像表示装置 | |
| JP2000311241A (ja) | 画像処理装置 | |
| US7928987B2 (en) | Method and apparatus for decoding video data | |
| US6628289B1 (en) | Rendering apparatus and method, and storage medium | |
| JP2820048B2 (ja) | 画像処理システムとその記憶装置およびそのアクセス方法 | |
| JP2828643B2 (ja) | 直線描画装置 | |
| US6636224B1 (en) | Method, system, and computer program product for overlapping graphics data collection and transmission using a single processor | |
| JP3357243B2 (ja) | 画像処理装置における設定データ変更装置 | |
| JPS593471A (ja) | 画像メモリ制御方式 | |
| JP3093359B2 (ja) | ラインバッファリング処理回路 | |
| JP3426484B2 (ja) | 画像データ処理装置及び画像データ処理方法 | |
| JP2895514B2 (ja) | ページプリンタの画像データ転送制御方法 | |
| JP3643020B2 (ja) | データ転送方法およびその装置ならびにその装置を用いたデータ処理装置 | |
| JPH02187874A (ja) | 画像処理装置 | |
| JPS6146978A (ja) | Ｃｒｔ表示装置 | |
| US20050237332A1 (en) | Information processor | |
| JP2536183B2 (ja) | 画像処理方法および装置 | |
| JPS61264381A (ja) | 記憶回路 | |
| JPH04151195A (ja) | 画像表示装置 | |
| JPH1091569A (ja) | Ｄｍａ転送制御装置、及びキャプチャボード又はキャプチャカード、並びに情報処理装置 | |
| JPH04318891A (ja) | グラフィック制御装置 | |
| JPS62296278A (ja) | イメ−ジメモリ制御方式 | |
| JPH0239383A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070811 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |