JP2536183B2 - 画像処理方法および装置 - Google Patents
画像処理方法および装置Info
- Publication number
- JP2536183B2 JP2536183B2 JP1236552A JP23655289A JP2536183B2 JP 2536183 B2 JP2536183 B2 JP 2536183B2 JP 1236552 A JP1236552 A JP 1236552A JP 23655289 A JP23655289 A JP 23655289A JP 2536183 B2 JP2536183 B2 JP 2536183B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- processing
- image
- line
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、2値画像を高速に処理する方法及び装置に
関する。
関する。
従来の技術について、図を用いて説明する。
第3図は、2値画像の3×3近傍処理の一例を示す。
第3図において、31は入力画像、32は出力画像であ
る。出力画像の画素33の画素値は、入力画像の対応する
画素34の周辺3×3の領域35の画素値から、計算によっ
て求められる。
る。出力画像の画素33の画素値は、入力画像の対応する
画素34の周辺3×3の領域35の画素値から、計算によっ
て求められる。
このような、入力された2値画像を処理し、出力画像
を作成する処理において、各出力画素値が、他の出力画
素値とは独立に、入力画像のみを用いて計算できるよう
な処理の場合は、各出力画素値を全て並列に計算するこ
とによって、高速に処理することが出来る。
を作成する処理において、各出力画素値が、他の出力画
素値とは独立に、入力画像のみを用いて計算できるよう
な処理の場合は、各出力画素値を全て並列に計算するこ
とによって、高速に処理することが出来る。
ところが、細線化処理等のある種の処理は、第4図に
示すように、出力画像は画像の端の方から順に走査する
ように処理し、ある出力画素値を計算するためには、そ
れより前に走査された画素の出力値が必要となる。
示すように、出力画像は画像の端の方から順に走査する
ように処理し、ある出力画素値を計算するためには、そ
れより前に走査された画素の出力値が必要となる。
このような処理の場合、ある画素値を計算するために
は、それより前の画素値の計算が終了している必要があ
るため、各画素の計算は、走査する順に逐次的に処理し
ていた。
は、それより前の画素値の計算が終了している必要があ
るため、各画素の計算は、走査する順に逐次的に処理し
ていた。
上述したように従来の方法では、計算が逐次的にしか
行えず、高速化が困難であった。
行えず、高速化が困難であった。
これを、フォートランプログラムを例に、第5図を用
いて説明する。
いて説明する。
入力画像をIP(512,512)とする。
第12図に示した処理は、入力画像の各画素の周辺3×
3近傍の画素値を調べ、新しい画素値を求める、出力画
素値を書き込むという処理を、画像の縦方向に処理しな
がら、さらにその各ライン内で横方向に処理している。
3近傍の画素値を調べ、新しい画素値を求める、出力画
素値を書き込むという処理を、画像の縦方向に処理しな
がら、さらにその各ライン内で横方向に処理している。
いま、このような処理において、内側のDOループ、す
なわち横方向の処理が並列に処理できれば高速化が達成
できるが、この処理では新しいIP(I,J)を求めるとき
には、その直前で求めた新しいIP(I−1,J)を使う必
要があり、1画素づつ逐次的にしか処理できない。
なわち横方向の処理が並列に処理できれば高速化が達成
できるが、この処理では新しいIP(I,J)を求めるとき
には、その直前で求めた新しいIP(I−1,J)を使う必
要があり、1画素づつ逐次的にしか処理できない。
これを、第5図を用いて説明する。
第5図は、512×512画素の画像を示し、各格子はその
画素を示すとする。
画素を示すとする。
いま、処理しようとしている画素IP(I,J)は、第5
図の○印をつけた画素とする。このとき×印のついた画
素は、IPの新しい画素値を計算する前に更新されていな
ければならない。
図の○印をつけた画素とする。このとき×印のついた画
素は、IPの新しい画素値を計算する前に更新されていな
ければならない。
第12図の内側のDOループ、すなわち横方向の処理にの
み着目すると、IPの新しい画素値を計算するためには、
IPの一つ手前の画素IP(I−1,J)が更新されていなけ
ればならない。
み着目すると、IPの新しい画素値を計算するためには、
IPの一つ手前の画素IP(I−1,J)が更新されていなけ
ればならない。
従って、横方向には、1画素づつ逐次的にしか処理で
きない。
きない。
〔課題を解決するための手段〕 本発明の画像処理装置の構成は、2値画像の3×3近
傍演算処理を行う装置において、画像を保持する画像メ
モリと、入力画像を、1ライン毎に逐次的に読み出す画
像読み出し機構と、その1ライン内の処理のうち、現在
処理中の1ライン内の全ての画素について、1つ手前の
画素の処理結果が0の場合を仮定し、各画素の出力の値
を並列に求める並列演算機構と、前記手前の画素の処理
結果が1の場合を仮定し、各画素の出力の値を並列に求
める並列演算機構と、前記1つ手前の画素の処理結果を
仮定して得られた仮の出力値を1ライン分保持する結果
格納部と、この結果格納部の中から、順に真の出力値を
決めるための処理を行う出力決定機構と、その決定され
た出力値をもとに、画像メモリを更新する機構を有する
ことを特徴とする。
傍演算処理を行う装置において、画像を保持する画像メ
モリと、入力画像を、1ライン毎に逐次的に読み出す画
像読み出し機構と、その1ライン内の処理のうち、現在
処理中の1ライン内の全ての画素について、1つ手前の
画素の処理結果が0の場合を仮定し、各画素の出力の値
を並列に求める並列演算機構と、前記手前の画素の処理
結果が1の場合を仮定し、各画素の出力の値を並列に求
める並列演算機構と、前記1つ手前の画素の処理結果を
仮定して得られた仮の出力値を1ライン分保持する結果
格納部と、この結果格納部の中から、順に真の出力値を
決めるための処理を行う出力決定機構と、その決定され
た出力値をもとに、画像メモリを更新する機構を有する
ことを特徴とする。
本方式は、第12図に示した横方向の処理のうち、絶対
に逐次的にしか処理できない部分を抽出し、その他の部
分を並列処理することにより、高速化を図るものであ
る。
に逐次的にしか処理できない部分を抽出し、その他の部
分を並列処理することにより、高速化を図るものであ
る。
ただし、並列に処理するためには、入力が0か1か未
確定の時に、その両方の場合について計算しテーブルを
作成するため、計算量は増加する。
確定の時に、その両方の場合について計算しテーブルを
作成するため、計算量は増加する。
しかし、並列に処理できる部分は、並列処理装置を用
いることにより、処理時間を大幅に短くすることが出来
る。
いることにより、処理時間を大幅に短くすることが出来
る。
次に、本発明の実施例について図面を用いて説明す
る。
る。
第1図は、本発明の画像処理方式の一実施例の構成を
示すフロー図である。
示すフロー図である。
処理対象の画像は2値画像であるので、入力、出力の
各画素値は0か1である。
各画素値は0か1である。
従って、横方向の処理の逐次性は、直前の画素の出力
が0か1かが分からないことによるものとみなせる。
が0か1かが分からないことによるものとみなせる。
そこで、入力画像を1ラインずつ取り込み(S1)なが
ら、直前の画素の出力が0の場合と1の場合を仮定し
(S2)、その両方の場合について仮の出力値を求める
(S30およびS31)。
ら、直前の画素の出力が0の場合と1の場合を仮定し
(S2)、その両方の場合について仮の出力値を求める
(S30およびS31)。
この仮の出力値の計算には、前の画素の出力値を必要
としないので、横方向1ライン分を並列に処理できる。
としないので、横方向1ライン分を並列に処理できる。
仮の出力値を求めた後、まず最初の画素の出力値を決
定し、その値を初期値として仮の出力値を順にたどって
行き、各画素の真の出力値を決定する(S4)。
定し、その値を初期値として仮の出力値を順にたどって
行き、各画素の真の出力値を決定する(S4)。
これをフォートランプログラムを例に、第6図を用い
て説明する。
て説明する。
入力画像をIP(512,512)とする。
第6図に示した処理は、入力画像の各画素を周辺3×
3近傍の画素値を調べ、新しい画素値を求める、出力画
素値を書き込むという処理を、画像の縦方向に処理しな
がら、さらに各ライン内で横方向に処理している。
3近傍の画素値を調べ、新しい画素値を求める、出力画
素値を書き込むという処理を、画像の縦方向に処理しな
がら、さらに各ライン内で横方向に処理している。
また、横方向の処理を、テーブルを作成するためのDO
ループ20と、テーブルをもとに出力値を決定するDOルー
プ30とに分けて処理している。
ループ20と、テーブルをもとに出力値を決定するDOルー
プ30とに分けて処理している。
この処理において、テーブルを作成するDOループ20で
は、IP(I−1,J)の出力値は使用しないので、全ての
Iについて並列に処理する。
は、IP(I−1,J)の出力値は使用しないので、全ての
Iについて並列に処理する。
以上の横方向の処理を、DOループ10によって、全ての
ラインについて繰り返し行う。第6図の下側のDOループ
30、すなわちテーブルをたどって行く部分は、逐次的に
処理する。
ラインについて繰り返し行う。第6図の下側のDOループ
30、すなわちテーブルをたどって行く部分は、逐次的に
処理する。
次に、本発明の実施例について図面を用いて説明す
る。
る。
第2図は、本発明の一実施例である画像処理装置の構
成を示すブロック図である。第2図の実施例は、画像メ
モリ21と、画像読み出し部22と、1つ前の画素の出力が
0の場合の出力計算部23と、1つ前の画素の出力が1の
場合の出力計算部24と、出力値テーブル25と、出力値選
択部26と、画像メモリ更新部27から構成されている。
成を示すブロック図である。第2図の実施例は、画像メ
モリ21と、画像読み出し部22と、1つ前の画素の出力が
0の場合の出力計算部23と、1つ前の画素の出力が1の
場合の出力計算部24と、出力値テーブル25と、出力値選
択部26と、画像メモリ更新部27から構成されている。
本実施例では、画像全体の処理の内、画像の横方向1
ラインについて出力値を計算する方法について述べる。
縦方向の処理は、この横方向1ラインの処理を繰り返し
適用すればよい。
ラインについて出力値を計算する方法について述べる。
縦方向の処理は、この横方向1ラインの処理を繰り返し
適用すればよい。
画像メモリ21は、入力画像を保持しており、また出力
画像もここに書かれる。データの読み書きは、1ライン
を単位として行われる。
画像もここに書かれる。データの読み書きは、1ライン
を単位として行われる。
画像読み出し部22は、これから1ライン処理するのに
必要な情報を、画像メモリ21より読み出し、出力計算部
23および24に与える。
必要な情報を、画像メモリ21より読み出し、出力計算部
23および24に与える。
出力計算部23は、画像読み出し部22から与えられた情
報を基に、1つ前の画素の出力が0の場合について、1
ラインの全画素の出力を並列に計算し、その結果を出力
値テーブル25へ書き込む。
報を基に、1つ前の画素の出力が0の場合について、1
ラインの全画素の出力を並列に計算し、その結果を出力
値テーブル25へ書き込む。
出力計算部24は、画像読み出し部22から与えられた情
報を基に、1つ前の画素の出力が1の場合について、1
ラインの全画素の出力を並列に計算し、その結果を出力
値テーブル25へ書き込む。
報を基に、1つ前の画素の出力が1の場合について、1
ラインの全画素の出力を並列に計算し、その結果を出力
値テーブル25へ書き込む。
出力値テーブル25は、出力計算部23および24の計算結
果を保持する。
果を保持する。
出力値選択部26は、出力値テーブル25の先頭から順に
たどりながら出力画素値を決定し、その結果を画像メモ
リ更新部27へ渡す。
たどりながら出力画素値を決定し、その結果を画像メモ
リ更新部27へ渡す。
画像メモリ更新部27は、出力値選択部26から渡された
最終的な出力値を画像メモリ21に書き込む。
最終的な出力値を画像メモリ21に書き込む。
第7図は、画像読み出し部22の構成を示す図である。
画像読み出し部22は、現在処理中のラインの1つ上の
ラインのデータを保持するバッファ81、現在処理中のラ
インのデータを保持するバッファ82、現在処理中のライ
ンの1つ下のラインのデータを保持するバッファ83、バ
ッファ81〜83のデータをもとに出力計算部23〜24の並列
処理装置に渡すデータを生成するデータ変換部84、メモ
リから読み出したデータをバッファ83へ格納するための
信号線801、出力選択部26で得られた結果をバッファ81
へ格納するための信号線802、データ変換部84で生成さ
れたデータを出力計算部23〜24へ渡すための信号線80
3、804、バッファ81〜83の内容をデータ変換部84へ渡す
ための信号線805〜807、1ラインの処理の終了後、処理
対象のラインの1つの下のラインのデータを保持するバ
ッファ83の内容を次の処理対象とするためバッファ82へ
転送するための信号線808から構成される。
ラインのデータを保持するバッファ81、現在処理中のラ
インのデータを保持するバッファ82、現在処理中のライ
ンの1つ下のラインのデータを保持するバッファ83、バ
ッファ81〜83のデータをもとに出力計算部23〜24の並列
処理装置に渡すデータを生成するデータ変換部84、メモ
リから読み出したデータをバッファ83へ格納するための
信号線801、出力選択部26で得られた結果をバッファ81
へ格納するための信号線802、データ変換部84で生成さ
れたデータを出力計算部23〜24へ渡すための信号線80
3、804、バッファ81〜83の内容をデータ変換部84へ渡す
ための信号線805〜807、1ラインの処理の終了後、処理
対象のラインの1つの下のラインのデータを保持するバ
ッファ83の内容を次の処理対象とするためバッファ82へ
転送するための信号線808から構成される。
バッファ81は、1ライン目の処理を行うときには0に
クリアされる。
クリアされる。
データ変換部84は、バッファ81〜83に格納されている
3ラインのデータから、出力計算部23〜24にある並列処
理装置に与えるため、各画素毎に分割したデータを生成
する。これを、第8図を用いて説明する。
3ラインのデータから、出力計算部23〜24にある並列処
理装置に与えるため、各画素毎に分割したデータを生成
する。これを、第8図を用いて説明する。
第8図は、データ変換部84の処理内容を説明するため
の図である。
の図である。
バッファ81〜83にはそれぞれ1ライン分のデータが入
っている。しかし、1画素の3×3近傍処理に必要なデ
ータは、各ラインから3画素づつ、計9画素分のデータ
が必要である。各画素の計算毎に計算回路を用意した場
合、その各々にたいして対応する9画素分のデータを与
える必要がある。このデータの取り出しをデータ変換部
84で行う。実際には、現在注目している画素の1つ手前
の画素の値は出力計算部23〜24で0か1を仮定して計算
されるため渡す必要が無い。従って各処理対象の画素に
ついて8画素分のデータを渡せばよい。
っている。しかし、1画素の3×3近傍処理に必要なデ
ータは、各ラインから3画素づつ、計9画素分のデータ
が必要である。各画素の計算毎に計算回路を用意した場
合、その各々にたいして対応する9画素分のデータを与
える必要がある。このデータの取り出しをデータ変換部
84で行う。実際には、現在注目している画素の1つ手前
の画素の値は出力計算部23〜24で0か1を仮定して計算
されるため渡す必要が無い。従って各処理対象の画素に
ついて8画素分のデータを渡せばよい。
データ変換部84の中には、処理する画素分のデータ取
り出し部があり、各画素の計算に必要な8画素分のデー
タを取り出し、信号線803、804へ出力する。出力計算部
23は、画像読み出し部22から渡された8画素分のデータ
に、画素値0と仮定したデータを合わせて出力値を計算
する回路が、1ライン中の画素数分だけ用意された並列
計算機構である。従って1ライン分の出力を同時に計算
する。
り出し部があり、各画素の計算に必要な8画素分のデー
タを取り出し、信号線803、804へ出力する。出力計算部
23は、画像読み出し部22から渡された8画素分のデータ
に、画素値0と仮定したデータを合わせて出力値を計算
する回路が、1ライン中の画素数分だけ用意された並列
計算機構である。従って1ライン分の出力を同時に計算
する。
出力計算部24は、出力計算部23と同様に、画像読み出
し部22から渡された8画素分のデータに、画素値1と仮
定したデータを合わせて出力値を計算する回路が、1ラ
イン中の画素数分だけ用意された並列計算機構である。
し部22から渡された8画素分のデータに、画素値1と仮
定したデータを合わせて出力値を計算する回路が、1ラ
イン中の画素数分だけ用意された並列計算機構である。
次に、出力値テーブル25の構成を第9図を用いて説明
する。
する。
1ライン中の各画素の出力値が、その1つ前の画素の
出力が0の場合と1の場合について、それぞれ格納され
ている。例えば、第6番目の画素の出力値は、その1つ
手前の第5番目の画素の出力値が0の場合は1、1の場
合は1である。従って、最初の画素の出力が決まると、
このテーブルをたどることによって、1ライン分の出力
を決定することができる。
出力が0の場合と1の場合について、それぞれ格納され
ている。例えば、第6番目の画素の出力値は、その1つ
手前の第5番目の画素の出力値が0の場合は1、1の場
合は1である。従って、最初の画素の出力が決まると、
このテーブルをたどることによって、1ライン分の出力
を決定することができる。
第10図は、出力選択部26の構成を示す図である。
最初の画素値格納部111は、1ラインの始めの画素の
出力値を保持している。
出力値を保持している。
この値は、画像読み出し部22が、1ラインの情報を読
みだしたときに書き込まれる。
みだしたときに書き込まれる。
1ラインの処理は、最初の画素値格納部111が、その
値をテーブルアドレス計算部112に与えることにより開
始する。
値をテーブルアドレス計算部112に与えることにより開
始する。
テーブルアドレス計算部112は、最初の画素値格納部1
11から与えられた、最初の画素の出力値から、次の画素
値を格納しているテーブルアドレスを計算し、出力値テ
ーブル25から値を読み出す。
11から与えられた、最初の画素の出力値から、次の画素
値を格納しているテーブルアドレスを計算し、出力値テ
ーブル25から値を読み出す。
出力値テーブル25から読み出された値は、コピー部11
3でコピーされ、1つは出力し、もう一つはテーブルア
ドレス計算部112に渡される。
3でコピーされ、1つは出力し、もう一つはテーブルア
ドレス計算部112に渡される。
テーブルアドレス計算部112は、第9図における1ラ
イン中の画素の位置を1つずつ右へずらしながら、コピ
ー部113から与えられた画素出力値によって、2つの出
力値の内の1つを選択し、その値が格納されているテー
ブルアドレスを計算し、テーブル16の値を読み出す。
イン中の画素の位置を1つずつ右へずらしながら、コピ
ー部113から与えられた画素出力値によって、2つの出
力値の内の1つを選択し、その値が格納されているテー
ブルアドレスを計算し、テーブル16の値を読み出す。
テーブルアドレス計算部112およびコピー部113は、こ
の処理を1ライン分繰り返し処理する。
の処理を1ライン分繰り返し処理する。
以上説明したように、本発明によれば、2値画素の3
×3近傍処理において、逐次的にしか処理できないもの
の一部が並列に処理できるため、並列処理装置を用いる
ことによって、処理が高速化できるという効果がある。
この効果を第11図を用いて説明する。
×3近傍処理において、逐次的にしか処理できないもの
の一部が並列に処理できるため、並列処理装置を用いる
ことによって、処理が高速化できるという効果がある。
この効果を第11図を用いて説明する。
第11図は、従来の方式と本方式の処理時間を比較する
ための図である。第11図において、(1)は従来の方式
による処理時間を示す図である。aは画素値の読み込み
及び計算にかかる時間、bは計算結果の画素値を次の画
素に伝えるのにかかる時間である。
ための図である。第11図において、(1)は従来の方式
による処理時間を示す図である。aは画素値の読み込み
及び計算にかかる時間、bは計算結果の画素値を次の画
素に伝えるのにかかる時間である。
従来の方式の場合、1画素づつ逐次的に処理していた
ため、(1)に示すような時間がかかり、また並列処理
することはできなかった。
ため、(1)に示すような時間がかかり、また並列処理
することはできなかった。
(2)は本方式による処理時間を示す図である。
本方式によれば、1つ手前の画素値を0と1とに仮定
して、それらを並列に処理するため、画素値の読み込み
及び計算にかかる時間は、全体でAの長さになる。そし
て、全ての画素値の読み込み及び計算が終わった後、計
算結果の画素値を次の画素に伝える処理Bを行う。aと
A、bとBは回路の構成によるので全く同一時間である
とはいえないが、ほぼ同じと考えられる。
して、それらを並列に処理するため、画素値の読み込み
及び計算にかかる時間は、全体でAの長さになる。そし
て、全ての画素値の読み込み及び計算が終わった後、計
算結果の画素値を次の画素に伝える処理Bを行う。aと
A、bとBは回路の構成によるので全く同一時間である
とはいえないが、ほぼ同じと考えられる。
第1図は、本発明の一実施例である画像処理方式の構成
を示すフロー図、第2図は、本発明の一実施例である画
像処理装置の構成を示すブロック図、第3図は、入力画
像、出力画像の一例を示す図、第4図は、処理の順序を
示す図、第5図は、処理の逐次性を説明するための図、
第6図は、本方式による処理の一例を示すプログラムを
示す図、第7図は、画像読み出し部12の構成を示す図、
第8図は、データ変換部74の処理内容を説明するための
図、第9図は、出力値テーブル16の構成を示す図、第10
図は、出力選択部17の構成を示す図、第11図は、従来の
方式と本方式の処理時間を比較するための図、第12図
は、従来の処理の一例を示すプログラムを示す図であ
る。
を示すフロー図、第2図は、本発明の一実施例である画
像処理装置の構成を示すブロック図、第3図は、入力画
像、出力画像の一例を示す図、第4図は、処理の順序を
示す図、第5図は、処理の逐次性を説明するための図、
第6図は、本方式による処理の一例を示すプログラムを
示す図、第7図は、画像読み出し部12の構成を示す図、
第8図は、データ変換部74の処理内容を説明するための
図、第9図は、出力値テーブル16の構成を示す図、第10
図は、出力選択部17の構成を示す図、第11図は、従来の
方式と本方式の処理時間を比較するための図、第12図
は、従来の処理の一例を示すプログラムを示す図であ
る。
Claims (2)
- 【請求項1】2値画像の入力画像の画素を順に走査し
て、注目する画素の3×3近傍の画素値を用いた演算か
ら、出力画素値を0にするか1にするかを決める処理に
おいて、前記入力画像を、1ライン毎に取り込み、出力
する手段と、前記1ライン内の処理のうち、現在処理中
の1ライン内の全ての画素について、1つ手前の画素の
処理結果が0の場合と1の場合とを仮定する手段と、そ
の仮定した各々の場合について、1ライン内の各画素の
仮の出力値を並列に求める手段と、前記1つ手前の画素
の処理結果を仮定して得られた仮の出力値から、真の出
力値を逐次的に決める処理を行う手段とを有することを
特徴とする画像処理方法。 - 【請求項2】2値画像の3×3近傍演算処理を行う装置
において、画像を保持する画像メモリと、入力画像を、
1ライン毎に逐次的に読み出す画像読み出し機構と、そ
の1ライン内の処理のうち、現在処理中の1ライン内の
全ての画素について、1つ手前の画素の処理結果が0の
場合を仮定し、各画素の出力の値を並列に求める並列演
算機構と、前記手前の画素の処理結果が1の場合を仮定
し、各画素の出力の値を並列に求める並列演算機構と、
前記1つ手前の画素の処理結果を仮定して得られた仮の
出力値を1ライン分保持する結果格納部と、この結果格
納部の中から、順に真の出力値を決めるための処理を行
う出力決定機構と、その決定された出力値をもとに、画
像メモリを更新する機構を有することを特徴とする画像
処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1236552A JP2536183B2 (ja) | 1989-09-11 | 1989-09-11 | 画像処理方法および装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1236552A JP2536183B2 (ja) | 1989-09-11 | 1989-09-11 | 画像処理方法および装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0398175A JPH0398175A (ja) | 1991-04-23 |
JP2536183B2 true JP2536183B2 (ja) | 1996-09-18 |
Family
ID=17002343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1236552A Expired - Lifetime JP2536183B2 (ja) | 1989-09-11 | 1989-09-11 | 画像処理方法および装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2536183B2 (ja) |
-
1989
- 1989-09-11 JP JP1236552A patent/JP2536183B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0398175A (ja) | 1991-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4624013A (en) | Linked component extraction circuit for image processor | |
US6208772B1 (en) | Data processing system for logically adjacent data samples such as image data in a machine vision system | |
JP4082051B2 (ja) | 画像処理装置および画像処理方法 | |
JP2536183B2 (ja) | 画像処理方法および装置 | |
JPS60140470A (ja) | 画像情報処理装置 | |
JP2924528B2 (ja) | ラベリング処理方法及びラベリング処理装置 | |
EP0814428A2 (en) | A method and apparatus for transferring pixel data stored in a memory circuit | |
JPS58189688A (ja) | 画像表示方式 | |
JP2772027B2 (ja) | 画像再構成方式 | |
JP3473170B2 (ja) | 信号処理装置 | |
JPH0678134A (ja) | 画像編集方式 | |
JP2652973B2 (ja) | 画像処理装置 | |
JP2555134B2 (ja) | ビデオレート投影算出回路 | |
JPS62109176A (ja) | 画像メモリの転送アドレス制御方式 | |
JP2838556B2 (ja) | 画像処理装置 | |
JPS6057378A (ja) | ディスプレイ装置 | |
JP3024033B2 (ja) | 画像処理装置 | |
JP2945028B2 (ja) | 画像処理指定領域情報計算装置 | |
JPH04248689A (ja) | 画像データの細め処理方式 | |
JPS62219078A (ja) | 拡張画像演算処理装置 | |
JPS63104187A (ja) | 領域指定方式 | |
JPS62298834A (ja) | 高速デ−タ処理装置 | |
JPS61198371A (ja) | 画像処理システム | |
JPH03252878A (ja) | 画像データ入力装置 | |
JP2006048222A (ja) | 画像処理装置及び画像処理方法 |