JPS6057378A - ディスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディスプレイ装置に関し、ディスプレイ画像を
ビット単位に記憶しておくビットマツプメモリを持ち、
ラスタに同期してメモリからデータを高速に読出し順次
ディスプレイ装置にビデオ信号として渡してディスプレ
イするディスプレイ装置に関する。

従来例の構成とその問題点 従来、ラスタスキャン方式のディスプレイ装置では表示
ドツト数が増えるに従ってメモリの基本読み書き速度よ
り速い速度で処理をしなければならない。従って高速処
理を避けるために複数のメモリを同時に並列動作させて
いる。そして読出した並列データをシフトレジスタを用
いてシリアルに変換しビデオ信号を作成している。第１
図は従来例を示す図である。１はビットマツプメモリを
示し、表示すべきデータをドツト単位で記憶しておくメ
モリである。ビットマツプメモリ１は入力端子４と出力
端子６を持ち一般的にはその並列処理ビット数は異なる
。第１図では入力ｍビット、出力ｎビットで表している
。ビットマツプメモリ１から読出した出力ｎビットはＰ
／Ｓ変換器２に入り、シリアルデータとなってビデオ信
号が作られる。従来例からも明らかなようにメモリへの
入力データ速度とビデオ信号速度は大幅に異なるために
プロセッサ等の処理速度ではビデオ信号を直接取扱うこ
とは難しく、画像処理を行なうにも複雑な処理を必要と
していた。

発明の目的 本発明は上記従来技術の欠点を解消した画像データの部
分書換え、部分移動９部分重ね書きなどの機能を有する
比較的簡単な構成のディスプレイタの内プロセッサでの
処理単位ビット数だけを選択的にプロセッサに取込むこ
とを可能にすると共に読出したデータとプロセッサから
与えるデータ又は外部入力データとの間でビット単位に
ＯＲ。

ＡＮＤ等の演算処理を行なうことにより画像データの記
録、新データ書換え記録等の処理が行なえる事を可能に
し、さらにディスプレイに表示している画像データの部
分書換え１部分移動１部分上書きなどの機能をプロセッ
サを介して行なえるディスプレイ装置である。

実施例の説明 第２図はディスプレイ画面の構成を示す図でラスクスキ
ャン方式のディスプレイにおける帰線区間をも示し、横
方向に水平走査、縦方向に垂直走査が行われる。従って
図に於いて斜線を施した部分は目には見えず、表示画面
１ｏのみ目に見える。

１１は目に見えない帰線区間を示している。１水平走査
線は図からも判るように水平表示区′圃−と、水平ブラ
ンキング（ＢＬＫ）とから成り立ち、同様に１画面（１
垂直走査）も垂直表示区間と垂直ブランキング（ＢＬＫ
）とから成立ち、見える範囲は垂直表示区間のみである
。従来例で述べた様にビットマツプメモリに記憶するデ
ータは高速処理を行なう必要から並列処理を行わねばな
らないので第２図に示す画面を並列処理するだめにｎビ
ット毎に分割する。すなわち第２図に水平方向にｎピン
ト毎に示した点線がその区切を示しており、１水平走査
はｎビット毎に分割されている事を表している。仮に表
示画面を横１０２４ドツト×縦１ｏ２４ラインとした場
合にｎ＝１６として６４分割することになり、ｅ４にの
ダイナミックＲＡＭを１６ケ使用し、ビットマツプメモ
リを構成することになる。

第３図（イ）に前記のビットマツプメモリを使用してデ
ィスプレイ上に表示した画面を示す。図に於いて２１は
表示画面を表し、２０は現在表示している画像を表す。

λ２は現画像に新たに書換えを行う画像を表している。

第３図（ロ）もビットマツプメモリを使用してディスプ
レイ上に表示した画面を示す。（イ）と同じ番号は同一
のものを表すものとする。２３は現画像２ｏに重畳した
画像を表す。

図で示すようにディスプレイ上に表示した画像を他に画
面に書換えたり、重ね書きしたシするだめの機能はラス
クスキャン方式のディスプレイではビット単位の速度が
速いので処理が複雑になるが、本発明ではこれを比較的
簡単な構成で実現できる。

第４図は本発明の詳細な説明するだめの概念図である。

図に於いて３ｏはディスプレイ上での表示ドツト（画素
）を表し、３１はデータ取込みレジスタ、３２は入力レ
ジスタ、３３は出力レジスタ、３４はビットの演算を行
なう演算ユニットをそれぞれ表す。画素３ｏはディスプ
レイ上でｎピント毎に分割された一つの分割単位を表し
ている。メモリではｎビット単位に処理しているので、
一つのアドレスでｎビットが同時に出力される。

データ取込みレジスタ３１はｎビット同時に出力された
メモリ出力の内プロセッサの処理単位ビットだけのビッ
ト数を取込む。一方プロセッサからの出力データを取込
むレジスタ３１には例えば書換え、又は重ね書き用のデ
ータを取込む。そして演算ユニット３４に於いてＡＮＤ
、○Ｒ，ＣＬＥＲ。

ＳＥＴ等の各種演算を行い、その結果を出力レジスタ３
３に貯え、このデータをメモリ上の同じ部分に再び記録
し、これをプロセッサのプログラムにより繰り返す事に
より、書換え、上書き、消去等の処理が可能となる。

第６図に本発明の一実施例のディスプレイ装置のブロッ
ク図を示す。第５図において４０はビットマツプメモリ
を表し、その出力はビデオ出力を作成するための処理回
路（図示せず）に入力される。４１はそのメモリ出力線
を表す。まだ図中のｎは前記の説明での同時並列処理ビ
ッ−ト数（整数）を表し、ｍはマイクロプロセッサ等の
処理ピット数（同じく整数）を表す。４９はビットマツ
プメモリ４０から読出されたｎビットのデータの内のｍ
ビットのデータを選ぶ為のデータセレクタを表す。４８
は同じくデータセレクタを表すが、このデータセレクタ
で選択されるデータはプロセッサからのデータか、外部
からのデータかを選択するデータセレクタである。ここ
に４６及び４７は共にレジスタを表し、４６はプロセッ
サからのデータを置くプロセッサ出力レジスタを表す、
４７は外部入力信号のレジスタである。すなわちデータ
セレクタ４８はプロセッサ出力レジスタ４６の出力か、
外部入力レジスタ４７の出力かを選ぶことになる。この
どちらを選ぶのかの指示はプロセッサからレジスタを介
して行われる。４４は入力データ選択レジスタであり、
プロセッサにより設定される。データセレクタ４９及び
データセレクタ４８の出力は共に演算処理部５ｏにはい
る。演算処理部５０の出力は演算処理バッファ６１を介
してビットマッグメモリの入力信号となる。４２はビッ
トマツプメモリやデータセレクタ４９．演算処理バッフ
ァ６１等メモリのタイミングを必要とするブロックに渡
す信号を作成するメモリコントロールを表す。その他４
３゜４６もレジスタを表しており４３は演算部５０での
処理を各ビット単位で設定するレジスタであり、４６は
ビットマツプメモリのどのアドレスに記憶するかの指示
をプロセッサから与えるレジスタである。６１はプロセ
ッサから送られるデータ線を表している。５２は外部入
力レジスタに入力される外部入力端子をあられしている
。６３はデータレジスタ４９の出力データをプロセッサ
にて取り込むだめのデータレジスタを表している。

次に、動作について説明する。ビットマツプメモリ４ｏ
は通常はメモリコントロール４２のコントロール信号に
基づき、ｎビット毎に並列に出力している。これからビ
デオ信号を作成するには第１図に示した様にＰ／Ｓ変換
シフトレジスタにより直列の信号に直し、水平・垂直帰
線消去信号を挿入してビデオ信号を得る。本発明による
書換え・重ね書き等の画処理を行なう為にはビットマツ
プメモリ４０からの読出したメモリ出力をなんらかの形
で取出して処理しなければならず、その処理速度はマイ
クロプロセッサの処理速度と同等程度でなければならな
い。このため、読出したメモリ出力ｎビットのうちマイ
クロプロセッサの処理ビット数ｍビットを選択して取出
すだめのデータセレクタ４９を設けている。このように
して選ばれたｍピットと、プロセッサからのデータ若し
くは外部からの新たなデータ（それぞれｍピット）のそ
れぞれのビット単位に演算処理をする事により画処理は
達成される。即ち全くの書換えであればデータセレクタ
４９の信号は無視し、外部入力レジスタ４７の出力をビ
ットマツプメモリ４０の入力とするようにプロセッサか
ら入力データレジスタ４４に予め定めたコードを設定す
る。′１．た、データの処理はｍビット単位にしか処理
出来ないので例えばｍビット中の１ピツトのみ書き換え
る場合には他のｍ　−１ビツトは読出したデータをその
まま再び記録することになるのでそれらのビットについ
ては上記とは逆にデータセレクタ４８の出力を無視し、
データレジスタ４９の出力のみをビットマツプメモリの
入力とする様に設定する。

上書きについてはデータセレクタ４９の出方とデータセ
レクタ４８の出力との間でＯＲを取る事によシ達成され
る。また、プロセッサ出力レジスタ４５を選択すること
によシプロセッサからのデータと読出したデータとの間
でも同様の処理が行なえる。現在表示している画面の一
部または全部を移動させるにはデータレジスタ５３によ
ってプロセッサでデータを取込みプロセッサ上でデータ
の転送を行なう事により再びプロセッサ出方レジスタ４
６から記録することにより部分移動を行なうことも可能
である。

なお、実施例ではラスタースキャン方式について説明し
たが、たとえば液晶ディスプレイ等の他の高速処理を必
要とする表示装置であってもよい。

発明の効果 本発明によるとビットマツプメモリを持つディスプレイ
ではその情報量の多い事により、画面の書換えに要する
時間がプロセッサのＤＭＡ転送でも数秒を要しマンマシ
ンインターフェーストシての欠点があったが本発明では
上記のような画面書換え等の処理は準ハードウェアで行
なうので一瞬にして動作は終了する。また選択的に取出
したデータはプロセッサにも取込めるのでソフトウェア
で画処理を行なう事も可能であり、ディスプレイしてい
る画像データをプロセッサを介して外部へ送り出すこと
をも可能となる。

【図面の簡単な説明】

第１図は従来例のＣＲＴデイスプレイ装置の要部説明図
、第２図は表示画面の構成を示す図、第３図は画面処理
の例を示す図、第４図は本発明の一実施例ＣＲＴディス
プレイ装置の概念図、第６図は本発明の一実施例のＣＲ
Ｔデイスプレイ装置の要部ブロック図である。 ４０・・・・・・ビットマツプメモリ、４１・・・・・
・メモリ出力線、４２・・・・・・メモリコントロール
；４３・・・・・・演算指示レジスタ、４４・・・・・
・選択レジスタ、４５・・・・・・プロセッサ出力レジ
スタ、４６・・・・・・メモリアクセス指示レジスタ、
４７・・・・・・外部入力レジスタ、４８．４９・・・
・・・データセレクタ、５ｏ・・・・・・演算処理部、
５１・・・・・・入力データ選択レジスタ。 代理人の氏名　弁理士　中　尾　敏　男　はが１名第１
図 力でＬ −一水平表示区間→水千〇・ ７０表　畳１ト■］〒ヤ１ 画面 一基シーシシ町、 →ビデ第４ｇ号 ｒ門 第　３　図　（イ） ？？ 第４図 第５図 ０

Claims (1)

【特許請求の範囲】
1. 表示処理のだめの同時並列処理単位ビット数ｎをプロセ
   ッサ等の処理単位ビット数ｍの整数倍に設定し、画像を
   記憶したビットマツプメモリーの一度の読出処理で得ら
   れたｎビットのデータからｍピントを選択的に選び出す
   第１のデータ選択手段と、プロセッサから与えられた第
   １のｎビットデータもしくはプロセッサを介さず外部か
   ら与えられたｍビットデータを選び出す第２のデータ選
   択手段と、前記第１．第２のデータ選択手段の出力をビ
   ット単位で演算処理する演算処理手段と、前記演算処理
   手段へその処理内容を指示する演算指示手段を具備し、
   前記演算処理結果を前記ビットマツプメモリの入力とし
   、前記ビットマツプメモリの出力を表示することを特徴
   とするディスプレイ装置。