JPH08123400A

JPH08123400A - 表示制御装置および表示情報格納方式および表示装置

Info

Publication number: JPH08123400A
Application number: JP6251928A
Authority: JP
Inventors: Satoru Genma; 哲玄馬
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-10-18
Filing date: 1994-10-18
Publication date: 1996-05-17

Abstract

(57)【要約】【目的】制御ソフトの負担を軽減すると共に制御機能を
向上する表示制御装置を提供する。【構成】本発明の表示制御装置は、表示行に対応する表
示情報を処理単位とし、表示行の内容を示す表示情報を
蓄積するＲＡＭ34と、表示行を指定する信号Liを出力す
るLINEカウンタ31と、LINEカウンタ31からの信号Liを入
力して、ＲＡＭ情報に対応する表示行Loを出力する変換
回路80を備えている。この変換回路80は、同一内容の表
示行に対応するＲＡＭ情報を複数回指定する機能を有す
るため、同一内容の表示行が切替え画面間の異なる行に
ある場合でも、ＲＡＭの書換えを不要にし、その制御負
担と処理速度を向上することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＲＴ等の表示デバイ
スに文字やグラフィックパターンを表示するための制御
を行う表示制御装置に関する。このような表示制御装置
は、例えば、主画面上に重畳表示するための文字情報や
グラフィックパターン情報を生成するオン・スクリーン
・ディスプレイ・コントローラ（以下ＯＳＤＣと称す
る）に採用されており、これを制御するためのソフトの
負担を軽減すると共に制御機能を向上させることが求め
られている。

【０００２】

【従来の技術】以下、図７〜１３を用いて従来技術とし
てのＯＳＤＣの構成と動作について説明する。図７にお
いて、１はＣＰＵであり、ＯＳＤＣ30，ＲＯＭ2 の制御
を行うものである。ＲＯＭ2 には、ＯＳＤＣ30にてコン
トロールされて主画面に重畳される種々の情報がコード
情報として格納されている。ＯＳＤＣ30には、ＣＰＵ1
にて指定された特定のコード情報がＲＯＭ2 から転送さ
れ、ＯＳＤＣ30内でそのコード情報に基づいて、主画面
に重畳表示されるべきオン・スクリーン画面（以下ＯＳ
画面と称する）のためのオン・スクリーン信号（以下Ｏ
Ｓ信号と称する）が生成される。このＯＳ信号はＯＳＤ
Ｃ30からミキサ（以下ＭＩＸ5 と称する）に入力され
る。

【０００３】一方、制御回路4 は、主画面の画像信号を
ＭＩＸ5 に入力するとともに、主画面の画像信号から同
期信号を取り出してＯＳＤＣ30やスクリーン6 へ出力す
る。以上の処理が施された主画面とＯＳ画面の信号はＭ
ＩＸ5 で合成されてＣＲＴ等のスクリーン6 に表示され
る。主画面を除いたＯＳ画面のみの表示例を図８に示
す。この例にあるような文字やグラフィックパターンの
画像は、各文字単位毎にコード情報としてＲＯＭ2 内に
格納されており、ＣＰＵ1 で適宜選択されて、ＯＳＤＣ
30内で表示位置の特定、画像信号の生成などの処理が行
われる。

【０００４】上記ＯＳＤＣ30の具体的な構成を図９に示
す。このＯＳＤＣ30は、画面に表示する文字やグラフィ
ックパターンの配列をコード信号の配列として格納する
第１の記憶手段（ＲＡＭ34）と、コード信号に対する文
字パターンやグラフィックパターンの発生源として該パ
ターンのドット配列を格納する第２の記憶手段（ＣＧ−
ＲＯＭ35）と、これら第１および第２の記憶手段の動作
タイミングの制御を行うための文字行計数手段（LINEカ
ウンタ31）、文字列計数手段（COLUMNカウンタ32）、走
査線計数手段（RASTERカウンタ33）と、ＣＧ−ＲＯＭ35
から読出されたパラレル情報からなる文字情報をシリア
ルデータ（CHAR）に変換して順次出力する制御手段（P/
S 変換回路36) とを備えている。

【０００５】ここで行信号（LINE）および桁信号（COLU
MN）は、それぞれ画面上の文字単位の行および列を示し
ている。なお、「文字行」「文字単位」という表現にお
ける「文字」は、通常の文字を表すと共に、文字と同様
の扱いで処理されるグラフィックパターンも表すものと
する。次に、上記図９に示したＯＳＤＣ30において、図
１０の(a) に例示したＯＳ画面を表示するための内部動
作について説明する。ここで、文字パターンはそれに対
応する文字コード情報として扱われるため、まず、図１
１によりその対応を説明する。図１１の(a) に示すよう
にこの例では、文字A,B,C,D,E,F,Sp（Spは空白を示す）
がそれぞれ0,1,2,3,4,5,6 というコード番号で示されて
いる。これらの文字コードを示す信号（図９のCODE）に
より、図９のＣＧ−ＲＯＭ35の中の対応する文字パター
ンを格納した領域が指定される。この文字領域には、図
１１(b),(c),(d),(e) の例に示すようにそれぞれA,B,C,
Spの文字パターンがドットの集合として格納されてい
る。

【０００６】ここで、図１０(a) のＯＳ画面を表示する
場合、図９のＲＡＭ34の中には、該ＯＳ画面に対応する
文字コード情報が、図１０(b) のように格納されてい
る。なお、この図では説明の簡便化のために画面の表示
行とそれに対応するＲＡＭ内の蓄積情報（以下ＲＡＭ情
報と称する）の行とが１対１で対応するように図示して
いる。

【０００７】このように、図９において、ＯＳ画面に対
応する文字コードを格納したＲＡＭ34から、LINEカウン
タ31とCOLUMNカウンタ32からの信号（LINEおよびCOLUM
N）により、文字コードを順次読出してその出力信号（C
ODE）をＣＧ−ＲＯＭ35に出力する。このＣＧ−ＲＯＭ3
5においては、信号（CODE）で指定された文字パターン
に対して、RASTERカウンタ33からの信号（RASTER）によ
り指定された走査線に対応する文字パターン信号をパラ
レル信号（DATA）として出力する。この信号（DATA）
は、P/S 変換回路によりシリアル信号（CHAR）に変換さ
れて出力される。この信号（CHAR）が図７のＭＩＸ5 を
介してスクリーン6 に送出され、ＯＳ画面が表示される
のである。

【０００８】次に、図１０(a) のＯＳ画面を表示する場
合を例にとり、図１２のタイムチャートを用いて、この
ＯＳＤＣ30の内部動作をさらに詳細に説明する。ＯＳＤ
Ｃ30は、垂直同期信号（VSYNC ）、水平同期信号（HSYN
C ）、クロック信号（CLOCK ）から行信号（LINE）、桁
信号（COLUMN）、ラスタ信号（RASTER）の各信号を生成
しており、これに基づいてＲＡＭ34、ＣＧ−ＲＯＭ35の
動作タイミングを制御している。まず、行信号（LIN
E），桁信号（COLUMN）、ラスタ信号（RASTER）の各信
号の生成について説明する。図１２(a) はラスタ信号
（RASTER）、行信号（LINE）の生成、図１２(b) は桁信
号（COLUMN）の生成のタイミングを示している。

【０００９】図１２(a) において、ラスタ信号（RASTE
R）は垂直同期信号（VSYNC ）によりリセットされ、水
平同期信号（HSYNC ）のパルスをカウントして、１文字
の文字パターンを形成する８本の走査線に対応する０〜
７のラスタ信号（RASTER）が形成される。そしてこれが
順次繰り返される。次に、文字行を示す行信号（LINE）
の生成について説明する。行信号（LINE）は垂直同期信
号（VSYNC ）によりリセットされ、前記ラスタ信号（RA
STER）が７から０に変わる度にカウントアップされる。
この場合は５行表示であるから、０〜４の値に対応する
行信号（LINE）が形成される。（図では０〜１の範囲が
示されている）ここでは、まず文字行０（LINE=0）にお
いて、その文字行を構成する８本の走査線が０〜７（RA
STER=0〜7）と順番に指定される。この８本の走査によ
り文字行０に対する表示情報（同図(c) のCHAR）が完成
する。次に文字行１（LINE=1）に対して同様の走査が行
われ、文字行１の表示情報が完成する。そして、図示さ
れてはいないが、文字行４まで進むことにより１画面分
の文字の表示情報が完成する。

【００１０】次に、上記の各走査線において、ＲＡＭ34
に対して、表示文字の桁を指示する表示情報を指定する
方法について、図１２(b) により説明する。これは、CO
LUMNカウンタからの桁信号（COLUMN）によって行われ
る。桁信号（COLUMN）は水平同期信号（HSYNC ）でリセ
ットされ、クロック信号（CLOCK ）のパルスをカウント
して、文字を構成するドットパターンに対応する桁数８
個をカウントする度にカウントアップされる。（ここで
は、１文字の文字パターンが８×８ドットで構成される
場合を示している。）そして、ここでは桁信号（COLUM
N）として０〜３の値に対応する信号が形成されてい
る。したがって、文字行１の中で走査線３の走査におい
て、文字コードを格納したＲＡＭ内の位置が0,1,2,3 と
指定されていることを示している。このような動作に基
づいて、表示情報（同図(c) のCHAR）を形成するための
動作を、図１２(c) により説明する。

【００１１】図１２(c) では、桁信号が１（LINE＝１）
であるから、図１０(a) の文字行１（SpＡＣＢＤＥＦS
p）を表示する場合の例を示している。１文字行の中に
は、８本の走査線があり、この８本の走査は画面の左端
から右端までの１走査線毎に上から順番に行われ、その
結果SpＡＣＢＤＥＦSpの文字が表示される。ここで図１
２(c) では、ラスタ信号が３（RASTER＝３）であるか
ら、走査線３を走査している場合に対応している。

【００１２】この中で、桁信号（COLUMN）の値が0,1,2,
3 と順次カウントアップされ文字がSp，Ａ，Ｃ，Ｂと順
次送られている。ここで、桁信号が０（COLUMN＝０）
（文字Spの表示）の場合、ＲＡＭ34から文字コード６が
読出され、この信号（CODE）がＣＧ−ＲＯＭ35に送出さ
れる。ＣＧ−ＲＯＭ35からは、ラスタ信号が３（RASTER
＝３）に対応するパラレルデータ（DATA）00h （h は16
進数を示す）が出力され、これがP/S 変換回路によりシ
リアルデータ（CHAR）に変換されてＭＩＸ5 への出力デ
ータとなる。同様にして、桁信号が１（COLUMN＝１）
（文字Ａの表示）の場合、ＲＡＭ34から文字コード
（０）が読出され、この信号（CODE）がＣＧ−ＲＯＭ35
に送出される。ＣＧ−ＲＯＭ35からは、ラスタ信号が３
（RASTER＝３）に対応するパラレルデータ（DATA）24h
が出力され、これがP/S 変換回路によりシリアルデータ
（CHAR）に変換されてＭＩＸ5 への出力データとなる。
このようにして、桁信号（COLUMN）が2,3,4,...,7 と進
むことにより、文字行１の中の走査線３（RASTER＝３）
に関する表示信号（CHAR）の形成とその出力が完成す
る。

【００１３】このようにして、文字行の中の各走査線が
順次走査されて一つの文字行の表示信号（CHAR）が完成
する。さらに、その文字行の処理が順次次の文字行の処
理に移行して１画面分の処理が完了すると、１画面分の
表示信号（CHAR）が完成する。この表示信号（CHAR）が
図７のＭＩＸ5 を介してスクリーン6 に送出されて、Ｏ
Ｓ画面の表示が行われる。

【００１４】

【発明が解決しようとする課題】ここで、ＯＳ画面の特
徴を図８を用いて検討してみる。同図(a),(b) は２種類
のＯＳ画面の例であり、(c),(d) はそれらの切替え画面
の例である。この例を検討すると分かるように、ＯＳ画
面の表示は、通常、空白行が多く存在している。さら
に、画面切替えの場合に従前の画面と同一文字で構成さ
れた表示行があるものが多い。

【００１５】ＯＳ画面にこのような特徴があるにもかか
わらず、従来のＯＳＤＣは図１３に示すような制御を行
っていた。図１３において、(a) は既に表示されたＯＳ
画面であり、(b) は画面切替え後のＯＳ画面である。さ
らに、(c),(d) は、それぞれ(a),(b) に対応するＲＡＭ
内の文字コード情報を示すものである。(a),(b) におい
ては、表示文字そのものは全く同一であるが、表示行だ
けが違う場合の例を示している。このような場合でも、
従来のＯＳＤＣにおいては、(c),(d) に示すように、Ｒ
ＡＭ内のコードデータを全画面にわたって書換えてい
た。したがって、その表示制御のやり方は無駄が多く、
その結果制御のためのソフト負担が大きいという問題が
あった。

【００１６】これは、同一の表示内容の表示行に対応す
るＲＡＭ情報を、画面に表示される表示行の数だけＲＡ
Ｍ34内に格納して制御する所に原因がある。本発明で
は、上記の問題に鑑み、同一の表示内容の表示行がある
場合、そのＲＡＭ情報を共通に用いることができる表示
制御装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】図１は本発明の動作を説
明する図であり、前記したＯＳＤＣのシステムに本発明
を採用した構成を示している。図１に示すように本発明
では、画面上の表示行を記憶手段９に対して指示するた
めの指示手段７に加え、制御手段８を有している。

【００１８】この制御手段８はＣＰＵ１により制御され
ており、表示行を指示するために指示手段７から出力さ
れる信号Ｌｉが、記憶手段９に蓄積された情報の中で再
利用できる行を指示していたのなら、出力信号Ｌｏは、
信号Ｌｉによって指示される表示行に関わらず、その再
利用できる情報に対応する表示行を指示するように構成
されている。

【００１９】上記信号Ｌｏが入力された記憶手段９は、
その情報に対応する表示行の情報を出力手段１０へ出力
する。そして、この情報は合成手段５へ入力され、主画
面の表示信号と合成されて表示手段６に表示されるが、
この一連の動作は、上記した従来技術と同じである。要
するに、本発明では、表示情報に対応する情報を蓄積す
る記憶手段に対し、表示画面の表示行を指示する情報を
出力することで、前記記憶手段から表示行毎の蓄積情報
を出力させる指示手段と、既に出力指示を受けた前記表
示行を指示する情報を再度出力することで、前記記憶手
段より同内容の表示行の蓄積情報を再度出力する制御を
行う制御手段とを有することを特徴とする表示制御装置
を特徴とするものである。

【００２０】

【作用】上記したように、本発明では、既に出力指示を
受けた表示行を指示する情報を再度出力することで、記
憶手段より同内容の表示行の蓄積情報を再度出力する制
御を行うことを特徴とするものである。この表示制御装
置によれば、同じ表示内容を持つ表示行を複数行表示す
る場合、それら各々の表示行に対応して同じＲＡＭ情報
を複数記録する必要がない。ＲＡＭ内の蓄積情報は１つ
のみとし、該複数の表示行に対応する蓄積情報として、
１つのＲＡＭ情報を複数回指定することにより、複数行
の表示を行うことができる。同様に、同じ表示内容を持
つ表示行を別の表示行へ切替える場合、ＲＡＭ情報の書
換えを行う必要がない。これは、切替え後の表示行のＲ
ＡＭ情報として、切替え前の表示行のＲＡＭ情報を再度
指定することができるためである。

【００２１】このように、本発明の表示制御装置によれ
ば、同じ表示内容を持つ表示行が、同一画面内または切
替え画面間にある場合、それらに対応するＲＡＭ情報を
書直す必要がない。表示行に対応するそれぞれのＲＡＭ
情報を再度指定する制御を行えばよい。したがって、表
示制御のためのソフトウェアの負担を軽減することがで
きる。

【００２２】さらに、従来なら最低限１画面分必要であ
ったＲＡＭの中に不使用の部分が発生するため、この不
使用部分を新しい用途に活用できる。例えば、切替え画
面において或る表示行のみを変更する場合、変更する表
示内容に対応する新しいＲＡＭ情報を予めＲＡＭの不使
用部分に記録しておき、画面切替えの時に、変更する新
しいＲＡＭ情報のみ切替え、他の行は再利用することに
より、画面切替えを実現することができるのである。こ
れらの工夫により、本発明によれば表示制御装置の機能
を向上（画面切替えの処理速度を向上）することができ
る。

【００２３】

【実施例】以下、本発明の実施例を説明する。図２は、
本発明の表示制御回路をＯＳＤＣに採用した実施例を示
すブロック図である。表示制御回路300 は、ＲＡＭ34
と、LINEカウンタ31と、COLUMNカウンタ32と、RASTERカ
ウンタ33と、変換回路80と、ＣＧ−ＲＯＭ35と、P/S 変
換回路35とにより構成されている。ＲＡＭ34から表示情
報を読出して、その情報を表示信号（CHAR）として出力
する制御のために、外部から受け取る信号としては、垂
直同期信号（VSYNC ）、水平同期信号（HSYNC ）、クロ
ック信号（CLOCK ）、ＣＰＵ（図示せず）からの信号
（データDT、アドレスAD、書込みWT）がある。ここで、
ＲＡＭ34内の蓄積情報を読出すために、表示行に対応す
る蓄積情報を指示する行信号（Li）がLINEカウンタ31か
ら出力される。この行信号（Li）は、表示手段（図示せ
ず）の表示行を示す番号に対応している。この行信号
（Li）は、ＣＰＵ（図示せず）からの信号（データDT、
アドレスAD、書込みWT）の指示に基づいて、行信号（L
i）を入力して、表示すべきＲＡＭ情報に対応する行信
号（Lo）を出力するよう、変換回路80によりに変換され
る。ここで再度出力するＲＡＭ情報がある場合、それに
対応する行信号(Lo)が指定される。そして、この行信号
（Lo）の指定により、ＲＡＭ34内の対応する蓄積情報が
文字コード信号（CODE）として出力される。この信号
（CODE）は、ＣＧ−ＲＯＭによりパラレルデータ（DAT
A）として出力され、続いてP/S 変換回路35によりシリ
アルデータ（CHAR）に変換される。

【００２４】この中で、変換回路80の役割が重要であ
る。これは、行信号（Li）を行信号（Lo）に変換する機
能を持つとともに、同一の行信号（Lo）を再度出力する
ことができる。この機能があることにより、ＲＡＭ34内
の蓄積情報を選別して指定することができ、しかも同一
の蓄積情報を再度出力することができる。この変換回路
80の構成例を図３に示す。この変換回路は、表示行をＲ
ＡＭ34に指示する情報を格納する記憶部83、書込みデコ
ーダ81、読出しデコーダ82、およびＯＲ機能を持つ回路
84により構成される。記憶部83内には、５文字行表示に
対応する各表示行対応のレジスタ０〜４がある。書込み
デコーダ81には、ＣＰＵ1からのアドレス指定信号（Ａ
Ｄ）が入力し、これをデコードしてレジスタ０〜４の１
つを選択する信号（W0〜W4）を出力する。これらの信号
（W0〜W4）は、各レジスタの書込みイネーブル端子Ｗに
接続される。同時にＣＰＵから記憶部83への書込みデー
タＤＴが各レジスタに並列に入力し、このデータが上記
書込みデコーダ81で選定されたレジスタに書込まれる。
ＣＰＵ1 からの書込み信号（WT）は、この書込みのタイ
ミングを指示している。次に、LINEカウンタからの信号
（Ｌｉ）（表示行に該当）が読出しデコーダ82に入力
し、読出しのためのレジスタを選択する信号（R0〜R4）
が出力される。これらの信号（R0〜R4）は、各レジスタ
の読出しイネーブル端子Ｒに接続される。ここで選択さ
れたレジスタから、その中に書込まれた前記データ（Ｄ
Ｔ）がＬｏとして出力される（Ｌｏ＝ＤＴ）。これによ
り、入力された表示行（Ｌｉ）に対して、それを表示行
（Ｌｏ）に変換してＲＡＭ34に出力することができる。

【００２５】上記の書込みデコーダ81、読出しデコーダ
82の詳細な回路例を図４に示す。これは、表示行を示す
信号（Ｌｉ）とアドレス指定信号（ＡＤ）がいずれも３
ビットの場合の例である。図４(a) および(b) の出力信
号（R0〜R4）および（W0〜W4）は、それぞれ図３のレジ
スタ（0 〜4 ）のＲおよびＷの端子に入力されている。

【００２６】図３において、画面の表示行（Ｌｉ）がLI
NEカウンタ31によって指定される時、その表示行の情報
を持つＲＡＭ情報に対応した表示行を示すデータ（Ｄ
Ｔ）が予めレジスタ０〜４に書込まれ、それが読出され
て表示行（Ｌｏ）（Ｌｏ＝ＤＴ）としてＲＡＭに出力さ
れる。このレジスタ０〜４に書込みを行う動作のタイム
チャートを図５(a) に示す。まず、アドレスデータ（Ａ
Ｄ）によりレジスタを選択する。ここでは、4h,3h.1h,0
h,2hの順に選択している。（ｈは16進数を表す）このア
ドレス選択に対応して、所定の書込みデータ（ＤＴ）が
ＣＰＵ1 から送出されそれぞれのレジスタに書込まれ
る。この書込みタイミングは、書込み信号（ＷＴ）によ
り設定される。この書込み信号（ＷＴ）のタイミングで
各レジスタに対する書込み信号（W4,W3,W1,W0,W2）が形
成され、その指定に基づいて変換データ（2h,1h,0h,4h,
3h）が書込まれる。これで各レジスタへの変換データ
（ＤＴ）の設定が完了する。

【００２７】次に、各レジスタから該変換データ（Ｄ
Ｔ）の読出しを行う動作のタイムチャートを図５(b) に
示す。まずレジスタを指定する信号（Ｌｉ）（画面の表
示行に該当）が、図示したように0h,1h,...,4hと順番に
指定される。このデータにより、各レジスタの読出し信
号（R0〜R4）が形成され、レジスタ内に格納されたデー
タ（ＤＴ）が出力データ（Ｌｏ）として読出される。こ
の結果表示行（Ｌｏ）として、4h,0h,3h,1h,2hという変
換データが読出され、ＲＡＭ34に対して出力される。

【００２８】ここで、Ｌｉは画面の表示行に該当する表
示番号であり、ＬｏはＲＡＭ内に格納された表示情報に
対応する表示行の行番号を指定するものであるから、表
示行（Ｌｉ）に、表示行（Ｌｏ）に対応するＲＡＭ内の
表示情報が表示されることになる。そして、この表示行
（Ｌｏ）はＣＰＵ1 の指示により自由に設定できるか
ら、同一の表示行（Ｌｏ）を指定することができる。こ
れにより、ＲＡＭ内の表示情報を再度利用することが可
能になる。

【００２９】ここで、表示切替えの１つとして、或る表
示行を別の表示行に切替える場合の具体例を、図１３を
用いて説明する。同図(a) の画面を(b) の画面に切替え
るに際し、ここでは前画面の行１の内容を切替え画面の
行２に切替えている。この場合、本発明においては、Ｒ
ＡＭの内容は元のまま（同図(c) のまま）として書換え
を行わない。このＲＡＭ情報(c) の読出しにおいて、行
０、同じく行０、次に行１、行３、行４と読出すように
制御することにより、(b) の画面を形成している。一方
従来は、まずＲＡＭ情報を１画面分書換えてそれを順番
に読出すという制御を行っていた。したがって、この実
施例の場合はＲＡＭ情報を１画面分書換える制御が不要
になるため、その分制御ソフトが簡単になる。具体的に
この場合の制御ソフトとしては、従来技術では８文字×
５行の４０文字に相当する４０ステップの書換え制御が
必要であった。一方、本実施例では行1,2 に対応する図
３のレジスタ1,2 を書換える２つのステップの制御でよ
いため、この場合の制御ソフトの負担は約２０分の１に
なるのである。

【００３０】また、同一画面内に、同一内容の表示行が
複数ある場合の例として、図１３(b) の切替え画面にお
いて、行２の内容が行０および行１も含めて３行ある場
合を考える。本実施例では、この場合のＲＡＭ情報も同
図(c) のままとして書換えを行わない。このＲＡＭ情報
(c) の読出しにおいて、行１、同じく行１、同じく行
１、行３、行４と読出すように制御することにより、切
替え画面を形成できる。この場合の制御ソフトの負担
も、上記とほぼ同様にして約２０分の１になると言え
る。

【００３１】次に、画面切替えにおいて、或る表示行の
一部を変更する場合の例を図６に示す。ここでは、同図
の(a) の画面を(b) の画面に切替える場合において、表
示行１の内容を変更する場合の例を示している。このと
き、ＲＡＭの内容を同図の(c) から(d) のように変更す
る。すなわち、変更する表示行の新しいＲＡＭ情報をこ
のＲＡＭの行２のみに追加し、その他の前画面のＲＡＭ
情報はそのまま残している。このＲＡＭ情報(d) の読出
しにおいて、行０、行２、行０、行３、行４と読出すよ
う制御することにより、(b) の画面を表示している。こ
れにより、新しい切替え画面を表示することができる。
そればかりでなく、その後の切替え画面において、再度
もとのＲＡＭ情報の内容を表示する必要が生じた場合
に、残している元のＲＡＭ情報（ここでは、行１のＲＡ
Ｍ情報）を指定することができる。これにより、画面切
替えのスピードを高速化することができる。この場合の
例では、従来は１画面分のＲＡＭの書換えが必要である
ため、制御ソフトとしては、８文字×５行の４０文字に
相当する４０ステップの制御が必要である。一方、本実
施例では１行分（８文字）のみＲＡＭへ書込むことに対
応する８ステップと、図３のレジスタ0,2 を書換える２
ステップの、合計１０ステップの制御でよい。したがっ
て、この場合の制御ソフトの処理速度は約４倍に向上す
ることになる。

【００３２】

【発明の効果】以上述べたように、指示手段と制御手段
を備えた本発明の表示制御装置を用いることにより、同
じ表示内容を持つ表示行に対応する記憶手段内の蓄積情
報を、再度指定することができる。したがって、同じ表
示内容を持つ表示行を複数行表示したり、別の表示行に
切替えたりする場合、記憶手段に複数の表示行に対応す
る情報の書込みや、書直しを行う必要がない。その結
果、表示制御のためのソフトウェアの負担を軽減するこ
とができる。これにより、システムのコンパクト化や低
価格化を可能にできる。

【００３３】さらに、このような場合、記憶手段の中に
不使用の領域が発生するため、その不使用の領域を新し
い用途に活用できる。切替え画面ににおいて、一部の表
示行の内容を変更したり、新しい表示行を追加したりす
る場合、それらの表示行の情報を予め記憶手段の不使用
領域に記録しておく。そして、画面切替えの時に、記憶
手段の蓄積情報に対応する表示行の指定を変更すること
により、この画面切替えを実現することができる。これ
により、表示制御装置の機能を向上（処理速度を向上）
することができる。

【００３４】なお、本発明では表示手段としてＣＲＴを
用いる場合について説明したが、ＣＲＴに限らず、ＰＤ
Ｐ、ＬＣＤ、等の他の表示デバイスを用いる表示装置に
対しても適用が可能なことは当然である。また、表示行
として文字行を用いる場合について説明したが、文字行
に限らず走査行（即ちラスタ）を用いる場合であって
も、本発明の適用が可能なことは当然である。

【図面の簡単な説明】

【図１】本発明の表示制御回路の原理ブロック図

【図２】本発明の実施例を示すブロック図

【図３】変換回路の構成を示す実施例の図

【図４】書込みデコーダ・読出しデコーダの構成を示す
例の図

【図５】変換回路に対するデータの書込み(a) とその読
出し(b) におけるタイムチャート

【図６】画面切替え（更新）の例を示す図

【図７】ＯＳＤＣを用いた表示装置の例を示す図

【図８】ＯＳ表示の例を示す図

【図９】従来のＯＳＤＣの構成を示す図

【図１０】ＯＳ画面とＲＡＭの内容を示す図

【図１１】ＣＧ−ＲＯＭの内容を示す図

【図１２】文字パターンの読出しに対するタイムチャー
ト

【図１３】従来の画面切替えの例を示す図

【符号の説明】

３・・・・・表示制御装置７・・・・・指示手段８・・・・・制御手段９・・・・・記憶手段１０・・・・出力手段３０・・・・ＯＳＤＣ３１・・・・LINEカウンタ３２・・・・COLUMNカウンタ３３・・・・RASTERカウンタ３４・・・・ＲＡＭ３５・・・・ＣＧ−ＲＯＭ３６・・・・Ｐ／Ｓ変換回路８０・・・・変換回路８１・・・・書込みデコーダ８２・・・・読出しデコーダ８３・・・・記憶部

Claims

【特許請求の範囲】

【請求項１】表示情報に対応する情報を蓄積する記憶手
段に対し、表示画面の表示行を指示する情報を出力する
ことで、前記記憶手段から表示行毎の蓄積情報を出力さ
せる指示手段と、既に出力指示を受けた前記表示行を指示する情報を再度
出力することで、前記記憶手段より同内容の表示行の蓄
積情報を再度出力する制御を行う制御手段とを有するこ
とを特徴とする表示制御装置。
【請求項２】１つの画面内に同一の表示情報を持つ複数
の表示行がある場合に、表示情報に対応する情報を蓄積
する記憶手段より、同一内容の表示行の蓄積情報を再度
出力する制御を行うことを特徴とする請求項１記載の表
示制御装置。
【請求項３】表示切替え後の画面において、切替え前の
画面の表示行と同一の表示情報持つ表示行がある場合
に、表示情報に対応する情報を蓄積する記憶手段より、
前画面と同一内容の表示行の蓄積情報を再度出力する制
御を行うことを特徴とする請求項１記載の表示制御装
置。
【請求項４】表示切替え後の画面において、一部の表示
行だけが切替え前の画面の表示行と異なる表示情報を持
つ場合に、前画面の蓄積情報を格納した記憶手段に対し
て、前記異なる表示行に対応する蓄積情報を追加して格
納し、切替え後の画面の表示に対し、前画面と共通の蓄積情報
はそれを再度出力し、前記異なる蓄積情報は前記追加さ
れた蓄積情報に切替えて出力する制御を行うことを特徴
とする請求項１記載の表示制御装置。
【請求項５】前記記憶手段に格納する表示情報に対応す
る情報は、文字パターンを発生するキャラクタジェネレ
ータに対して、発生すべき文字パターンを指示するため
の文字コード情報であることを特徴とする請求項１ない
し４記載の表示制御装置。
【請求項６】前記指示手段には、表示行番号を示す情報
が入力されるとともに、その入力された表示行番号のそ
れぞれに対応して、前記記憶手段に表示行を指示する情
報を蓄積する記憶部が設けられており、前記制御手段は、前記指示手段の記憶部に対して既に出
力指示を行った表示行を指示する情報を再度書込む制御
を行うことで、前記記憶手段より同内容の蓄積情報を再
度出力することを特徴とする請求項１記載の表示制御装
置。
【請求項７】請求項１記載の再度出力される蓄積情報
は、前記記憶手段内で他の蓄積情報と重複せずに格納さ
れることを特徴とする表示情報格納方式。
【請求項８】第１の表示画面と、前記表示画面と同じ画
面上に同時に表示される第２の表示画面を持ち、前記第２の表示画面に表示される表示情報を制御する表
示制御装置として、請求項１記載の表示制御装置を備え
ることを特徴とする表示装置。