JP2610182B2

JP2610182B2 - ビデオ走査周波数変換装置

Info

Publication number: JP2610182B2
Application number: JP63316237A
Authority: JP
Inventors: 尚之原口; 善仁広岡; 博行村上
Original assignee: 国際電気株式会社
Priority date: 1988-12-16
Filing date: 1988-12-16
Publication date: 1997-05-14
Anticipated expiration: 2012-05-14
Also published as: JPH02162886A

Description

【発明の詳細な説明】（発明の属する技術分野）本発明は、入力映像信号をA/D変換し、その走査周波
数を変換してD/A変換し、任意の画面サイズの映像信号
を出力するビデオ走査周波数変換装置に関するものであ
る。

（従来技術とその問題点）第３図は、従来のビデオ走査周波数変換装置の主要回
路の構成を示すブロック図である。図において、５はA/
D変換回路、６は書き込み制御回路、７は一走査ごとに
入力出力共にシリアルに書き込み，読み出しができ、し
かも入力と出力とが非同期で動作する画像メモリ、８は
読み出し制御回路、９はD/A変換回路である。10は垂直
出力タイミング発生回路であり、次の回路から構成され
ている。11は垂直同期幅を設定して垂直同期幅制御信号
を出力する垂直同期幅カウンタ、12は垂直バックポーチ
期間を設定して垂直バックポーチ制御信号を出力する垂
直バックポーチカウンタ、13は垂直走査期間を設定して
走査期間制御信号を出力する走査期間カウンタ、14は画
像メモリ７に対して走査アドレス信号を出力すると共に
映像期間を設定して映像期間制御信号を出力する走査ア
ドレスカウンタである。これらの各カウンタ11〜14はそ
れぞれ出力映像信号の水平走査期間の1/2の期間を周期
とするクロックのタイミングで動作する。

第４図は、出力映像信号の１画面の走査期間の垂直出
力タイミングチャートである。

フロントポーチ，バックポーチは、一般に水平同期信
号において用いられるが、下記の参考文献にあるよう
に、垂直側の垂直ブランキング期間における映像期間の
前後、即ち垂直同期信号の前後にもあり、垂直フロント
ポーチ，垂直バックポーチと記載されている。（参考文
献：（１）“基礎からの映像信号処理"p.16〜p.19,CQ出
版社、（２）“マルチカラーTFT液晶ディスプレイNL644
0AC33−02"NECカタログ，資料番号NC−5003（第１
版））第３図において、入力映像信号は、A/D変換回路５に
よって入力映像信号のドットクロックに同期したタイミ
ングでA/D変換され、書き込み制御回路６により入力映
像信号の一画面分が画像メモリ７の所定のアドレスに走
査線の番号をアドレスとして走査線毎に書き込まれる。
通常、次の走査線入力があれば順次書き換えられるモー
ドと、一画面分書いた後は保持状態で変化しないモード
の２つのモードを持つ。この画像メモリ７に書き込まれ
た情報すなわち入力映像信号の走査線毎の画像データ
は、走査アドレスカウンタ14から出力される走査アドレ
ス信号により指定されたアドレスのデータが、読み出し
制御回路８によって読み出される。第４図（ａ）に示し
た例では、出力映像信号の走査線番号を示す走査アドレ
ス（１），（２），…に対応する入力走査線番号，
，，，…，の画像データが読み出される。す
なわち入力映像信号の画像データを走査線単位に２度ず
つ反復して読み出すように指定した場合であり、出力走
査線の数は２倍に拡大される。他の例として、１つおき
のアドレスを指定すれば出力走査線の数を1/2に縮小す
ることもでき、画面のサイズを変えることができる。当
然、アドレスを順次１回指定すると入力と同じ走査線数
の画面になる。

ここで、映像期間Ｔ（ｔ）は、次式で表すことができ
る。

映像期間Ｔ（ｔ）＝走査線数Ｎ×水平走査時間Ｈ（ｔ）
……（１）（１）式からも明らかなように、映像期間は、水平走
査時間が一定なので走査線数に比例する。従って、走査
線数を指定することにより映像期間を制御することがで
きる。

読み出し制御回路８は、垂直出力タイミング発生回路
10の各カウンタ11〜14に予め設定された値に従って出力
される各制御信号に従って、第４図（ｂ）に示すよう
に、一画面分の垂直出力タイミングで、画像メモリ７か
ら画像データを読み出してD/A変換回路９へ出力する。
即ち、第４図（ｂ）は、垂直同期幅（t₁〜t₂）、垂直バ
ックポーチ（t₂〜t₃）、映像期間（t₃〜t₄）、走査期間
（t₁〜t₅）を示す一画面分の垂直出力タイミングチャー
トである。

読み出し制御回路８が読み出す一画面分のディジタル
映像信号は、D/A変換回路９でD/A変換されて走査周波数
が変換された出力映像信号として取り出される。

また、垂直同期幅カウンタ11,垂直バックポーチカウ
ンタ12,走査期間カウンタ13,走査アドレスカウンタ14
は、水平走査期間の1/2の期間を周期とするクロックの
タイミングで動作させているため、飛越し走査（インタ
レース）にも対応できるようになっている。

上述のように、従来例にあっては、各カウンタ11〜14
の設定値をそれぞれ変えることにより垂直出力タイミン
グを決め、走査周波数を変えることができ、任意の垂直
画面サイズを作ることができた。

しかしながら、垂直出力タイミングを変えて飛越し走
査（インタレース），非飛越し走査（ノンインタレー
ス）などの制御や、入力の１つの走査線を２度出力して
出力の走査線数を入力の２倍にして画面を拡大したり、
数本の走査線毎に１本の走査線を繰り返したりするモー
ドの切替制御をする場合に、その都度各カウンタ11〜14
のパラメータをそれぞれ設定しなければならない煩雑さ
があり、設定を容易にするためには回路が複雑となると
いう課題があった。

（発明の目的）本発明の目的は、上記の課題を解決し、走査周波数を
変えるための垂直出力タイミングの設定を容易にし、各
種モードの切替制御の容易な垂直出力タイミング制御回
路を備えたビデオ走査周波数変換装置を提供することに
ある。

（発明の構成と動作）本発明のビデオ走査周波数変換装置の主な特徴は、従
来の垂直出力タイミング発生回路10の代わりに、垂直制
御RAMを備え、全ての垂直出力タイミングを任意に設定
してこの垂直制御RAMに予め書き込み、その内容に従っ
て制御を行う垂直出力タイミング制御回路を設けた点に
ある。即ち、本発明は、予め設定した垂直出力タイミン
グをパーソナルコンピュータ（CPU）１等の外部制御ユ
ニットによって垂直制御RAM3に書き込み、そのメモリ内
容をカウンタ２によって読み出してレジスタ４に入力
し、レジスタ４から読み出し制御回路８に与える垂直出
力タイミング制御情報に従って画像メモリ７から画像デ
ータを読み出して出力映像信号をとり出すように構成さ
れたことを特徴とする。

以下図面により本発明を詳細に説明する。

第１図は、本発明の一実施例を示す垂直出力タイミン
グ制御回路15を備えたビデオ走査周波数変換装置のブロ
ック図である。図において、５はA/D変換回路、６は書
き込み制御回路、７は画像メモリ、８は読み出し制御回
路、９はD/A変換回路である。また、１はコンピュータ
（PCU）、２はカウンタ、３は全走査線の垂直出力タイ
ミング制御情報を記憶する垂直制御RAM、４はカウンタ
２によって垂直制御RAM3から読み出された内容を一時記
憶して出力し次の走査タイミングまで保持するレジスタ
であり、これらの回路が本発明の主要部を構成する垂直
出力タイミング制御回路15である。カウンタ２及びレジ
スタ４は出力映像信号の水平走査期間の1/2の期間を周
期とするクロックのタイミングで動作する。

第１図において、入力映像信号は、A/D変換回路５に
よってその信号のドットクロックに同期したタイミング
でA/D変換され、書き込み制御回路６によって一画面分
が画像メモリ７の所定のアドレスに走査線の番号をアド
レスとして走査線毎に書き込まれる。

画像メモリ７は、シリアル入力とシリアル出力が非同
期に動作するものであり、メモリブロックを２つ以上選
択する構造にすることもできる。また、それぞれの情報
アドレスを内部管理することができる。すなわち、内部
命令デコーダによりHOLD信号が入力されると同一の行ア
ドレスを指定し、INC信号が入力されると次の行アドレ
スを指定し、SKIP信号が入力されると１つ飛越した行ア
ドレスを指定し、リセット（RST）信号が入力されると
最初の行アドレスを指定する機能を有する。また、メモ
リブロックが２つ以上ある場合は、メモリブロックを指
定するBK信号によりアクセスするメモリブロックを選択
する機能を有する。

一方、垂直制御RAM3には、装置運用開始時あるいは垂
直出力タイミング変更時に設定された一画面の全走査線
分についての垂直出力タイミング情報が書き込まれてお
り、一画面毎にリセットされるカウンタ２の出力をアド
レスにして、垂直制御RAM3の内容を読み出してレジスタ
４に入力し、各種タイミング制御情報を読み出し制御回
路８に送る。

読み出し制御回路８は、送られた垂直出力タイミング
制御情報に従って画像メモリ７からメモリ内容を読み出
してD/A変換回路９に与え、D/A変換回路９はそのディジ
タル映像信号をアナログ変換し、入力映像信号と走査周
波数すなわち走査線の数が異なる出力映像信号が得られ
る。また、カウンタ２とレジスタ４は、出力映像信号の
水平走査期間の1/2の期間を周期とするクロックのタイ
ミングで動作しているのでインタレース信号にも対応す
ることができる。

ここで、垂直制御RAM3の内容を第２図（ａ）に示す。
この図からも明らかなように、垂直制御RAM3の内容は、
１バイト（byte）ごとに立てるビット（bit）により垂
直出力タイミングを示す。第２図（ｂ）は垂直出力タイ
ミング制御信号のタイミングチャートであり、（ａ）の
垂直制御RAM3の内容に対応させて縦軸は時間を表してい
る。

以下、第２図に基づいて説明する。

第２図（ａ）の垂直制御RAMに記憶された垂直出力タ
イミング制御情報の内容を示す各記号は次の通りであ
る。VSは垂直同期（Ｖ・Sync）を表す。映像期間のDSP
はビデオイネーブルを表し、画像メモリ７からデータの
読み出しを行うことを意味する。RSTはカウンタ２のリ
セットと画像メモリ７の行アドレスを先頭アドレスにセ
ットすることを意味する。SKIPとINC/HOLDは画像メモリ
７の読み出しアドレス制御で、SKIPは１つ飛越した行ア
ドレスの指定、INCは次の行アドレスの指定、HOLDは同
じ行アドレスの指定である。BKは画像メモリ７のメモリ
ブロックを表し、例えばブロックが複数のときはBK1,BK
2などを指定する。

第２図（ａ）において（１）（２）は垂直同期を表
し、t₁〜t₂は垂直同期幅となる。（３）はデータがない
ためt₂〜t₃は映像期間でも同期期間でもない期間すなわ
ち垂直バックポーチとなる。（４）は、メモリブロック
BK1の指定された行アドレスのデータを読み出しその行
アドレスを保持（HOLD）する。（５）は（４）で保持さ
れた行アドレスのデータを読み出し、次の行アドレスを
指定（INC）する。（６）は（５）で指定した行アドレ
スのデータを読み出し、その行アドレスを保持（HOLD）
する。（７）は（６）で保持された行アドレスのデータ
を読み出し、次の行アドレス指定（INC）する。その結
果、t₃〜t₄の映像期間は入力の２倍となり画面サイズは
２倍となる。（８）はデータがないためt₄〜t₅は映像期
間でも同期期間でもない期間すなわち垂直フロントポー
チとなる。この例では映像期間の最後の動作（７）から
垂直フロントポーチ（８）へ移行しているが、実際には
この間に多数の動作が継続して垂直フロントポーチ
（８）へ移行する。次の（９）はリセット（RST）を表
し一画面分の終了を示し、カウンタ２をリセットし、画
像メモリ７の行アドレスを先頭アドレスにセットして次
の走査の開始準備となる。

（発明の効果）以上詳細に説明したように、本発明によれば、垂直出
力タイミングの設定を変える場合、複数種類のカウンタ
の設定値をそれぞれ変えることなく垂直制御RAM3の内容
を変えるだけで目的が達せられるため、回路やその制御
操作の単純化が図れるとともに経済的にも有利である。

また、ラスタのｎ倍または1/n表示により自由に画面
サイズを設定することも垂直制御RAM3の内容を書き換え
るだけで簡単に操作することができる。

以上の効果は、ビデオ走査周波数変換装置を操作する
上で特に有効である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す装置のブロック図、第
２図は本発明の垂直制御RAMの内容と垂直出力タイミン
グの関係の一例を示す説明図、第３図は従来の装置の一
例を示すブロック図、第４図は一画面の走査期間を示す
垂直出力タイミングチャートである。１……CPU、２……カウンタ、３……垂直制御RAM、４…
…レジスタ、５……A/D変換回路、６……書き込み制御
回路、７……画像メモリ、８……読み出し制御回路、９
……D/A変換回路、10……垂直出力タイミング発生回
路、11……垂直同期カウンタ、12……垂直バックポーチ
カウンタ、13……走査期間カウンタ、14……走査アドレ
スカウンタ、15……垂直出力タイミング制御回路。

Claims

(57)【特許請求の範囲】

【請求項１】入力映像信号を一時記憶し、該記憶内容を
読み出して拡大または縮小した出力映像信号を得ること
ができるビデオ走査周波数変換装置であって、前記入力映像信号をそのドットクロックに同期したタイ
ミングでディジタル画像データに変換するA/D変換器
と、書き込み，読み出し動作が非同期で行われ、書き込み制
御回路によって前記画像データの一画面分をその走査線
番号をアドレスとして走査線毎に記憶する画像メモリ
と、水平走査期間の1/2の期間を周期とするクロックによっ
て動作し、前記出力映像信号の垂直同期幅，垂直バック
ポーチ期間，映像期間，該映像期間中に読み出される前
記画像メモリの走査線毎の読み出しアドレスの反復，歩
進または飛び越し及び垂直走査期間の終了を示す垂直出
力タイミング制御情報を出力する垂直出力タイミング制
御回路と、該垂直出力タイミング制御情報に従って前記画像メモリ
から画像データを読み出す読み出し制御回路と、該読み出し制御回路によって読み出された画像データを
アナログ変換して前記出力映像信号を出力するD/A変換
器とを備え、前記垂直出力タイミング制御回路は、前記出力映像信号
の一画面分の前記垂直出力タイミング制御情報を書き込
むための垂直制御RAMと、前記垂直出力タイミング制御
情報を任意に設定して前記垂直制御RAMに対して書き込
むCPUと、水平走査期間の1/2の期間を周期とするクロッ
クに基づくカウント出力をアドレスとして前記垂直制御
RAMの内容を読み出すカウンタと、水平走査期間の1/2の
期間を周期とするクロックで動作し前記カウンタによっ
て前記垂直制御RAMから読み出される内容を一時記憶し
て前記読み出し制御回路に対する前記垂直出力タイミン
グ制御情報として出力し次の走査タイミングまで保持す
るレジスタとを備えて、前記垂直出力タイミング制御情報の設定態様に応じて前
記画像メモリからの画像データの走査線単位での反復，
歩進または飛び越し読み出しが行われ、これにより拡大
または縮小された出力映像信号を得ることができるよう
に構成されたビデオ走査周波数変換装置。