JPH02162886A - ビデオ走査周波数変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の属する技術分野） 本発明は、入力映像信号をＡ／Ｄ変換し、その走査周波
数を変換してＤ／Ａ変換し、任意の画面サイズの映像信
号を出力するビデオ走査周波数変換装置に関するもので
ある。

（従来技術とその問題点） 第３図は、従来のビデオ走査周波数変換装置の主要回路
の構成を示すブロック図である。図において、５はＡ／
Ｄ変換回路、６は書き込み制御回路、７は−゛走査とに
入力出力共にシリアルに書き込み、読み出しができ、し
かも入力と出力とが非同期で動作する画像メモリ、８は
読み出し制御回路、９はＤ／Ａ変換回路である。１０は
垂直出力タイミング制御信号を発生する回路であり、次
の回路から構成されている。１１は垂直同期幅を制＜７
１する垂直同期幅カウンタ、１２はバックポーチ期間を
制御するバンクポーチカウンタ、１３は走査期間を制御
する走査期間カウンタ、１４は画像メモリ７に走査アド
レス信号を与えると共に映像期間をも制御する走査アド
レスカウンタである。これらの各カウンタ１１〜１４は
それぞれ出力映像信号の水平走査期間の２クロックのタ
イミングで動作する。

第４図は、出力映像信号の１画面の走査期間の垂直出力
タイミングチャートである。

第３図において、入力映像信号は、Ａ／Ｄ変換回路５に
よって入力映像信号のドツトクロックに同期したタイミ
ングでＡ／Ｄ変換され、書き込み制御回路６により入力
映像信号の一画面分が画像メモリ７の所定のアドレスに
走査線毎に書き込まれる。通常、次の走査線入力があれ
ば順次書き換えられるモードと、一画面分書いた後は保
持状態で変化しないモードの２つのモードを持つ。この
画像メモリ７に書き込まれた情報すなわち入力映像信号
の走査線毎の画像データは、走査アドレスカウンタ１４
からの走査アドレス信号（１）、　（２）。

（第４図（ａ）参照）により、読み出すべき情報のアド
レスが指定され、読み出し制御回路８に送られる。第４
図（ａ）に示した例では、走査アドレス信号（１）、　
（２）、−・・に対応させた入力走査線■、■、■。

■、・・・−■、■の画像データを読み出すすなわち同
一アドレスの入力画像データを２度ずつ走査するように
指定した場合であり、出力走査線の数は２倍になる。他
の例として、１つおきのアドレスを指定すれば出力走査
線の数を％に設定することもでき、画面のサイズを変え
ることができる。当然、アドレスを順次１回指定すると
入力と同じ走査線数の画面になる。

ここで、映像期間Ｔ　（ｔ）は、次式で表すことができ
る。

映像期間Ｔ　（ｔ）　＝走査線数Ｎ×水平走査時間Ｈ（
ｔ）・−（１） （１）式からも明らかなように、映像期間は、水平走査
時間が一定であれば走査線数に比例する。従って、走査
線数を指定することにより映像期間の長さを制場卸する
ことができる。

読み出し制御回路８では、垂直出力タイミング発生回路
１０の各カウンタ１１〜１４に予め設定された値に従っ
て、垂直同期幅カウンタ１１からの垂直同期幅制御信号
により垂直同期幅（第４図（ｂ）　ｔ　＋〜ｔｚ）が設
定され、パンクポーチカウンタ１２からのバックポーチ
制御信号によりバックポーチ（第４図（ｂ）ｔ２〜ｔ３
＞が設定され、走査アドレスカウンタ１４からの制御信
号により映像期間（第４図（ｂ）　ｔ　３〜ｔ４）が設
定され、走査期間カウンタ１３からの走査期間制御信号
により走査期間（第４図（ｂ）ｔ＋−ｔｓ）が設定され
、一画面分の垂直出力タイミングが形成されて出力され
る。

このようにして作られた一画面分のディジタル映像信号
は、Ｄ／Ａ変換回路９でＤ／Ａ変換されて走査周波数が
変換された出力映像信号として取り出される。また、垂
直同期幅カウンタ１１．バックボーチカウンク１２．走
査期間カウンタ１３．走査アドレスカウンタ１４は、水
平走査期間のＡクロックのタイミングで動作させている
ため、飛越し走査（インタレース）にも対応できるよう
になっている。

上述のように、従来例にあっては、各カウンタ１１〜１
４の設定値をそれぞれ変えることにより垂直出力タイミ
ングを決め、走査周波数を変えることができ、任意の垂
直画面サイズを作ることができた。

しかしながら、垂直出力タイミングを変えて飛越し走査
（インクレース）、非飛越し走査（ノンインクレース）
などの制御や、入力の１つの走査線を２度出力して出力
の走査線数を入力の２倍にして画面を拡大したり、数本
の走査線毎に重複して出力して画面を縮小したりするモ
ードの切替制御をする場合に、その都度各カウンタ１１
〜１４のパラメータをそれぞれ設定しなければならない
煩雑さがあり、設定を容易にするためには回路が複雑と
なるという課題があった。

（発明の目的） 本発明の目的は、上記の課題を解決し、走査周波数を変
えるための垂直出力タイミングの設定を容易にし、各種
モードの切替制御の容易な垂直出力タイミング制御回路
を備えたビデオ走査周波数変換装置を提供することにあ
る。

（発明の構成と動作） 本発明のビデオ走査周波数変換装置の主な特徴は、従来
の垂直出力タイミング発生回路１０の代わりに、垂直制
御ＲＡＭを備え、全ての垂直出力タイミングを任意に設
定してこの垂直制御ＲＡＭに予め書き込み、その内容に
従って制御を行うように構成された垂直出力タイミング
制御回路を設けた点にある。即ち、本発明は、予め設定
した垂直出力のタイミングをパーソナルコンピュータ（
ＣＰＵ）１等の外部制御ユニットによって垂直制御ＲＡ
Ｍ３に書き込み、そのメモリ内容をカウンタ２によって
読み出してレジスタ４に入力し、レジスタ４から読み出
し制御回路８に与える垂直出力タイミング制御Ｂ信号に
より画像メモリ７から画像データを読み出して出力映像
信号をとり出すように構成されたことを特徴とする。

以下図面により本発明の詳細な説明する。

第１図は、本発明の一実施例を示す垂直出力タイミング
制御回路１５を備えたビデオ走査周波数変換装置のブロ
ック図である。図において、５はＡ／Ｄ変換回路、６は
書き込み制御回路、７は画像メモリ、８は読み出し制御
回路、９はＤ／Ａ変換回路である。また、１はコンピュ
ータ（ＣＰ　Ｕ）、２はカウンタ、３は全走査線の垂直
出力タイミング制御情報を記憶する垂直制御ＲＡＭ、４
はカウンタ２によって垂直制御ＲＡＭ３から読み出され
た内容を一時記憶して出力し次の走査タイミングまで保
持するレジスタであり、これらの回路が本発明の主要部
を構成する垂直出力タイミング制御回路１５である。カ
ウンタ２及びレジスタ４は出力映像信号の水平走査期間
の２クロックのタイミングで動作する。

第１図において、入力映像信号は、Ａ／Ｄ変換回路５に
よってその信号のドツトクロツタに同期したタイミング
でＡ／Ｄ変換され、書き込み制御回路６によって一画面
分が画像メモリ７の所定のアドレスに走査線の番号をア
ドレスとして走査線毎に書き込まれる。画像メモリ７は
、シリアル入力とシリアル出力が非同期に動作するもの
であり、メモリブロックを２つ以上選択する構造にする
こともできる。また、それぞれの情報アドレスを内部管
理することができる。すなわち、内部命令デコーダによ
りＨＯＬＤ信号が入力されると同一の行アドレスを指定
し、ＩＮＣ信号が入力されると次の行アドレスを指定し
、５ＫＩＰ信号が入力されると１つ飛越した行アドレス
を指定し、リセット（Ｒ３Ｔ）信号が入力されると最初
の行アドレスを指定する機能を有する。また、メモリブ
ロックが２つ以上ある場合は、メモリブロックを指定す
るＢＫ倍信号よりアクセスするメモリブロックを選択す
る機能を有する。

一方、垂直制御ＲＡＭ３には、装置運用開始時あるいは
垂直出力タイミング変更時に設定された一画面の全走査
線分についての垂直出力タイミング情報が書き込まれて
おり、−画面毎にリセットされるカウンタ２の出力をア
ドレスにして、垂直制御ＲＡＭ３の内容を読み出してレ
ジスタ４に入力し、各種タイミング制御情報を読み出し
制御回路８に送る。読み出し制御回路８は、送られた制
御情報を画像メモリ７に与えてその制御情報に従ったメ
モリ内容を読み出してＤ／Ａ変換回路９にディジタル映
像信号を与える。さらに、Ｄ／Ａ変換回路９でアナログ
に変換され、入力映像信号と走査周波数すなわち走査線
の数が異なる出力映像信号が得られる。また、カウンタ
２とレジスタ４は、出力映像信号の水平走査期間の２ク
ロックのタイミングで動作しているのでインタレース信
号にも対応することができる。

ここで、垂直割ｉＲＡＭ３の内容を第２図（ａ）に示す
。この図からも明らかなように、垂直制御ＲＡＭ３の内
容は、１バイト（ｂｙ　ｔｅ）ごとに立てるビット（ｂ
ｉｔ）により垂直出力タイミングを形成する。

第２図（ｂ）は垂直出力タイミング制御信号のタイミン
グチャートであり、（ａ）の垂直割４１１　ＲＡ　Ｍ　
３の内容に対応させて縦軸は時間を表している。

以下、第２図に基づいて説明する。

第２図（ａ）の垂直制御ＲＡＭに記憶された垂直出力タ
イミングを形成する制御情報の内容を示す各記号は次の
通りである。■Ｓは垂直同期（■・５ｙｎｃ）を表す。

ＤＳＰはビデオイネーブルを表し、画像メモリ７からデ
ータの読み出しを行うことを意味する。Ｒ３Ｔはカウン
タ２のリセットと画像メモリ７の行アドレスを先頭アド
レスにセットすることを意味する。５ＫＩＰと１．ＮＣ
／ＨＯＬＤはメモリのアドレス制御で、５ＫＩＰは１つ
飛越した行アドレスの指定、ＩＮＣは次の行アドレスの
指定、ＨＯＬＤは同じ行アドレスの指定である。

ＢＫは画像メモリ７のメモリブロックを表し、例えばブ
ロックが複数のときはＢ　ＫＬ　Ｂ　Ｋ２などを指定す
る。

第２図（ａ）において（１）　（２）は垂直同期を表し
、ｔ。

〜ｔ２は垂直同期時間となる。（３）はデータがないた
めｔ２〜ｔ、は映像期間でも同期期間でもない期間すな
わちバックポーチとなる。（４）は、メモリブロックＢ
ＫＩの指定された行アドレスのデータを読みその行アド
レスを保持（ＨＯＬ　Ｄ）する。（５）は（４）で保持
された行アドレスのデータを読み込み、次の行アドレス
を指定（ＩＮＣ）する。（６）は（５）で指定した行ア
ドレスのデータを読み込み、その行アドレスを保持（Ｉ
ＯＬＤ）する。（７）は（６）で保持された行アドレス
のデータを読み込み、次の行アドレスを指定（ＩＮＣ）
する。その結果、ｔ、〜ｔ４の映像期間は入力の２倍と
なり画面サイズは２倍となる。（８）はデータがないた
めｔ４〜ｔ、は映像期間でも同期期間でもない期間すな
わちフロントポーチとなる。この例では映像期間の最後
の動作（７）からフロシトポーチ（８）へ移行している
が、実際にはこの間に多数の動作が継続してフロントポ
ーチ（８）へ移行する。次の（９）はリセット（Ｒ３Ｔ
）を表し一画面分の終了を示し、カウンタ２をリセット
し、画像メモリ７の行アドレスを先頭アドレスにセット
して次の走査の開始準備となる。

（発明の効果） 以上詳細に説明したように、本発明によれば、垂直出力
タイミングの設定を変える場合、複数種類のカウンタの
設定値をそれぞれ変えることなく垂直割’４７５　ＲＡ
　Ｍ　３の内容を変えるだけで目的が達せられるため、
回路やその制御操作の単純化が図れるとともに経済的に
も有利である。

また、ラスタのｎ倍または１／ｎ表示により自由に画面
サイズを設定することも垂直制御ＲＡＭ３の内容を書き
換えるだけで簡単に操作することができる。

以上の効果は、ビデオ走査周波数変換装置を操作する上
で特に有効である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す装置のブロック図、第
２図は本発明の垂直制御ＲＡＭの内容と垂直出力タイミ
ングの関係の一例を示す説明図、第３図は従来の装置の
一例を示すブロック図、第４図は一画面の走査期間を示
す垂直出力タイミングチャートである。 ｌ・・・ＣＰＵ、　　２・・・カウンタ、　　３・・・
垂直制御ＲＡＭ、　　　４・・・レジスタ、　　５・・
・Ａ／Ｄ変換回路、　６・・・書き込み制御回路、　７
・・・画像メモリ、　８・・・読み出し制御回路、　９
・・・Ｄ／Ａ変換回路、　１０・・・垂直出力タイミン
グ発生回路、１１・・・垂直同期カウンタ、　１２・・
・バックポーチカウンタ、　１３・・・走査期間カウン
タ、　１４・・・走査アドレスカウンタ、　１５・・・
垂直出力タイミング制御回路。

Claims (1)

1. 【特許請求の範囲】 入力映像信号がＡ／Ｄ変換され画像メモリに該入力映像
   信号の走査線の番号をアドレスとして該走査線毎に一画
   面分を画像データとして一時記憶され、該記憶された走
   査線毎の画像データが予め設定され出力映像信号の水平
   走査期間の１／２クロックに同期する垂直出力タイミン
   グ制御信号に従って読み出し制御回路により読み出され
   Ｄ／Ａ変換されて前記入力映像信号と走査線の数が異な
   る出力映像信号が得られるように構成されたビデオ走査
   周波数変換装置において、 前記垂直出力タイミング制御信号が、該垂直出力タイミ
   ング制御信号のタイミングが予め設定されて書き込まれ
   た垂直制御ＲＡＭのタイミング情報がカウンタによって
   読み出されレジスタを介して出力される垂直出力タイミ
   ング制御回路によって作成され、 前記読み出し制御回路が前記垂直出力タイミング制御信
   号により前記画像メモリから画像データを読み出して前
   記Ｄ／Ａ変換回路に与えるように構成されたことを特徴
   とするビデオ走査周波数変換装置。