JPH04369687A - 映像表示装置 - Google Patents
映像表示装置Info
- Publication number
- JPH04369687A JPH04369687A JP3174400A JP17440091A JPH04369687A JP H04369687 A JPH04369687 A JP H04369687A JP 3174400 A JP3174400 A JP 3174400A JP 17440091 A JP17440091 A JP 17440091A JP H04369687 A JPH04369687 A JP H04369687A
- Authority
- JP
- Japan
- Prior art keywords
- character
- signal
- address
- code
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 4
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 30
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 13
- 230000010355 oscillation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100042793 Gallus gallus SMC2 gene Proteins 0.000 description 1
- 101100262374 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CDC21 gene Proteins 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 238000007688 edging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、キャラクタ表示装置
に関し、詳しくは、縁どりのついた文字やパターンを表
示する機能を有するキャラクタ表示装置に関するもので
ある。
に関し、詳しくは、縁どりのついた文字やパターンを表
示する機能を有するキャラクタ表示装置に関するもので
ある。
【０００２】
【従来の技術】図３は、従来のキャラクタ表示装置のキ
ャラクタ映像信号生成回路部分を中心とするブロック図
である。このキャラクタ映像信号生成回路１３は、画面
上に一時に表示される全てのキャラクタコードを蓄えて
おくことができる表示データＲＡＭ５を備えている。
ャラクタ映像信号生成回路部分を中心とするブロック図
である。このキャラクタ映像信号生成回路１３は、画面
上に一時に表示される全てのキャラクタコードを蓄えて
おくことができる表示データＲＡＭ５を備えている。
【０００３】マイクロコンピュータ１から送られて来た
キャラクタコード”Ｗ”を表示データＲＡＭ５に書込む
ために、この回路は書込みアドレスレジスタ２と書き込
みデータレジスタ３と書込み同期回路４とアドレス選択
回路６を備えている。書込みアドレスレジスタ２はマイ
クロコンピュータ１からの制御およびデータ信号Ｂを受
けてアドレス信号Ａを保持する。書き込みデータレジス
タ３はキャラクタコード”Ｗ”を保持しキャラクタ信号
Ｗ上に出力する。書込み同期回路４は書込み同期信号Ｓ
を生成し、さらに、この書込み信号Ｓを受けて、アドレ
ス選択回路６は表示データＲＡＭ５へのアドレス信号Ｕ
を生成する。
キャラクタコード”Ｗ”を表示データＲＡＭ５に書込む
ために、この回路は書込みアドレスレジスタ２と書き込
みデータレジスタ３と書込み同期回路４とアドレス選択
回路６を備えている。書込みアドレスレジスタ２はマイ
クロコンピュータ１からの制御およびデータ信号Ｂを受
けてアドレス信号Ａを保持する。書き込みデータレジス
タ３はキャラクタコード”Ｗ”を保持しキャラクタ信号
Ｗ上に出力する。書込み同期回路４は書込み同期信号Ｓ
を生成し、さらに、この書込み信号Ｓを受けて、アドレ
ス選択回路６は表示データＲＡＭ５へのアドレス信号Ｕ
を生成する。
【０００４】表示すべきキャラクタコード”Ｇ”を表示
データＲＡＭ５から読出すために、キャラクタ映像信号
生成回路１３は、垂直アドレスカウンタ１２と発振回路
１１、水平アドレスカウンタ１０とを備えている。垂直
アドレスカウンタ１２は、走査線との同期をとるための
垂直同期信号Ｖと水平同期信号Ｈとを受けて行選択信号
Ｒを生成し、表示画面上の垂直方向位置を定めるための
行選択信号Ｒをアドレス選択回路６へ送る。発振回路１
１は、水平方向走査中のタイミングをとるために、水平
同期信号Ｈを受けてこれに発振開始の位相が同期してい
るドットクロックＤを発生する。水平アドレスカウンタ
１０は、水平同期信号ＨとドットクロックＤを受けて表
示画面上の水平方向位置を定めるための桁選択信号Ｃを
生成し、アドレス選択回路６と書込み同期回路４へ桁選
択信号Ｃを送る。
データＲＡＭ５から読出すために、キャラクタ映像信号
生成回路１３は、垂直アドレスカウンタ１２と発振回路
１１、水平アドレスカウンタ１０とを備えている。垂直
アドレスカウンタ１２は、走査線との同期をとるための
垂直同期信号Ｖと水平同期信号Ｈとを受けて行選択信号
Ｒを生成し、表示画面上の垂直方向位置を定めるための
行選択信号Ｒをアドレス選択回路６へ送る。発振回路１
１は、水平方向走査中のタイミングをとるために、水平
同期信号Ｈを受けてこれに発振開始の位相が同期してい
るドットクロックＤを発生する。水平アドレスカウンタ
１０は、水平同期信号ＨとドットクロックＤを受けて表
示画面上の水平方向位置を定めるための桁選択信号Ｃを
生成し、アドレス選択回路６と書込み同期回路４へ桁選
択信号Ｃを送る。
【０００５】さらに、選択されたキャラクタコード”Ｇ
”のパターンを表示するために、キャラクタ映像信号生
成回路１３は、キャラクタジェネレータ７とシリアル変
換回路８とを備えていて、キャラクタジェネレータ７は
、アドレス選択回路６で生成されたアドレス信号Ｌとキ
ャラクタ信号Ｇ上のキャラクタコード”Ｇ”とを受けて
１キャラクタ分のパターンの内の１行分のキャラクタパ
ターン”Ｐ”を生成する。また、シリアル変換回路８は
、１行分の複数ビットからなるキャラクタパターンをド
ットクロックＤにより１ドットづつ順次出力する。
”のパターンを表示するために、キャラクタ映像信号生
成回路１３は、キャラクタジェネレータ７とシリアル変
換回路８とを備えていて、キャラクタジェネレータ７は
、アドレス選択回路６で生成されたアドレス信号Ｌとキ
ャラクタ信号Ｇ上のキャラクタコード”Ｇ”とを受けて
１キャラクタ分のパターンの内の１行分のキャラクタパ
ターン”Ｐ”を生成する。また、シリアル変換回路８は
、１行分の複数ビットからなるキャラクタパターンをド
ットクロックＤにより１ドットづつ順次出力する。
【０００６】シリアル変換回路８は、さらに縁どりパタ
ーンを生成する回路を有しており、縁どりパターン”Ｙ
”のついたキャラクタパターン”Ｐ”を他の映像信号Ｅ
に合成してＣＲＴ９に表示することもできる。
ーンを生成する回路を有しており、縁どりパターン”Ｙ
”のついたキャラクタパターン”Ｐ”を他の映像信号Ｅ
に合成してＣＲＴ９に表示することもできる。
【０００７】このような構成のキャラクタ映像信号生成
回路１３において、マイクロコンピュータ１から送られ
て来たキャラクタコード”Ｗ”を表示データＲＡＭ５に
書込む時の動作を説明する。
回路１３において、マイクロコンピュータ１から送られ
て来たキャラクタコード”Ｗ”を表示データＲＡＭ５に
書込む時の動作を説明する。
【０００８】表示データＲＡＭ５に書込みたいキャラク
タコード”Ｗ”をマイクロコンピュータ１が制御および
データ信号Ｂに従ってデータを書込みデータレジスタ３
に送出すると、これを受けて書込みデータレジスタ３は
キャラクタコード”Ｗ”を保持しキャラクタ信号Ｗ上に
出力する。キャラクタコード”Ｗ”を書込みたい表示デ
ータＲＡＭ５のアドレス”Ａ”をマイクロコンピュータ
１が制御およびデータ信号Ｂに従ってアドレスを書込み
アドレスレジスタ２に送出すると、これを受けて書込み
アドレスレジスタ２はアドレス”Ａ”を保持しアドレス
信号Ａ上に出力する。書込みアドレスレジスタ２がアド
レス”Ａ”を保持し書込みデータレジスタ３がキャラク
タコード”Ｗ”を保持していることをマイクロコンピュ
ータ１が制御およびデータ信号Ｂに従って制御信号を書
込み同期回路４に送出し書込みの準備が整っていること
を知らせると、これを受けて書込み同期回路４は書込み
を行わせるための書込み同期信号Ｓを出力しようとする
。
タコード”Ｗ”をマイクロコンピュータ１が制御および
データ信号Ｂに従ってデータを書込みデータレジスタ３
に送出すると、これを受けて書込みデータレジスタ３は
キャラクタコード”Ｗ”を保持しキャラクタ信号Ｗ上に
出力する。キャラクタコード”Ｗ”を書込みたい表示デ
ータＲＡＭ５のアドレス”Ａ”をマイクロコンピュータ
１が制御およびデータ信号Ｂに従ってアドレスを書込み
アドレスレジスタ２に送出すると、これを受けて書込み
アドレスレジスタ２はアドレス”Ａ”を保持しアドレス
信号Ａ上に出力する。書込みアドレスレジスタ２がアド
レス”Ａ”を保持し書込みデータレジスタ３がキャラク
タコード”Ｗ”を保持していることをマイクロコンピュ
ータ１が制御およびデータ信号Ｂに従って制御信号を書
込み同期回路４に送出し書込みの準備が整っていること
を知らせると、これを受けて書込み同期回路４は書込み
を行わせるための書込み同期信号Ｓを出力しようとする
。
【０００９】しかし、このとき表示データＲＡＭ５から
は、行選択信号Ｒと桁選択信号Ｃを受けたアドレス選択
回路６が生成したアドレス信号Ｕにより選択された表示
のためのキャラクタコード”Ｇ”の読出しが水平同期信
号Ｈおよび垂直同期信号Ｖに同期して行われているので
、書込み同期回路４は、キャラクタコード”Ｇ”が読出
されているタイミングを避けて、キャラクタ信号Ｇの不
要な無効画面の走査の期間に、書込み同期信号Ｓを出力
する。書込み同期信号Ｓを受けてアドレス選択回路６は
アドレス信号Ａを選択し、このアドレス信号Ａ上のアド
レス”Ａ”をアドレス信号Ｕとして表示データＲＡＭ５
へ出力する。アドレス信号Ｕとキャラクタ信号Ｗとを受
けて、それに従って、表示データＲＡＭ内のアドレス”
Ａ”にキャラクタコード”Ｗ”が書込まれる。
は、行選択信号Ｒと桁選択信号Ｃを受けたアドレス選択
回路６が生成したアドレス信号Ｕにより選択された表示
のためのキャラクタコード”Ｇ”の読出しが水平同期信
号Ｈおよび垂直同期信号Ｖに同期して行われているので
、書込み同期回路４は、キャラクタコード”Ｇ”が読出
されているタイミングを避けて、キャラクタ信号Ｇの不
要な無効画面の走査の期間に、書込み同期信号Ｓを出力
する。書込み同期信号Ｓを受けてアドレス選択回路６は
アドレス信号Ａを選択し、このアドレス信号Ａ上のアド
レス”Ａ”をアドレス信号Ｕとして表示データＲＡＭ５
へ出力する。アドレス信号Ｕとキャラクタ信号Ｗとを受
けて、それに従って、表示データＲＡＭ内のアドレス”
Ａ”にキャラクタコード”Ｗ”が書込まれる。
【００１０】表示すべきキャラクタコード”Ｇ”を表示
データＲＡＭ５から選択して読出すときの回路の動作を
説明する。垂直アドレスカウンタ１２は、垂直同期信号
Ｖを受けてカウント値が初期化され、水平同期信号Ｈを
受けてカウント値を進め、走査線の垂直方向の位置を定
めるための行選択信号Ｒを出力する。発振回路１１は、
水平同期信号Ｈを受けて発振の位相が初期化され、走査
線の水平方向の走査速度に対応する周波数のドットクロ
ックＤを生成し出力する。水平アドレスカウンタ１０は
、水平同期信号Ｈを受けてカウント値が初期化され、ド
ットクロックＤを受けてカウント値を進め、走査線の水
平方向の位置を定めるための桁選択信号Ｃを出力する。 アドレス選択回路６は、このようにして生成された行選
択信号Ｒと桁選択信号Ｃが入力されて、表示データＲＡ
Ｍ５へのアドレス信号Ｕとキャラクタジェネレータ７へ
のアドレス信号Ｌとを、それぞれの記憶形態に応じて演
算して生成し出力する。
データＲＡＭ５から選択して読出すときの回路の動作を
説明する。垂直アドレスカウンタ１２は、垂直同期信号
Ｖを受けてカウント値が初期化され、水平同期信号Ｈを
受けてカウント値を進め、走査線の垂直方向の位置を定
めるための行選択信号Ｒを出力する。発振回路１１は、
水平同期信号Ｈを受けて発振の位相が初期化され、走査
線の水平方向の走査速度に対応する周波数のドットクロ
ックＤを生成し出力する。水平アドレスカウンタ１０は
、水平同期信号Ｈを受けてカウント値が初期化され、ド
ットクロックＤを受けてカウント値を進め、走査線の水
平方向の位置を定めるための桁選択信号Ｃを出力する。 アドレス選択回路６は、このようにして生成された行選
択信号Ｒと桁選択信号Ｃが入力されて、表示データＲＡ
Ｍ５へのアドレス信号Ｕとキャラクタジェネレータ７へ
のアドレス信号Ｌとを、それぞれの記憶形態に応じて演
算して生成し出力する。
【００１１】表示データＲＡＭ５は、アドレス信号Ｕを
受けて、それにより指定されたアドレスに予め記憶して
いたキャラクタコード”Ｇ”を読出し、それをキャラク
タ信号Ｇとして、キャラクタジェネレータ７へ出力する
。キャラクタジェネレータ７は、キャラクタパターンを
記憶したＲＯＭでよく、キャラクタコード”Ｇ”を受け
て、そのコードに対応する１キャラクタ分のパターン（
マトリックス状構成）を選択し、さらにアドレス信号Ｌ
を受けて、１キャラクタ分のパターンの内の１行分のキ
ャラクタパターン”Ｐ”を出力する。
受けて、それにより指定されたアドレスに予め記憶して
いたキャラクタコード”Ｇ”を読出し、それをキャラク
タ信号Ｇとして、キャラクタジェネレータ７へ出力する
。キャラクタジェネレータ７は、キャラクタパターンを
記憶したＲＯＭでよく、キャラクタコード”Ｇ”を受け
て、そのコードに対応する１キャラクタ分のパターン（
マトリックス状構成）を選択し、さらにアドレス信号Ｌ
を受けて、１キャラクタ分のパターンの内の１行分のキ
ャラクタパターン”Ｐ”を出力する。
【００１２】縁どりパターンを生成するには、上下の行
のパターンも必要であり、合わせて三行分のパターンを
要するから、例えば、アドレス信号Ｌの値が”Ｎ”の時
に表示したいキャラクタパターン”Ｐ”を指すとすれば
、一キャラクタ分の幅を走査する時間内にアドレス信号
Ｌの値は、”（Ｎ−１）”，”Ｎ”，”（Ｎ＋１）”と
変化し、一キャラクタ分のパターンの内の三行分のキャ
ラクタパターンを、順次パターン信号Ｐ上に読出す（図
２の（ａ）を参照）。
のパターンも必要であり、合わせて三行分のパターンを
要するから、例えば、アドレス信号Ｌの値が”Ｎ”の時
に表示したいキャラクタパターン”Ｐ”を指すとすれば
、一キャラクタ分の幅を走査する時間内にアドレス信号
Ｌの値は、”（Ｎ−１）”，”Ｎ”，”（Ｎ＋１）”と
変化し、一キャラクタ分のパターンの内の三行分のキャ
ラクタパターンを、順次パターン信号Ｐ上に読出す（図
２の（ａ）を参照）。
【００１３】このようなことを行うために、桁選択信号
Ｃを受けたアドレス選択回路６が、１キャラクタパター
ンの幅を走査する期間をＴ０とし、このＴ０の時間をＴ
１，Ｔ２，Ｔ３，Ｔ４の４つに分割する（図２の（ｂ）
を参照）。Ｔ１の期間には、アドレス選択回路６が、行
選択信号Ｒと桁選択信号Ｃとから生成する読み出しアド
レス”Ｑ”を、アドレス信号Ｕとして、表示データＲＡ
Ｍ５へ送出する。これにより、表示データＲＡＭ５のア
ドレス”Ｑ”に記憶されているキャラクタコード”Ｇ”
がキャラクタ信号Ｇ上に読み出される。
Ｃを受けたアドレス選択回路６が、１キャラクタパター
ンの幅を走査する期間をＴ０とし、このＴ０の時間をＴ
１，Ｔ２，Ｔ３，Ｔ４の４つに分割する（図２の（ｂ）
を参照）。Ｔ１の期間には、アドレス選択回路６が、行
選択信号Ｒと桁選択信号Ｃとから生成する読み出しアド
レス”Ｑ”を、アドレス信号Ｕとして、表示データＲＡ
Ｍ５へ送出する。これにより、表示データＲＡＭ５のア
ドレス”Ｑ”に記憶されているキャラクタコード”Ｇ”
がキャラクタ信号Ｇ上に読み出される。
【００１４】Ｔ２の期間には、縁どりパターン”Ｙ”を
生成するために走査対象の行”Ｎ”の隣の行のキャラク
タパターンを読出す。そこで、この期間に、アドレス選
択回路６がこのタイミングでアドレス信号Ｌに”（Ｎ−
１）”を出力する。これとキャラクタコード”Ｇ”とを
受けてキャラクタジェネレータ７はキャラクタ信号Ｐと
して”（Ｎ−１）”行目のパターンをキャラクタコード
”Ｇ”のマトリックス状パターンから読出す。この間、
キャラクタジェネレータ７がキャラクタコード”Ｇ”を
使用しているので、表示データＲＡＭ５からキャラクタ
信号Ｇ上に読み出されているキャラクタコード”Ｇ”が
安定している必要がある。このためには、表示データＲ
ＡＭ５の入力であるアドレス信号Ｕが安定している必要
がある。さらに、このためには、アドレス信号Ｕを生成
しているアドレス選択回路６は、アドレス信号Ｕ上に読
出しアドレス”Ｑ”を出力していることが必要である。
生成するために走査対象の行”Ｎ”の隣の行のキャラク
タパターンを読出す。そこで、この期間に、アドレス選
択回路６がこのタイミングでアドレス信号Ｌに”（Ｎ−
１）”を出力する。これとキャラクタコード”Ｇ”とを
受けてキャラクタジェネレータ７はキャラクタ信号Ｐと
して”（Ｎ−１）”行目のパターンをキャラクタコード
”Ｇ”のマトリックス状パターンから読出す。この間、
キャラクタジェネレータ７がキャラクタコード”Ｇ”を
使用しているので、表示データＲＡＭ５からキャラクタ
信号Ｇ上に読み出されているキャラクタコード”Ｇ”が
安定している必要がある。このためには、表示データＲ
ＡＭ５の入力であるアドレス信号Ｕが安定している必要
がある。さらに、このためには、アドレス信号Ｕを生成
しているアドレス選択回路６は、アドレス信号Ｕ上に読
出しアドレス”Ｑ”を出力していることが必要である。
【００１５】Ｔ３の期間には、縁どりパターン”Ｙ”を
生成および本来のキャラクタパターン”Ｐ”の表示のた
めに走査対象の行”Ｎ”の行のキャラクタパターン”Ｐ
”を読出す。そこで、この期間に、アドレス選択回路６
がこのタイミングでアドレス信号Ｌに”Ｎ”を出力する
。これとキャラクタコード”Ｇ”とを受けてキャラクタ
ジェネレータ７はキャラクタ信号Ｐとして”Ｎ”行目の
パターンすなわちキャラクタパターン”Ｐ”をキャラク
タコード”Ｇ”のマトリックス状パターンから読出す。 この間も、キャラクタジェネレータ７がキャラクタコー
ド”Ｇ”を使用しているので、表示データＲＡＭ５から
キャラクタ信号Ｇ上に読み出されているキャラクタコー
ド”Ｇ”が安定している必要がある。このためには、表
示データＲＡＭ５の入力であるアドレス信号Ｕが安定し
ている必要がある。さらに、このためには、アドレス信
号Ｕを生成しているアドレス選択回路６は、アドレス信
号Ｕ上に読出しアドレス”Ｑ”を出力していることが必
要である。
生成および本来のキャラクタパターン”Ｐ”の表示のた
めに走査対象の行”Ｎ”の行のキャラクタパターン”Ｐ
”を読出す。そこで、この期間に、アドレス選択回路６
がこのタイミングでアドレス信号Ｌに”Ｎ”を出力する
。これとキャラクタコード”Ｇ”とを受けてキャラクタ
ジェネレータ７はキャラクタ信号Ｐとして”Ｎ”行目の
パターンすなわちキャラクタパターン”Ｐ”をキャラク
タコード”Ｇ”のマトリックス状パターンから読出す。 この間も、キャラクタジェネレータ７がキャラクタコー
ド”Ｇ”を使用しているので、表示データＲＡＭ５から
キャラクタ信号Ｇ上に読み出されているキャラクタコー
ド”Ｇ”が安定している必要がある。このためには、表
示データＲＡＭ５の入力であるアドレス信号Ｕが安定し
ている必要がある。さらに、このためには、アドレス信
号Ｕを生成しているアドレス選択回路６は、アドレス信
号Ｕ上に読出しアドレス”Ｑ”を出力していることが必
要である。
【００１６】Ｔ４の期間には、縁どりパターン”Ｙ”を
生成するために走査対象の行”Ｎ”の隣の行のキャラク
タパターンを読出す。そこで、この期間に、アドレス選
択回路６がこのタイミングでアドレス信号Ｌに”（Ｎ＋
１）”を出力する。これとキャラクタコード”Ｇ”とを
受けてキャラクタジェネレータ７はキャラクタ信号Ｐと
して”（Ｎ＋１）”行目のパターンをキャラクタコード
”Ｇ”のマトリックス状パターンから読出す。この間も
、キャラクタジェネレータ７がキャラクタコード”Ｇ”
を使用しているので、表示データＲＡＭ５からキャラク
タ信号Ｇ上に読み出されているキャラクタコード”Ｇ”
が安定している必要がある。このためには、表示データ
ＲＡＭ５の入力であるアドレス信号Ｕが安定している必
要がある。さらに、このためには、アドレス信号Ｕを生
成しているアドレス選択回路６は、アドレス信号Ｕ上に
読出しアドレス”Ｑ”を出力していることが必要である
。
生成するために走査対象の行”Ｎ”の隣の行のキャラク
タパターンを読出す。そこで、この期間に、アドレス選
択回路６がこのタイミングでアドレス信号Ｌに”（Ｎ＋
１）”を出力する。これとキャラクタコード”Ｇ”とを
受けてキャラクタジェネレータ７はキャラクタ信号Ｐと
して”（Ｎ＋１）”行目のパターンをキャラクタコード
”Ｇ”のマトリックス状パターンから読出す。この間も
、キャラクタジェネレータ７がキャラクタコード”Ｇ”
を使用しているので、表示データＲＡＭ５からキャラク
タ信号Ｇ上に読み出されているキャラクタコード”Ｇ”
が安定している必要がある。このためには、表示データ
ＲＡＭ５の入力であるアドレス信号Ｕが安定している必
要がある。さらに、このためには、アドレス信号Ｕを生
成しているアドレス選択回路６は、アドレス信号Ｕ上に
読出しアドレス”Ｑ”を出力していることが必要である
。
【００１７】シリアル変換回路８は、パラレルデータを
シリアルデータに変換するためのシフトレジスタを有し
、縁どりパターンの生成に要する３行分のキャラクタパ
ターンを処理するために、通常は３組のシフトレジスタ
を主体に構成される回路であって、複数ビットからなる
キャタクタパターン”Ｐ”および両隣の行のキャラクタ
パターンをパラレルにラッチし、ドットクロックＤを受
けて、キャラクタパターン”Ｐ”および生成した縁どり
パターン”Ｙ”とを、１ドットづつシリアルに出力する
。キャラクタ映像信号生成回路１３により生成されて１
ドットづつ順次出力される映像信号は、装置によっては
他の映像信号Ｅと合成されて、ＣＲＴ９に表示される。
シリアルデータに変換するためのシフトレジスタを有し
、縁どりパターンの生成に要する３行分のキャラクタパ
ターンを処理するために、通常は３組のシフトレジスタ
を主体に構成される回路であって、複数ビットからなる
キャタクタパターン”Ｐ”および両隣の行のキャラクタ
パターンをパラレルにラッチし、ドットクロックＤを受
けて、キャラクタパターン”Ｐ”および生成した縁どり
パターン”Ｙ”とを、１ドットづつシリアルに出力する
。キャラクタ映像信号生成回路１３により生成されて１
ドットづつ順次出力される映像信号は、装置によっては
他の映像信号Ｅと合成されて、ＣＲＴ９に表示される。
【００１８】以上、従来のキャラクタ表示装置の具体例
として、キャラクタ映像信号生成回路１３について説明
してきたが、特に、書込み同期回路４ついて述べる。従
来の書込み同期回路４は、特許公開公報昭６３−１２４
０８４，特許公開公報平１−１２４８９１等に示されて
いるように、画面のチラツキ防止のために設けられてい
る。つまり、表示データＲＡＭ５がキャラクタコード”
Ｇ”を出力している時に、アドレス信号Ｕに書込みのた
めのアドレス信号Ａを選択し出力すると、キャラクタ信
号Ｇ上のキャラクタコードが不定になる。その不定なキ
ャラクタコードにより指定されて、キャラクタジェネレ
ータ７が出力するパターン信号Ｐ上のキャラクタパター
ンも不定になる。その結果パターンの一部が本来表示さ
れるべきものでないものになるために、画面に不所望な
チラツキが現れる。このような不都合をなくすために、
従来の書込み同期回路４は、表示データＲＡＭからの読
出しが行われることのない、走査線の水平帰線時間およ
び垂直帰線時間の期間（いわゆる無効画面の期間）にお
いてのみ書込み同期信号Ｓを出力するように構成されて
いる。
として、キャラクタ映像信号生成回路１３について説明
してきたが、特に、書込み同期回路４ついて述べる。従
来の書込み同期回路４は、特許公開公報昭６３−１２４
０８４，特許公開公報平１−１２４８９１等に示されて
いるように、画面のチラツキ防止のために設けられてい
る。つまり、表示データＲＡＭ５がキャラクタコード”
Ｇ”を出力している時に、アドレス信号Ｕに書込みのた
めのアドレス信号Ａを選択し出力すると、キャラクタ信
号Ｇ上のキャラクタコードが不定になる。その不定なキ
ャラクタコードにより指定されて、キャラクタジェネレ
ータ７が出力するパターン信号Ｐ上のキャラクタパター
ンも不定になる。その結果パターンの一部が本来表示さ
れるべきものでないものになるために、画面に不所望な
チラツキが現れる。このような不都合をなくすために、
従来の書込み同期回路４は、表示データＲＡＭからの読
出しが行われることのない、走査線の水平帰線時間およ
び垂直帰線時間の期間（いわゆる無効画面の期間）にお
いてのみ書込み同期信号Ｓを出力するように構成されて
いる。
【００１９】
【発明が解決しようとする課題】しかし、従来の構成の
キャラクタ表示装置には、表示データＲＡＭへの書込み
を無効画面の期間を利用して行っているだけなので、デ
ータの転送速度やタイミングが限定され、表示画面の更
新が遅い、マイクロコンピュータの処理が待たされると
いう問題点がある。
キャラクタ表示装置には、表示データＲＡＭへの書込み
を無効画面の期間を利用して行っているだけなので、デ
ータの転送速度やタイミングが限定され、表示画面の更
新が遅い、マイクロコンピュータの処理が待たされると
いう問題点がある。
【００２０】この発明の目的は、このような従来技術の
問題点を解決するためのものであって、簡易な回路を用
い、有効画面の走査中であっても表示データＲＡＭへの
書込みを行うことが出来、しかも画面にチラツキが現れ
ることのないキャラクタ表示装置を提供するものである
。
問題点を解決するためのものであって、簡易な回路を用
い、有効画面の走査中であっても表示データＲＡＭへの
書込みを行うことが出来、しかも画面にチラツキが現れ
ることのないキャラクタ表示装置を提供するものである
。
【００２１】
【課題を解決するための手段】この目的を達成するため
のこの発明のキャラクタ表示装置の構成は、従来の構成
の回路に、コードデータラッチを設け、このコードデー
タラッチが、表示データＲＡＭから読み出されたキャラ
クタコードを一旦受けて保持し、この保持しているキャ
ラクタコードをキャラクタジェネレータへ出力するもの
である。さらに書込み同期回路は、前記コードデータラ
ッチが前記表示データＲＡＭからのキャラクタコードを
受け取っていない時には、マイクロコンピュータからの
制御信号を受けると、書込み同期信号を出力する。
のこの発明のキャラクタ表示装置の構成は、従来の構成
の回路に、コードデータラッチを設け、このコードデー
タラッチが、表示データＲＡＭから読み出されたキャラ
クタコードを一旦受けて保持し、この保持しているキャ
ラクタコードをキャラクタジェネレータへ出力するもの
である。さらに書込み同期回路は、前記コードデータラ
ッチが前記表示データＲＡＭからのキャラクタコードを
受け取っていない時には、マイクロコンピュータからの
制御信号を受けると、書込み同期信号を出力する。
【００２２】
【作用】以上のような構成によれば、従来のキャラクタ
表示装置と異なるのは、有効画面の１行の走査の中に複
数個存在しうるキャラクタパターンのそれぞれの表示の
時間内においても、表示データＲＡＭへの書込みが可能
なタイミングが存在することである。すなわち、１キャ
ラクタパターンの幅を走査する期間の間に、縁どりパタ
ーンを生成するためにキャラクタパターンの読出しが複
数回おこなわれるが、この期間キャラクタジェネレータ
に与えるキャラクタコードが同一のものであることに着
目すると、表示データＲＡＭから読出したキャラクタコ
ードをコードデータラッチがラッチしておけば、表示デ
ータＲＡＭからの読出しは一回でよく、キャラクタジェ
ネレータがコードデータラッチからのキャラクタコード
を受けてキャラクタパターンの読出しを行っている時は
表示データＲＡＭの出力が何であってもよい。よって、
このタイミングであれば表示データＲＡＭへの書込みを
行っても画面に不所望なチラツキが現れることがない。
表示装置と異なるのは、有効画面の１行の走査の中に複
数個存在しうるキャラクタパターンのそれぞれの表示の
時間内においても、表示データＲＡＭへの書込みが可能
なタイミングが存在することである。すなわち、１キャ
ラクタパターンの幅を走査する期間の間に、縁どりパタ
ーンを生成するためにキャラクタパターンの読出しが複
数回おこなわれるが、この期間キャラクタジェネレータ
に与えるキャラクタコードが同一のものであることに着
目すると、表示データＲＡＭから読出したキャラクタコ
ードをコードデータラッチがラッチしておけば、表示デ
ータＲＡＭからの読出しは一回でよく、キャラクタジェ
ネレータがコードデータラッチからのキャラクタコード
を受けてキャラクタパターンの読出しを行っている時は
表示データＲＡＭの出力が何であってもよい。よって、
このタイミングであれば表示データＲＡＭへの書込みを
行っても画面に不所望なチラツキが現れることがない。
【００２３】この時の回路の動作を詳しく述べると、１
キャラクタパターンの幅を走査する期間（Ｔ０）の初め
に（Ｔ１の期間に）、表示データＲＡＭからの読み出し
が１回行われる。具体的には、行選択信号Ｒと桁選択信
号Ｃとから生成したアドレス信号をアドレス選択回路が
表示データＲＡＭへ送出し、このアドレス信号を受けて
表示データＲＡＭが指定されたキャラクタコードを出力
する。このキャラクタコードをコードデータラッチが保
持する。
キャラクタパターンの幅を走査する期間（Ｔ０）の初め
に（Ｔ１の期間に）、表示データＲＡＭからの読み出し
が１回行われる。具体的には、行選択信号Ｒと桁選択信
号Ｃとから生成したアドレス信号をアドレス選択回路が
表示データＲＡＭへ送出し、このアドレス信号を受けて
表示データＲＡＭが指定されたキャラクタコードを出力
する。このキャラクタコードをコードデータラッチが保
持する。
【００２４】前記の１キャラクタパターンの幅を走査す
る期間（Ｔ０）において、表示データＲＡＭからの読出
し期間（Ｔ１）の後に、キャラクタジェネレータからの
読出しが続く期間に（Ｔ２，Ｔ３，Ｔ４の期間に）行わ
れる。縁どりを行うためにキャラクタジェネレータから
の読出しは複数回（通常３回）行われる。このときには
、キャラクタジェネレータが受けるキャラクタコードが
安定している必要がある。
る期間（Ｔ０）において、表示データＲＡＭからの読出
し期間（Ｔ１）の後に、キャラクタジェネレータからの
読出しが続く期間に（Ｔ２，Ｔ３，Ｔ４の期間に）行わ
れる。縁どりを行うためにキャラクタジェネレータから
の読出しは複数回（通常３回）行われる。このときには
、キャラクタジェネレータが受けるキャラクタコードが
安定している必要がある。
【００２５】ここで、この発明の回路にあっては、キャ
ラクタジェネレータが受けるキャラクタコードを、表示
データＲＡＭが直接出力し続けるのではなく、コードデ
ータラッチが保持し出力しているので、この間、表示デ
ータＲＡＭの出力が不定であっても、キャラクタジェネ
レータが受けるキャラクタコードは安定しており、した
がって、キャラクタパターンも乱れず、画面に不所望な
チラツキが現れることがない。
ラクタジェネレータが受けるキャラクタコードを、表示
データＲＡＭが直接出力し続けるのではなく、コードデ
ータラッチが保持し出力しているので、この間、表示デ
ータＲＡＭの出力が不定であっても、キャラクタジェネ
レータが受けるキャラクタコードは安定しており、した
がって、キャラクタパターンも乱れず、画面に不所望な
チラツキが現れることがない。
【００２６】したがって、書込同期回路は、無効画面の
走査期間（走査線の水平帰線時間および垂直帰線時間）
に加え、キャラクタジェネレータからの読出し期間にも
、マイクロコンピュータから制御信号を受けると書込み
同期信号を出力し、表示データＲＡＭに書込みを行うこ
とができるので、データ転送のためにマイクロコンピュ
ータが長時間待つ必要がなく、効率よくデータ転送が行
なえて素早く画面更新ができる。
走査期間（走査線の水平帰線時間および垂直帰線時間）
に加え、キャラクタジェネレータからの読出し期間にも
、マイクロコンピュータから制御信号を受けると書込み
同期信号を出力し、表示データＲＡＭに書込みを行うこ
とができるので、データ転送のためにマイクロコンピュ
ータが長時間待つ必要がなく、効率よくデータ転送が行
なえて素早く画面更新ができる。
【００２７】なお、キャラクタコードには、ＪＩＳやＡ
ＳＣＩＩコード等に規定される符号コードに限らず、色
情報，点滅情報等が付随していてもよい。
ＳＣＩＩコード等に規定される符号コードに限らず、色
情報，点滅情報等が付随していてもよい。
【００２８】
【実施例】以下、この発明の一実施例について、図面を
参照して詳細に説明する。図１は、この発明の一実施例
のキャラクタ表示装置のキャラクタ映像信号生成回路部
分を中心とするブロック図であり、従来例を示す図３に
対応するものである。図２（ａ）は、キャラクタパター
ンと、上下左右のドットを囲む縁どりパターンの一例で
ある。図２（ｂ）は、コードデータラッチ周りの信号の
関係を説明するためのタイムテーブルである。
参照して詳細に説明する。図１は、この発明の一実施例
のキャラクタ表示装置のキャラクタ映像信号生成回路部
分を中心とするブロック図であり、従来例を示す図３に
対応するものである。図２（ａ）は、キャラクタパター
ンと、上下左右のドットを囲む縁どりパターンの一例で
ある。図２（ｂ）は、コードデータラッチ周りの信号の
関係を説明するためのタイムテーブルである。
【００２９】この実施例におけるキャラクタ表示装置の
構成は、従来の例の構成を示す図３に対し、新たにコー
ドデータラッチ２５が設けられ、さらに、書込み同期回
路４が改良され書込み同期回路２４となったものである
。コードデータラッチ２５は表示データＲＡＭ２５から
読み出されたキャラクタ信号Ｇ上のキャラクタコード”
Ｇ”を受けて保持し、このキャラクタコード”Ｇ”をキ
ャラクタ信号Ｆとしてキャラクタジェネレータ７へ出力
する。書込み同期回路２４は、コードデータラッチ２５
がキャラクタ信号Ｇを受け取っていない時には、マイク
ロコンピュータ１からの制御およびデータ信号Ｂに従っ
て制御信号を受けると、書込み同期信号Ｓを出力する。
構成は、従来の例の構成を示す図３に対し、新たにコー
ドデータラッチ２５が設けられ、さらに、書込み同期回
路４が改良され書込み同期回路２４となったものである
。コードデータラッチ２５は表示データＲＡＭ２５から
読み出されたキャラクタ信号Ｇ上のキャラクタコード”
Ｇ”を受けて保持し、このキャラクタコード”Ｇ”をキ
ャラクタ信号Ｆとしてキャラクタジェネレータ７へ出力
する。書込み同期回路２４は、コードデータラッチ２５
がキャラクタ信号Ｇを受け取っていない時には、マイク
ロコンピュータ１からの制御およびデータ信号Ｂに従っ
て制御信号を受けると、書込み同期信号Ｓを出力する。
【００３０】以上のような構成によれば、キャラクタパ
ターンのそれぞれの表示の時間内においても、表示デー
タＲＡＭ５への書込みができることを、図２のタイミン
グテーブルを参照しながら詳細に説明する。従来例と同
様に、１キャラクタパターンの幅を走査する期間をＴ０
とし、このＴ０の時間をＴ１，Ｔ２，Ｔ３，Ｔ４の４つ
に分割する。
ターンのそれぞれの表示の時間内においても、表示デー
タＲＡＭ５への書込みができることを、図２のタイミン
グテーブルを参照しながら詳細に説明する。従来例と同
様に、１キャラクタパターンの幅を走査する期間をＴ０
とし、このＴ０の時間をＴ１，Ｔ２，Ｔ３，Ｔ４の４つ
に分割する。
【００３１】Ｔ１の期間には、アドレス選択回路６が、
行選択信号Ｒと桁選択信号Ｃとから生成する読み出しア
ドレス”Ｑ”を、アドレス信号Ｕとして、表示データＲ
ＡＭ５へ送出する。これにより、表示データＲＡＭ５の
アドレス”Ｑ”に記憶されているキャラクタコード”Ｇ
”がキャラクタ信号Ｇとして読み出される。そして、表
示データＲＡＭ５の出力を代行するために、コードデー
タラッチ２５が、桁選択信号Ｃの１ビットをクロック信
号として受けて、このキャラクタコード”Ｇ”を受け取
って保持する。
行選択信号Ｒと桁選択信号Ｃとから生成する読み出しア
ドレス”Ｑ”を、アドレス信号Ｕとして、表示データＲ
ＡＭ５へ送出する。これにより、表示データＲＡＭ５の
アドレス”Ｑ”に記憶されているキャラクタコード”Ｇ
”がキャラクタ信号Ｇとして読み出される。そして、表
示データＲＡＭ５の出力を代行するために、コードデー
タラッチ２５が、桁選択信号Ｃの１ビットをクロック信
号として受けて、このキャラクタコード”Ｇ”を受け取
って保持する。
【００３２】Ｔ２の期間には、表示データＲＡＭ５の代
わりにコードデータラッチ２５が保持するキャラクタコ
ード”Ｇ”をキャラクタ信号Ｆとして出力している。縁
どりパターン”Ｙ”を生成するためには走査対象の行”
Ｎ”の隣の行のキャラクタパターンを読出す必要がある
。そこで、この期間に、アドレス選択回路６がこのタイ
ミングでアドレス信号Ｌに”（Ｎ−１）”を生成し出力
する。これを受けてキャラクタジェネレータ７はパター
ン信号Ｐとして”（Ｎ−１）”行目のキャラクタパター
ンをキャラクタコード”Ｇ”の１キャラクタ分のマトリ
ックス状パターンから読出す。この間、表示データＲＡ
Ｍ５が拘束されていないので、書込み同期回路２４は、
マイクロコンピュータ１から制御およびデータ信号Ｂに
従って制御信号を受け取っていると、書込み同期信号Ｓ
を出力している。そこで、このタイミングＴ２期間にお
いて、この信号Ｓを受けてアドレス選択回路６は、アド
レス信号Ｕにアドレス信号Ａ上のアドレス”Ａ２”を選
択して出力する。これにより、表示データＲＡＭ５にキ
ャラクタ信号Ｗ上のキャラクタコード”Ｗ２”が書込ま
れる。
わりにコードデータラッチ２５が保持するキャラクタコ
ード”Ｇ”をキャラクタ信号Ｆとして出力している。縁
どりパターン”Ｙ”を生成するためには走査対象の行”
Ｎ”の隣の行のキャラクタパターンを読出す必要がある
。そこで、この期間に、アドレス選択回路６がこのタイ
ミングでアドレス信号Ｌに”（Ｎ−１）”を生成し出力
する。これを受けてキャラクタジェネレータ７はパター
ン信号Ｐとして”（Ｎ−１）”行目のキャラクタパター
ンをキャラクタコード”Ｇ”の１キャラクタ分のマトリ
ックス状パターンから読出す。この間、表示データＲＡ
Ｍ５が拘束されていないので、書込み同期回路２４は、
マイクロコンピュータ１から制御およびデータ信号Ｂに
従って制御信号を受け取っていると、書込み同期信号Ｓ
を出力している。そこで、このタイミングＴ２期間にお
いて、この信号Ｓを受けてアドレス選択回路６は、アド
レス信号Ｕにアドレス信号Ａ上のアドレス”Ａ２”を選
択して出力する。これにより、表示データＲＡＭ５にキ
ャラクタ信号Ｗ上のキャラクタコード”Ｗ２”が書込ま
れる。
【００３３】Ｔ３の時間にも、表示データＲＡＭ５の代
わりにコードデータラッチ２５が保持するキャラクタコ
ード”Ｇ”をキャラクタ信号Ｆとして出力している。こ
の期間にあっては、アドレス選択回路６はアドレス信号
Ｌに”Ｎ”を出力する。これを受けてキャラクタジェネ
レータ７はパターン信号Ｐとして”Ｎ”行目のキャラク
タパターン”Ｐ”をキャラクタコード”Ｇ”の１キャラ
クタ分のマトリックス状パターンから読出す。この間に
も、表示データＲＡＭ５が拘束されていないので、書込
み同期回路２４は、マイクロコンピュータ１から制御お
よびデータ信号Ｂに従って制御信号を受け取ると、書込
み同期信号Ｓを出力する。そこで、このタイミングＴ３
期間において、この信号Ｓを受けてアドレス選択回路６
は、アドレス信号Ｕにアドレス信号Ａ上のアドレス”Ａ
３”を選択して出力する。これにより、表示データＲＡ
Ｍ５にキャラクタ信号Ｗ上のキャラクタコード”Ｗ３”
が書込まれる。
わりにコードデータラッチ２５が保持するキャラクタコ
ード”Ｇ”をキャラクタ信号Ｆとして出力している。こ
の期間にあっては、アドレス選択回路６はアドレス信号
Ｌに”Ｎ”を出力する。これを受けてキャラクタジェネ
レータ７はパターン信号Ｐとして”Ｎ”行目のキャラク
タパターン”Ｐ”をキャラクタコード”Ｇ”の１キャラ
クタ分のマトリックス状パターンから読出す。この間に
も、表示データＲＡＭ５が拘束されていないので、書込
み同期回路２４は、マイクロコンピュータ１から制御お
よびデータ信号Ｂに従って制御信号を受け取ると、書込
み同期信号Ｓを出力する。そこで、このタイミングＴ３
期間において、この信号Ｓを受けてアドレス選択回路６
は、アドレス信号Ｕにアドレス信号Ａ上のアドレス”Ａ
３”を選択して出力する。これにより、表示データＲＡ
Ｍ５にキャラクタ信号Ｗ上のキャラクタコード”Ｗ３”
が書込まれる。
【００３４】Ｔ４の期間にも、表示データＲＡＭ５の代
わりにコードデータラッチ２５が保持するキャラクタコ
ード”Ｇ”をキャラクタ信号Ｆとして出力している。縁
どりパターン”Ｙ”を生成するためには走査対象の行”
Ｎ”の隣の行のキャラクタパターンを読出す必要がある
。そこで、この期間に、アドレス選択回路６がこのタイ
ミングでアドレス信号Ｌに”（Ｎ＋１）”を生成し出力
する。これを受けてキャラクタジェネレータ７はパター
ン信号Ｐとして”（Ｎ＋１）”行目のキャラクタパター
ンをキャラクタコード”Ｇ”の１キャラクタ分のマトリ
ックス状パターンから読出す。この間にも、表示データ
ＲＡＭ５が拘束されていないので、書込み同期回路２４
は、マイクロコンピュータ１から制御およびデータ信号
Ｂに従って制御信号を受け取ると、書込み同期信号Ｓを
出力する。そこで、このタイミングＴ４期間において、
この信号Ｓを受けてアドレス選択回路６は、アドレス信
号Ｕにアドレス信号Ａ上のアドレス”Ａ４”を選択して
出力する。これにより、表示データＲＡＭ５にキャラク
タ信号Ｗ上のキャラクタコード”Ｗ４”が書込まれる。
わりにコードデータラッチ２５が保持するキャラクタコ
ード”Ｇ”をキャラクタ信号Ｆとして出力している。縁
どりパターン”Ｙ”を生成するためには走査対象の行”
Ｎ”の隣の行のキャラクタパターンを読出す必要がある
。そこで、この期間に、アドレス選択回路６がこのタイ
ミングでアドレス信号Ｌに”（Ｎ＋１）”を生成し出力
する。これを受けてキャラクタジェネレータ７はパター
ン信号Ｐとして”（Ｎ＋１）”行目のキャラクタパター
ンをキャラクタコード”Ｇ”の１キャラクタ分のマトリ
ックス状パターンから読出す。この間にも、表示データ
ＲＡＭ５が拘束されていないので、書込み同期回路２４
は、マイクロコンピュータ１から制御およびデータ信号
Ｂに従って制御信号を受け取ると、書込み同期信号Ｓを
出力する。そこで、このタイミングＴ４期間において、
この信号Ｓを受けてアドレス選択回路６は、アドレス信
号Ｕにアドレス信号Ａ上のアドレス”Ａ４”を選択して
出力する。これにより、表示データＲＡＭ５にキャラク
タ信号Ｗ上のキャラクタコード”Ｗ４”が書込まれる。
【００３５】このように、この発明の回路にあっては、
キャラクタジェネレータ７が受けるキャラクタコード”
Ｇ”を、表示データＲＡＭ５が直接出力し続けるのでは
なく、それに代わってコードデータラッチ２５が保持し
出力している。したがって、この間、表示データＲＡＭ
５の出力が不定であっても、キャラクタジェネレータ７
が受けるキャラクタ信号Ｆ上のキャラクタコード”Ｇ”
は安定しており、画面にチラツキが現れることがない。
キャラクタジェネレータ７が受けるキャラクタコード”
Ｇ”を、表示データＲＡＭ５が直接出力し続けるのでは
なく、それに代わってコードデータラッチ２５が保持し
出力している。したがって、この間、表示データＲＡＭ
５の出力が不定であっても、キャラクタジェネレータ７
が受けるキャラクタ信号Ｆ上のキャラクタコード”Ｇ”
は安定しており、画面にチラツキが現れることがない。
【００３６】したがって、無効画面の走査期間に加え、
有効画面の走査期間であっても、キャラクタジェネレー
タ７からの読出し期間Ｔ２，Ｔ３，Ｔ４には、すなわち
約３／４の時間において、マイクロコンピュータ１から
表示データＲＡＭ５への書込みが可能である。
有効画面の走査期間であっても、キャラクタジェネレー
タ７からの読出し期間Ｔ２，Ｔ３，Ｔ４には、すなわち
約３／４の時間において、マイクロコンピュータ１から
表示データＲＡＭ５への書込みが可能である。
【００３７】以上、この発明の特徴である、有効画面の
走査期間内での書込みについて説明してきたが、その他
の動作については、従来例と同様である。
走査期間内での書込みについて説明してきたが、その他
の動作については、従来例と同様である。
【００３８】この発明の特徴は縁どりパターンを生成す
るために必要な読み取りの時間を利用することにあるの
で、この発明の構成は、単なるキャラクタのみの表示装
置のキャラクタ映像信号生成回路に限らず、縁どりのつ
いた文字やタイトル等をスーパーインポーズするテレビ
やＶＴＲ，ビデオカメラ，レーザディスク等の映像表示
装置のキャラクタ映像信号生成回路などにも適用が可能
である。
るために必要な読み取りの時間を利用することにあるの
で、この発明の構成は、単なるキャラクタのみの表示装
置のキャラクタ映像信号生成回路に限らず、縁どりのつ
いた文字やタイトル等をスーパーインポーズするテレビ
やＶＴＲ，ビデオカメラ，レーザディスク等の映像表示
装置のキャラクタ映像信号生成回路などにも適用が可能
である。
【００３９】
【発明の効果】以上の説明のとおり、この発明のキャラ
クタ表示装置にあっては、簡易な回路の追加により、無
効画面の走査期間に加えて有効画面の走査中であっても
、マイクロコンピュータからのデータを画面がチラツク
ことなく表示データＲＡＭに書込こむことができる、マ
イクロコンピュータを待たせずに効率よくデータ転送が
行なえる、素早く画面更新ができるという効果がある。
クタ表示装置にあっては、簡易な回路の追加により、無
効画面の走査期間に加えて有効画面の走査中であっても
、マイクロコンピュータからのデータを画面がチラツク
ことなく表示データＲＡＭに書込こむことができる、マ
イクロコンピュータを待たせずに効率よくデータ転送が
行なえる、素早く画面更新ができるという効果がある。
【図１】この発明の一実施例のキャラクタ表示装置のキ
ャラクタ映像信号生成回路部分を中心とするブロック図
である。
ャラクタ映像信号生成回路部分を中心とするブロック図
である。
【図２】キャラクタ表示装置におけるキャラクタパター
ンとこれから生成されて上下左右のドットを囲む縁どり
パターンの一例（ａ）と、この発明のキャラクタ表示装
置の特徴であるコードデータラッチ周りの信号の関係を
説明するためのタイムテーブル（ｂ）である。
ンとこれから生成されて上下左右のドットを囲む縁どり
パターンの一例（ａ）と、この発明のキャラクタ表示装
置の特徴であるコードデータラッチ周りの信号の関係を
説明するためのタイムテーブル（ｂ）である。
【図３】従来のキャラクタ表示装置の構成を示すための
図であり、特にキャラクタ映像信号生成回路部分のブロ
ック図である。
図であり、特にキャラクタ映像信号生成回路部分のブロ
ック図である。
１ マイクロコンピュータ
２ 書込みアドレスレジスタ
３ 書込みデータレジスタ
４ 書込み同期回路
５ 表示データＲＡＭ
６ アドレス選択回路
７ キャラクタジェネレータ
８ シリアル変換回路
９ ＣＲＴ
１０ 水平アドレスカウンタ
１１ 発振回路
１２ 垂直アドレスカウンタ
１３ キャラクタ映像信号生成回路
２３ キャラクタ映像信号生成回路
２４ 書込み同期回路
２５ コードデータラッチ
Claims (1)
- 【請求項１】マイクロコンピュータから受けた第１のア
ドレス信号を保持し出力する書込みアドレスレジスタと
、前記マイクロコンピュータから受けた第１のキャラク
タコードを保持し出力する書込みデータレジスタと、表
示画面上の垂直位置を定める行選択信号と水平位置を定
める桁選択信号と第１のアドレス信号とを受け第２のア
ドレス信号と第３のアドレス信号とを生成するアドレス
選択回路と、表示されている全キャラクタコードを記憶
しそのなかから第２のアドレス信号の指すアドレスに記
憶されている第２のキャラクタコードを読出し出力する
表示データＲＡＭと、前記マイクロコンピュータからの
制御信号と前記桁選択信号とを受けて前記表示データＲ
ＡＭへの書込み可能なタイミングに書込み同期信号を前
記アドレス選択回路へ送出する書込み同期回路と、第２
のキャラクタコードを受けて対応する１キャラクタ分の
マトリックス状パターンを選択し第３のアドレス信号を
受けて前記マトリックス状パターンから対応する１行分
のキャラクタパターンを出力するキャラクタジェネレー
タと、縁どりパターンの生成に要する複数の前記キャラ
クタパターンを受けて保持しドットクロック毎に順次１
ビットづつ出力するシリアル変換回路とを備え、前記書
込み同期信号を受けて前記アドレス選択回路が第１のア
ドレス信号を選択し第２のアドレス信号として出力し、
これを受けて前記表示データＲＡＭが第２のアドレス信
号により指定されるアドレスに第１のキャラクタコード
を記憶するキャラクタ表示装置において、第２のキャラ
クタコードを受けて保持しこのキャラクタコードを出力
するコードデータラッチを設け、前記キャラクタジェネ
レータは前記コードデータラッチからのキャラクタコー
ドを受け、前記マイクロコンピュータからの制御信号を
受けて、前記コードデータラッチが前記データＲＡＭか
ら第２のキャラクタコードを受け取っていない時に、書
込み同期回路が前記書込み同期信号を出力し、表示デー
タＲＡＭへの書込みを行うことを特徴とするキャラクタ
表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174400A JP2903346B2 (ja) | 1991-06-19 | 1991-06-19 | 映像表示装置 |
| US07/895,639 US5333264A (en) | 1991-06-14 | 1992-06-09 | Picture display apparatus for displaying fringed characters on an image |
| EP19920110084 EP0519382B1 (en) | 1991-06-19 | 1992-06-15 | Picture display apparatus |
| DE1992622363 DE69222363T2 (de) | 1991-06-19 | 1992-06-15 | Bildanzeigevorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174400A JP2903346B2 (ja) | 1991-06-19 | 1991-06-19 | 映像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04369687A true JPH04369687A (ja) | 1992-12-22 |
| JP2903346B2 JP2903346B2 (ja) | 1999-06-07 |
Family
ID=15977918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3174400A Expired - Fee Related JP2903346B2 (ja) | 1991-06-14 | 1991-06-19 | 映像表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0519382B1 (ja) |
| JP (1) | JP2903346B2 (ja) |
| DE (1) | DE69222363T2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51132726A (en) * | 1975-05-14 | 1976-11-18 | Kokusai Electric Co Ltd | Image-display unit |
| JPS5724988A (en) * | 1980-07-23 | 1982-02-09 | Fujitsu Ltd | Display control system |
| JPS57154287A (en) * | 1981-03-17 | 1982-09-24 | Omron Tateisi Electronics Co | Display controller for scanning display |
| JPS57161893A (en) * | 1981-03-31 | 1982-10-05 | Tokyo Shibaura Electric Co | Display control system |
| JPS6133088U (ja) * | 1984-07-30 | 1986-02-28 | 日本電気株式会社 | 文字表示制御装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3974494A (en) * | 1975-01-16 | 1976-08-10 | Mitsubishi Denki Kabushiki Kaisha | Character display apparatus for providing a viewing frame for a data input area |
| US4507683A (en) * | 1982-04-02 | 1985-03-26 | Ampex Corporation | Camera status and diagnostics display system |
| EP0130301B1 (en) * | 1983-05-31 | 1990-07-18 | International Business Machines Corporation | Device for displaying alphanumeric and graphics characters |
| GB2173979A (en) * | 1985-04-17 | 1986-10-22 | Multitech Ind Corp | Character generating system |
-
1991
- 1991-06-19 JP JP3174400A patent/JP2903346B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-15 EP EP19920110084 patent/EP0519382B1/en not_active Expired - Lifetime
- 1992-06-15 DE DE1992622363 patent/DE69222363T2/de not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51132726A (en) * | 1975-05-14 | 1976-11-18 | Kokusai Electric Co Ltd | Image-display unit |
| JPS5724988A (en) * | 1980-07-23 | 1982-02-09 | Fujitsu Ltd | Display control system |
| JPS57154287A (en) * | 1981-03-17 | 1982-09-24 | Omron Tateisi Electronics Co | Display controller for scanning display |
| JPS57161893A (en) * | 1981-03-31 | 1982-10-05 | Tokyo Shibaura Electric Co | Display control system |
| JPS6133088U (ja) * | 1984-07-30 | 1986-02-28 | 日本電気株式会社 | 文字表示制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69222363D1 (de) | 1997-10-30 |
| DE69222363T2 (de) | 1998-04-30 |
| JP2903346B2 (ja) | 1999-06-07 |
| EP0519382A2 (en) | 1992-12-23 |
| EP0519382A3 (en) | 1995-01-18 |
| EP0519382B1 (en) | 1997-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4200869A (en) | Data display control system with plural refresh memories | |
| JP4145375B2 (ja) | 液晶表示装置のデータ駆動装置及び駆動方法 | |
| KR100324843B1 (ko) | 액정표시제어장치, 그것을 사용한 액정표시장치 및 정보처리장치 | |
| JP2570344B2 (ja) | 画像表示装置 | |
| WO1987005428A1 (en) | Image display device | |
| US4471377A (en) | Color information display apparatus | |
| JPH05292476A (ja) | 汎用走査周期変換装置 | |
| JP2903346B2 (ja) | 映像表示装置 | |
| JP2732172B2 (ja) | 映像表示装置 | |
| JP2982029B2 (ja) | 映像表示装置 | |
| US5333264A (en) | Picture display apparatus for displaying fringed characters on an image | |
| KR100207781B1 (ko) | 해상도 향상을 위한 표시 장치 및 그 방법 | |
| JP2696621B2 (ja) | 映像表示装置 | |
| JP2908870B2 (ja) | 画像記憶装置 | |
| JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
| JP3397165B2 (ja) | 画像合成装置 | |
| JPS61213897A (ja) | 画像表示装置 | |
| JP3643652B2 (ja) | 液晶表示装置 | |
| JPS59218494A (ja) | カラ−ｃｒｔデイスプレイ装置 | |
| JP2610182B2 (ja) | ビデオ走査周波数変換装置 | |
| KR950009661B1 (ko) | 화상 시스템의 주사속도 변환회로 | |
| JPH0657058B2 (ja) | 画像表示装置 | |
| JPH05292433A (ja) | 液晶表示装置の駆動方法 | |
| JPS62166388A (ja) | 画像表示回路 | |
| JPH1069253A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |