JP2696621B2

JP2696621B2 - 映像表示装置

Info

Publication number: JP2696621B2
Application number: JP3181764A
Authority: JP
Inventors: 国弘堤
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1991-06-26
Filing date: 1991-06-26
Publication date: 1998-01-14
Anticipated expiration: 2013-01-14
Also published as: JPH057353A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、映像表示装置に関
し、詳しくは、縁どりのついた文字やタイトルのパター
ンをスーパーインポーズするテレビやＶＴＲ，ビデオカ
メラ等の映像表示装置に関するものである。

【０００２】

【従来の技術】図３は、従来の映像表示装置のキャラク
タ映像信号生成回路部分を中心とするブロック図であ
る。このキャラクタ映像信号生成回路１３は、画面上に
一時に表示される全てのキャラクタのコード（以下キャ
ラクタコードと記す）を蓄えておくことができる表示デ
ータＲＡＭ５を備えている。

【０００３】マイクロコンピュータ１から送られて来た
キャラクタコード”Ｗ”を表示データＲＡＭ５に書込む
ために、この回路は書込みアドレスレジスタ２と書き込
みデータレジスタ３と書込み同期回路４とアドレス選択
回路６とを備えている。マイクロコンピュータ１からの
制御およびデータ信号Ｂを受けて、書込みアドレスレジ
スタ２はアドレス”Ａ”を保持し、書き込みデータレジ
スタ３はキャラクタコード”Ｗ”を保持する。書込み同
期回路４は書込み同期信号Ｓを生成し、この書込み同期
号Ｓを受けて、アドレス選択回路６は表示データＲＡＭ
５へのアドレス信号Ｕを生成する。

【０００４】また、表示すべきキャラクタコード”Ｇ”
を表示データＲＡＭ５から読出すために、キャラクタ映
像信号生成回路１３は、垂直アドレスカウンタ１２と発
振回路１１、水平アドレスカウンタ１０とを備えてい
る。垂直アドレスカウンタ１２は、走査線との同期をと
るための垂直同期信号Ｖと水平同期信号Ｈとを受けて行
選択信号Ｒを生成し、表示画面上の垂直方向位置を定め
るための行選択信号Ｒをアドレス選択回路６へ送る。発
振回路１１は、水平方向走査中のタイミングをとるため
に、水平同期信号Ｈを受けてこれに発生信号の位相が同
期しているドットクロックＤを発生する。水平アドレス
カウンタ１０は、水平同期信号ＨとドットクロックＤを
受けて表示画面上の水平方向位置を定めるための桁選択
信号Ｃを生成し、アドレス選択回路６と書込み同期回路
４へ桁選択信号Ｃを送る。

【０００５】さらに、選択されたキャラクタコード”
Ｇ”のパターンを表示するために、キャラクタ映像信号
生成回路１３は、キャラクタジェネレータ７とシリアル
変換回路８とを備えていて、キャラクタジェネレータ７
は、アドレス選択回路６で生成されたアドレス信号Ｌと
選択されたキャラクタコード”Ｇ”とを受けて１キャラ
クタ分のパターンの内の１行分のキャラクタパターン”
Ｐ”を生成する。また、シリアル変換回路８は、１行分
の複数ビットからなるキャラクタパターン”Ｐ”をドッ
トクロックＤに応じて１ドットづつ順次出力する。

【０００６】シリアル変換回路８は、さらに縁どりパタ
ーン”Ｙ”を生成する回路８ｄ（図２（ｂ）参照）を有
しており、縁どりのついたキャラクタのパターンを他の
映像信号Ｅに合成してＣＲＴ９に表示することもでき
る。

【０００７】このような構成のキャラクタ映像信号生成
回路１３において、マイクロコンピュータ１から送られ
て来たキャラクタコード”Ｗ”を表示データＲＡＭ５に
書込む時の動作を説明する。

【０００８】表示データＲＡＭ５に書込みたいキャラク
タコード”Ｗ”をマイクロコンピュータ１が制御および
データ信号Ｂに従って書込みデータレジスタ３に送出す
ると、これを受けて書込みデータレジスタ３はキャラク
タコード”Ｗ”を保持し出力する。キャラクタコード”
Ｗ”を書込みたい表示データＲＡＭ５のアドレス”Ａ”
をマイクロコンピュータ１が制御およびデータ信号Ｂに
従って書込みアドレスレジスタ２に送出すると、これを
受けて書込みアドレスレジスタ２はアドレス”Ａ”を保
持しアドレス信号Ａ上に出力する。書込みアドレスレジ
スタ２がアドレス”Ａ”を保持し書込みデータレジスタ
３がキャラクタコード”Ｗ”を保持していることの制御
信号をマイクロコンピュータ１が制御およびデータ信号
Ｂに従って書込み同期回路４に送出し、書込みの準備が
整っていることを知らせると、これを受けて書込み同期
回路４は書込みを行わせるための書込み同期信号Ｓを出
力しようとする。

【０００９】しかし、このとき表示データＲＡＭ５から
は、行選択信号Ｒと桁選択信号Ｃを受けたアドレス選択
回路６が生成したアドレス信号Ｕにより選択された表示
のためのキャラクタコード”Ｇ”の読出しが水平同期信
号Ｈおよび垂直同期信号Ｖに同期して行われているの
で、書込み同期回路４は、キャラクタコード”Ｇ”が読
出されているタイミングを避けて、キャラクタコード”
Ｇ”の不要な水平帰線の期間および垂直帰線の期間に、
書込み同期信号Ｓを出力する。書込み同期信号Ｓを受け
てアドレス選択回路６はアドレス信号Ａを選択し、この
信号Ａ上のアドレス”Ａ”をアドレス信号Ｕとして表示
データＲＡＭ５へ出力し、表示データＲＡＭ内のアドレ
ス”Ａ”にキャラクタコード”Ｗ”が書込まれる。

【００１０】表示すべきキャラクタコード”Ｇ”を表示
データＲＡＭ５から選択して読出すときの回路の動作を
説明する。垂直アドレスカウンタ１２は、垂直同期信号
Ｖを受けてカウント値が初期化され、水平同期信号Ｈを
受けてカウント値を進め、走査線の垂直方向の位置を定
めるための行選択信号Ｒを出力する。発振回路１１は、
水平同期信号Ｈを受けて発振の位相の同期が採られ、走
査線の水平方向の走査速度に対応する周波数のドットク
ロックＤを生成し出力する。水平アドレスカウンタ１０
は、水平同期信号Ｈを受けてカウント値が初期化され、
ドットクロックＤを受けてカウント値を進め、走査線の
水平方向の位置を定めるための桁選択信号Ｃを出力す
る。アドレス選択回路６は、このようにして生成された
行選択信号Ｒと桁選択信号Ｃが入力されて、表示データ
ＲＡＭへのアドレス信号Ｕとキャラクタジェネレータ７
へのアドレス信号Ｌとを、それぞれの記憶形態に応じて
演算して生成し出力する。

【００１１】表示データＲＡＭ５は、アドレス信号Ｕを
受けて、それにより指定されたアドレスに予め記憶して
いたキャラクタコード”Ｇ”を読出して、キャラクタジ
ェネレータ７へ出力する。キャラクタジェネレータ７
は、キャラクタパターンを記憶したＲＯＭでよく、キャ
ラクタコード”Ｇ”を受けて、そのコードに対応する１
キャラクタ分のパターン（マトリックス状構成）を選択
し、さらにアドレス信号Ｌを受けて、１キャラクタ分の
パターンの内の１行分のキャラクタパターン”Ｐ”を出
力する。

【００１２】縁どりパターンを生成するには、上下の行
のパターンも必要であり、合わせて３行分のパターンを
要するから、例えば、アドレス信号Ｌの値が”Ｎ”の時
に表示したいキャラクタパターンを指すとすれば、１キ
ャラクタ分の幅を走査する時間内にアドレス信号Ｌの値
は、”Ｎ”に”１”を演算し、”（Ｎ−１）”，”
Ｎ”，”（Ｎ＋１）”と変化し、１キャラクタ分のパタ
ーンの内の３行分のキャラクタパターンを読出す（図２
の（ａ）を参照）。

【００１３】このようなことを行うために、桁選択信号
Ｃを受けたアドレス選択回路６が、１キャラクタパター
ンの幅を走査する期間をＴ０とし、このＴ０の時間をＴ
１，Ｔ２，Ｔ３，Ｔ４の４つに分割する。Ｔ１の期間に
は、アドレス選択回路６が、行選択信号Ｒと桁選択信号
Ｃとから生成する読み出しアドレス”Ｑ”を、アドレス
信号Ｕとして、表示データＲＡＭ５へ送出する。これに
より、表示データＲＡＭ５のアドレス”Ｑ”に記憶され
ているキャラクタコード”Ｇ”が読み出される。

【００１４】Ｔ２の期間には、縁どりパターン”Ｙ”を
生成するために走査対象の行”Ｎ”の隣の行のキャラク
タパターンを読出す。そこで、この期間に、アドレス選
択回路６がこのタイミングでアドレス信号Ｌに”（Ｎ−
１）”を出力する。これとキャラクタコード”Ｇ”とを
受けて，キャラクタジェネレータ７は、”（Ｎ−１）”
行目のキャラクタパターンを、キャラクタコード”Ｇ”
のマトリックス状パターンから読出す。Ｔ３の期間に
は、縁どりパターン”Ｙ”を生成および本来のキャラク
タパターン”Ｐ”の表示のために走査対象の行”Ｎ”の
行のキャラクタパターン”Ｐ”を読出す。そこで、この
期間に、アドレス選択回路６がこのタイミングでアドレ
ス信号Ｌに”Ｎ”を出力する。これとキャラクタコー
ド”Ｇ”とを受けて、キャラクタジェネレータ７は、”
Ｎ”行目のキャラクタパターンすなわちキャラクタパタ
ーン”Ｐ”をキャラクタコード”Ｇ”のマトリックス状
パターンから読出す。Ｔ４の期間には、縁どりパター
ン”Ｙ”を生成するために走査対象の行”Ｎ”の隣の行
のキャラクタパターンを読出す。そこで、この期間に、
アドレス選択回路６がこのタイミングでアドレス信号Ｌ
に”（Ｎ＋１）”を出力する。これとキャラクタコー
ド”Ｇ”とを受けて、キャラクタジェネレータ７は、”
（Ｎ＋１）”行目のキャラクタパターンを、キャラクタ
コード”Ｇ”のマトリックス状パターンから読出す。

【００１５】シリアル変換回路８は、パラレルデータを
シリアルデータに変換するために、シフトレジスタを主
体にして構成される回路である（図２の（ｂ）を参照、
但し２８ｅ，２８ｆ，２８ｇ，２８ｈのゲートを除
く）。この回路は、縁どりパターンの生成に要する３行
分のキャラクタパターンを処理するために、３個のシフ
トレジスタ８ａ，８ｂ，８ｃを有する。それぞれのシフ
トレジスタ８ａ，８ｂ，８ｃで、Ｔ２，Ｔ３，Ｔ４のタ
イミングにキャラクタジェネレータ７から送られるキャ
タクタパターンを、それぞれのタイミング信号ＳＰＨ，
ＳＰＭ，ＳＰＬに応じてパラレルにラッチする。そし
て、ドットクロックＤを受けて、キャラクタパターン”
Ｐ”および縁どり生成回路８ｄにて生成した縁どりパタ
ーン”Ｙ”とを、１ドットづつシリアルに、信号ｐおよ
び信号ｙとして出力する。このようにして、縁どりのな
いパターンから生成された縁どり付きのパターンが画面
上に表示される。

【００１６】キャラクタ映像信号生成回路１３により生
成されて１ドットづつ順次出力される映像信号は、他の
映像信号Ｅと合成されて、ＣＲＴ９に表示される。合成
されて表示された画面においては、例えば、キャラクタ
のパターンを白色で表示した場合に背景も白色である
と、縁どりがなければキャラクタのパターンが判別しに
くいが、前述のような縁どりが黒く付いていると背景の
状態に関わらずキャラクタのパターンが強調されて見や
すくなる。

【００１７】以上、キャラクタ映像信号生成回路の例に
ついて詳しく述べてきたが、タイトル映像信号生成回路
について述べる。図５は、従来の映像表示装置のタイト
ル映像信号生成回路部分を中心とするブロック図であ
る。図５のタイトル映像信号生成回路５３の構成が、図
３のキャラクタ映像信号生成回路１３の構成と異なるの
は、キャラクタジェネレータ７がないことと、表示デー
タＲＡＭ５５がキャラクタコードではなくタイトルデー
タ（タイトル画の画素データ）を記憶することである。
そして、これに対応して、タイトルデータのビットパタ
ーンＷＷがキャラクタコードＷにとって代わり、アドレ
ス選択回路５６がアドレス信号Ｌとアドレス信号Ｕとを
生成する代わりに表示データＲＡＭ５５へのアドレス信
号ＵＬを生成し、キャラクタパターンＰの代わりに表示
データＲＡＭ５５から出力されたタイトルデータＧＰが
シリアル変換回路８へ送られる。

【００１８】このような構成のタイトル映像信号生成回
路５３の動作は、以下に詳述するが、キャラクタジェネ
レータ７関連の動作以外は、キャラクタ映像信号生成回
路１３と同様である。この構成のアドレス選択回路５６
は、桁選択信号Ｃを受け、１タイトルデータの幅を走査
する期間をＴ０とし、このＴ０の時間をＴ５，Ｔ６，Ｔ
７の３つに分割する。ここで、水平方向１ラインに表示
するタイトルデータの個数をｍとする。

【００１９】Ｔ５の期間には、縁どりパターン”ＹＹ”
を生成するために走査対象の行”Ｍ”の前の行のタイト
ルデータを読出す。そこで、この期間に、アドレス選択
回路５６がこのタイミングでアドレス信号ＵＬに、”
Ｍ”に”ｍ”を演算して生成された”（Ｍ−ｍ）”を出
力する。これを受けて表示データＲＡＭ５５は、”（Ｍ
−ｍ）”行目のタイトルデータを出力する。Ｔ６の期間
には、縁どりパターン”ＹＹ”を生成および本来のタイ
トルデータ”ＧＰ”の表示のために走査対象の行”Ｍ”
の行のタイトルデータ”ＧＰ”を読出す。そこで、この
期間に、アドレス選択回路５６がこのタイミングでアド
レス信号ＵＬに”Ｍ”を出力する。これを受けて表示デ
ータＲＡＭ５５は、”Ｍ”行目のタイトルデータ”Ｇ
Ｐ”を出力する。Ｔ７の期間には、縁どりパターン”Ｙ
Ｙ”を生成するために走査対象の行”Ｍ”の後の行のタ
イトルデータを読出す。そこで、この期間に、アドレス
選択回路５６がこのタイミングでアドレス信号ＵＬ
に、”Ｍ”に”ｍ”を演算して生成された”（Ｍ＋
ｍ）”を出力する。これを受けて表示データＲＡＭ５５
は、”（Ｍ＋ｍ）”行目のタイトルデータを出力する。

【００２０】このようなキャラクタ映像信号生成回路１
３およびタイトル映像信号生成回路５３の各構成素子に
は、消費電力の小さいＣＭＯＳのＩＣが多用され、装置
全体の消費電力の節約が図られている。しかし、以上説
明してきたように縁どりを行うためには、表示データＲ
ＡＭやキャラクタジェネレータ等を高速にアクセスする
ことが必要がある。このために、主にスイッチング時に
電力を消費するＣＭＯＳ素子を、縁どりを行わない場合
より高い頻度で、動作させることとなる。したがって縁
どり表示のための回路を設けると、ＣＭＯＳのＩＣを用
いた効果が薄れ、消費電力の節約が十分ではないという
問題点が、従来の構造の映像表示装置にはある。

【００２１】

【発明が解決しようとする課題】しかし、映像表示装置
の商品価値を維持するために、縁どり表示機能は必須で
あり、縁どり表示のための回路を省くことはできない。
一方、可搬型の映像表示装置、特にバッテリー駆動の一
体型ビデオカメラ等においては、消費電力の節約は、装
置の軽量化および長時間の動作に直結し商品価値を増す
ので、急務である。この発明の目的は、このような従来
技術の問題点を解決するためのものであって、縁どり表
示のための回路を有しながらも、縁どりを行わない時に
は、縁どり表示のための回路を省いたものと同等に消費
電力を節約し、もって商品価値の高い映像表示装置を提
供するものである。

【００２２】

【課題を解決するための手段】この目的を達成するため
のこの発明の映像表示装置の構成は、従来の構成のキャ
ラクタ映像信号生成回路およびタイトル映像信号生成回
路において、アドレス選択回路とシリアル変換回路の一
部の回路を、縁どりを行わない時には、動作させないも
のである。このためのアドレス選択回路は、マイクロコ
ンピュータからの縁どり有無信号を受け、この信号によ
り縁どりしないことを指示された時には、隣（前後）の
行のアドレスを演算するために加減する値（”１”ある
いは”ｍ”）を“０”に固定し、所定の期間（Ｔ０）に
アドレス信号を１回しか生成しない。また、シリアル変
換回路は、前記の縁どり有無信号を受け、この信号によ
り縁どりしないことを指示された時には、自身が有する
３組のシフトレジスタのうち２組のシフトレジスタへ
の、キャラクタパターンあるいはタイトルデータのセッ
ト信号又はクロック信号の供給を停止することによりそ
の動作を停止させる。

【００２３】

【作用】以上のような構成によれば、縁どり表示のため
の回路を有する回路であっても、縁どりを行わなけれ
ば、縁どりを行う時に比べて、消費電力の節約が十分に
できることを以下に示す。まず、キャラクタ映像信号生
成回路とタイトル映像生成回路とにおける共通の作用を
示す。この回路におけるアドレス選択回路は、縁どりを
行う時には、３組のアドレス（”Ｎ−１”，”Ｎ”，”
Ｎ＋１”あるいは”Ｍ−ｍ”，”Ｍ”，”Ｍ＋ｍ”）を
生成する。しかし、縁どりを行わない時には、アドレス
を演算するために加減する値（”１”あるいは”ｍ”）
を“０”に固定して演算を行う。“０”を加減しても、
その演算結果の値は変わらないから、１組のアドレ
ス（”Ｎ”あるいは”Ｍ”）しか生成しない、つまり、
所定の期間にアドレス信号を生成するための演算を１回
しか行わない。したがって、この期間には回路内のアド
レス演算に対応する素子の値が一回しか変化しないの
で、アドレス生成と出力のためのスイッチング回数が１
／３になる。ここで、回路素子に多用されているＣＭＯ
ＳのＩＣは、主にスイッチング時に電力を消費するの
で、スイッチング回数の削減により、アドレス選択回路
におけるアドレス生成のための消費電力も、ほぼ１／３
に低減される。

【００２４】この回路におけるシリアル変換回路は、縁
どりを行う時には、３個１組のシフトレジスタが、アド
レス選択回路からのセット信号に応じてそれぞれのタイ
ミングに、キャラクタジェネレータからのキャラクタパ
ターンをあるいは表示データＲＡＭからのタイトルデー
タを受け取る。そして、発振回路からのドットクロック
に応じて、３個のパラレルのデータを３列のシリアルの
データに変換し、縁どり生成回路へ送出する。この３列
のシリアルデータを受けて縁どり生成回路が縁どりパタ
ーンを生成する。しかし、縁どりしない場合には、前記
の３列のシリアルデータが全て要るわけではなく、１列
のシリアルデータのみでよい。したがって、１組のシフ
トレジスタのみが、セット信号に応じたタイミングに、
キャラクタパターンあるいはタイトルデータを受け取
り、ドットクロックに応じて、１組のパラレルデータを
１列のシリアルデータに変換し、表示のために出力す
る。この間、他の２組のシフトレジスタへのセット信号
およびクロック信号の供給を停止する。シフトレジスタ
は、セット信号が供給されないと、パラレルデータを受
け取らないし、さらに、クロック信号が供給されない
と、保持しているデータがシフトされないので、結局、
値が固定されて変わらない。したがって、３組のうち２
組のシフトレジスタが、スイッチングせず、主にスイッ
チング時にのみ電力を消費するＣＭＯＳによって回路が
構成されているので、シリアル変換回路における消費電
力も、ほぼ１／３に低減される。

【００２５】このようにして、この発明の映像表示装置
にあっては、縁どり有無信号により縁どりしないことを
指示された時には、アドレス選択回路とシリアル変換回
路がそれに対応して、縁どりのための余分な動作をしな
いので、縁どりのための回路を有するキャラクタ映像信
号生成回路およびタイトル映像生成回路における電力消
費量を、縁どりのための回路を有しないものの電力消費
量のレベルにまで、十分に低減することができる。

【００２６】

【実施例】以下、この発明の一実施例について、図面を
参照して詳細に説明する。図１は、この発明の一実施例
の映像表示装置のキャラクタ映像信号生成回路部分を中
心とするブロック図であり、従来例を示す図３に対応す
るものである。図２（ａ）は、キャラクタパターンと、
上下左右のドットを囲む縁どりパターンの一例である。
図２（ｂ）は、この発明のシリアル変換回路の主要部の
具体例の一つである。図４は、この発明の一実施例の映
像表示装置のタイトル映像信号生成回路部分を中心とす
るブロック図であり、従来例を示す図５に対応するもの
である。

【００２７】この実施例のシリアル変換回路２８の構成
においては、シフトレジスタ８ｂの入力端子ＬＤは、従
来通り、セット信号ＳＰＭを直接受ける。しかし、シフ
トレジスタ８ａ，８ｃの入力端子ＬＤは、セット信号Ｓ
ＰＨ，ＳＰＬを直接受けるのではなく、ゲート２８ｇ，
２８ｈの出力を受ける。ゲート２８ｇは一方の入力端子
にセット信号ＳＰＨを受け、ゲート２８ｈは一方の入力
端子にセット信号ＳＰＬを受け、他方の端子に縁どり有
無信号Ｆを受け、これらの信号値のＡＮＤをとって、つ
まり縁どり有無信号Ｆによってマスクされるセット信号
を、入力端子ＬＤへ出力する。さらに、シフトレジスタ
８ｂの入力端子ＣＬＫは、従来通り、ドットクロックＤ
を直接受ける。しかし、シフトレジスタ８ａ，８ｃの入
力端子ＣＬＫは、ドットクロックＤを直接受けるのでは
なく、ゲート２８ｅ，２８ｆの出力を受ける。ゲート２
８ｅ，２８ｆは一方の入力端子に、ドットクロックＤを
受け、他方の端子に縁どり有無信号Ｆを受け、これらの
信号値のＡＮＤをとって、つまり縁どり有無信号Ｆによ
ってマスクされるクロック信号を、入力端子ＣＬＫへ出
力する。（図２（ｂ）参照）。

【００２８】このような構成により、縁どりしない場合
には、縁どり有無信号Ｆによりマスクされて、シフトレ
ジスタ８ａ，８ｃへのセット信号ＳＰＨ，ＳＰＬおよび
クロック信号すなわちドットクロックＤの供給が停止さ
れる。したがって、３組のうち２組のシフトレジスタが
スイッチングせず、シリアル変換回路での消費電力が低
減される。

【００２９】図１の構成に従って、この発明のキャラク
タ映像信号生成回路の動作を説明する。縁どりを行う場
合には、従来例と同様の動作である。そこで、縁どりし
ない場合であって、従来例と異なる部分について述べ
る。この発明のアドレス選択回路２６は、マイクロコン
ピュータからの縁どり有無信号Ｆを受け、この信号Ｆに
より縁どりしないことを指示された時には、隣の行のア
ドレス”Ｎ−１”，”Ｎ＋１”を生成しないので、期間
Ｔ０にアドレス信号Ｌ上に出力されるアドレスは”Ｎ”
のみである。

【００３０】したがって、Ｔ１の期間には、アドレス選
択回路２６が、行選択信号Ｒと桁選択信号Ｃとから生成
する読み出しアドレス”Ｑ”を、アドレス信号Ｕとし
て、表示データＲＡＭ５へ送出する。これにより、表示
データＲＡＭ５のアドレス”Ｑ”に記憶されているキャ
ラクタコード”Ｇ”が読み出される。

【００３１】Ｔ２の期間には、アドレス選択回路２６
が、アドレス信号Ｌに”Ｎ”を出力する。これとキャラ
クタコード”Ｇ”とを受けて，キャラクタジェネレータ
７は、”Ｎ”行目のキャラクタパターン”Ｐ”を、キャ
ラクタコード”Ｇ”のマトリックス状パターンから読出
す。しかし、セット信号ＳＰＨが縁どり有無信号Ｆによ
ってマスクされているので、このキャラクタパターン”
Ｐ”はシリアル変換回路２８のシフトレジスタ８ａによ
って受け取られることはない。Ｔ３の期間には、アドレ
ス選択回路２６が、アドレス信号Ｌに”Ｎ”を出力し続
ける。したがって、キャラクタジェネレータ７も、キャ
ラクタパターン”Ｐ”を出力し続ける。そして、このキ
ャラクタパターン”Ｐ”だけは、セット信号ＳＰＭに応
じて、シリアル変換回路２８のシフトレジスタ８ｂが受
け取り、映像出力に用いられる。Ｔ４の期間にも、アド
レス選択回路２６が、アドレス信号Ｌに”Ｎ”を出力し
続ける。したがって、キャラクタジェネレータ７も、キ
ャラクタパターン”Ｐ”を出力し続ける。しかし、セッ
ト信号ＳＰＬが縁どり有無信号Ｆによってマスクされて
いるので、このキャラクタパターン”Ｐ”もシリアル変
換回路２８のシフトレジスタ８ｃによって受け取られな
い。このようにして、アドレス選択回路２６とキャラク
タジェネレータ７の動作の頻度が抑制され、消費電力が
低減される。

【００３２】図４の構成に従って、この発明のタイトル
映像信号生成回路の動作を説明する。この回路において
も、縁どりを行う場合には、従来例と同様の動作であ
る。そこで、縁どりしない場合であって、従来例と異な
る部分について述べる。この発明のアドレス選択回路４
６は、マイクロコンピュータからの縁どり有無信号Ｆを
受け、この信号Ｆにより縁どりしないことを指示された
時には、前後の行のアドレス”Ｍ−ｍ”，”Ｍ＋ｍ”を
生成しないので、期間Ｔ０にアドレス信号上に出力され
るアドレスは”Ｍ”のみである。

【００３３】Ｔ５の期間には、アドレス選択回路４６
が、アドレス信号ＵＬに、”Ｍ”を出力する。これを受
けて表示データＲＡＭ５５は、”Ｍ”行目のタイトルデ
ータ”ＧＰ”を出力する。Ｔ６の期間にも、アドレス選
択回路４６が、アドレス信号ＵＬに、”Ｍ”を出力し続
ける。これを受けて表示データＲＡＭ５５も、”Ｍ”行
目のタイトルデータ”ＧＰ”を出力し続ける。このタイ
トルデータ”ＧＰ”のみが、セット信号ＳＰＭに応じ
て、シリアル変換回路４８のシフトレジスタに受け取と
られ、映像出力に用いられる。Ｔ７の期間にも、アドレ
ス選択回路４６が、アドレス信号ＵＬに、”Ｍ”を出力
し続ける。これを受けて表示データＲＡＭ５５も、”
Ｍ”行目のタイトルデータ”ＧＰ”を出力し続けるが、
このタイトルデータ”ＧＰ”は何にも受け取られない。
このようにして、アドレス選択回路４６と表示データＲ
ＡＭ５５の動作の頻度が抑制され、消費電力が低減され
る。

【００３４】このように、キャラクタ映像信号生成回路
にあっては、縁どり有無信号により縁どりしない場合に
は、アドレス選択回路が、キャラクタジェネレータへの
アドレス信号を所定の期間に１回しか生成しない。これ
により、このアドレス信号を受け取っているキャラクタ
ジェネレータにおいても、それが有するアドレスデコー
ダや出力バッファー等の制御回路が１回しか動作しな
い。したがって、キャラクタジェネレータにおいても、
スイッチング回数が１／３に削減され、その結果、消費
電力がほぼ１／３に低減する。

【００３５】また、タイトル映像信号生成回路にあって
は、縁どり有無信号により縁どりしない場合には、アド
レス選択回路が、表示データＲＡＭへのアドレス信号を
所定の期間に１回しか生成しない。これにより、このア
ドレス信号を受け取っている表示データＲＡＭにおい
て、それが有するアドレスデコーダや出力バッファー等
の制御回路が１回しか動作しない。したがって、タイト
ル映像信号生成回路のＣＭＯＳの表示ＲＡＭにおいて
も、スイッチング回数が１／３に削減され、その結果、
消費電力がほぼ１／３に低減する。

【００３６】以上、キャラクタ映像信号生成回路とタイ
トル映像信号生成回路とについて詳しく説明してきた
が、この発明の映像表示装置は、これらの回路のどちら
か一方のみを有するものに限らず、両方の回路を有する
ものであってもよい。

【００３７】

【発明の効果】以上の説明のとおり、この発明の映像表
示装置にあっては、回路の簡易な変更により、縁どり表
示のための回路を有しながらも、縁どりを行わない時に
は、縁どり表示に関係する回路の余分な動作を抑制でき
る。その結果、縁どり表示のための回路を省いたものと
ほぼ同等に消費電力を節約できる、特にバッテリー駆動
の装置にあっては、重量を軽くできる、長時間の駆動が
できるという効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例の映像表示装置のキャラク
タ映像信号生成回路部分を中心とするブロック図であ
る。

【図２】映像表示装置におけるキャラクタパターンとこ
れから生成されて上下左右のドットを囲む縁どりパター
ンの一例（ａ）と、この発明のシリアル変換回路の詳細
ブロック図（ｂ）である。

【図３】従来の映像表示装置の構成を示すための図であ
り、特にキャラクタ映像信号生成回路部分のブロック図
である。

【図４】この発明の一実施例の映像表示装置のタイトル
映像信号生成回路部分を中心とするブロック図である。

【図５】従来の映像表示装置の構成を示すための図であ
り、特にタイトル映像信号生成回路部分のブロック図で
ある。

【符号の説明】

１マイクロコンピュータ２書込みアドレスレジスタ３書込みデータレジスタ４書込み同期回路５表示データＲＡＭ６アドレス選択回路７キャラクタジェネレータ８シリアル変換回路９ＣＲＴ１０水平アドレスカウンタ１１発振回路１２垂直アドレスカウンタ１３キャラクタ映像信号生成回路２３キャラクタ映像信号生成回路２６アドレス選択回路２８シリアル変換回路４３タイトル映像信号生成回路４６アドレス選択回路５３タイトル映像信号生成回路５５表示データＲＡＭ５６アドレス選択回路

Claims

(57)【特許請求の範囲】

【請求項１】表示画面上の垂直位置を定める行選択信号
と水平位置を定める桁選択信号とを受け、１キャラクタ
分の幅を走査する期間に、第１のアドレス信号を１回生
成し、第２のアドレス信号を３回生成するＣＭＯＳのア
ドレス選択回路と、表示されている全キャラクタコード
を記憶しそのなかから第１のアドレス信号の指すアドレ
スに記憶されているキャラクタコードを読出し出力する
表示データＲＡＭと、前記のキャラクタコードを受けて
対応する１キャラクタ分のマトリックス状パターンを選
択し、第２のアドレス信号を受けて前記マトリックス状
パターンから対応する１行分のキャラクタパターンを出
力するキャラクタジェネレータと、縁どりパターンの生
成に要する第２のアドレス信号の前記３回生成に応じて
得られる３個１組の前記キャラクタパターンを、少なく
とも３個１組のＣＭＯＳのシフトレジスタが受けて保持
し、ドットクロック毎に順次１ドットづつ出力するシリ
アル変換回路とを備える映像表示装置において、前記ア
ドレス選択回路は、マイクロコンピュータからの縁どり
有無信号を受け、この信号により縁どりしないことを指
示された時には、第２のアドレス信号を生成するために
加減する値を固定し、第２のアドレス信号を１回のみ生
成し、前記シリアル変換回路は、前記縁どり有無信号を
受け、この信号が縁どり無しの状態にある時には、前記
３個のシフトレジスタのうち２個のシフトレジスタの動
作を停止することを特徴とする映像表示装置。
【請求項２】表示画面上の垂直位置を定める行選択信号
と水平位置を定める桁選択信号とを受け、１タイトルデ
ータの幅を走査する期間に、アドレス信号を３回生成す
るＣＭＯＳのアドレス選択回路と、表示されている全タ
イトルデータを記憶しそのなかから前記アドレス信号の
指すアドレスに記憶されているタイトルデータを読出し
出力するＣＭＯＳの表示データＲＡＭと、縁どりパター
ンの生成に要する前記アドレス信号の前記３回生成に応
じて得られる３個１組の前記タイトルデータを、少なく
とも３個１組のＣＭＯＳのシフトレジスタが受けて保持
し、ドットクロック毎に順次１ドットづつ出力するシリ
アル変換回路とを備える映像表示装置において、前記ア
ドレス選択回路は、マイクロコンピュータからの縁どり
有無信号を受け、この信号により縁どりしないことを指
示された時には、１タイトルデータの幅を走査する前記
の期間に、前記アドレス信号を生成するために加減する
値を固定し、前記アドレス信号を１回のみ生成し、前記
シリアル変換回路は、前記縁どり有無信号を受け、この
信号が縁どり無しの状態にある時には、前記３個のシフ
トレジスタのうち２個のシフトレジスタの動作を停止す
ることを特徴とする映像表示装置。