JP2903949B2 - ラスタ型画像表示システム用信号処理装置 - Google Patents

ラスタ型画像表示システム用信号処理装置

Info

Publication number
JP2903949B2
JP2903949B2 JP5148598A JP14859893A JP2903949B2 JP 2903949 B2 JP2903949 B2 JP 2903949B2 JP 5148598 A JP5148598 A JP 5148598A JP 14859893 A JP14859893 A JP 14859893A JP 2903949 B2 JP2903949 B2 JP 2903949B2
Authority
JP
Japan
Prior art keywords
attribute
pixel
image
memory
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5148598A
Other languages
English (en)
Other versions
JPH06337664A (ja
Inventor
圭紀 吉益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5148598A priority Critical patent/JP2903949B2/ja
Publication of JPH06337664A publication Critical patent/JPH06337664A/ja
Application granted granted Critical
Publication of JP2903949B2 publication Critical patent/JP2903949B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)
  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ラスタ型画像表示シス
テム用信号処理装置に係り、とくに情報処理装置等で用
いられる画像表示装置における表示属性切り替え回路を
備えたラスタ型画像表示システム用信号処理装置に関す
る。
【0002】
【従来の技術】マルチウィンドウシステムを用いた画像
表示装置等にあって参照するルックアップテーブルが違
うなど表示属性が異なるウィンドウを同時に表示する場
合、従来技術にあっては画像表示用メモリと同じ画素構
成をもつ属性格納メモリを備え、画素毎の表示属性を当
該属性格納メモリに前もって格納しておき、表示画像デ
ータを読み出すのと同時に属性格納メモリから属性デー
タを読み出し、その属性データにより画素毎の表示制御
を行うという手法が採用されていた。
【0003】
【発明が解決しようとする課題】しかしながら、かかる
従来例にあっては、画像表示用メモリの各画素に1対1
対応するだけの容量を持つ属性格納メモリが必要とな
り、これがため属性格納メモリの容量が大きくなり、装
置全体の大型化およびコスト高を招くという不都合が生
じていた。
【0004】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、とくに属性格納メモリの容量を小さくすると
共に装置全体の小型化および原価低減を図ったラスタ型
画像表示装置を提供することを、その目的とする。
【0005】
【課題を解決するための手段】本発明では、表示画像を
格納する画像メモリを備えると共に当該画像メモリに格
納された画像情報を画素毎の表示属性指定に基づいて表
示するラスタ型画像表示装置において、画像メモリの1
走査線毎に,その走査線内の画素毎にある表示属性指定
が始まる属性指定開始画素のX座標及びその属性指定が
終わる属性指定終了画素のX座標の組を複数組格納する
属性格納メモリと画像メモリに対する読み出しクロッ
クに同期して作動するカウンタとを設ける。また、この
属性格納メモリからX座標の組を順次読み出すと共に,
カウンタ出力を入力し,ある属性指定開始画素から終了
画素の表示期間中とそれ以外の期間中とで画素毎に二値
の属性信号を切り替え出力する比較回路を装備する、等
の構成を採っている。これによって前述した目的を達成
しようとするものである。
【0006】
【実施例】以下、本発明の第1実施例を図1に基づいて
説明する。この図1は、表示画像を格納する画像メモリ
を備えたラスタ型画像表示装置において使用される画像
情報の画素毎の表示制御にかかるブロック図を示すもの
である。
【0007】この図1に示す実施例は、表示画像を格納
する画像メモリを備えたラスタ型画像表示装置におい
て、画像メモリ1の1走査線毎に,その走査線内の画素
毎にある表示属性指定が始まる属性指定開始画素のX座
標XS 及びその属性指定が終わる属性指定終了画素のX
座標XE の組を複数組格納する属性格納メモリ2と、画
像メモリ1に対する読み出しクロックに同期して作動す
るカウンタ3とを備えている。
【0008】また、この図1において、符号4は比較回
路を示す。この比較回路4は、属性格納メモリ2からX
座標の組XS ,XE を順次読み出すと共に,カウンタ3
の出力XK を入力し,ある属性指定開始画素から終了画
素の表示期間中とそれ以外の期間中とで画素毎に二値の
属性信号を切り替え出力する機能を備えている。
【0009】そして、この図1に示す第1実施例におい
ては、例えばW0,W1の2種の表示属性コードを持つ
ウィンドウを同時に表示する場合、カウンタ3から出力
される画像読み出しX座標値と、属性格納メモリ2から
出力される画像読み出しX座標値と、属性格納メモリ2
から出力されるある走査線内で同じ属性を持つウィンド
ウの開始画素および終了画素の各X座標値とを比較回路
4により比較する。そして、この比較回路4により、画
像読み出しX座標が開始画素および終了画素の各X座標
の範囲内に有るときと無いときにより、属性信号が切り
替え出力されるようになっている。
【0010】次に、第2実施例を図2に基づいて説明す
る。
【0011】この図2に示す実施例は、表示画像を格納
する画像メモリ11を備えたラスタ型画像表示装置にお
いて、画像メモリ11の1走査線毎に,その走査線内の
画素毎にある表示属性指定が始まる属性指定開始画素の
X座標XS 及びその属性指定が終わるまでの画素数Lw
の組を複数組格納する属性格納メモリ12と、画像メモ
リ11に対する読み出しクロックに同期して作動するカ
ウンタ13と、属性格納メモリ12からX座標と画素数
w の組を順次読み出すと共に属性指定開始画素のX座
標に属性指定が終わるまでの画素数を順次加算する加算
回路15とが装備されている。
【0012】また、この図2において、符号14は比較
回路を示す。この比較回路14は、この加算回路15の
出力とカウンタ13の出力とを入力し、加算回路15か
ら出力されるある属性指定開始画素から終了画素の表示
期間中とそれ以外の期間中とで画素毎に二値の属性信号
を切り替え出力する機能を備えている。
【0013】そして、この図2に示す第2実施例におい
ては、例えば、W0,W1の2種の表示属性コードを持
つウィンドウを同時に表示するに際しては、属性格納メ
モリ12から出力されるある走査線内で同じ属性を持つ
ウィンドウの開始画素のX座標値XS と画素数Lw とを
加算した値と,カウンタ13から出力される画像読み出
しX座標値XK とを比較回路14により比較する。そし
て、読み出しX座標が開始画素X座標から画素数内に有
るときと無いときにより、属性信号が切り替え出力され
るように成っている。
【0014】次に、第3実施例を図3に基づいて説明す
る。
【0015】この図3に示す実施例は、表示画像を格納
する画像メモリ21を備えたラスタ型画像表示装置にお
いて、画像メモリ21の1走査線毎に,その走査線内の
画素毎にある表示属性指定が変化する画素のX座標を複
数格納する属性格納メモリ22と、画像メモリ21に対
する読み出しクロックに同期して作動するカウンタ23
とが装備されている。
【0016】また、カウンタ23から出力される画像読
み出しX座標値XK と属性格納メモリ22からの属性切
り替え画素のX座標とが一致するか否かを比較する比較
回路24と、カウンタ23の出力が属性切り替え画素に
一致した場合に画素毎に二値の属性信号を切り替え出力
するトグルスイッチ16とが装備されている。
【0017】そして、この図3に示す第3実施例におい
ては、例えば、W0,W1の2種の表示属性コードを持
つウィンドウを同時に表示する場合、カウンタ13から
出力される画像読み出しX座標値XK と、属性格納メモ
リ22から出力されるある走査線内で同じ属性を持つウ
ィンドウの開始画素すなわち属性切り替え画素のX座標
値Xi (但し、iは0を含む正の整数)とを比較回路2
4にて比較する。そして、読み出しX座標が、切り替え
画素に一致する度にトグルスイッチ16が二値の属性信
号を切り替え出力する用になっている。
【0018】次に、第4実施例を図4に基づいて説明す
る。
【0019】この図4に示す実施例は、表示画像を格納
する画像メモリ31を備えたラスタ型画像表示装置にお
いて、画像メモリ31の1走査線毎に,その走査線内の
X座標原点から属性指定を切り替えるまでの画素数Li
(但し、iは0を含む正の整数)を複数個格納する属性
格納メモリ32と、画像メモリ31に対する読み出しク
ロックに同期して作動するカウンタ33と、属性格納メ
モリ32からX座標の画素数Li を順次読み出すと共に
加算する加算回路35が装備されている。
【0020】また、この図4において、符号34は比較
回路を示す。この比較回路34は、加算回路35の出力
とカウンタ33の出力とを入力し、当該カウンタ33か
ら出力される画像読み出しX座標値XK と加算回路35
から出力される画素数値Liとが一致する度に二値の属
性信号を切り替え出力する機能を備えている。
【0021】そして、この図4に示す第4実施例におい
ては、例えば、W0,W1の2種の表示属性コードを持
つウィンドウを同時に表示する場合、カウンタ33から
出力される画像読み出しX座標値XK と、加算回路35
から出力される属性切り替え画素数値を比較回路34に
より比較される。そして、読み出しX座標が、属性切り
替え画素数値に一致する度に二値の属性信号が比較回路
34から切り替え出力されるようになっている。
【0022】次に、第5実施例を図5に基づいて説明す
る。
【0023】この図5に示す実施例は、表示画像を格納
する画像メモリ41を備えたラスタ型画像表示装置にお
いて、画像メモリ41の1走査線毎に,その走査線内の
属性コードと属性指定終了画素のX座標との組を複数個
格納する属性格納メモリ42と、画像メモリ41に対す
る読み出しクロックに同期して作動するカウンタ43と
を装備している。
【0024】また、図5において、符号44は比較回路
を示す。この比較回路44は、カウンタ43からの画像
読み出しX座標値と属性格納メモリ42からの属性指定
終了画素のX座標とが一致するか否かを比較する機能を
備えている。
【0025】更に、この比較回路44がカウンタ出力と
属性指定終了画素のX座標とが一致すると判断された場
合に,属性格納メモリ42からの属性コード信号をラッ
チして属性信号として出力するフリップフロップ回路4
7が装備されている。
【0026】そして、この図5に示す第5実施例におい
ては、例えば、W0,W1の2種の表示属性コードを持
つウィンドウを同時に表示する場合、カウンタ53から
出力される画像読み出しX座標値XK と、属性格納メモ
リ42から出力されるある走査線内で同じ属性を持つウ
ィンドウの開始画素X座標を比較し、一致する度に属性
格納メモリ42から出力される属性コードをフリップフ
ロップ47がラッチし出力する用になっている。
【0027】次に、第6実施例を図6に基づいて説明す
る。
【0028】この図6に示す実施例は、表示画像を格納
する画像メモリ51を備えたラスタ型画像表示装置にお
いて、画像メモリ51の1走査線毎に,その走査線内の
属性コードと指定の属性を持つ画素数との組の複数組を
格納する属性格納メモリ52と、画像メモリ51に対す
る読み出しクロックに同期して作動するカウンタ53
と、属性格納メモリ52からX座標の組を順次読み出す
と共に指定の属性を持つ画素数を順次加算する加算回路
55とが装備されている。
【0029】また、加算回路55から出力され走査線内
で同じ属性を持つ画素数値とカウンタ53から出力され
る画像読み出しX座標値とが一致するか否かを比較する
比較回路54が装備されている。更に、加算回路55か
らの画素数値とカウンタ53からの画像読み出しX座標
値とが一致した場合に前述した属性格納メモリ52から
の属性コード信号をラッチし属性信号として出力するフ
リップフロップ回路57が装備されている。
【0030】そして、この図6に示す第6実施例におい
ては、例えば、W0,W1の2種の表示属性コードを持
つウィンドウを同時に表示する場合、カウンタ53から
出力される画像読み出しX座標値XK と、属性格納メモ
リ52から出力され加算回路55により求められたある
走査線内で同じ属性を持つウィンドウの画素数値とが比
較回路54で比較され、一致する度に属性格納メモリ5
2から出力される属性コードがをフリップフロップ57
によりラッチされて出力されるようになっている。
【0031】その他の構成及び作用効果は、前述した図
1に示す実施例とほぼ同一となっている。
【0032】
【発明の効果】本発明は以上のように構成され機能する
ので、これによると、画像メモリの1走査線毎に,その
走査線内の画素毎にある表示属性指定が始まる属性指定
開始画素のX座標及びその属性指定が終わる属性指定終
了画素のX座標の組を複数組格納する属性格納メモリを
設けると共に,ある属性指定開始画素から終了画素の表
示期間中とそれ以外の期間中とで画素毎に二値の属性信
号を切り替え出力する比較回路を装備する等の構成を採
用したので、カウンタ出力に基づいた属性情報の切替に
より、画素毎の属性情報の出力を行なうことができ、こ
のため、属性格納メモリには属性情報の変化点を特定す
る情報のみを格納するだけで足り、従って、属性格納メ
モリの容量を小さく設定することが可能となり、これが
ため装置全体の小型化および原価低減装置を図り得ると
いう従来にない優れたラスタ型画像表示システム用信号
処理装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示すブロック図である。
【図2】本発明の第2実施例を示すブロック図である。
【図3】本発明の第3実施例を示すブロック図である。
【図4】本発明の第4実施例を示すブロック図である。
【図5】本発明の第5実施例を示すブロック図である。
【図6】本発明の第6実施例を示すブロック図である。
【符号の説明】 1,11,21,31,41,51 画像メモリ 2,12,22,32,42,52 属性格納メモリ 3,13,23,33,43,53 カウンタ 4,14,24,34,44,54 比較回路 15,35,55 加算回路 16 トグルスイッチ回路 47,57 フリップフロップ回路

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 表示画像を格納する画像メモリを備え
    と共に当該画像メモリに格納された画像情報を画素毎の
    表示属性指定に基づいて表示するラスタ型画像表示シス
    テム用信号処理装置において、 前記画像メモリの1走査線毎に,その走査線内の画素毎
    にある表示属性指定が始まる属性指定開始画素のX座標
    及びその属性指定が終わる属性指定終了画素のX座標の
    組を複数組格納する属性格納メモリと、前記画像メモリ
    に対する読み出しクロックに同期して作動するカウンタ
    とを設け、 この属性格納メモリから前記X座標の組を順次読み出す
    と共に,前記カウンタ出力を入力し,ある属性指定開始
    画素から終了画素の表示期間中とそれ以外の期間中とで
    画素毎に二値の属性信号を切り替え出力する比較回路を
    装備したことを特徴とするラスタ型画像表示システム用
    信号処理装置。
  2. 【請求項2】 表示画像を格納する画像メモリを備え
    と共に当該画像メモリに格納された画像情報を画素毎の
    表示属性指定に基づいて表示するラスタ型画像表示シス
    テム用信号処理装置において、 前記画像メモリの1走査線毎に,その走査線内の画素毎
    にある表示属性指定が始まる属性指定開始画素のX座標
    及びその属性指定が終わるまでの画素数の組を複数組格
    納する属性格納メモリと、前記画像メモリに対する読み
    出しクロックに同期して作動するカウンタと、前記属性
    格納メモリから前記X座標と画素数の組を順次読み出す
    と共に前記属性指定開始画素のX座標に前記属性指定が
    終わるまでの画素数を順次加算する加算回路とを設け、 この加算回路の出力と前記カウンタ出力とを入力し、前
    記加算回路から出力されるある属性指定開始画素から終
    了画素の表示期間中とそれ以外の期間中とで画素毎に二
    値の属性信号を切り替え出力する比較回路を装備したこ
    とを特徴とするラスタ型画像表示システム用信号処理装
    置。
  3. 【請求項3】 表示画像を格納する画像メモリを備え
    と共に当該画像メモリに格納された画像情報を画素毎の
    表示属性指定に基づいて表示するラスタ型画像表示シス
    テム用信号処理装置において、 前記画像メモリの1走査線毎に,その走査線内の画素毎
    にある表示属性指定が変化する画素のX座標を複数格納
    する属性格納メモリと、前記画像メモリに対する読み出
    しクロックに同期して作動するカウンタとを設け、 前記カウンタから出力される画像読み出しX座標値と前
    記属性格納メモリからの属性切り替え画素とが一致する
    か否かを比較する比較回路を装備し、前記カウンタ出力
    が前記属性切り替え画素に一致した場合に画素毎に二値
    の属性信号を切り替え出力するトグルスイッチを装備し
    たことを特徴とするラスタ型画像表示システム用信号処
    理装置。
  4. 【請求項4】 表示画像を格納する画像メモリを備え
    と共に当該画像メモリに格納された画像情報を画素毎の
    表示属性指定に基づいて表示するラスタ型画像表示シス
    テム用信号処理装置において、 前記画像メモリの1走査線毎に,その走査線内のX座標
    原点から属性指定を切り替えるまでの画素数を複数個格
    納する属性格納メモリと、前記画像メモリに対する読み
    出しクロックに同期して作動するカウンタと、前記属性
    格納メモリから前記X座標の画素数を順次読み出すと共
    に加算する加算回路とを設け、 この加算回路の出力と前記カウンタ出力とを入力し、前
    記カウンタから出力される画像読み出しX座標値と前記
    加算回路から出力される画素数値とが一致する度に二値
    の属性信号を切り替え出力する比較回路を装備したこと
    を特徴とするラスタ型画像表示システム用信号処理装
    置。
  5. 【請求項5】 表示画像を格納する画像メモリを備え
    と共に当該画像メモリに格納された画像情報を画素毎の
    表示属性指定に基づいて表示するラスタ型画像表示シス
    テム用信号処理装置において、 前記画像メモリの1走査線毎に,その走査線内の属性コ
    ードと属性指定終了画素のX座標との組を複数個格納す
    る属性格納メモリと、前記画像メモリに対する読み出し
    クロックに同期して作動するカウンタとを設け、 前記カウンタからの画像読み出しX座標値と前記属性格
    納メモリからの属性指定終了画素のX座標とが一致する
    か否かを比較する比較回路を装備し、 前記カウンタ出力が前記属性指定終了画素のX座標と一
    致した場合に前記属性格納メモリからの属性コード信号
    をラッチし画素毎に属性信号として出力するフリップフ
    ロップ回路を装備したことを特徴とするラスタ型画像表
    示システム用信号処理装置。
  6. 【請求項6】 表示画像を格納する画像メモリを備え
    と共に当該画像メモリに格納された画像情報を画素毎の
    表示属性指定に基づいて表示するラスタ型画像表示シス
    テム用信号処理装置において、 前記画像メモリの1走査線毎に,その走査線内の属性コ
    ードと指定の属性を持つ画素数との組を複数個格納する
    属性格納メモリと、前記画像メモリに対する読み出しク
    ロックに同期して作動するカウンタと、前記属性格納メ
    モリから前記X座標の組を順次読み出すと共に前記指定
    の属性を持つ画素数を順次加算する加算回路とを設け、 この加算回路から出力される前記走査線内で同じ属性を
    持つ画素数値と前記カウンタから出力される画像読み出
    しX座標値とが一致するか否かを比較する比較回路を装
    備し、 前記加算回路からの画素数値と前記カウンタからの画像
    読み出しX座標値とが一致した場合に前記属性格納メモ
    リからの属性コード信号をラッチし画素毎に属性信号と
    して出力するフリップフロップ回路を装備したことを特
    徴とするラスタ型画像表示システム用信号処理装置。
JP5148598A 1993-05-27 1993-05-27 ラスタ型画像表示システム用信号処理装置 Expired - Lifetime JP2903949B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5148598A JP2903949B2 (ja) 1993-05-27 1993-05-27 ラスタ型画像表示システム用信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5148598A JP2903949B2 (ja) 1993-05-27 1993-05-27 ラスタ型画像表示システム用信号処理装置

Publications (2)

Publication Number Publication Date
JPH06337664A JPH06337664A (ja) 1994-12-06
JP2903949B2 true JP2903949B2 (ja) 1999-06-14

Family

ID=15456346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5148598A Expired - Lifetime JP2903949B2 (ja) 1993-05-27 1993-05-27 ラスタ型画像表示システム用信号処理装置

Country Status (1)

Country Link
JP (1) JP2903949B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669684A (en) * 1979-11-10 1981-06-11 Ricoh Kk System for controlling attribute of crt display device
JPH0654428B2 (ja) * 1986-05-28 1994-07-20 株式会社富士通ゼネラル ビツトマツプデイスプレイ装置におけるメモリアドレス発生方式

Also Published As

Publication number Publication date
JPH06337664A (ja) 1994-12-06

Similar Documents

Publication Publication Date Title
US4481594A (en) Method and apparatus for filling polygons displayed by a raster graphic system
US4663619A (en) Memory access modes for a video display generator
US5602565A (en) Method and apparatus for displaying video image
US4570161A (en) Raster scan digital display system
CN100378793C (zh) 液晶显示器显示方法与系统
JPS5912176B2 (ja) デイジタル・テレビジヨン・デイスプレイのためのカ−ソル回路
JP3369591B2 (ja) 文字表示装置
US5963183A (en) Method of and apparatus for displaying a plurality of screen modes
JP2903949B2 (ja) ラスタ型画像表示システム用信号処理装置
JPS6060062B2 (ja) カラ−グラフイツクデイスプレイ装置
US6529205B2 (en) Image data display apparatus in which image data are displayed on terminal display unit and NTSC system display unit
JP3646839B2 (ja) デジタルオシロスコープ
JPS6224298A (ja) 画素丸め処理方法および回路
KR100207781B1 (ko) 해상도 향상을 위한 표시 장치 및 그 방법
JP2839578B2 (ja) イメージデータ入力処理装置
JPS61290486A (ja) 表示制御装置
JP2959486B2 (ja) マルチウインドウ表示制御メモリ
JPH06301374A (ja) 画像作成装置
JPH05297841A (ja) 表示制御装置
JPH07198825A (ja) 探知信号補間装置
JPH01126687A (ja) 表示メモリ制御回路
JPH021900A (ja) 表示制御装置
JPH04186293A (ja) 画像処理システム
JPS6210692A (ja) 映像信号生成回路
JPH057353A (ja) 映像表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990223