KR100207781B1 - 해상도 향상을 위한 표시 장치 및 그 방법 - Google Patents

해상도 향상을 위한 표시 장치 및 그 방법 Download PDF

Info

Publication number
KR100207781B1
KR100207781B1 KR1019960027672A KR19960027672A KR100207781B1 KR 100207781 B1 KR100207781 B1 KR 100207781B1 KR 1019960027672 A KR1019960027672 A KR 1019960027672A KR 19960027672 A KR19960027672 A KR 19960027672A KR 100207781 B1 KR100207781 B1 KR 100207781B1
Authority
KR
South Korea
Prior art keywords
line memory
signal
screen
analog
line
Prior art date
Application number
KR1019960027672A
Other languages
English (en)
Other versions
KR980010989A (ko
Inventor
민경선
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960027672A priority Critical patent/KR100207781B1/ko
Publication of KR980010989A publication Critical patent/KR980010989A/ko
Application granted granted Critical
Publication of KR100207781B1 publication Critical patent/KR100207781B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 LCD 디스플레이의 해상도를 향상시키는 장치 및 그 방법에 관한 것으로, 보다 상세하게는 LCD 디스플레이의 해상도를 XGA급으로 향상시키기 위하여 VGA 및 SVGA모드를 XGA모드로 변환시켜 화면에 주사하는 LCD 디스플레이의 해상도를 향상시키는 장치 및 방법에 관한 것이다.
이를 위한 본 발명은 아날로그/디지털 변환을 위한 신호 및 읽기/쓰기 신호를 발생하는 PLL(Phas Locked Loop)(1)과, 상기 PLL(1)로부터 발생되는 아날로그/디지털 변환을 위한 클록 신호에 따라 적색, 녹색, 청색의 아날로그 정보를 각각 디지털 정보로 변환하는 아날로그/디지털 변환부(2)와, 상기 아날로그/디지털 변환부(2)로부터 발생된 적색, 녹색, 청색의 디지털 정보를 저장하는 메모리부(3)와, 상기 PLL(1)로부터 발생되는 읽기/쓰기 신호를 입력받아 상기 메모리부(3)를 제어하며 동기 신호를 발생하는 메모리 제어부(4)와, 상기 메모리 제어부(4)에서 발생되는 동기 신호에 따라 상기 메모리부(3)에서 발생되는 영상 신호를 화면에 주사하는 LCD 디스플레이부(5)로 구성한다.

Description

해상도 향상을 위한 표시 장치 및 그 방법
본 발명은 표시 장치, 특히 LCD(Liquid Crystal Display, LCD) 디스플레이의 해상도를 향상시키는 장치 및 방법에 관한 것으로, 보다 상세하게는 XGA(Extended Graphics Array)용 LCD디스플레이 XGA신호외에 VGA(Video Graphics Array) 및 SVGA(Super Video Graphics Array)신호를 XGA 신호로 변화시켜 주사함으로써 화면의 해상도를 향상시키기 위한 LCD 디스플레이의 해상도 향상 장치 및 그 방법에 관한 것이다.
일반적으로 노트북 컴퓨터 등에 사용되는 XGA용의 LCD 디스플레이는 VGA 및 SVGA 모드가 지원되지 않기 때문에 저가격으로 고해상도를 구현할 수 없는 문제점이 있었다.
따라서, 본 발명의 목적은 이와같은 종래의 문제점을 감안하여 입력되는 VGA 및 SVGA신호를 XGA 신호로 변환시켜 XGA용 LCD 디스플레이에 주사함으로써 저가격으로 고해상도를 구현하는 LCD 디스플레이의 해상도를 향상시키는 장치 및 방법을 제공함에 있다.
제1도는 본 발명에 따른 LCD 디스플레이의 해상도를 향상시키는 방법을 구현하기 위한 알고리즘으로서,
제1(a)도는 VGA모드를 XGA모드로 변환하기 위한 알고리즘.
제1(b)도는 SVGA모드를 XGA모드로 변환하기 위한 알고리즘.
제1(c)도는 제1(a)도의 알고리즘 가운데 수직 변환을 구현하기 위하여 구성된 3개의 라인 메모리의 읽기/쓰기 방법을 도시한 블록도.
제1(d)도는 제1(b)도의 알고리즘 가운데 수직 변환을 구현하기 위하여 구성된 3개의 라인 메모리의 읽기/쓰기 방법을 도시한 블록도.
제2도는 본 발명에 따른 LCD 디스플레이의 해상도를 향상시키는 장치의 구성을 나타낸 블록도.
제3도는 제2도의 메모리부를 구성하는 적색, 녹색, 청색의 화소값을 저장하기 위하여 각각 3개의 라인 메모리 LM0, LM1, LM2로 구성된 총 9개의 라인 메모리를 나타낸 블록도.
제4도는 제2도의 메모리 제어부의 구성을 나타낸 블록도.
제5도는 제4도의 메모리 제어신호 발생부를 구현하기 위한 일실시예에 따른 회로도.
제6도는 제5도의 일실시예에 따른 회로 동작 가운데 VGA모드를 XGA모드로 변환시의 동작 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : PLL 2 : 아날로그/디지털 변환부
3 : 메모리부 4 : 메모리 제어부
5 : LCD 디스플레이 40 : 동기 신호 발생부
400 : 메모리 제어신호 발생부 500 : 라인 메모리 쓰기신호 발생부
510 : 카운터부 520 : 제1디코딩부
530 : 제1플립플럽부 600 : 라인 메모리 읽기신호 발생부
610 : 제2플립플럽부 620 : 제2디코딩부
630 : 제3플립플럽부
이와같은 본 발명은 목적을 달성하기 위한 LCD 디스플레이의 해상도를 향상시키는 장치는 아날로그/디지털 변환을 위한 샘플링 클록신호 및 읽기/쓰기 신호를 발생하는 PLL과, 상기 PLL로부터 발생되는 아날로그/디지털 변환을 위한 클록 신호에 따라 적색(R), 녹색(G), 청색(B)의 아날로그 신호를 각각 디지털 신호로 변환하여 출력하는 아날로그/디지털 변환부와, 상기 아날로그/디지털 변환부로부터 출력된 적색, 녹색, 청색의 디지털 신호를 각각의 메모리에 저장하는 메모리부와, 상기 PLL로부터 발생되는 읽기/쓰기 신호를 입력받아 상기 메모리부를 제어하며 동기신호를 발생하는 메모리 제어부와, 상기 메모리 제어부에서 발생되는 동기신호에 따라 상기 메모리부로부터 발생되는 영상 신호가 화면에 주사되는 LCD 디스플레이부를 포함하는 것을 특징으로 한다.
또한, 본 발명의 목적을 달성하기 위한 LCD 디스플레이의 해상도를 향상시키는 방법은 입력되는 비디오 신호가 VGA모드인 경우 XGA모드로 변환시키는 단계와, 상기 입력되는 비디오 신호가 SVGA모드인 경우 XGA모드로 변환시키는 단계를 포함하는 것을 특징으로 한다.
본 발명의 장치는, 저해상 신호를 고해상 신호로 변환시키기 위해서 수평 화소수를 증대시키도록 샘플링 클록 신호를 발생하고 수직 라인수를 고해상 신호의 수직 라인수로 증대시키도록 읽기 신호와 쓰기 신호를 발생하는 읽기/쓰기 신호 발생부와; 상기 읽기/쓰기 신호 발생부의 출력에 따라 아날로그 정보를 디지털 정보로 변환시키는 아날로그/디지털 변환부와, 상기 아날로그/디지털 변환부로부터 입력받은 디지털 정보를 복수의 라인 메모리로 저장하는 메모리부와, 상기 읽기/쓰기 신호 발생부로부터 발생되는 읽기/쓰기 신호에 따라 상기 메모리부를 제어하는 메모리 제어부를 포함하는 해상도 향상 표시 장치에 있어서, 상기 메모리 제어부는, 상기 복수의 라인 메모리를 제어하기 위해 수평 동기 신호 및 수직 동기 신호를 입력받아 각각의 라인 메모리에 대한 라인 메모리 읽기 시작 신호와 라인 메모리 쓰기 시작 신호 및 라인 메모리 수직 동기신호를 발생하는 동기 신호 발생부와; 상기 라인 메모리 쓰기 시작 신호를 카운팅하여 2진 출력값을 발생하는 카운터부와, 상기 카운터부로부터 발생되는 상기 2진 출력값을 디코딩하여 라인 메모리 쓰기 신호를 출력하는 제1디코딩부와, 상기 쓰기 신호에 상기 라인 메모리 쓰기 신호를 동기시켜 라인 메모리 쓰기 인에이블 신호를 출력하는 제1플립 플럽부로 구성된 라인 메모리 쓰기 신호 발생부와; 상기 읽기 신호에 동기시켜 상기 카운터로부터 발생된 2진 출력값을 입력받아 상기 라인 메모리 읽기 시작 신호에 인에이블시켜 출력하는 제2플립 플럽부와, 상기 제2플립플럽부의 출력을 디코딩하는 제2디코딩부와, 상기 읽기 신호에 동기시켜 상기 제2디코딩부의 출력을 입력받아 라인 메모리 읽기 인에이블 신호를 출력하는 제3플립플럽부로 구성된 라인 메모리 읽기 신호 발생부를 포함하는 것이 바람직하다.
여기서, 상기 메모리부는 적색 정보를 저장하는 3개의 라인 메모리와, 녹색 정보를 저장하는 3개의 라인 메모리와, 청색 정보를 저장하는 3개의 라인 메모리를 포함하는 것이 바람직하다.
한편, 본 발명의 방법은, 저해상 모드로 입력되는 비디오 신호를 고해상 모드로 변환시키기 위해 상기 저해상 모드와 상기 고해상 모드의 모드를 식별하는 해상도 모드 식별 단계와; 상기 저해상 모드의 샘플링 데이터를 상기 고해상 모드의 샘플링 데이터로 증가시켜 수평 화소수를 상기 고해상 모드의 수평 화소수에 일치시키는 수평 변환 단계와; 상기 수평 변환된 주사 라인의 데이터가 저장된 특정 라인 메모리를 중복하여 읽어들여 상기 고해상 모드의 라인수로 주사하는 수직 변환 단계를 포함하는 것이 바람직하다.
바람직하게는, 상기 해상도 모드 식별 단계의 식별 결과, 상기 저해상 모드 및 상기 고해상 모들가 각각 VGA모드 및 XGA이면, 상기 수평 변환 단계는 샘플링 데이터를 증가시켜 수평 화소수를 1.6배 증가시키고, 상기 수평 변환 단계를 수행한 후, 상기 수직 변환 단계는 5라인 단위로 읽어들여 8라인으로 화면에 주사한다.
여기서, 상기 5라인 단위로 읽어들여 8라인으로 화면에 주사하는 수직 변환 단계는, 상기 서로 겹치지 않게 영상 데이터를 읽고 쓰는 것은 아날로그/디지털 변환기로부터 발생되는 영상 데이터를 제1라인 메모리에 쓰기(Write)작업하는 동시에 제3라인 메모리를 2회 읽어들여 화면에 주사하는 제1단계와; 상기 아날로그/디지털 변환기로부터 발생되는 영상 데이터를 제2라인 메모리에 쓰기(Write)작업하는 동시에 상기 제1라인 메모리를 2회 읽어들여 화면에 주사하는 제2단계와; 상기 제2단계를 수행한 후, 상기 아날로그/디지털 변환기로부터 발생되는 영상 데이터를 상기 제3라인 메모리에 쓰기(Write)작업하는 동시에 상기 제2라인 메모리를 1회 읽어들여 화면에 주사하는 제3단계와; 상기 제3단계를 수행한 후, 상기 아날로그/디지털 변환기로부터 발생되는 영상 데이터를 상기 제1라인 메모리에 쓰기(Write) 작업하는 동시에 상기 제3라인 메모리를 2회 읽어들여 화면에 주사하는 제4단계와, 상기 제4단계를 수행한 후, 상기 아날로그/디지털 변환기로부터 발생되는 영상 데이터를 상기 제2라인 메모리에 쓰기(Write) 작업하는 동시에 상기 제1라인 메모리를 1회 읽어들여 화면에 주사하는 제5단계를 수행함으로써 5회 쓰기 작업 후 8회를 읽어들여 화면에 주사하는 것이 바람직하다.
바람직하게는, 상기 해상도 모드 식별 단계의 식별 결과, 상기 저해상 모드 및 상기 고해상 모드가 각각 SVGA모드 및 XGA이면, 상기 수평 변환 단계는 샘플링 데이터를 증가시켜 수평 화소수를 1.25배 증가시키고, 상기 수평 변환 단계를 수행한 후, 상기 수직 변환 단계는 4라인 단위로 읽어들여 5라인으로 화면에 주사한다.
여기서, 상기 4라인 단위로 읽어들여 5라인으로 화면에 주사하는 수직 변환단계는, 상기 아날로그/디지털 변환기로부터 발생되는 영상 데이터를 제1라인 메모리에 쓰기(Write) 작업하는 동시에 제3라인 메모리를 1회 읽어들여 화면에 주사하는 제1단계와; 상기 아날로그/디지털 변환기로부터 발생되는 영상 데이터를 제2라인 메모리에 쓰기(Write) 작업하는 동시에 상기 제3라인 메모리를 1회 읽어들여 화면에 주사하는 제2단계와; 상기 제2단계를 수행한 후, 상기 아날로그/디지털 변환기로부터 발생되는 영상 데이터를 상기 제3라인 메모리에 쓰기(Write)작업하는 동시에 상기 제2라인 메모리를 1회 읽어들여 화면에 주사하는 제3단계와; 상기 제3단계를 수행한 후, 상기 아날로그/디지털 변환기로부터 발생되는 영상 데이터를 상기 제1라인 메모리에 쓰기(Write)작업하는 동시에 상기 제2라인 메모리와 상기 제3라인 메모리를 함께 읽어들여 화면에 주사하는 제4단계를 수행함으로써 4회 쓰기 작업 후 5회를 읽어들여 화면에 주사하는 것이 바람직하다.
이하 본 발명에 따른 LCD 디스플레이의 해상도를 향상시키는 장치 및 방법을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 제1(a)도는 본 발명에 따른 XGA 용 LCD 디스플레이상에 입력되는 VGA 신호를 XGA 신호로 변환하여 주사하기 위한 알고리즘으로서, VGA 모드인 640×480을 XGA 모드인 1024×768로 변환하기 위하여 수평 변환시는 아날로그/디지털 변환부의 샘플링 주파수를 1.6배 하여 출력하는 샘플링 화소수를 1.6배 만큼 증가시켜 수평 화소수를 1024개로 증가시키고 수직 변환시는 VGA 신호를 5라인 단위로 읽어들여 그 읽어들인 5라인 가운데 1번째 라인은 화면에 2회 주사하고, 2번째 라인은 읽어들인 화소값을 그대로 화면에 1회 주사하며, 3번째 라인은 읽어들인 화소값을 2회 화면에 주사하고, 4번째 라인은 읽어들인 화소값을 그대로 1회 화면에 주사하며, 5번째 라인은 2회 화면에 주사한다.
즉, 5라인 단위로 읽어들여 8라인으로 증가시켜 화면에 주사함으로써 768개로 주사 라인수를 증가시키는 방식이다.
제1(b)도는 본 발명에 따른 XGA용 LCD 디스플레이상에 입력되는 SVGA신호를 XGA 신호로 변환하여 주사하기 위한 알고리즘으로서, SVGA모드인 800×600을 XGA모드인 1024×768로 변환하기 위하여 수평 변환시는 아날로그/디지털 변환부(2)의 샘플링 주파수를 1.25배 하여 출력되는 샘플링 화소수를 1024개로 증가시키고, 수직 변환시는 SVGA 신호를 4라인 단위로 읽어들여 그 읽어들인 4라인 가운데 1, 2, 3번째 라인은 화면에 읽어들인 화소값을 그대로 1회 주사하고 4번째 라인은 읽어들인 화소값을 2회 화면에 주사하여 5라인으로 증가시켜 LCD 디스플레이에 주사함으로써 주사 라인수를 XGA모드인 768개로 확장하는 것이다.
제1(c)도는 제1(a)도의 알고리즘 가운데 수직 변환을 구현하기 위하여 구성된 3개의 라인 메모리 LM0, LM1, LM2의 쓰기/읽기 방법을 도시한 블록도로서, 아날로그/디지털 변환부로부터 발생되는 영상 데이터를 라인 메모리LM0에 쓰기(Write)작업하는 동시에 라인 메모리 LM2를 2회 읽어들여 화면에 주사하는 단계와, 상기 라인 메모리에 LM0에 쓰기 작업 수행후 아날로그/디지털 변환부(2)로부터 발생되는 영상 데이터를 라인 메모리 LM1에 쓰기 작업하는 동시에 라인 메모리 LM0를 2회 읽어들여 화면에 주사하는 단계와, 상기 라인 메모리 LM1에 쓰기 작업 수행후 아날로그/디지털 변환부(2)로부터 발생되는 영상 데이터를 라인 메모리 LM2에 쓰기 작업하는 동시에 라인 메모리 LM1를 1회 읽어들여 화면에 주사하는 단계와, 상기 라인 메모리 LM2에 쓰기 작업 수행후 아날로그/디지털 변환부(2)로부터 발생되는 영상 데이터를 라인 메모리 LM0에 쓰기 작업하는 동시에 라인 메모리 LM2를 2회 읽어들여 화면에 주사하는 단계와, 상기 라인 메모리 LM0에 쓰기 작업 수행후 아날로그/디지털 변환부(2)로부터 발생되는 영상 데이터를 라인 메모리 LM1에 쓰기 작업하는 동시에 라인 메모리 LM0를 1회 읽어들여 화면에 주사하는 방식으로 5회 쓰기 작업 후 8회를 읽어들여 화면에 주사하여 서로 겹치지 않게 영상 데이터를 3개의 라인 메모리에 쓰기/읽기 작업을 수행하는 방식으로 5라인 단위로 8라인 형성하여 VGA 모드의 480개의 주사 라인수를 XGA 모드의 768개의 주사 라인수로 확장한다.
제1(d)도는 제1(b)도의 알고리즘 가운데 수직 변환을 구현하기 위하여 구성된 3개의 라인 메모리 LM0, LM1, LM2의 쓰기/읽기 방법을 도시한 블록도로서, 상기 3개의 라인 메모리를 구성하여 서로 겹치지 않게 영상 데이터를 쓰고읽는 방식은 상기 아날로그/디지털 변환부(2)로부터 발생되는 영상 데이터를 라인 메모리 LM0에 쓰기 작업하는 동시에 라인 메모리 LM2를 1회 읽어들여 화면에 주사하는 단계와, 상기 단계의 수행후 아날로그/디지털 변환부(2)로부터 발생되는 영상 데이터를 라인 메모리 LM1에 쓰기 작업하는 동시에 라인 메모리 LM2를 1회 읽어들여 화면에 주사하는 단계와, 상기 라인 메모리 LM1에 쓰기 작업 단계를 수행한 후 상기 아날로그/디지털 변환부(2)로부터 발생되는 영상 데이터를 라인 메모리 LM2에 쓰기 작업하는 동시에 라인 메모리 LM1를 1회 읽어들여 화면에 주사하는 단계와, 상기 라인 메모리 LM2에 쓰기 작업 단계를 수행한 후 상기 아날로그/디지털 변환부(2)로부터 발생되는 영상 데이터를 라인 메모리 LM0에 쓰기 작업하는 동시에 라인 메모리 LM1, 2를 함께 읽어들여 화면에 주사함으로써 4회 라인 메모리에 쓰기 작업 후 5회를 읽어들여 화면에 주사하여 서로 겹치지 않게 영상 데이터를 쓰고 읽어들여 SVGA모드의 주사 라인수를 XGA모드의 주사 라인수로 확장한다.
다음 표 1은 본 발명에 따른 여러 가지 VGA 및 SVGA신호를 XGA신호로 변환하기 위한 수평 주파수, 수직 주파수, 변환 해상도 및 클록 주파수를 나타낸 것이다.
제2도는 본 발명에 따른 상기 제1(a)∼제1(d)도에 상술된 알고리즘을 구현하기 위한 LCD 디스플레이의 해상도를 향상시키는 장치의 구성을 나타낸 블록도로서, 아날로그/디지털 변환을 위한 클록 신호 및 읽기/쓰기 신호를 발생하는 PLL(Phase Locked Loop)(1)과, 상기 PLL(1)로부터 발생되는 아날로그/디지털 변환을 위한 클록 신호에 따라 적색, 녹색, 청색의 아날로그 신호를 각각 디지털 신호로 변환하는 아날로그/디지털 변환부(2)와, 상기 아날로그/디지털 변환부(2)로부터 발생된 적색, 녹색, 청색의 디지털 신호를 각각의 메모리에 저장하는 메모리부(3)와, 상기 PLL(1)로부터 발생되는 읽기/쓰기 신호를 입력받아 상기 메모리부(3)를 제어하며 동기 신호를 발생하는 메모리 제어부(4)와, 상기 메모리 제어부(4)에서 발생되는 동기 신호에 따라 상기 메모리부(3)에서 발생되는 영상 신호를 화면에 주사하는 LCD 디스플레이(5)로 구성한다.
여기서, 상기 아날로그/디지털 변환부(2)는 적색, 녹색 및 청색용의 3개의 아날로그/디지털 변환기로 구성하며 상기 각각의, 아날로그/디지털 변환부의 도면 및 도면 부호는 생략한다.
여기서, 상기 메모리부(3)는 제3도에 도시된 바와 같이, 적색 정보를 쓰기/읽기하는 3개의 라인 메모리 LM0, LM1, LM2와, 녹색 정보를 쓰기/읽기하는 3개의 라인 메모리 LM0, LM1, LM2와, 청색 정보를 쓰기/읽기하는 3개의 라인 메모리 LM0, LM1, LM2로 구성하며 각각의 라인 메모리의 도면 부호는 생략한다.
여기서, 상기 메모리 제어부(4)는 비디오 카드(미도시)에서 발생되는 수평(Hsync) 및 수직 동기신호(Vsync)를 입력받아 XGA모드로 화면에 주사하기 위하여 라인 메모리의 읽기/쓰기 시작신호(WHSTB. RHSTB) 및 수직 동기신호(WVSTB)를 발생하는 동기 신호 발생부(40)와, 상기 동기 신호 발생부(40)로부터 발생되는 신호에 따라 라인 메모리 LM0, LM1, LM2에 데이터를 읽고/쓰기 위한 제어 신호를 발생하는 메모리 제어신호 발생부(400)로 구성한다.
여기서, 상기 메모리 제어신호 발생부(400)는 아날로그/디지털 변환부(2)로부터 발생된 데이터를 써넣기 위한 제어신호인 라인 메모리 쓰기 신호를 발생하는 라인 메모리 쓰기 신호 발생부(500)와, 상기 쓰기 신호를 발생하는 동시에 라인 메모리에 저장된 화소 데이터를 읽어내기 위한 제어 신호인 라인 메모리 읽기 신호를 발생하는 라인 메모리 읽기 신호 발생부(600)로 구성한다.
여기서, 상기 라인 메모리 쓰기 신호 발생부(500)는 라인 메모리 라이트 시작신호(Whstb)를 클록 단자(Clk)로 일력받아 2진 출력하는 카운터부(510)와, 상기 카운터부(510)에서 발생되는 2진 출력을 입력받아 각각의 비트값에 따라 디코딩하여 각각 1값을 출력하는 제1디코딩부(520)와, 상기 제1디코딩부(520)에서 발생되는 1값을 입력단자로 입력받아 각각의 라인 메모리의 라인 메모리 쓰기 신호(LMWE)를 출력하는 제1플립플럽부(530)로 구성한다.
여기서, 상기 라인 메모리 읽기 신호 발생부(600)는 상기 카운터(510)에서 발생되는 2진 비트값을 입력받아 읽기 클록 신호(Read Clock)에 동기하여 라인 메모리 읽기 시작 신호(Rhstb)가 로우 레벨일 때 인에이블(Enable)되어 2진 비트값을 출력하는 제2플립플럽부(610)와, 상기 제2플립플럽부(610)에서 발생되는 2진 비트값을 각각 디코딩하여 각각 1값을 출력하는 제2디코딩부(620)와, 상기 제2디코딩부(620)에서 발생되는 1값을 입력받아 상기 읽기 클록 신호에 동거하여 각각의 라인 메모리의 라인 메모리 읽기 신호(LMRE)를 출력하는 제3플립플럽부(630)로 구성한다.
이와같이 구성된 본 발명에 따른 LCD 디스플레이의 해상도를 향상시키는 장치의 작용 및 방법을 상세히 설명하면 다음과 같다.
먼저, 적색, 녹색, 청색 가운데 적색의 화소값을 VGA모드에서 XGA모드로 변환하여 화면에 주사하는 장치 및 방법을 언급하면 다음과 같다.
수평 변환은 수평 화소수를 1.6배만큼 증가시키고, 수직 변환은 5라인 단위로 3개의 라인 메모리 LM0, LM1, LM2에 저장한 후 라인수를 증가시키기 위하여 8라인 단위로 읽어들여 화면에 주사함으로써 VGA모드인 640×480을 XGA모드인 1024×768로 변환하여 고해상도를 얻을 수 있으므로 수평 변환에 따른 수평 화소수를 1.6배만큼 증가시키기 위하여 PLL(1)에서 발생되는 샘플링 주파수(ADC Clook)를 1.6배만큼 증가시켜 아날로그/디지털 변환부(2)로 공급하면 상기 아날로그/디지털 변환부(2)의 적색용 아날로그/디지털 변환기(미도시)에서 발생되는 샘플링 데이터 즉, 화소수는 1.6배만큼 증가되어 상기 3개의 라인 메모리 LM0, LM1, LM2에 저장된다. 여기서, 적색, 녹색, 청색에 대한 아날로그 데이터를 변환하기 위한 각각 3개의 아날로그/디지털 변환기(미도시)로 구성된 아날로그/디지털 변환부(2)에 있어서, 적색용 아날로그/디지털 변환기에 의하여 적색의 아날로그 데이터가 디지털 데이터로 변환되어 적색 데이터를 저장하는 3개의 라인 메모리 LM0, LM1, LM2에 저장된다. 여기서, 라인 메모리는 적색, 녹색, 청색의 디지털 데이터를 저장하기 위하여 도면 제3도에 도시된 바와 같이, 각각 3개씩 총 9개의 라인 메모리로 구성한다.
상기 수평 변환된 화소 데이터를 수직 변환하여 XGA모드로 라인수를 증가시켜 화면에 주사하기 위하여 메모리 제어부(4)의 동기 신호 발생부(40)는 비디오 카드(미도시)에서 발생되는 수평 동기 신호(Hsync)와 수직 동기 신호(Vsync)를 입력받아 읽기/쓰기 클록에 동기하여 라인 메모리 쓰기 시작 신호(Whstb)와 라인 메모리 읽기 시작 신호(Rhstb) 및 수직 동기신호(Wvstb)를 발생한다.
상기 라인 메모리 읽기/쓰기 시작 신호와 수직 동기신호를 입력받은 메모리 제어신호 발생부(400)는 다음과 같이 동작되어 상기 3개의 라인 메모리 LM0, LM1, LM2에 대한 제어신호인 라인 메모리 읽기/쓰기 인에이블 신호를 발생함으로써 주사 라인수를 증가시키기 위한 수직 변환 동작을 수행하는 것이다.
즉, 동기 신호 발생부(40)로부터 한 화면을 주사하기 위한 수직 동기 신호(Write Vertical Start Bar, 이하 WVSTB)와 라인 메모리 쓰기 시작 신호가 (Write Horizontal Start Bar, 이하 WHSTB)가 발생되면 그 발생된 WHSTB 신호가 2진 카운터부(510)의 클록 단자로 입력될 때마다 제6도의 타임 차트에 도시된 바와 같이, 2진 카운터부(510)의 출력(Vcnt)단자는 0,1,2,0,1,2,… …의 2진 값을 출력한다. 상기 2진 카운터부(510)의 출력이 1.1 이 되면 WVSTB 신호와 논리곱되어 상기 카운터부(510)를 크리어시킨다.
상기 라인 메모리 쓰기 시작 신호의 1주기 구간은 화면의 1라인을 주사하는 1H 구간을 의미하며 상기 2진 카운터부(510)의 출력을 제1디코딩부(520)는 디코딩하여 상가 카운터부(510)의 출력이 0일 때 아날로그/디지털 변환부(2)로부터 출력되는 1.6배 증가된 화소값을 라인 메모리(Line Memory0, 이하 LM0)에 쓰기 작업하기 위한 하이 레벨의 라인 메모리 라이트 인에이블 신호(LMWE0)를 발생함으로써 LM0에 상기 발생된 화소값을 쓰기 작업한다.
이때, 상기 동기 신호 발생부(40)로부터 WHSTB 신호가 출력되는 동시에 제6도에 도시된 바와 같이, 라인 메모리 읽기 시작신호(Read Horizontal Start Bar 이하, RHSTB)가 출력되어 제2플립플럽부(610)의 인에블 단자(E)로 입력되므로 상기 제1디코딩부(520)에 입력되는 2진 카운터값이 읽기 클록 신호(Read Clock)에 동기되어 제2디코딩부(620)로 입력된다.
따라서, 상기 입력된 카운터값이 0일 때 라인 메모리2(Line Memory2, 이하 LM2)에 저장된 화소값을 읽어 들이기 위한 하이 레벨의 라인 메모리 리드 인에블 신호(LMRE2)를 발생함으로써 LM2를 메모리 리드 사이클(Memory Read)에 의하여 2회 읽어들여 화면에 2회 즉 2개의 라인을 주사하는 것이다.
즉, 상기 WHSTB의 1H 구간 동안 LM0에 증가된 화소값을 쓰기 작업하는 동시에 LM2를 2회 읽어들여 화면에 2라인으로 주사하는 것이다.
그러므로, 상기 발생되는 WHSTB 신호가 2H, 3H, 4H… … 구간이 될 때마다 카운터부(510)의 카운터(VCNT)는 2진 값인 1, 2, 0, 1, 2, 0, 1, 2, … …을 반복 출력하게 되고 상기 카운터값에 따라 순차적으로 LMWE1, LMWE2, LMWE0… …의 신호가 반복 출력되면서 동시에 RHSTB 신호에 의하여 LMRE0, LMRE1, LMRE2… …신호를 순차적으로 출력함으로써 제1(c)도에 도시한 바와 같이, LM1에 화소값을 쓰기 작업하는 동시에 LM0를 2회 읽어들여 화면에 2회 즉 2개의 라인으로 주사하는 단계와, 상기 단계의 수행후 LM2에 화소값을 쓰기 작업하는 동시에 LM1를 1회 읽어들여 화면에 1라인을 주사하는 단계와, 상기 화면에 1라인을 주사한 후 LM0에 화소값을 쓰기 작업하는 동시에 LM2를 2회 읽어들여 화면에 2라인을 주사하는 단계와, 상기 2라인을 주사한 후 LM1에 화소값을 쓰기 작업하는 동시에 LM0을 1회 읽어들여 화면에 1라인 주사하는 단계를 반복 수행함으로써 화면의 주사 라인수를 XGA급으로 확장시키는 것이다.
녹색, 청색의 수평 수직 변환은 상기 적색의 변환 과정과 동일 방법으로 수행되므로 이하의 설명은 생략한다.
SVGA모드가 XGA모드로 변환되는 과정 또한 VGA 모드가 XGA모드로 변환되는 과정과 동일하므로 이하의 설명은 생략한다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따르면 VGA 및 SVGA신호를 해상도가 보다 높은 XGA 신호로 변환하여 화면에 주사함으로써 현재의 컴퓨터에 사용되는 모니터인 음극선관(Cathode Ray Tube. CRT)을 대체하는 새로운 고해상도의 모니터로서 액정 디스플레이가 사용될 수 있다.

Claims (7)

  1. 저해상 신호를 고해상 신호로 변환시키기 위해서 수평 화소수를 증대시키도록 샘플링 클록 신호를 발생하고, 수직 라인수를 고해상 신호의 수직 라인수로 증대시키도록 읽기 신호와 쓰기 신호를 발생하는 읽기/쓰기 신호 발생부와; 상기 읽기/쓰기 신호 발생부의 출력에 따라 아날로그 정보를 디지털 정보로 변환시키는 아날로그/디지털 변환부와, 상기 아날로그/디지털 변환부로부터 입력받은 디지털 정보를 복수의 라인 메모리로 저장하는 메모리부와, 상기 읽기/쓰기 신호 발생부로부터 발생되는 읽기/쓰기 신호에 따라 상기 메모리부를 제어하는 메모리 제어부를 포함하는 해상도 향상 표시 장치에 있어서, 상기 메모리 제어부는, 상기 복수의 라인 메모리를 제어하기 위해 수평 동기 신호 및 수직 동기 신호를 입력받아 각각의 라인 메모리에 대한 라인 메모리 읽기 시작 신호와 라인 메모리 쓰기 시작 신호 및 라인 메모리 수직 동기신호를 발생하는 동기 신호 발생부와; 상기 라인 메모리 쓰기 시작 신호를 카운팅하여 2진 출력값을 발생하는 카운터부와, 상기 카운터부로부터 발생되는 상기 2진 출력값을 디코딩하여 라인 메모리 쓰기 신호를 출력하는 제1디코딩부와, 상기 쓰기 신호에 상기 라인 메모리 쓰기 신호를 동기시켜 라인 메모리 쓰기 인에이블 신호를 출력하는 제1플립플럽부로 구성된 라인 메모리 쓰기 신호 발생부와; 상기 읽기 신호에 동기시켜 상기 카운터부로부터 발생된 2진 출력값을 입력 받아 상기 라인 메모리 읽기 시작 신호에 인에이블시켜 출력하는 제2플립플럽부와, 상기 제2플립플럽부의 출력을 디코딩하는 제2디코딩부와, 상기 읽기 신호에 동기시켜 상기 제2디코딩부의 출력을 입력받아 라인 메모리 읽기 인에이블 신호를 출력하는 제3플립플럽부로 구성된 라인 메모리 읽기 신호 발생부를 포함하는 것을 특징으로 하는 해상도 향상 표시 장치.
  2. 제1항에 있어서, 상기 메모리부는 적색 정보를 저장하는 3개의 라인 메모리와, 녹색 정보를 저장하는 3개의 라인 메모리와, 청색 정보를 저장하는 3개의 라인 메모리를 포함하는 것을 특징으로 하는 해상도 향상 표시 장치.
  3. 저해상 모드로 입력되는 비디오 신호를 고해상 모드로 변환시키기 위해 상기 저해상 모드와 상기 고해상 모드의 모드를 식별하는 해상도 모드 식별 단계와; 상기 저해상 모드의 샘플링 데이터를 상기 고해상 모드의 샘플링 데이터로 증가시켜 수평 화소수를 상기 고해상 모드의 수평 화소수에 일치시키는 수평 변환 단계와; 상기 수평 변환된 주사 라인의 데이터가 저장된 특정 라인 메모리를 중복하여 읽어들여 상기 고해상 모드의 라인수로 주사하는 수직 변환 단계를 포함하는 것을 특징으로 하는 해상도 향상을 위한 표시 장치 제어 방법.
  4. 제3항에 있어서, 상기 해상도 모드 식별 단계의 식별 결과, 상기 저해상 모드 및 상기 고해상 모드가 각각 VGA모드 및 XGA 이면, 상기 수평 변환 단계는 샘플링 데이터를 증가시켜 수평 화소수를 1.6배 증가시키고, 상기 수평 변환 단계를 수행한 후, 상기 수직 변환 단계는 5라인 단위로 읽어들여 8라인으로 화면에 주사하는 것을 특징으로 하는 해상도 향상을 위한 표시 장치의 제어 방법.
  5. 제3항에 있어서, 상기 해상도 모드 식별 단계의 식별 결과, 상기 저해상 모드 및 상기 고해상 모드가 각각 SVGA모드 및 XGA 이면, 상기 수평 변환 단계는 샘플링 데이터를 증가시켜 수평 화소수를 1.25배 증가시키고, 상기 수평 변환 단계를 수행한 후, 상기 수직 변환 단계는 4라인 단위로 읽어들여 5라인으로 화면에 주사하는 것을 특징으로 하는 해상도 향상을 위한 표시 장치 제어 방법.
  6. 제4항에 있어서, 상기 5라인 단위로 읽어들여 8라인으로 화면에 주사하는 수직 변환 단계는, 상기 서로 겹치지 않게 영상 데이터를 읽고 쓰는 것은 아날로그/디지털 변환기로부터 발생되는 영상 데이터를 제1라인 메모리에 쓰기(Write)작업하는 동시에 제3라인 메모리를 2회 읽어들여 화면에 주사하는 제1단계와; 상기 아날로그/디지털 변환기로부터 발생되는 영상 데이터를 제2라인 메모리에 쓰기(Write)작업하는 동시에 상기 제1라인 메모리를 2회 읽어들여 화면에 주사하는 제2단계와; 상기 제2단계를 수행한 후, 상기 아날로그/디지털 변환기로부터 발생되는 영상 데이터를 상기 제3라인 메모리에 쓰기(Write)작업하는 동시에 상기 제2라인 메모리를 1회 읽어들여 화면에 주사하는 제3단계와; 상기 제3단계를 수행한 후, 상기 아날로그/디지털 변환기로부터 발생되는 영상 데이터를 상기 제1라인 메모리에 쓰기(Write)작업하는 동시에 상기 제3라인 메모리를 2회 읽어들여 화면에 주사하는 제4단계와, 상기 제4단계를 수행한 후, 상기 아날로그/디지털 변환기로부터 발생되는 영상 데이터를 상기 제2라인 메모리에 쓰기(Write)작업하는 동시에 상기 제1라인 메모리를 1회 읽어들여 화면에 주사하는 제5단계를 수행함으로써 5회 쓰기 작업 후 8회를 읽어들여 화면에 주사하는 것을 특징으로 하는 해상도 향상을 위한 표시 장치 제어 방법.
  7. 제5항에 있어서, 상기 4라인 단위로 읽어들여 5라인으로 화면에 주사하는 수직 변환 단계는, 상기 아날로그/디지털 변환기로부터 발생되는 영상 데이터를 제1라인 메모리에 쓰기(Write)작업하는 동시에 제3라인 메모리를 1회 읽어들여 화면에 주사하는 제1단계와; 상기 아날로그/디지털 변환기로부터 발생되는 영상 데이터를 제2라인 메모리에 쓰기(Write)작업하는 동시에 상기 제3라인 메모리를 1회 읽어들여 화면에 주사하는 제2단계와; 상기 제2단계를 수행한 후, 상기 아날로그/디지털 변환기로부터 발생되는 영상 데이터를 상기 제3라인 메모리에 쓰기(Write)작업하는 동시에 상기 제2라인 메모리를 1회 읽어들여 화면에 주사하는 제3단계와; 상기 제3단계를 수행한 후, 상기 아날로그/디지털 변환기로부터 발생되는 영상 데이터를 상기 제1라인 메모리에 쓰기(Write) 작업하는 동시에 상기 제2라인 메모리와 상기 제3라인 메모리를 함께 읽어들여 화면에 주사하는 제4단계를 수행함으로써 4회 쓰기 작업 후 5회를 읽어들여 화면에 주사하는 것을 특징으로 하는 해상도 향상을 위한 표시 장치 제어 방법.
KR1019960027672A 1996-07-09 1996-07-09 해상도 향상을 위한 표시 장치 및 그 방법 KR100207781B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960027672A KR100207781B1 (ko) 1996-07-09 1996-07-09 해상도 향상을 위한 표시 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960027672A KR100207781B1 (ko) 1996-07-09 1996-07-09 해상도 향상을 위한 표시 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR980010989A KR980010989A (ko) 1998-04-30
KR100207781B1 true KR100207781B1 (ko) 1999-07-15

Family

ID=19465804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960027672A KR100207781B1 (ko) 1996-07-09 1996-07-09 해상도 향상을 위한 표시 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100207781B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100795076B1 (ko) * 2007-07-25 2008-01-17 (주)동우비젼 고해상도 영상처리 기반의 전광판 시스템 및 제어방법

Also Published As

Publication number Publication date
KR980010989A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
KR100324843B1 (ko) 액정표시제어장치, 그것을 사용한 액정표시장치 및 정보처리장치
US6219023B1 (en) Video signal converting apparatus with display mode conversion and a display device having the same
US5602565A (en) Method and apparatus for displaying video image
JP2001100687A (ja) 画像表示装置及び画像表示方法
JPS59186A (ja) ラスタ走査型ビデオ表示器用色信号発生器
JPS60249185A (ja) デイスプレイコントロ−ラ
KR100207781B1 (ko) 해상도 향상을 위한 표시 장치 및 그 방법
JPH07121143A (ja) 液晶表示装置及び液晶駆動方法
JP3154190B2 (ja) 汎用走査周期変換装置
JP2000224477A (ja) 映像表示装置および方法
JPH02110497A (ja) 画像表示装置
KR930007011B1 (ko) 고해상도용 전용카드 및 vga카드 영상데이타 처리회로
JP2732172B2 (ja) 映像表示装置
JPH0573001A (ja) 液晶表示装置の駆動方法
JP2610182B2 (ja) ビデオ走査周波数変換装置
JP2548017B2 (ja) 倍速変換装置
JP2903346B2 (ja) 映像表示装置
JP2908870B2 (ja) 画像記憶装置
JPH0371714B2 (ko)
JP2002014663A (ja) 画像表示前処理装置および画像表示装置
JP2903949B2 (ja) ラスタ型画像表示システム用信号処理装置
JPS6143885A (ja) 走査変換装置
JPH0683302A (ja) 画像表示装置
JPH10136405A (ja) 画像処理装置および画像処理方法
JPH046956B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030328

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee