JP2891730B2 - 液晶表示装置と液晶駆動装置 - Google Patents
液晶表示装置と液晶駆動装置Info
- Publication number
- JP2891730B2 JP2891730B2 JP32763589A JP32763589A JP2891730B2 JP 2891730 B2 JP2891730 B2 JP 2891730B2 JP 32763589 A JP32763589 A JP 32763589A JP 32763589 A JP32763589 A JP 32763589A JP 2891730 B2 JP2891730 B2 JP 2891730B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- pulse
- pulse width
- circuit
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、表示駆動方式とその表示駆動回路に関
し、例えば階調表示を行う単純マトリックス構成の液晶
表示装置用の信号線駆動回路に利用して有効な技術に関
するものである。
し、例えば階調表示を行う単純マトリックス構成の液晶
表示装置用の信号線駆動回路に利用して有効な技術に関
するものである。
液晶表示装置の階調表示化が注目されている。このよ
うな液晶表示装置の階調表示方式の１つとして、表示デ
ータに対応したパルス幅情報を外部端子から設定するも
のである。このような階調表示方式の例として（株）東
芝から販売されている『階調ドライバLSI T9831』があ
る。
うな液晶表示装置の階調表示方式の１つとして、表示デ
ータに対応したパルス幅情報を外部端子から設定するも
のである。このような階調表示方式の例として（株）東
芝から販売されている『階調ドライバLSI T9831』があ
る。
上記の方式では、あらじめ設定されている階調データ
とパルス幅のテーブルを外部端子により設定して選択す
る。このため、端子数により設定に制限が生じるという
問題がある。また、液晶駆動用のLSIでは、外部端子の
大半が液晶駆動用に用いられる。このため、上記のよう
に階調表示用に制御端子を用いると、その分液晶駆動用
の端子数が減ることになる。すなわち、液晶表示パネル
は、高画質とするために画素数の高密度多画素化が進め
られている。しかし、このような多画素化にすると、そ
れに対応して駆動用のLSIの数が増加するという問題を
かかえている。それ故、駆動用のLSIにあっては、いか
に多くの駆動信号を出力することができるかが重要な課
題になっている。
とパルス幅のテーブルを外部端子により設定して選択す
る。このため、端子数により設定に制限が生じるという
問題がある。また、液晶駆動用のLSIでは、外部端子の
大半が液晶駆動用に用いられる。このため、上記のよう
に階調表示用に制御端子を用いると、その分液晶駆動用
の端子数が減ることになる。すなわち、液晶表示パネル
は、高画質とするために画素数の高密度多画素化が進め
られている。しかし、このような多画素化にすると、そ
れに対応して駆動用のLSIの数が増加するという問題を
かかえている。それ故、駆動用のLSIにあっては、いか
に多くの駆動信号を出力することができるかが重要な課
題になっている。
この発明の目的は、外部端子数を増加させることな
く、簡単な構成により表示コントラストの設定を可能に
した表示駆動方式とその表示駆動回路を提供することに
ある。
く、簡単な構成により表示コントラストの設定を可能に
した表示駆動方式とその表示駆動回路を提供することに
ある。
この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかなになる
であろう。
は、本明細書の記述および添付図面から明らかなになる
であろう。
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記の通りである。すなわち、
パルス幅に応じてコントラストが変化される表示装置に
対して、表示データ端子を利用して表示データと時分割
的に上記パルス幅を指定する情報を入力する。
要を簡単に説明すれば、下記の通りである。すなわち、
パルス幅に応じてコントラストが変化される表示装置に
対して、表示データ端子を利用して表示データと時分割
的に上記パルス幅を指定する情報を入力する。
上記した手段によれば、外部端子数を増加させること
なく、パルス幅を任意に設定することができる。
なく、パルス幅を任意に設定することができる。
第１図には、この発明が適用された液晶表示装置の一
実施例のブロック図が示されている。
実施例のブロック図が示されている。
液晶表示パネルLCDは、走査線電極（共通電極）が横
方向に延長するよう配置され、信号線電極（画素電極）
が縦方向に延長するよう配置されてなる単純マトリック
ス構成とされる。
方向に延長するよう配置され、信号線電極（画素電極）
が縦方向に延長するよう配置されてなる単純マトリック
ス構成とされる。
上記液晶表示パネルLCDは、上記走査線電極がＭ本か
らなり、それに対応して走査線駆動回路LDVが設けられ
る。走査線駆動回路LDVは、Ｍ本の走査線電極を１フレ
ームの期間に順次択一的に選択する。
らなり、それに対応して走査線駆動回路LDVが設けられ
る。走査線駆動回路LDVは、Ｍ本の走査線電極を１フレ
ームの期間に順次択一的に選択する。
上記液晶表示パネルLCDは、上記信号線電極がＮ×３
本からなり、それに対応して信号線駆動回路DDV1ないし
DDV3が設けられる。１つの信号線駆動回路DDV1は、画素
データを受けてＮ本分の信号線駆動信号を形成する。他
の信号線駆動回路DDV2,DDV3においても、上記同様にＮ
本分づつの信号駆動信号を形成する。このように３個の
信号線駆動回路DDV1ないしDDV3を並列構成とすることに
より、上記Ｎ×３本からなる信号線電極を持つ液晶表示
パネルLCDを駆動することができる。
本からなり、それに対応して信号線駆動回路DDV1ないし
DDV3が設けられる。１つの信号線駆動回路DDV1は、画素
データを受けてＮ本分の信号線駆動信号を形成する。他
の信号線駆動回路DDV2,DDV3においても、上記同様にＮ
本分づつの信号駆動信号を形成する。このように３個の
信号線駆動回路DDV1ないしDDV3を並列構成とすることに
より、上記Ｎ×３本からなる信号線電極を持つ液晶表示
パネルLCDを駆動することができる。
この実施例では、特に制限されないが、各画素は、明
／暗の２値表示ではなく、明／暗を含む４値からなる階
調表示機能を持つようにされる。上記４値の階調表示の
うち、明と暗の２値は固定的とされ、残り２つの階調表
示のコントラスト（明るさ）を外部から調整可能にす
る。
／暗の２値表示ではなく、明／暗を含む４値からなる階
調表示機能を持つようにされる。上記４値の階調表示の
うち、明と暗の２値は固定的とされ、残り２つの階調表
示のコントラスト（明るさ）を外部から調整可能にす
る。
この実施例では、このような階調表示におけるコント
ラストの設定のために従来技術のように特別の外部端子
を設けるのではなく、画素データDATAを入力する外部端
子を利用する。すなわち、画素データDATAは、クロック
パルスCL2に同期して各信号線駆動回路DDV1ないしDDV3
に順次取り込まれた後、クロックパルスCL1に同期して
出力される。特に制限されないが、上記画素データDATA
は、８ビットからなり、上記のような４値の階調表示の
ために各画素当たり２ビットの画素データが割り当てら
れる。それ故、１クロック周期の画素データDATAの取り
込みにより、４画素分の画素データが入力される。この
場合、上記のように３個からなる信号線駆動回路を用い
ており、上記画素データDATAが供給される信号線は、上
記３つの信号線駆動回路DDV1ないしDDV3のデータ端子に
パラレルに接続される。したがって、各信号線駆動回路
DDV1ないしDDV3において順次画素データDATAを取り込む
ようにするため、チップイネーブル信号の受け渡しを
行っている。すなわち、左端の信号線駆動回路DDV1のチ
ップイネーブル端子は、回路の接地電位が定常的に供
給されることによって、常に選択状態に置かれる。信号
線駆動回路DDV1は、自己に割り当てられた画素データの
取り込みが終了すると、キャリー信号▲▼を出力
する。この信号▲▼は、次の信号線駆動回路DDV2
のチップイネーブル端子に入力される。これにより、
次のタイミングでは信号線駆動回路DDV2において画素デ
ータDATAの取り込みが行われる。信号線駆動回路DDV2
は、上記同様に自己に割り当てられた画素データの取り
込みが終了すると、キャリー信号▲▼を出力す
る。この信号▲▼は、次の信号線駆動回路DDV3の
チップイネーブル端子に入力される。これにより、次
のタイミングでは信号線駆動回路DDV3において画素デー
タDATAの取り込みが行われる。そして、上記同様に信号
線駆動回路DDV3は、上記同様に自己に割り当てられた画
素データの取り込みが終了するとキャリー信号▲
▼を出力する。この実施例では、上記のように最後に画
素データの取り込みを行う信号線駆動回路におけるキャ
リー信号▲▼を、表示データのコントラスト設定
信号の区別を行うタイミング信号に利用する。すなわ
ち、この信号▲▼は、全ての信号線駆動回路DDV1
ないしDDV3に設けられた端子▲▼に入力される。こ
の端子▲▼がロウレベルにされたとき、画素データ
DATAが入力されるデータ端子を利用し、階調表示のため
のパルス幅設定情報を入力するようにするものである。
ラストの設定のために従来技術のように特別の外部端子
を設けるのではなく、画素データDATAを入力する外部端
子を利用する。すなわち、画素データDATAは、クロック
パルスCL2に同期して各信号線駆動回路DDV1ないしDDV3
に順次取り込まれた後、クロックパルスCL1に同期して
出力される。特に制限されないが、上記画素データDATA
は、８ビットからなり、上記のような４値の階調表示の
ために各画素当たり２ビットの画素データが割り当てら
れる。それ故、１クロック周期の画素データDATAの取り
込みにより、４画素分の画素データが入力される。この
場合、上記のように３個からなる信号線駆動回路を用い
ており、上記画素データDATAが供給される信号線は、上
記３つの信号線駆動回路DDV1ないしDDV3のデータ端子に
パラレルに接続される。したがって、各信号線駆動回路
DDV1ないしDDV3において順次画素データDATAを取り込む
ようにするため、チップイネーブル信号の受け渡しを
行っている。すなわち、左端の信号線駆動回路DDV1のチ
ップイネーブル端子は、回路の接地電位が定常的に供
給されることによって、常に選択状態に置かれる。信号
線駆動回路DDV1は、自己に割り当てられた画素データの
取り込みが終了すると、キャリー信号▲▼を出力
する。この信号▲▼は、次の信号線駆動回路DDV2
のチップイネーブル端子に入力される。これにより、
次のタイミングでは信号線駆動回路DDV2において画素デ
ータDATAの取り込みが行われる。信号線駆動回路DDV2
は、上記同様に自己に割り当てられた画素データの取り
込みが終了すると、キャリー信号▲▼を出力す
る。この信号▲▼は、次の信号線駆動回路DDV3の
チップイネーブル端子に入力される。これにより、次
のタイミングでは信号線駆動回路DDV3において画素デー
タDATAの取り込みが行われる。そして、上記同様に信号
線駆動回路DDV3は、上記同様に自己に割り当てられた画
素データの取り込みが終了するとキャリー信号▲
▼を出力する。この実施例では、上記のように最後に画
素データの取り込みを行う信号線駆動回路におけるキャ
リー信号▲▼を、表示データのコントラスト設定
信号の区別を行うタイミング信号に利用する。すなわ
ち、この信号▲▼は、全ての信号線駆動回路DDV1
ないしDDV3に設けられた端子▲▼に入力される。こ
の端子▲▼がロウレベルにされたとき、画素データ
DATAが入力されるデータ端子を利用し、階調表示のため
のパルス幅設定情報を入力するようにするものである。
第２図は、上記パルス幅設定情報の入力動作の一例を
示すタイミング図である。
示すタイミング図である。
すなわち、上記のように端子▲▼がハイレベルの
期間では、信号線駆動回路DDV1ないしDDV3のうち、いず
れかに画素データDATAを入力する期間である。画素デー
タDATAのうち、最終データが入力されると、それに応じ
て信号線駆動回路DDV3のキャリー信号▲▼がハイ
レベルからロウレベルに変化する。それ故、次のタイミ
ングにおいて、クロックパルスCL2に同期して入力れる
データは画素データではなく、階調表示“0"（暗）ない
し階調“3"（明）のうちの中間明度を示す階調“1"と階
調“2"を指定するパルス幅情報が経時列的に入力され
る。
期間では、信号線駆動回路DDV1ないしDDV3のうち、いず
れかに画素データDATAを入力する期間である。画素デー
タDATAのうち、最終データが入力されると、それに応じ
て信号線駆動回路DDV3のキャリー信号▲▼がハイ
レベルからロウレベルに変化する。それ故、次のタイミ
ングにおいて、クロックパルスCL2に同期して入力れる
データは画素データではなく、階調表示“0"（暗）ない
し階調“3"（明）のうちの中間明度を示す階調“1"と階
調“2"を指定するパルス幅情報が経時列的に入力され
る。
ここで、特に制限されないが、階調“1"と階調“2"に
それぞれ対して設けられるパルス幅情報ＡとＢは、奇数
番号が割り当てられた信号線に対応したパルス幅のスタ
ートポイントとエンドポイントを示し、パルス幅情報Ｃ
とＤは、偶数番号が割り当てられた信号線に対応したパ
ルス幅のスタートポイントとエンドポイントを示してい
る。このようにスタートポイント（立ち上がり）とエン
ドポイント（立ち下がり）との組み合わせにより、任意
のパルス幅を設定できるようにしている。これらのパル
ス設定情報は、レジスタに取り込まれるものである。
それぞれ対して設けられるパルス幅情報ＡとＢは、奇数
番号が割り当てられた信号線に対応したパルス幅のスタ
ートポイントとエンドポイントを示し、パルス幅情報Ｃ
とＤは、偶数番号が割り当てられた信号線に対応したパ
ルス幅のスタートポイントとエンドポイントを示してい
る。このようにスタートポイント（立ち上がり）とエン
ドポイント（立ち下がり）との組み合わせにより、任意
のパルス幅を設定できるようにしている。これらのパル
ス設定情報は、レジスタに取り込まれるものである。
この実施例では、信号線を奇数と偶数に分けて、それ
ぞれに独自に同じ階調“1"又は“2"でも、その明度を独
自に設定できるようにしている。これは、液晶表示パル
スLCDにおける信号線電極における実効電圧のパルス依
存性を補正するためのものである。上記のような信号線
電極における実効電圧のパターン依存性が問題ない場合
には、上記パターン幅設定情報は、そのラインに対して
同じ階調“1"又は“2"は同じパルス幅にするものであっ
てもよい。
ぞれに独自に同じ階調“1"又は“2"でも、その明度を独
自に設定できるようにしている。これは、液晶表示パル
スLCDにおける信号線電極における実効電圧のパルス依
存性を補正するためのものである。上記のような信号線
電極における実効電圧のパターン依存性が問題ない場合
には、上記パターン幅設定情報は、そのラインに対して
同じ階調“1"又は“2"は同じパルス幅にするものであっ
てもよい。
このように画素データDATAが入力されるデータ端子か
らパルス幅設定情報を入力するという構成を採ることに
より、端子数を増加させることなく、中間階調のコント
ラストを設定することができる。
らパルス幅設定情報を入力するという構成を採ることに
より、端子数を増加させることなく、中間階調のコント
ラストを設定することができる。
第３図には、上記信号線駆動回路の一実施例のブロッ
ク図が示されている。
ク図が示されている。
上記画素データDATAが入力されるデータ端子から入力
されたパルス幅設定情報Ａ（Ｃ）は、スタートポントレ
ジスタSPRに取り込まれ、パルス幅設定情報Ｂ（Ｄ）は
エンドポイントレジスタEPRに取り込まれる。
されたパルス幅設定情報Ａ（Ｃ）は、スタートポントレ
ジスタSPRに取り込まれ、パルス幅設定情報Ｂ（Ｄ）は
エンドポイントレジスタEPRに取り込まれる。
カウンタ回路COUNTは、これらの情報ＡとＢにより、
クロックパルスCL2の計数動作が制御されることによっ
て、クロックパルスCL2の１周期を単位パルス幅とする
パルス幅情報を出力する。パルス発生回路PGは、上記カ
ウンタ回路の計数出力と上記パルス幅設定情報ＡとＢか
らそれぞれの階調“1"と階調“2"に対応したパルス幅及
び階調“3"に対応した固定的に設定されるパルス幅のパ
ルス信号を発生させる。
クロックパルスCL2の計数動作が制御されることによっ
て、クロックパルスCL2の１周期を単位パルス幅とする
パルス幅情報を出力する。パルス発生回路PGは、上記カ
ウンタ回路の計数出力と上記パルス幅設定情報ＡとＢか
らそれぞれの階調“1"と階調“2"に対応したパルス幅及
び階調“3"に対応した固定的に設定されるパルス幅のパ
ルス信号を発生させる。
ラインメモリLMには、１表示期間において次に表示す
べき走査ラインの画素データがシリアルに入力され、そ
れを各信号線に対応して画素データとしてパラレルに出
力する。なお、上記のように画素データDATAが８ビッ
ト、つまり、画素データを入力するための外部端子が８
本からなり、４段階の階調表示を行うときには、１画素
当たり２ビットのデータとなる。したがって、上記クロ
ックパルスCL2に同期して、上記８本の外部端子から８
ビット分の画素データが入力されるから、クロックパル
スCL2による１サイクルでの画素データの取り込みでは
液晶の４画素分の階調データがパラレル入力されるもの
である。したがって、液晶パネルLCDの信号線電極が前
記のようにＮ×３本である場合には、ラインメモリLMに
上記信号線電極に対応した全表示データを取り込むの
に、クロックパルスCL2としてはＮ×3/4サイクルが費や
される。
べき走査ラインの画素データがシリアルに入力され、そ
れを各信号線に対応して画素データとしてパラレルに出
力する。なお、上記のように画素データDATAが８ビッ
ト、つまり、画素データを入力するための外部端子が８
本からなり、４段階の階調表示を行うときには、１画素
当たり２ビットのデータとなる。したがって、上記クロ
ックパルスCL2に同期して、上記８本の外部端子から８
ビット分の画素データが入力されるから、クロックパル
スCL2による１サイクルでの画素データの取り込みでは
液晶の４画素分の階調データがパラレル入力されるもの
である。したがって、液晶パネルLCDの信号線電極が前
記のようにＮ×３本である場合には、ラインメモリLMに
上記信号線電極に対応した全表示データを取り込むの
に、クロックパルスCL2としてはＮ×3/4サイクルが費や
される。
上記各信号線電極に対応した画素データにより、マル
チプレクサ等からなるパルス幅選択回路SELがスイッチ
制御され、上記画素データに対応したパルス幅を持つパ
ルス信号が選ばれて、駆動回路DRVに伝えられる。駆動
回路DRVは、それを増幅して各液晶表示装置の信号線電
極にパラレルに出力されるものである。
チプレクサ等からなるパルス幅選択回路SELがスイッチ
制御され、上記画素データに対応したパルス幅を持つパ
ルス信号が選ばれて、駆動回路DRVに伝えられる。駆動
回路DRVは、それを増幅して各液晶表示装置の信号線電
極にパラレルに出力されるものである。
第５図には、上記表示出力に基づいて形成される多値
（1/5バイアス）駆動信号の一例を示す波形図が示され
ている。
（1/5バイアス）駆動信号の一例を示す波形図が示され
ている。
同図では、１本の走査線電極の駆動信号COMと、階調
“0"の非選択（暗）の信号線電極の駆動信号SEG1及び選
択（明）の信号線電極の駆動信号SEG2の例が示されてい
る。この場合、選択（明）の信号線電極の駆動信号SEG2
は、実線で示した明（階調“3"）の他、同図に点線で示
したように２つのハーフトーン、言い換えるならば、階
調“1"と階調“2"の信号の例が描かれている。これら階
調“1"と階調“2"及び階調“3"に対応して、パルス幅が
W1ないしW3のパルスが形成される。したがって、走査線
電極COMと信号線電極SEG2との間に印加される電圧（交
流電圧）のうち、ハーフトーン表示の場合に、上記信号
線電極SEG2におけるパルス幅W1,W2のようにパルスのバ
ックエッジが2V/5分だけ欠けた波形とされる。これによ
り、実効的な駆動電圧が低下されるため、階調“1"や階
調“2"に対応したハーフトーン表示を行なわせることが
できる。このとき、各走査線電極毎に対応して、前記の
ようにパルス幅W1及びW2が調整可能になるため、それに
対応したコントラストのハーフトーンの表示が可能にな
る。
“0"の非選択（暗）の信号線電極の駆動信号SEG1及び選
択（明）の信号線電極の駆動信号SEG2の例が示されてい
る。この場合、選択（明）の信号線電極の駆動信号SEG2
は、実線で示した明（階調“3"）の他、同図に点線で示
したように２つのハーフトーン、言い換えるならば、階
調“1"と階調“2"の信号の例が描かれている。これら階
調“1"と階調“2"及び階調“3"に対応して、パルス幅が
W1ないしW3のパルスが形成される。したがって、走査線
電極COMと信号線電極SEG2との間に印加される電圧（交
流電圧）のうち、ハーフトーン表示の場合に、上記信号
線電極SEG2におけるパルス幅W1,W2のようにパルスのバ
ックエッジが2V/5分だけ欠けた波形とされる。これによ
り、実効的な駆動電圧が低下されるため、階調“1"や階
調“2"に対応したハーフトーン表示を行なわせることが
できる。このとき、各走査線電極毎に対応して、前記の
ようにパルス幅W1及びW2が調整可能になるため、それに
対応したコントラストのハーフトーンの表示が可能にな
る。
なお、特に制限されないが、第３図のカウンタ回路CO
UNTは、走査線電極における選択レベルV1又はV2の期間
内において、クロックパルスCK2の計数動作を行う。そ
れ故、次の走査線電極が選択レベルにされると、それに
応じて再び上記同様な計数動作を行うものである。これ
により、各走査電極に対応して、上記ようなパルス幅W
1、W2を持つパルス信号が形成される。
UNTは、走査線電極における選択レベルV1又はV2の期間
内において、クロックパルスCK2の計数動作を行う。そ
れ故、次の走査線電極が選択レベルにされると、それに
応じて再び上記同様な計数動作を行うものである。これ
により、各走査電極に対応して、上記ようなパルス幅W
1、W2を持つパルス信号が形成される。
この実施例のように画素データ列と、ハーフトーンの
コントラストが一対一に対応できるから、表示すべき図
形の特徴に合わせて、ソフトウェアによりハーフトーン
を微調整して、その図形を浮き出させるような階調表示
が可能になる。また、表次画面を見ながら、キー操作等
の入力により、より見易い階調表示に切り換えることが
可能になる。
コントラストが一対一に対応できるから、表示すべき図
形の特徴に合わせて、ソフトウェアによりハーフトーン
を微調整して、その図形を浮き出させるような階調表示
が可能になる。また、表次画面を見ながら、キー操作等
の入力により、より見易い階調表示に切り換えることが
可能になる。
第４図には、この発明に係る信号線駆動回路の他の一
実施例のブロック図が示されている。
実施例のブロック図が示されている。
この実施例では、信号線駆動回路DDV1ないしDDV3は、
データ端子から供給される画素データとパルス幅設定情
報と、識別信号DT/PSにより区別される。例えば、識別
信号DT/PSがハイレベルなら、データDATAは画素データ
とされ、クロックパルスCL2に同期して入力され、前記
のようなラインメモリLMに取り込まれる。識別信号DT/P
Sがロウレベルなら、データDATAはパルス幅設定情報と
され、クロックパルスCL2に同期して入力され、前記の
ようなレジスタSPR,EPR等に保持される。信号CL1は、水
平同期信号であり、例えば各ライン毎にパルス幅情報を
設定するならば、上記レジスタ等のクリアさせるため等
に用いられる。
データ端子から供給される画素データとパルス幅設定情
報と、識別信号DT/PSにより区別される。例えば、識別
信号DT/PSがハイレベルなら、データDATAは画素データ
とされ、クロックパルスCL2に同期して入力され、前記
のようなラインメモリLMに取り込まれる。識別信号DT/P
Sがロウレベルなら、データDATAはパルス幅設定情報と
され、クロックパルスCL2に同期して入力され、前記の
ようなレジスタSPR,EPR等に保持される。信号CL1は、水
平同期信号であり、例えば各ライン毎にパルス幅情報を
設定するならば、上記レジスタ等のクリアさせるため等
に用いられる。
この構成では、少なくとも１画面分の画素データを記
憶するフレームメモリ等からの画素データが、表示コン
トローラにより形成された識別信号DT/PSとともに供給
される。この識別信号をマイクロプロセッサ等において
監視し、信号DT/PSがロウレベルにされたパルス幅設定
期間になると、上記パルス幅情報がマイクロプロセッサ
等から入力される。あるいは、フレームメモリにおい
て、画素データとともに各ライン毎にパルス幅設定情報
を記憶させておき、表示装置の表示タイミングに同期し
て上記表示制御装置により画素データとパルス幅設定情
報を読み出して、上記信号線駆動回路DDVのラインメモ
リLMとスタートポイントレジスタSPR及びエンドポイン
トレジスタEPRにそれぞれ取り込むようにするものであ
ってもよい。
憶するフレームメモリ等からの画素データが、表示コン
トローラにより形成された識別信号DT/PSとともに供給
される。この識別信号をマイクロプロセッサ等において
監視し、信号DT/PSがロウレベルにされたパルス幅設定
期間になると、上記パルス幅情報がマイクロプロセッサ
等から入力される。あるいは、フレームメモリにおい
て、画素データとともに各ライン毎にパルス幅設定情報
を記憶させておき、表示装置の表示タイミングに同期し
て上記表示制御装置により画素データとパルス幅設定情
報を読み出して、上記信号線駆動回路DDVのラインメモ
リLMとスタートポイントレジスタSPR及びエンドポイン
トレジスタEPRにそれぞれ取り込むようにするものであ
ってもよい。
第１図に示した構成では、上記端子▲▼のロウレ
ベルをマイクロプロセッサや表示コントローラが監視
し、そのロウレベルに同期して前記第２図の波形図のよ
うにパルス幅設定情報ＡないしＤを時系列的に発生させ
るようにすればよい。
ベルをマイクロプロセッサや表示コントローラが監視
し、そのロウレベルに同期して前記第２図の波形図のよ
うにパルス幅設定情報ＡないしＤを時系列的に発生させ
るようにすればよい。
上記の実施例から得られる作用効果は、下記の通りで
ある。すなわち、 （１）パルス幅に応じてコントラストが変化される表示
装置に対して、表示データ端子を利用して表示データと
時分割的に上記パルス幅を指定する情報を入力する。こ
の構成におては、外部端子数を増加させることなく、階
調表示のためのパルス幅を任意に設定することができる
という効果が得られる。
ある。すなわち、 （１）パルス幅に応じてコントラストが変化される表示
装置に対して、表示データ端子を利用して表示データと
時分割的に上記パルス幅を指定する情報を入力する。こ
の構成におては、外部端子数を増加させることなく、階
調表示のためのパルス幅を任意に設定することができる
という効果が得られる。
（２）上記パルス幅を指定する情報は、表示装置のブラ
ンキング期間を利用して入力するという構成を採ること
により、格別なタイミング信号を形成することなく、上
記時分割的なパルス幅設定情報の入力が可能になるとい
う効果が得られる。
ンキング期間を利用して入力するという構成を採ること
により、格別なタイミング信号を形成することなく、上
記時分割的なパルス幅設定情報の入力が可能になるとい
う効果が得られる。
（３）上記（１）により、外部端子の大半の信号線駆動
用に用いることができる。これにより、１つの表示用の
半導体集積回路装置により、より多くの数の信号線を駆
動することができるから、高密度多画素化を図った表示
パネルの駆動に必要な半導体集積回路装置の数を減らす
ことができるという効果が得られる。
用に用いることができる。これにより、１つの表示用の
半導体集積回路装置により、より多くの数の信号線を駆
動することができるから、高密度多画素化を図った表示
パネルの駆動に必要な半導体集積回路装置の数を減らす
ことができるという効果が得られる。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、液晶表示は
階調表示は前記のように４段階の階調の他、画素データ
を３ビットとして８階調、４ビットとして16階調等のよ
うにより多くの階調表示を行うものであってよい。これ
とは逆に、液晶表示は、階調表示を行わないで２値表示
を行うものであってもよい。この場合には、明／暗のう
ちの明の表示を行うパルス幅を変化させてコントラスト
を変化させることができる。この実施例では、各ライン
毎にソフトウェアにより上記ラインの明るさを任意に設
定できるから、それを利用してカーソル表示を行うこと
に利用してもよい。
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、液晶表示は
階調表示は前記のように４段階の階調の他、画素データ
を３ビットとして８階調、４ビットとして16階調等のよ
うにより多くの階調表示を行うものであってよい。これ
とは逆に、液晶表示は、階調表示を行わないで２値表示
を行うものであってもよい。この場合には、明／暗のう
ちの明の表示を行うパルス幅を変化させてコントラスト
を変化させることができる。この実施例では、各ライン
毎にソフトウェアにより上記ラインの明るさを任意に設
定できるから、それを利用してカーソル表示を行うこと
に利用してもよい。
液晶表示装置を構成するために用いられる信号線駆動
用のLSIの数は、その液晶表示パネルの信号線の数と、
それを駆動する信号線駆動用のLSIの出力端子数から設
定されるものであり、液晶表示パネルによっては、１つ
の信号線駆動用LSIだけで構成される場合もある。
用のLSIの数は、その液晶表示パネルの信号線の数と、
それを駆動する信号線駆動用のLSIの出力端子数から設
定されるものであり、液晶表示パネルによっては、１つ
の信号線駆動用LSIだけで構成される場合もある。
パルス幅設定情報は、前記実施例のように水平ブラン
キング期間あるいは垂直ブランキング期間を利用するも
のの他、表示期間中に画素データとともに入力する構成
としてもよい。すなわち、特定の複数ビットの画素デー
タの次にパルス幅設定情報を挿入する。この構成では、
シリアル入力された画素データをラインメモリ等に比し
て取り込むシリアル／パラレル変換動作のとき、上記ビ
ット数からパルス幅設定情報を区別してレジスタ等に入
力することができる。この構成では、前記実施例のよう
に信号線駆動回路が複数個からなる場合、各信号駆動回
路に対する画素データの入力毎に上記のようなパルス幅
設定情報が入力される。また、パルス幅設定情報は、基
準となるパルス幅に対して、その増減分を示す情報を入
力するものとしてもよい。この構成では、パルス幅設定
用のレジスタにデータが入力されないときには、上記基
準となるパルス幅に従った中間階調表示等が行われ、上
記パルス幅設定情報により設定された微小パルス幅ΔＷ
が基準パルスＷに対して加減算される。このようなパル
ス幅の増加減少を行う回路としては、例えばアンドゲー
ト回路やオアゲート回路等を用いること等により、基準
パルスＷに対して±ΔＷのパルス幅を増減させることが
できる。このようにΔＷのパルス幅を増減させる構成で
は、パルス幅設定情報のビット数を少なくすることがき
るものである。
キング期間あるいは垂直ブランキング期間を利用するも
のの他、表示期間中に画素データとともに入力する構成
としてもよい。すなわち、特定の複数ビットの画素デー
タの次にパルス幅設定情報を挿入する。この構成では、
シリアル入力された画素データをラインメモリ等に比し
て取り込むシリアル／パラレル変換動作のとき、上記ビ
ット数からパルス幅設定情報を区別してレジスタ等に入
力することができる。この構成では、前記実施例のよう
に信号線駆動回路が複数個からなる場合、各信号駆動回
路に対する画素データの入力毎に上記のようなパルス幅
設定情報が入力される。また、パルス幅設定情報は、基
準となるパルス幅に対して、その増減分を示す情報を入
力するものとしてもよい。この構成では、パルス幅設定
用のレジスタにデータが入力されないときには、上記基
準となるパルス幅に従った中間階調表示等が行われ、上
記パルス幅設定情報により設定された微小パルス幅ΔＷ
が基準パルスＷに対して加減算される。このようなパル
ス幅の増加減少を行う回路としては、例えばアンドゲー
ト回路やオアゲート回路等を用いること等により、基準
パルスＷに対して±ΔＷのパルス幅を増減させることが
できる。このようにΔＷのパルス幅を増減させる構成で
は、パルス幅設定情報のビット数を少なくすることがき
るものである。
パルス幅設定情報に従ったパルス幅を持つパルスを発
生させる回路は、前記のようなレジスタとカウンタ回路
等を利用してディジタル的に発生させるもの他、定電流
等を利用して発生されたランプ電圧と、パルス幅設定電
圧とを電圧比較回路に入力するもの等種々の実施例態様
を採ることができる。上記パルス幅設定電圧は、D/A変
換回路により、ディジタル入力されたパルス幅設定情報
をアナログ電圧に変化させればよい。このように、ディ
ジタル情報によるパルス幅設定情報に従ったパルス幅を
持つパルス信号を形成する回路は、種々の実施形態を採
ることができる。
生させる回路は、前記のようなレジスタとカウンタ回路
等を利用してディジタル的に発生させるもの他、定電流
等を利用して発生されたランプ電圧と、パルス幅設定電
圧とを電圧比較回路に入力するもの等種々の実施例態様
を採ることができる。上記パルス幅設定電圧は、D/A変
換回路により、ディジタル入力されたパルス幅設定情報
をアナログ電圧に変化させればよい。このように、ディ
ジタル情報によるパルス幅設定情報に従ったパルス幅を
持つパルス信号を形成する回路は、種々の実施形態を採
ることができる。
表示駆動方式は、前記のような1/5バイアス方式の
他、パルス幅の変化に応じて明るさが変化するものであ
れば何であってもよい。
他、パルス幅の変化に応じて明るさが変化するものであ
れば何であってもよい。
また、この発明に係る表示駆動方式及び表示駆動回路
に用いられる表示装置は、前記のような液晶表示装置LC
Dの他、プラズマディスプレイパネル（PDP）、エレクト
ロルミネセンス（EL）等であってもよい。
に用いられる表示装置は、前記のような液晶表示装置LC
Dの他、プラズマディスプレイパネル（PDP）、エレクト
ロルミネセンス（EL）等であってもよい。
この発明は、表示駆動方式とその表示駆動回路として
広く利用できるものである。
広く利用できるものである。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、パルス幅に応じてコントラストが変化さ
れる表示装置に対して、表示データ端子を利用して表示
データと時分割的に上記パルス幅を指定する情報を入力
する。この構成におては、外部端子数を増加させること
なく、階調表示のためのパルス幅を任意に設定すること
ができる。
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、パルス幅に応じてコントラストが変化さ
れる表示装置に対して、表示データ端子を利用して表示
データと時分割的に上記パルス幅を指定する情報を入力
する。この構成におては、外部端子数を増加させること
なく、階調表示のためのパルス幅を任意に設定すること
ができる。
第１図は、この発明が適用された液晶表示装置の一実施
例を示すブロック図、 第２図は、その動作の一例を説明するためのタイミング
図、 第３図は、この発明に係る信号線駆動回路の一実施例を
示すブロック図、 第４図は、この発明に係る信号線駆動回路の他の一実施
例を示すブロック図、 第５図は、この発明に係る階調設定情報に従って形成さ
れる多値駆動信号の一例を示す波形図である。 LCD……液晶表示パネル、LDV……走査線駆動回路、DDV1
〜DDV3……信号線駆動回路、COUNT……カウンタ回路、S
PR……スタートポイントレジスタ、EPR……エンドポイ
ントレジスタ、LM……ラインメモリ、PG……パルス発生
回路、SEL……パルス幅選択回路、DRV……ドライバ（駆
動回路）
例を示すブロック図、 第２図は、その動作の一例を説明するためのタイミング
図、 第３図は、この発明に係る信号線駆動回路の一実施例を
示すブロック図、 第４図は、この発明に係る信号線駆動回路の他の一実施
例を示すブロック図、 第５図は、この発明に係る階調設定情報に従って形成さ
れる多値駆動信号の一例を示す波形図である。 LCD……液晶表示パネル、LDV……走査線駆動回路、DDV1
〜DDV3……信号線駆動回路、COUNT……カウンタ回路、S
PR……スタートポイントレジスタ、EPR……エンドポイ
ントレジスタ、LM……ラインメモリ、PG……パルス発生
回路、SEL……パルス幅選択回路、DRV……ドライバ（駆
動回路）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133
Claims (3)
- 【請求項１】複数の走査線電極と、複数の信号線電極と
でマトリックス構成の複数からなる液晶表示画素を備え
た液晶表示パネルと、 上記走査線電極を一定の周期で順次に選択する走査線駆
動回路と、 上記走査線電極の選択動作に対応し、上記複数の信号線
電極に表示信号をパラレルに出力する信号線駆動回路
と、 表示期間において、クロックパルスに同期して次の表示
期間の表示動作に用いられる表示データをデータ端子か
ら取り込んで記憶する第１の記憶回路と、 上記表示期間以外の期間において、上記データ端子から
上記クロックパルスに同期して入力されたデータをパル
ス幅設定情報として取り込んで記憶する第２の記憶回路
と、 上記クロックパルスを計数し、上記第２の記憶回路に取
り込まれパルス幅設定情報により計数動作が制御され、
上記クロックパルスを単位時間として上記パルス幅設定
情報に対応したパルスを含む複数通りの表示パルスを生
成するパルス発生回路と、 上記パルス発生回路により形成された複数通りの表示パ
ルスの中から上記第１の記憶回路の表示データに対応し
た１つのパルスを選択して上記信号線駆動回路に伝える
パルス幅選択回路とを備えてなることを特徴とする液晶
表示装置。 - 【請求項２】請求項１において、 上記第２の記憶回路は、上記カウンタ回路の計数開始を
指示するスタートポイントレジスタと、計数終了を指示
するエンドポイントレジスタからなり、 上記パルス発生回路は、上記スタートポイントレジスタ
とエンドポイントレジスタとより計数動作が制御される
カウンタ回路の計数開始から計数終了までの計数動作時
間に応じたパルス幅を形成する回路を含むものであるこ
とを特徴とする液晶表示装置。 - 【請求項３】複数の走査線電極と、複数の信号線電極と
でマトリックス構成の複数からなる液晶表示画素を備え
た液晶表示パネルにおける上記複数の信号線電極に表示
信号をパラレルに出力する信号線駆動回路と、 表示期間において、クロックパルスに同期して次の表示
期間の表示動作に用いられる表示データをデータ端子か
ら取り込んで記憶する第１の記憶回路と、 上記表示期間以外の期間において、上記データ端子から
上記クロックパルスに同期して入力されたデータをパル
ス幅設定情報として取り込んで記憶する第２の記憶回路
と、 上記クロックパルスを計数し、上記第２の記憶回路に取
り込まれパルス幅設定情報により計数動作が制御され、
上記クロックパルスを単位時間として上記パルス幅設定
情報に対応したパルスを含む複数通りの表示パルスを生
成するパルス発生回路と、 上記パルス発生回路により形成された複数通りの表示パ
ルスの中から上記第１の記憶回路の表示データに対応し
た１つのパルスを選択して上記信号線駆動回路に伝える
パルス幅選択回路とを備えてなることを特徴とする液晶
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32763589A JP2891730B2 (ja) | 1989-12-18 | 1989-12-18 | 液晶表示装置と液晶駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32763589A JP2891730B2 (ja) | 1989-12-18 | 1989-12-18 | 液晶表示装置と液晶駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03186890A JPH03186890A (ja) | 1991-08-14 |
| JP2891730B2 true JP2891730B2 (ja) | 1999-05-17 |
Family
ID=18201252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32763589A Expired - Fee Related JP2891730B2 (ja) | 1989-12-18 | 1989-12-18 | 液晶表示装置と液晶駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2891730B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3681961B2 (ja) | 2000-07-03 | 2005-08-10 | 三菱電機株式会社 | 表示ユニット、表示調整装置及び表示装置 |
| KR20060019755A (ko) | 2004-08-30 | 2006-03-06 | 삼성에스디아이 주식회사 | 발광 표시장치와 그의 구동방법 |
| JP2006154835A (ja) * | 2004-12-01 | 2006-06-15 | Samsung Electronics Co Ltd | 最小限の伝送線を備えるディスプレイ装置及びディスプレイ装置の信号伝送方法。 |
-
1989
- 1989-12-18 JP JP32763589A patent/JP2891730B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03186890A (ja) | 1991-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101231836B (zh) | 显示控制驱动装置和显示系统 | |
| CA2223371C (en) | Frame display control in an image display having a liquid crystal display panel | |
| KR101298438B1 (ko) | 액정표시장치와 그 구동방법 | |
| JP2001343928A (ja) | 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置 | |
| KR100726928B1 (ko) | 액정표시장치 | |
| JP2007226226A (ja) | ソース駆動装置及びその駆動方法と、それを有する表示装置及びその駆動方法。 | |
| US8823626B2 (en) | Matrix display device with cascading pulses and method of driving the same | |
| JP2891730B2 (ja) | 液晶表示装置と液晶駆動装置 | |
| WO2001018779A1 (en) | Led display device and control method therefor | |
| JPH02110497A (ja) | 画像表示装置 | |
| JP2941883B2 (ja) | 表示装置 | |
| JPH08160904A (ja) | 映像表示装置の駆動方法及び駆動回路 | |
| KR20040015910A (ko) | 액정 표시 장치 | |
| JP2002040993A5 (ja) | ||
| JPH06266310A (ja) | 液晶表示装置 | |
| JP3573859B2 (ja) | 表示方法及び表示装置 | |
| JPH0287188A (ja) | 表示制御装置 | |
| JPH08110514A (ja) | マトリクス型液晶表示装置 | |
| JP2009015103A (ja) | 表示制御装置及びその制御方法 | |
| JP3242297B2 (ja) | 画像表示装置 | |
| JPH0273788A (ja) | 平面ディスプレイ装置 | |
| JPS61213897A (ja) | 画像表示装置 | |
| JPH0792933A (ja) | フラットパネル表示装置 | |
| JP3020513B2 (ja) | 液晶表示装置および画像表示方式 | |
| KR20160018959A (ko) | 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |