JP2002040993A5 - - Google Patents

Description

【特許請求の範囲】
【請求項１】 画像信号配線と、前記画像信号配線と互いに交差して、複数の格子領域を形成する走査信号配線と、前記複数の格子領域上にマトリックス状に配置された、前記走査信号配線と前記画像信号配線とからの給電を受ける半導体スイッチング素子と、前記複数の格子領域上にマトリックス状に配置された、前記半導体スイッチング素子を介して、前記画像信号配線から供給される信号を表示材料に印加するための画素電極と、前記画素電極と対向して配置された対向電極とを備え、前記表示材料を交流駆動して映像を表示する表示装置の駆動方法であって、
垂直ブランキング期間中の前記画像信号配線の電位を、前記対向電極の電位に保持することにより、
前記半導体スイッチング素子のオフリーク電流および前記半導体スイッチング素子と前記画像信号配線との間のカップリング容量の少なくともいずれか一方による前記画素電極の電位への影響を低減することを特徴とする表示装置の駆動方法。
【請求項２】 画像信号配線と、前記画像信号配線と互いに交差して、複数の格子領域を形成する走査信号配線と、前記複数の格子領域上にマトリックス状に配置された、前記走査信号配線と前記画像信号配線とからの給電を受ける半導体スイッチング素子と、前記複数の格子領域上にマトリックス状に配置された、前記半導体スイッチング素子を介して、前記画像信号配線から供給される信号を表示材料に印加するための画素電極と、前記画素電極と対向して配置された対向電極とを備え、前記表示材料を交流駆動して映像を表示する表示装置の駆動方法であって、
有効期間中の該画像信号配線の平均電圧を求め、前記平均電圧を垂直ブランキング期間中の前記画像信号配線の電位とすることにより、
前記半導体スイッチング素子のオフリーク電流および前記半導体スイッチング素子と前記画像信号配線との間のカップリング容量の少なくともいずれか一方による前記画素電極の電位への影響を低減することを特徴とする表示装置の駆動方法。
【請求項３】 画像信号配線と、前記画像信号配線と互いに交差して、複数の格子領域を形成する走査信号配線と、前記複数の格子領域上にマトリックス状に配置された、前記走査信号配線と前記画像信号配線とからの給電を受ける半導体スイッチング素子と、前記複数の格子領域上にマトリックス状に配置された、前記半導体スイッチング素子を介して、前記画像信号配線から供給される信号を表示材料に印加するための画素電極と、前記画素電極と対向して配置された対向電極を有する表示パネルと、
前記画像信号配線に電圧を印加するための画像信号ドライバ回路と、
前記走査信号配線に電圧を印加するための走査信号ドライバ回路と、
前記画像信号ドライバ回路に電圧を印加するためのセレクタと、
前記対向電極に電圧を印加する対向電圧発生回路と、
映像データの入力を受け、前記画像信号ドライバ回路および前記走査信号ドライバ回路に印加する電圧を制御するためのコントローラとを備え、
前記コントローラが、垂直ブランキング期間中の前記画像信号配線の電位を、前記対向電極の電位に保持することにより、前記半導体スイッチング素子のオフリーク電流および前記半導体スイッチング素子と前記画像信号配線との間のカップリング容量の少なくともいずれか一方による前記画素電極の電位への影響を低減することを特徴とする表示装置。
【請求項４】 画像信号配線と、前記画像信号配線と互いに交差して、複数の格子領域を形成する走査信号配線と、前記複数の格子領域上にマトリックス状に配置された、前記走査信号配線と前記画像信号配線とからの給電を受ける半導体スイッチング素子と、前記複数の格子領域上にマトリックス状に配置された、前記半導体スイッチング素子を介して、前記画像信号配線から供給される信号を表示材料に印加するための画素電極と、前記画素電極と対向して配置された対向電極とを有する表示パネルと、
前記画像信号配線に電圧を印加するための画像信号ドライバ回路と、
前記走査信号配線に電圧を印加するための走査信号ドライバ回路と、
前記画像信号ドライバ回路に電圧を印加するためのセレクタと、
前記対向電極に電圧を印加する対向電圧発生回路と、
映像データの入力を受け、前記画像信号ドライバ回路および前記走査信号ドライバ回路に印加する電圧を少なくとも制御するためのコントローラとを備え、
前記コントローラは、有効期間中の該画像信号配線の平均電圧を求め、前記平均電圧を垂直ブランキング期間中の前記画像信号配線の電位とすることにより、前記半導体スイッチング素子のオフリーク電流および前記半導体スイッチング素子と前記画像信号配線との間のカップリング容量の少なくともいずれか一方による前記画素電極の電位への影響を低減することを特徴とする表示装置。
【請求項５】 前記コントローラは、
前記画像信号配線毎の前記映像データを加算する加算器と、
前記加算された映像データのうち、上位の所定のビット成分だけを保持するラッチとを備えたことを特徴とする請求項４に記載の表示装置。
【請求項６】 前記コントローラは、
前記画像信号配線毎の前記映像データを加算する加算器と、
前記加算された映像データを除算して、上位の所定のビット成分だけを出力する除算器とを少なくとも備えたことを特徴とする請求項４に記載の表示装置。

このようなＴＦＴ回路３００の動作は、以下のようなものである。すなわち、ゲート電極線３０２にゲート電圧Ｖｇを印加することによりＴＦＴ３０３のスイッチング動作を行い、ゲート電圧ＶｇがＯＮの時に、画素電極３０４と対向電極３０５との間に配置される液晶セルに印加すべき電圧Ｖｌｃを、ソース電極線３０１に印加されているソース電圧Ｖｓの電位まで充電し、ゲート電圧Ｖｇが０ｆｆの時に、液晶容量Ｃｌｃを用いて電位Ｖｌｃを保持する。

この電位の変動が、画素電極３０４とソース電極線と間のカップリング容量Ｃを通して、画素電極３０４に誘導されることと、画素電極３０４とゲート電極線３０２との間に配置されたＴＦＴ３０３のオフリーク電流として印加される信号電圧による、画素電極３０４の電位の変動が、本来ラスタ画面を表示すべき領域の画素に影響を与える。つまり、同じラスタ画面を表示する画素でも、黒ウィンドウパターンの存在する領域を通るソース電極線に接続された画素と、黒ウィンドウパターンが存在しない領域を通るソース電極線に接続された画素とでは、上記カップリング容量による誘導電圧およびＴＦＴのオフリーク電流に相違が生じる為、縦クロストークが生ずる。

次に、図２（ｂ）は、上記パターンに於けるこの２つのソース電極線Ｓ１（白黒の縞模様をクロスするライン）、Ｓ２（白黒の縞模様をクロスしないライン）とゲート電極線Ｇｎ＋１（中間調の部分）で選択される画素Ｐ１，Ｐ２に印加される信号の波形を比較したものである。図において、Ｖｓｙｎｃは垂直同期信号、Ｅｎａｂｌｅは有効画素信号、Ｇａｔｅ Ｏｎ ｔｉｍｉｎｇ（Ｇｎ）は、ソース電極線Ｓ１およびＳ２と交差するゲート電極線ＧｎのゲートのタイミングのＯＮ／ＯＦＦを示す信号である。

このような縦クロスパターンを解消しようとする場合、従来のように、ドット反転もしくはライン反転を用いても、ある程度は解消できるが、垂直ブランキング期間中のソース電極線からの出力は最終段の画素データをホールドする、すなわち、最終段に印加した電位を保持するようにしているため、図７に示す例のように、最終段の画素に印加される電位が大きいものである場合は、縦クロストークの原因となる図３のオフリーク電流及びカップリング電圧の影響は、垂直ブランキング期間中、ずっと大きなものとして残ることになる。

【００２２】
【課題を解決するための手段】
上記の目的を達成するために、第１の本発明（請求項１に対応）は、画像信号配線と、前記画像信号配線と互いに交差して、複数の格子領域を形成する走査信号配線と、前記複数の格子領域上にマトリックス状に配置された、前記走査信号配線と前記画像信号配線とからの給電を受ける半導体スイッチング素子と、前記複数の格子領域上にマトリックス状に配置された、前記半導体スイッチング素子を介して、前記画像信号配線から供給される信号を表示材料に印加するための画素電極と、前記画素電極と対向して配置された対向電極とを備え、前記表示材料を交流駆動して映像を表示する表示装置の駆動方法であって、
垂直ブランキング期間中の前記画像信号配線の電位を、前記対向電極の電位に保持することにより、
前記半導体スイッチング素子のオフリーク電流および前記半導体スイッチング素子と前記画像信号配線との間のカップリング容量の少なくともいずれか一方による前記画素電極の電位への影響を低減することを特徴とする表示装置の駆動方法である。

また、第２の本発明（請求項２に対応）は、画像信号配線と、前記画像信号配線と互いに交差して、複数の格子領域を形成する走査信号配線と、前記複数の格子領域上にマトリックス状に配置された、前記走査信号配線と前記画像信号配線とからの給電を受ける半導体スイッチング素子と、前記複数の格子領域上にマトリックス状に配置された、前記半導体スイッチング素子を介して、前記画像信号配線から供給される信号を表示材料に印加するための画素電極と、前記画素電極と対向して配置された対向電極とを備え、前記表示材料を交流駆動して映像を表示する表示装置の駆動方法であって、
有効期間中の該画像信号配線の平均電圧を求め、前記平均電圧を垂直ブランキング期間中の前記画像信号配線の電位とすることにより、
前記半導体スイッチング素子のオフリーク電流および前記半導体スイッチング素子と前記画像信号配線との間のカップリング容量の少なくともいずれか一方による前記画素電極の電位への影響を低減することを特徴とする表示装置の駆動方法である。

また、第３の本発明（請求項３に対応）は、画像信号配線と、前記画像信号配線と互いに交差して、複数の格子領域を形成する走査信号配線と、前記複数の格子領域上にマトリックス状に配置された、前記走査信号配線と前記画像信号配線とからの給電を受ける半導体スイッチング素子と、前記複数の格子領域上にマトリックス状に配置された、前記半導体スイッチング素子を介して、前記画像信号配線から供給される信号を表示材料に印加するための画素電極と、前記画素電極と対向して配置された対向電極を有する表示パネルと、
前記画像信号配線に電圧を印加するための画像信号ドライバ回路と、
前記走査信号配線に電圧を印加するための走査信号ドライバ回路と、
前記画像信号ドライバ回路に電圧を印加するためのセレクタと、
前記対向電極に電圧を印加する対向電圧発生回路と、
映像データの入力を受け、前記画像信号ドライバ回路および前記走査信号ドライバ回路に印加する電圧を制御するためのコントローラとを備え、
前記コントローラが、垂直ブランキング期間中の前記画像信号配線の電位を、前記対向電極の電位に保持することにより、前記半導体スイッチング素子のオフリーク電流および前記半導体スイッチング素子と前記画像信号配線との間のカップリング容量の少なくともいずれか一方による前記画素電極の電位への影響を低減することを特徴とする表示装置である。

また、第４の本発明（請求項４に対応）は、画像信号配線と、前記画像信号配線と互いに交差して、複数の格子領域を形成する走査信号配線と、前記複数の格子領域上にマトリックス状に配置された、前記走査信号配線と前記画像信号配線とからの給電を受ける半導体スイッチング素子と、前記複数の格子領域上にマトリックス状に配置された、前記半導体スイッチング素子を介して、前記画像信号配線から供給される信号を表示材料に印加するための画素電極と、前記画素電極と対向して配置された対向電極とを有する表示パネルと、
前記画像信号配線に電圧を印加するための画像信号ドライバ回路と、
前記走査信号配線に電圧を印加するための走査信号ドライバ回路と、
前記画像信号ドライバ回路に電圧を印加するためのセレクタと、
前記対向電極に電圧を印加する対向電圧発生回路と、
映像データの入力を受け、前記画像信号ドライバ回路および前記走査信号ドライバ回路に印加する電圧を少なくとも制御するためのコントローラとを備え、
前記コントローラは、有効期間中の該画像信号配線の平均電圧を求め、前記平均電圧を垂直ブランキング期間中の前記画像信号配線の電位とすることにより、前記半導体スイッチング素子のオフリーク電流および前記半導体スイッチング素子と前記画像信号配線との間のカップリング容量の少なくともいずれか一方による前記画素電極の電位への影響を低減することを特徴とする表示装置である。

図１に於いて、１０１はコンピュータ等からの映像信号を液晶パネルに出力可能な信号に変換するコントローラ、１０２はソースドライバ回路、１０３はゲートドライバ回路、１０４は対向電圧発生回路、１０５は液晶パネル、１０６はセレクタである。ただし、液晶パネル１０５については、図３，図５に手示す従来例と同様なので説明を省略する。

図示しないコンピュータ等からの映像データの出力は、コントローラ１０１に入力され、液晶パネル表示用に変換された後、セレクタ１０６に出力される。このとき、コントローラ１０１には、映像データを表示するのに必要な垂直同期信号（Ｖｓｙｎｃ）およびイネーブル信号（Ｅｎａｂｌｅ）が同時に外部より入力され、コントローラ１０１は、垂直同期信号およびイネーブル信号から、垂直ブランキング信号を生成し、変換した映像データと合わせて、セレクタ１０６へ出力する。

セレクタ１０６の出力はソースドライバ回路１０２に入力され、従来例と同様にして、ソースドライバ回路１０２から印加される画像信号成分の電圧と、ゲートドライバ回路１０３から印加される走査信号の電圧とが液晶パネル１０５に与えられることにより、液晶パネル１０５に映像が表示される。

有効期間が終了し、最終段のソース電極線がＯＦＦになると、イネーブル信号が解除される（図２のＶｓｙｎｃおよびＥｎａｂｌｅを参照）ため、ラッチ１００２は、保持していた上位６ビットのデータを取り出す。

また、上記の動作において、加算器１１０１および除算器１１０２は、映像データを、各ソース電極線の本数、すなわち水平方向の画素数毎に処理するが、このとき加算器１１０１および除算器１１０２の個数は、それぞれ水平方向の画素数と同数設けてもよいし、それぞれ１つの加算器および除算器が、水平方向の画素数分の映像データを処理するようにしてもよい。これは、図１０に示す加算器１００１およびラッチ１００２の構成にも言えることであり、図１０に示す加算器１００１およびラッチ１００２は、それぞれ水平方向の画素数と同数設けるものとして説明を行ったが、それぞれ１つの加算器およびラッチが、水平方向の画素数分の映像データを処理するようにしてもよい。

【００６１】
【発明の効果】
以上のように、本発明によれば、縦クロストークの原因となるオフリーク電流、カップリング電圧の影響を最小限に抑えられる為、特異な表示パターンでも、縦クロストークの少ない表示品位の高い画像が得られる。