JP4988258B2 - 液晶表示装置及びその駆動方法 - Google Patents

Description

本発明は、液晶表示装置及びその駆動方法に係る発明であって、特に、能動素子を備える液晶表示装置及びその駆動方法に関するものである。

一般的なアクティブマトリクス型ＴＦＴ（Thin Film Transistor）液晶表示装置（以下、単に液晶表示装置という）の構成及び動作原理を説明する。まず、液晶表示装置は、透光性の基板上に、マトリクス状に画素が設けられ、当該画素を囲むようにゲート配線及びソース配線が配線されている。そして、ゲート配線とソース配線との交差部には、能動素子である薄膜トランジスタ（ＴＦＴ）が設置され、当該ＴＦＴのドレイン電極が画素に接続されている。なお、画素が形成されたアレイ基板に対向する位置に対向基板が設けられ、当該対向基板とアレイ基板とで液晶を挟持している。対向基板には対向電極が形成され、当該対向電極がコモン電位に設定されている。そのため、ＴＦＴのドレイン電極には、対向電極のコモン電位に接続された容量が接続されているとみなすことができる。通常、液晶容量をＣ_LCと表す。また、液晶表示装置では、液晶容量Ｃ_LC以外に、当該容量と並列するように保持容量Ｃ_Sが形成されている。

ゲート配線は、ゲートドライバに接続されており、ゲートドライバには、タイミングコントローラーからスタートパルスＳＴＶ、垂直クロックＣＬＫＶが供給される。そして、ゲートドライバは、スタートパルスＳＴＶを垂直クロックＣＬＫＶのタイミングでシフトしたシフトレジスタの内容を出力バッファによりレベルシフトして、所望のゲート電位Ｖｇｈ（ゲートＯＮ電圧）及びＶｇｌ（ゲートＯＦＦ電圧）を出力する。あるゲート配線が１垂直期間中に選択されるのは１回であり、その選択された時間は１水平期間と同じ位の時間であり、その期間ゲート配線はＯＮ状態であるが、それ以外はＯＦＦ状態である。

一方、ソース配線はソースドライバに接続されている。そして、ソース配線自身も寄生容量を持っている。ソースドライバには、タイミングコントローラーからスタートパルスＳＴＨ、データ信号ＤＡＴＡ、及び水平クロックＣＬＫＨが供給される。そして、ソースドライバは、スタートパルスＳＴＨを基点として、データ信号ＤＡＴＡを水平クロックＣＬＫＨのタイミングで順次シフト・データレジスタに取り込み格納する。また、ソースドライバは、タイミングコントローラーから供給されるラッチ信号ＬＰに基づき、シフト・データレジスタに格納された値をＤ／ＡコンバータでＤ／Ａ変換し、出力バッファを介してソース配線に出力する。

次に、データ信号ＤＡＴＡをＤ／Ａ変換する際、タイミングコントローラーから供給されるＰＯＬ信号がラッチ信号ＬＰによってラッチされ、ソースドライバは、ＰＯＬ信号の極性によりＤ／Ａコンバータからの出力が正極性若しくは負極性の電圧を有することになる。良く知られているように、液晶は直流電圧が印加され続けると劣化し、画像の焼きつきなどの不具合を生じる。そのため、液晶表示装置では、ある周期毎に液晶に印加される電圧の極性を反転させる駆動方式が採用されている。

液晶表示装置の一般的な極性反転周期は、１垂直周期が最も良く採用されているが、１垂直周期内での空間的な反転方法として、全画面同一極性のフレーム反転がある。しかし、フレーム反転の場合、正極性印加電圧と負極性印加電圧との微妙な差がフリッカとして視認されてしまう。そのため、空間的に微細同極性領域を混在させた、ｎ行おきに反転する行反転駆動、ｍ列おきに反転する列反転駆動、ｎ行ｍ列ごとに反転するｎ×ｍドット反転駆動が広く採用されている。

ところで、１垂直期間には、垂直有効期間と、垂直ブランキング期間とがある。パネルの垂直方向のスキャンは、垂直有効期間内に行われ、垂直ブランキング期間にはどのゲート配線も選択されていない。また、ソース配線は、垂直ブランキング期間において、特に何もしなければ最終ラインで書き込んだ電位を保持することになる。そして、この垂直ブランキング期間が短ければ特に問題とならないが、これが長ければ以下のような弊害が生じる。

ＴＦＴは、非選択時においても完全にオフとはならず、ある程度のリークが生じる。そのリーク量は、ＴＦＴのドレイン−ソース間電圧Ｖ_DSに依存し変化する。そのため、垂直ブランキング期間中にソース配線の電位が、極端に高い電圧である場合、同じ階調である画素Ａ，Ｂのうち、正極性の電圧で書き込まれた画素Ａは比較的緩やかに極端に高い電圧に近づき、負極性の電圧で書き込まれた画素Ｂは急激に極端に高い電圧に近づくことになる。この変化により画素Ａが暗くなって行き、画素Ｂが明るくなって行くことになる（ＮＷの場合）。また、画像が静止画である場合、次のフレームにおいて逆極性で同じことが生じることになる。つまり、垂直ブランキング期間中にソース配線の電位が極端に低い電圧である場合、負極性の電圧で書き込まれた画素Ａは暗くなって行き、正極性の電圧で書き込まれた画素Ｂは明るくなって行くことになる。

前述のような問題は、ＴＦＴのリークのみならず、ドレイン−ソース間の寄生容量Ｃ_DSによっても引き起こされる。ソース配線がｎ行毎に反転する場合、画素電位は寄生容量Ｃ_DSの影響を受けて絶えず変化する。そのため、垂直ブランキング期間では、最終行の電位によって影響を受けた画素電位が保持されることになり、前述と同様の問題が生じる。

前述の問題は、画素Ａ，Ｂに明暗差が生じるだけでなく、液晶に実効的な直流成分が印加されることになり、液晶劣化にもつながっていた。また、液晶表示装置の低消費電力化のため、例えば静止画の場合には一旦画像を書き込んだ後、数垂直周期の期間保持させる低フレーム周波数駆動方式が採用されている。特に、バッテリ駆動の携帯機器用の液晶表示装置に低フレーム周波数駆動方式が採用されている。低フレーム周波数駆動方式を採用した液晶表示装置の場合、ブランキング期間が著しく長くなることになり、前述の問題がさらに助長される。

上記の問題を解決するための手段として、特許文献１や特許文献２が提案されている。

特開平５−３１３６０７号公報 特開２００３−１７３１７５号公報

特許文献１では、垂直ブランキング期間中にソース配線に印加する電圧を反転する反転駆動を採用している。しかし、特許文献１の手法では、本来駆動する必要のない垂直ブランキング期間もソース配線を駆動する必要があるため消費電力が増大してしまう欠点があった。そのため、低消費電力のために低フレーム周波数駆動方式を採用した液晶表示装置に対して、特許文献１の手法を採用することはできなかった。

また、特許文献２では、低フレーム周波数駆動方式にも対応できる駆動方法として、垂直ブランキング期間が始まってから、一旦ソース配線をコモン電位に充電する手法が示されている。しかし、特許文献２では、別途充電図路が必要となるため、回路規模の増大を招くことになる。

そこで、本発明は、低消費電力で、且つ回路規模を増大させることなく、垂直ブランキング期間中の能動素子の保持特性を向上させることができる液晶表示装置及びその駆動方法を提供することを目的とする。

本発明に係る解決手段は、透光性の基板上に、マトリクス状に配置された画素と、画素に対応して配線されたゲート配線及びソース配線と、ゲート配線とソース配線との交差部に設けられ、ドレイン電極が画素に接続された能動素子と、前記ゲート配線にゲート信号を供給するゲートドライバ回路と、１水平期間中に略同数となるように、画素のコモン電位に対して正極性の第１のソース信号と、負極性の第２のソース信号とをソース配線に供給するソースドライバ回路と、ゲートドライバ回路及びソースドライバ回路に所定のタイミング信号とデータ信号を供給し、制御するタイミングコントローラー回路とを備える液晶表示装置であって、タイミングコントローラー回路は、垂直ブランキング期間中に、所定の電圧を有する正極性及び負極性の第３および第４のソース信号をソース配線に供給するためにソースドライバ回路にタイミング信号とデータ信号を供給し、第３および第４のソース信号の供給後にソース配線からソースドライバ回路を電気的に切り離すと共に、第３および第４のソース信号が供給された隣接するソース配線同士を短絡させる所定の動作を行うようにタイミング信号を供給することにより、ソース配線に所定の直流電圧値を保持させ、該所定の直流電圧値をコモン電位と第１および第２のソース信号の振幅中間電位との間になるように、垂直ブランキング期間に供給する第３および第４のソース信号の所定の電圧を決定する。

本発明に記載の液晶表示装置は、タイミングコントローラー回路が、垂直ブランキング期間に、所定の電圧を有する正極性及び負極性の第３および第４のソース信号をソース配線に供給するために、ソースドライバ回路にタイミング信号とデータ信号を供給し、第３および第４のソース信号の供給後にソース配線からソースドライバ回路を電気的に切り離すと共に、第３および第４のソース信号が供給された隣接するソース配線同士を短絡させ、ソース配線に所定の直流電圧値を保持させるので、低消費電力で、且つ回路規模を増大させることなく、垂直ブランキング期間中の能動素子の保持特性を向上させることができる。

（実施の形態１）
図１に、本実施の形態に係る液晶表示装置のソース配線電位の変化を示す。図２に、本実施の形態に係る液晶表示装置のブロック図を示す。まず、図２を用いて、本実施の形態に係る液晶表示装置の構成を説明する。なお、本実施の形態に係る液晶表示装置には、一般的なアクティブマトリクス型ＴＦＴ液晶表示装置の構成を用いることができる。

まず、図２の液晶表示装置は、透光性の基板１上に、マトリクス状に画素２が設けられ、当該画素２を囲むようにゲート配線３及びソース配線４が配線されている。そして、ゲート配線３とソース配線４との交差部には、能動素子である薄膜トランジスタ（ＴＦＴ５）が設置され、当該ＴＦＴ５のドレイン電極６が画素電極に接続されている。なお、画素２が形成された基板１と対向する位置に対向基板（図示せず）が設けられ、当該対向基板と基板１とで液晶を挟持することで液晶パネルを構成している。対向基板には対向電極が形成され、当該対向電極がコモン電位Ｖ_COMに設定されている。また、液晶は誘電体あるため、他端が対向電極のコモン電位Ｖ_COMとなる容量７が、ＴＦＴ５のドレイン電極６に接続されているとみなすことができる。

図３に、１つのＴＦＴ５近傍の回路図を示す。図３では、容量７が液晶容量Ｃ_LCと、液晶容量Ｃ_LCに並列する保持容量Ｃ_Sで形成されている。また、図３では、ＴＦＴ５のゲート−ドレイン間で生じる寄生容量Ｃ_GDと、ドレイン−ソース間で生じる寄生容量Ｃ_DSとが図示されている。

次に、ゲート配線３は、ゲートドライバ８に接続されており、ゲートドライバ８には、タイミングコントローラー９からスタートパルスＳＴＶ、垂直クロックＣＬＫＶが供給される。そして、ゲートドライバ８は、スタートパルスＳＴＶを垂直クロックＣＬＫＶのタイミングでシフトしたシフトレジスタ１０の内容を出力バッファ１１によりレベルシフトして、所望のゲート電位Ｖｇｈ（ゲートＯＮ電圧）及びＶｇｌ（ゲートＯＦＦ電圧）を出力する。

一方、ソース配線４はソースドライバ１２に接続されている。そして、ソース配線４自身も寄生容量を持っている。ソースドライバ１２には、タイミングコントローラー９からスタートパルスＳＴＨ、データ信号ＤＡＴＡ、及び水平クロックＣＬＫＨが供給される。そして、ソースドライバ１２は、スタートパルスＳＴＨを基点として、データ信号ＤＡＴＡを水平クロックＣＬＫＨのタイミングで順次シフト・データレジスタ１３に取り込み格納する。また、ソースドライバ１２は、タイミングコントローラー９から供給されるラッチ信号ＬＰに基づき、シフト・データレジスタ１３に格納した値をＤ／Ａコンバータ１４でＤ／Ａ変換し、出力バッファ１５を介してソース配線４に出力する。アナログ信号が入力されるソースドライバ１２の場合は、なお、データ信号ＤＡＴＡがデジタル信号でなくアナログ信号の場合、ソースドライバ１２は、シフト・データレジスタ１３をサンプル・ホールド回路に変更し、Ｄ／Ａコンバータを設けない構成とすればよい。

次に、データ信号ＤＡＴＡをＤ／Ａ変換する際、タイミングコントローラー９から供給されるＰＯＬ信号がラッチ信号ＬＰによってラッチされ、ソースドライバ１２は、ＰＯＬ信号の極性によりＤ／Ａコンバータ１４からの出力が正極性若しくは負極性の電圧を有することになる。

次に、正極性若しくは負極性の電圧が液晶に印加される駆動について説明する。図４は、ノーマリーホワイト（ＮＷ）の液晶に印加される電圧の順位を示した模式図である。簡単のために、図４に示す液晶表示装置では、４つの階調表示ができるものとする。なお、ノーマリーブラック（ＮＢ）の場合は黒と白を入れ替えて読めばよい。今、コモン電位（Ｖ_COM）をＶ₄とＶ₅との中間に設定すれば、液晶に印加される電圧は、Ｖ_n−Ｖ_COM（ｎ＝１〜８）となる。そのため、正極性の電圧Ｖ_n（ｎ＝１〜４）の場合、液晶に正の電圧が印加され、負極性の電圧Ｖ_n（ｎ＝５〜８）の場合、液晶に負の電圧が印加される。液晶の光学応答は、印加電圧の絶対値で決まるため、ｎ＝（１，８）、（２，７）、（３，６）、（４，５）の組み合わせは同じ階調となる。つまり、該当の組み合わせの印加電圧は絶対値が同じである。

図４を用いて、前述したＴＦＴ５のリークについて説明する。まず、垂直ブランキング期間中にソース配線４の電位が、極端に高い電圧Ｖ₁である場合、同じ階調である正極性の電圧Ｖ₃と負極性の電圧Ｖ₆とで書き込まれた画素Ａ，Ｂは、画素Ａ（Ｖ₃）の方が比較的緩やかに電圧Ｖ₁に近づき、画素Ｂ（Ｖ₆）の方が急激に電圧Ｖ₁に近づくことになる。この変化により画素Ａが暗くなって行き、画素Ｂが明るくなって行くことを示している（ＮＷの場合）。また、画像が静止画である場合、次のフレームにおいて逆極性で同じことが生じることになり、垂直ブランキング期間中にソース配線４の電位が電圧Ｖ₈である場合、電圧Ｖ₆の画素Ａは暗くなって行き、電圧Ｖ₃の画素Ｂは明るくなって行くことになる。

次に、本実施の形態では、ソースドライバ１２の出力極性がｍ本毎に反転し、パネル全体としてｎ×ｍドット反転若しくはｍ列反転駆動する。当該構成は、現在市場で最も多く流通している１本毎に反転するソースドライバＩＣを使用することで実現できる。さらに、本実施の形態のソースドライバ１２には、極性の異なる出力同士を短絡させ、ソース配線４に蓄えられている電荷を中和させる機能を有するものとする。この機能は、一般にチャージシェアと呼ばれ、液晶印加極性の切り替わる行において、反対極性に充電されているソース配線４の電荷を、一旦中和させることでソース配線４を充電するための消費電力を抑える機能である。

チャージシェア機能を有する本実施の形態に係るソースドライバ１２の出力段の等価回路を図５に示す。図５に示すソースドライバ１２では、奇数番目（２ｎ＋１，２（ｎ＋１）＋１）の出力バッファ１５と偶数番目（２ｎ，２（ｎ＋１））の出力バッファ１５との出力極性は反対である。そして、出力バッファ１５の後段には、制御信号（ラッチ信号ＬＰ）がＨｉｇｈで開くノーマリークローズスイッチ（ＮＣＳＷ２０）がソース配線４に対し直列に接続されている。さらに、図５に示すソースドライバ１２では、奇数番目（２ｎ＋１，２（ｎ＋１）＋１）の出力バッファ１５の後段と偶数番目（２ｎ，２（ｎ＋１））の出力バッファ１５の後段とは、Ｈｉｇｈで閉じるノーマリーオープンスイッチ（ＮＯＳＷ２１）でそれぞれ接続されている。

ＮＣＳＷ２０は、ラッチ信号ＬＰで制御され、ＮＯＳＷ２１は、ラッチ信号ＬＰとＣＳＭＯＤＥ信号とのＡＮＤ回路１６でＡＮＤをとった信号にて制御される。ＣＳＭＯＤＥ信号がＬｏｗであれば、出力バッファ１５間に接続されたＮＯＳＷ２１は動作せず、すなわちチャージシェアは働かない。この時、ラッチ信号ＬＰは、Ｄ／Ａ変換を開始する信号（立ち上がりエッジで変換開始するものとする）であるため、ラッチ信号ＬＰがＨｉｇｈになると、その期間中の無効な出力を止めるためにＮＣＳＷ２０が開放される。ＣＳＭＯＤＥ信号がＨｉｇｈであれば、ラッチ信号ＬＰがＨｉｇｈの期間は隣接する逆極性の出力が短絡され、ソース配線４に充電されていた電荷が中和される。

市場にあるソースドライバＩＣの幾つかには、このＣＳＭＯＤＥ信号が外部から制御できないものもある。しかし、本発明では少なくともチャージシェア機能が働けばよいため、ＣＳＭＯＤＥ信号の外部制御の有無には制限されない。

次に、図６を用いて、本実施の形態に係る液晶表示装置の制御信号について説明する。なお、図６では、ＣＳＭＯＤＥ信号について特に図示していない。それは、外部から制御可能なＣＳＭＯＤＥ信号がない場合、外部から制御可能な場合タイミングコントローラー９から動的にＣＳＭＯＤＥ信号を制御する場合、ＨｉｇｈでＣＳＭＯＤＥ信号を固定する場合でも本発明は成立するためである。

図６の横軸は時間であり、図６に示す波形はソースドライバ１２に供給される信号の波形である。図６の左側のｆフレーム垂直有効期間は、通常の駆動期間である。ｆフレーム垂直有効期間のうち、最終行水平有効期間において最終行のデータ信号ＤＡＴＡがソースドライバ１２に転送され、転送終了後ラッチ信号ＬＰが立ち上がりＤ／Ａ変換を開始され、さらにラッチ信号ＬＰが立ち下がった時に出力バッファ１５からソース配線４に所望の電圧が出力される。なお、図６では、最終行のみ図示しているが、他の行についても同様の処理を行う。

次に、図６に示すｆフレーム垂直ブランキング期間では、まず水平有効期間と同様にソースドライバ１２にデータ信号ＤＡＴＡが転送される第１の信号期間を有する。この期間に転送されるデータ信号ＤＡＴＡは、タイミングコントローラー９の入力信号に基づくものではなく後述する別途定めたデータである。次に、ｆフレーム垂直ブランキング期間では、ラッチ信号ＬＰをＨｉｇｈにしてＤ／Ａ変換を開始する第２の信号期間を有する。

さらに、ｆフレーム垂直ブランキング期間は、第２の信号期間に続いて、ラッチ信号ＬＰをＬｏｗにしてＤ／Ａ変換したデータをソース配線４に出力する第３の信号期間を有する。その後、ｆフレーム垂直ブランキング期間は、ラッチ信号ＬＰをＨｉｇｈにしたまま次フレーム（ｆ＋１）が開始される直前まで保持する第４の信号期間を有する。なお、図６では、ＰＯＬ信号及びスタートパルスＳＴＨも図示されている。

図６に示すｆフレーム垂直ブランキング期間の駆動により、ソース配線４の電位がどのように変化するかを図１を用いて説明する。なお、ソース配線４の電位については、図６で示した垂直有効期間や垂直ブランキング期間のタイミングに対して、ほぼ水平有効期間＋ラッチ信号ＬＰがＨｉｇｈの期間だけ遅れることになる。遅れる理由については、最終行のデータ信号ＤＡＴＡが実際にソース配線４に出力されるのが、最終のデータ信号ＤＡＴＡを取り込み終わった直後に立ち上がったラッチ信号ＬＰが立ち下がった時点からであり、最終行は、当該時点からほぼ１水平期間かけて画素の充電を行うためである。図１では、ｆフレーム垂直有効期間及びｆフレーム垂直ブランキング期間をソース配線４の電位に基づいて記載しているため、図６と異なる。そのため、図１では、理解し易くするために、下部にｆフレーム垂直有効期間（ソース電圧）等と記載し、上部に対応する図６の信号期間を図示している。

まず、ｆフレーム垂直有効期間では、最終行のデータ信号ＤＡＴＡに相当する出力電圧がソース配線４に印加されている。その後、ラッチ信号ＬＰがＨｉｇｈとなり、ｆフレーム垂直ブランキング期間の第２の信号期間となり、チャージシェア機能が有効となるので（ＣＳＭＯＤＥ信号をＨｉｇｈとする）、ソース配線４に充電されていた電荷が中和される。そのため、ソース配線４の電位は、最終行で保持されていたソース配線４の電位のほぼ中間電位に収束する。なお、第２の信号期間に移行するまでに、全てのゲート配線３はオフ状態となっているものとする。

その後、第３の信号期間では、ラッチ信号ＬＰが立ち下がるため、ｆフレーム垂直ブランキング期間の第１の信号期間に転送されたデータ信号ＤＡＴＡがＤ／Ａ変換後にソース配線４に出力される（設定データ出力期間）。次に、第４の信号期間ではラッチ信号ＬＰがＨｉｇｈとなるため、チャージシェア機能が働き、それまでに充電された隣接するソース配線４の電位がほぼ中間電位に収束する（短絡期間）。その後、収束した中間電位を保持する（保持期間）。なお、ソース配線４の容量は、いずれの場所においても同じと仮定する。収束し終われば、チャージシェア機能を切って（ＣＳＭＯＤＥ信号をＬｏｗにする）、ソース配線４をフローティング状態にしても良いし、切らずにそのままにしておいても良い。チャージシェア機能を切らなくとも、２つの隣接するソース配線４は、他の部分からフローティングとなるために結果は同じとなる。

その後、ｆ＋１フレームの第１行目の水平有効期間が始まると、ソースドライバ１２は次のデータ信号ＤＡＴＡを取り込む準備のため、一旦ラッチ信号ＬＰをＬｏｗにする。すると出力バッファ１５には、その前の期間（第１の信号期間）で更新したデータが残っており、第１行目の水平有効期間では、ＰＯＬ信号の変化により極性だけが異なる電圧が出力される。但し、当該動作は、市販されているドライバＩＣの種類によって異なる場合がある。

ｆ＋１フレームの第１行目の水平有効期間が終わると、当該期間に取り込まれたデータ信号ＤＡＴＡに対応する電圧がソース配線４に出力される（ソース電圧のｆ＋１フレーム垂直有効期間の開始）。この時、１行目のゲートがＯＮ状態となり、順次スキャンが始まる。

垂直ブランキング期間が開始されて、図６に示すような第１〜４の信号期間の手順を踏むことにより、ソース電圧は、最初何らかの電位変動があるが、その後一定の直流電圧を保持し続けることができる。また、この期間では、ソース配線４への充放電をはじめ、その他制御信号の変化もない。すなわち、垂直ブランキング期間での電力消費はほとんどない。

一方、チャージシェア機能を用いることにより、チャージシェア後のソース配線４の電位は、異なる極性の電圧が充電された隣接するソース配線４の電位のほぼ中間に位置することになる。そのため、図１に示す保持期間の電位（ソース保持電位）をコモン電位にするには、第１の信号期間で書き込むデータ信号ＤＡＴＡを、実際に出力される電圧から逆算して、（正極性電圧＋負極性電圧）／２＝コモン電位の式から求めればよい。一般的に入手できるソースドライバＩＣは１／６３乃至１／２５５の階調分解能をもっているため、多くの組み合わせの中から最適な電圧の組み合わせを選べば、かなりの精度でソース保持電位をコモン電位となるように設定できる。

具体的に垂直ブランキング期間に出力すべき正極性と負極性の電圧の設定は、当該期間に出力すべき階調データを、タイミングコントローラー９の不揮発メモリに格納しておいたデータを用いるか、外部設定ポート等から与えられたデータを用いればよい。

また、垂直ブランキング期間が、著しく長い場合、他からフローティング状態になっているソース配線４の電位が、リーク電流により変化していってしまう可能性もある。そのような場合、垂直ブランキング期間中に、図６に示した第１〜４の信号期間を複数回行うことにより、定期的に所定のデータ信号ＤＡＴＡをソースドライバ１２に与え、ソース保持電位を維持してやればよい。

次に、ソース保持電位をどこに設定するべきかについて詳しく述べる。ＴＦＴ５がオフしている間、該当画素２の保持電位（画素保持電位）は、ＴＦＴ５その他のリークによる成分と、寄生容量Ｃ_DSによる成分とにより変動する様子が若干異なる。

まず、ＴＦＴ５その他のリークが全くなく、寄生容量Ｃ_DSによる成分のみ影響する場合について考える。図７及び図８に、本実施の形態に係る画素保持電位の変化の様子を示す。図７の上段に、ある列の１行目の画素保持電位、図７の下段に、図７の上段と同列の２行目の画素保持電位をそれぞれ示す。図８は、図７の１行目及び２行目の画素保持電位の一部を重ねて表示し、且つ対応するゲート配線の電位も併記している。

また、図７に示すソース配線では、１行毎に極性が反転し、表示される画像は何らかの階調を持つラスタ画面（全画面同一階調）とする。さらに、垂直ブランキング期間は特に行わず、最終行のデータ信号ＤＡＴＡが出力され続けているものとする。

図７又は図８では、１行目のゲートが開くと、該当ＴＦＴ５がオン状態になり、画素２が正ソース電位まで充電される。この時、画素保持電位は、ＴＦＴ５の移動度により、ある時定数をもって滑らかに正ソース電位に収束する。次に、ゲートがオフする際、画素保持電位は、寄生容量Ｃ_GDの影響でゲート電位とのＡＣ結合により低下する。この低下電圧を一般にフィードスルー電圧（ΔＶ_CGD）と呼ぶ。その後、１行目の画素２のＴＦＴ５はオフ状態であるため、画素電極は直流的にはフローティングとなっている（リークはないと仮定したため）。

しかし、画素２の横に配置されるソース配線４からの構造的容量及びＴＦＴ５の寄生容量Ｃ_DSの成分により、ソース配線４の変化に比例した電位変動（ΔＶ_CDS）が画素に引き起こされる。この時、１垂直周期におけるｎ行目画素の平均電位Ｖ_AVEnは、計算煩雑を避けるために書き込み行の平均を除けば、数１のように書ける。なお、総行数が数百から千程度ある液晶表示装置の場合、書き込み行は１／総行数程度の影響であるため無視することができる。

但し、数１に示すｉは、ｎ行目以外のソース電位の変化が起こる場所のインデックスであり、数１では、１垂直周期にわたりｎ行目以外のソース電位の変化の影響を積算している。Ｖ_snは、ｎ行目の場所でのソース電位を表し、ｋは、寄生容量Ｃ_DSを寄生容量Ｃ_DS以外の画素の総容量で除した定数を表し、Ｔ_Vは、垂直周期を表し、ΔＴ_iはｉ行目のソース電位が一定となっている時間を表している。なお、全画面同一階調で、垂直ブランキング期間がないものとし、正極性で書き込まれた画素の平均電圧をＶ_AVE+と、負極性で書き込まれた画素の平均電圧をＶ_AVE-とすると、数１を以下のように書くことができる。

ここで、数２に示すＶ_S+は正ソース電位、Ｖ_S-は負ソース電位を示している。また、数２では、書き込み行以外の正極性及び負極性の変化の数がほぼ同じであることから近似している。

数２の右辺の第１項はソース配線への充電電位で、第２項は正極性でも負極性でも同じフィードスルー電圧（ΔＶ_CGD）分だけ低下することを示している。数２の右辺の第３項は、正極性の場合負となり画素の平均電圧を低下させ、負極性の場合正となり画素の平均電圧を上昇させ、振幅（画素印加電位）の縮小させることを示している。数２より、コモン電位Ｖ_COMは、正ソース電位Ｖ_S+と負ソース電位Ｖ_S-との中間であり、図７に示すソース中間電位からフィードスルー電圧（ΔＶ_CGD）だけ低い電位に設定すればよい。さらに、数２の右辺の第３項の振幅縮小を考慮して、正ソース電位Ｖ_S+と負ソース電位Ｖ_S-との振幅を所望の階調が得られる値に設定すればよいこともわかる。

次に、垂直ブランキング期間のソース保持電位について考える。なお、垂直ブランキング期間をＴ_B、同期間中のソース保持電位をＶ_SBと表すと、正極性及び負極性の平均電位は、数３のように表すことができる。

ここで、低フレーム周波数駆動方式のように垂直ブランキング期間Ｔ_Bが長い場合、数３の右辺の第４項成分は大きくなり、無視できなくなる。そこで、第４項の影響を減らすには、第４項をゼロにすればよいが、異なる正ソース電位Ｖ_S+及び負ソース電位Ｖ_S-に対して共にゼロとなるソース保持電位Ｖ_SBは存在しない。そこで、逆極性で同量だけ変動させれば、振幅は変化するが変化量は同じとなるので、液晶に印加される直流成分（振幅の偏り）は打ち消すことができ、焼きつきを改善することができる。そのようなソース保持電位Ｖ_SBの条件は、数４であり、ソース振幅の中間電位である。

以上のことより、ＴＦＴ５その他のリークがない場合、垂直ブランキング期間中のソース保持電位は、ソース振幅の中間電位に設定すればよいことがわかる。

次に、ＴＦＴ５その他のリークが存在する場合を考える。なお、今回は、逆に寄生容量Ｃ_DSの影響が全くないものとする。そして、ＴＦＴ５その他のリークのリーク成分は、液晶自体を介してコモン電位にリークするものと、ＴＦＴ５のドレイン電極６を介してリークするものとに大別できる。本実施の形態では、簡略化のために液晶自体を介してコモン電位にリークするものを抵抗Ｒ_LCと、ＴＦＴ５のドレイン電極６を介してリークするものを抵抗Ｒ_DSとみなす。

垂直ブランキング期間が無限に長い場合、コモン電位Ｖ_COMと垂直ブランキング期間中のソース保持電位Ｖ_SBとの間に抵抗Ｒ_LCと抵抗Ｒ_DSとを直列に接続し、それぞれの抵抗に分圧された電圧に収束することになる。その収束の時間応答は、単なる放電回路であるので、各抵抗の大きさ及び画素２の総容量、コモン電位Ｖ_COM、ソース保持電位Ｖ_SBより簡単に計算できる。

そのため、ソース保持電位Ｖ_SBがコモン電位Ｖ_COMと異なる場合、無限に時間が経過した後、同一ソース配線４に接続されている画素電位は、コモン電位Ｖ_COMと異なる正極性又は負極性の電位となる。

仮に、ソース保持電位Ｖ_SBが、寄生容量Ｃ_DSの影響がある場合に説明したソース中間電位に設定した場合、ソース保持電位Ｖ_SBは、コモン電位Ｖ_COMよりもフィードスルー電圧（ΔＶ_CGD）分だけ高く設定される。そのため、垂直ブランキング期間、ソース保持電位Ｖ_SBは絶えず正極性電位へ偏り、焼きつき等を生じさせる。リーク成分のみを考慮すれば、ソース保持電位Ｖ_SBは、コモン電位Ｖ_COMに設定するのが最良である。

以上のように、ソース保持電位Ｖ_SBは、寄生容量Ｃ_DS成分とリーク成分とで、必要となる値が異なる。具体的に、ソース保持電位Ｖ_SBを求める場合、抵抗Ｒ_LC，抵抗Ｒ_DS，寄生容量Ｃ_DS，寄生容量Ｃ_GD及び垂直周期、垂直ブランキング期間との関係から、平均画素電位が偏らないように求めればよい。代数的に求めようとすると簡単には解けないが、ＳＰＩＣＥ等の回路シミュレーターを用いて数値計算することで、最適なソース保持電位Ｖ_SBを容易に算出することができる。また、回路シミュレーターを用いない場合、実機を用いて焼きつきやフリッカの度合いから微調整して最適なソース保持電位Ｖ_SBを決定しても良い。結果として、最適なソース保持電位Ｖ_SBは、ソース中間電位とコモン電位との間の範囲のいずれかの値をとることになる。

本実施の形態に係る液晶表示装置では、タイミングコントローラー９からソースドライバ１２に供給する信号を工夫することにより、一般に入手可能なチャージシェア機能を有するソースドライバＩＣを用いて、垂直ブランキング期間のほとんどの期間でソース電位を任意の直流電位に制御することができる。そのため、本実施の形態では、最終行でのソース電位に関わらず均一な画像を得ることができ、且つ当該期間のパネル駆動にほとんど電力が必要なく低消費電力化でき、低フレーム周波数駆動方式にも十分適用可能である。

（実施の形態２）
一般的な液晶表示装置では、ゲート配線の片方側にゲートドライバを設けて、ゲート配線を駆動している。そのため、ゲート配線の入力側近傍ではゲート信号の波形は急峻となるが、入力側から遠くなるに従いゲート配線の抵抗と寄生容量によってゲート信号の波形がなまる。ゲート配線の両側にゲートドライバを設けて、ゲート配線の両側から駆動する液晶表示装置でも、ゲート配線の中心付近ではゲート信号の波形が入力側近傍に比べてなまる。

液晶表示装置において、ゲート信号の波形がなまることで、液晶表示装置の水平方向（ゲート配線方向）にゲート信号の差異が生じる。当該ゲート信号の差異により、ソース電位のフィードスルー電圧（ΔＶ_CGD）が液晶表示装置の水平方向で異なることになる。具体的に説明すると、ゲート信号の波形が急峻である場合、ＴＦＴがオン状態からオフし始めるまでの間に、寄生容量Ｃ_GDに起因するフィードスルー電圧（ΔＶ_CGD）を、ＴＦＴを介した電荷移動によってソース電位まで引き上げることができない。つまり、ＴＦＴオン状態からオフし始めるまでの時間が短いために、ＴＦＴのドレイン電流によって画素電位をソース電位にもっていくことができない。すなわち、ゲートのオン電圧Ｖｇｈ−ゲートのオフ電圧Ｖｇｌに比例した（寄生容量Ｃ_GDを寄生容量Ｃ_GD以外の画素の総容量で除した値が比例係数となる）フィードスルー電圧（ΔＶ_CGD）が発生する。

一方、ゲート信号の波形がなまっている場合、ＴＦＴがオン状態からオフし始めるまでの時間が長いので、フィードスルー電圧（ΔＶ_CGD）が発生しても、ＴＦＴのドレイン電流により画素電位がソース電位方向にある程度引き上げられる。そのため、ゲート信号の波形がなまっている場所のフィードスルー電圧（ΔＶ_CGD）は、ゲート信号の波形が急峻な場所に比べて小さくなる。

前述の現象は、画素の理想的なコモン電位が、液晶表示装置の水平方向で異なることを意味し、フリッカや、焼きつき等が生じる要因でもあった。

実施の形態１で述べたように、本発明では垂直ブランキング期間中にソース配線に印加する電位をソース配線の電位を任意に設定できる。そのため、液晶表示装置の水平方向において、垂直ブランキング期間中のソース保持電位を、ソース配線毎又はソース配線群毎に異ならせることができる。ここで、ソース配線群とは、正極性及び負極性の電圧が供給されるソース配線が略同数となるように分けられた複数のソース配線の単位である。

具体的に説明すると、まず、フィードスルー電圧（ΔＶ_CGD）の絶対値が、液晶表示装置の水平方向において図９に示すような変化をすると仮定する。フィードスルー電圧（ΔＶＣＧＤ）は画素電位を下げる方向に働くので、ゲートドライバから遠い場所では、フィードスルー電圧（ΔＶＣＧＤ）の絶対値が低くなり画素電位が高くなることになる。そのため、ゲートドライバから遠い場所では、正極性側の振幅は大きくなり、負極性側の振幅は小さくなり、結果として直流成分の偏りが生じる。

本実施の形態に係る液晶表示装置では、垂直ブランキング期間中において液晶表示装置の水平方向でのソース保持電位Ｖ_SBを図１０に示すように変化させる。これにより、前述した平均画素電位が、寄生容量Ｃ_DS等及び寄生リーク抵抗Ｒ_DS、さらには垂直周期や垂直ブランキング期間を定数としたとき、ソース保持電位Ｖ_SBに正の相関を有することになる。そのため、ゲートドライバから遠い場所では画素電位が上昇することになるので、前述のフィードスルー電圧（ΔＶＣＧＤ）の低下分を補うようにソース保持電位Ｖ_SBを設定すれば、前述の直流成分の偏りを補償することができる。

ソース保持電位Ｖ_SBを液晶表示装置の水平方向で異ならせる手段としては、図６に示した第１の信号期間において、液晶表示装置の水平方向のソース配線毎又はソース配線群毎に印加するデータを予め決められた電圧で書き込めばよい。この時、予め決められた電圧のデータは、不揮発メモリ等に記録しておいたもの利用しても良いし、全列分のデータを保持するための容量がコストアップとなる場合には、ある程度離散化させて記録しておいたデータを、線形補間等の手法を用いて利用しても良い。

また、ソースドライバＩＣの一部には、チャージシェア機能として図５に示すように隣接配線同士を短絡するもの以外に、全ての配線を短絡するものも存在する。つまり、図５に示す２ｎ＋１の出力バッファ１５と２（ｎ＋１）の出力バッファ１５との間にＮＯＳＷ２１を設けたソースドライバＩＣである。なお、全ての配線を短絡するソースドライバＩＣの場合、液晶表示装置の水平方向においてソース保持電位Ｖ_SBを細かく制御することはできない。しかし、一般的な液晶表示装置では、ソースドライバＩＣが複数個使用され、当該ソースドライバＩＣ間でチャージシェアが行われることはない。そのため、少なくともソースドライバＩＣ毎に異なるソース保持電位Ｖ_SBを生成することができる。いずれにしても、チャージシェアを行うソース配線群の中に、正極性のデータが印加されるソース配線の数と、負極性のデータが印加されるソース配線の数がほぼ同数であればよい。

図９に示すフィードスルー電圧（ΔＶＣＧＤ）の変化を補償するために設定するソース保持電位Ｖ_SBは、垂直ブランキング期間等が一意的に決まっている場合、予め数値計算又は実物を調整することで決めることができる。しかし、垂直ブランキング期間や、１垂直周期が未知（ある範囲をもって異なる可能性がある）の場合には、設定するソース保持電位Ｖ_SBを予め決めておくことができない。そのような場合、幾つかの垂直ブランキング期間及び１垂直周期毎に、最適なソース保持電位Ｖ_SBを決めてテーブルに格納しておき、実際の液晶表示装置の動作時に、垂直ブランキング期間及び１垂直周期を検出して、該当する最適なソース保持電位Ｖ_SBを取得するように構成すればよい。

前述の手段を行うタイミングコントローラー９の構成を示すブロック図を図１１に示す。図１１に示す制御信号生成部３１は、通常のタイミングコントローラーとしての機能に加え、垂直ブランキング期間中に予め設定されたデータを出力し、チャージシェア機能を働かせる制御信号（ラッチ信号ＬＰ）を生成する機能を有している。なお、垂直ブランキング期間中に予め設定されたデータは、ブランキング期間出力データ生成部３２より入力される。図１１に示す例では、信号周期検出部３３が入力信号より垂直ブランキング期間又は１垂直周期を検出し、当該検出結果に基づきブランキング期間出力データ生成部３２が、不揮発メモリ３４等からロードされた複数のテーブル３５を選択して予め設定されたデータを決定している。

テーブル３５に格納しているデータが離散化している場合は、データ間を線形補間等の手法を用いればよい。図１１に示す構成は、本実施の形態で示した液晶表示装置の水平方向でソース保持電位Ｖ_SBを異ならせる場合に限られず、実施の形態１の場合にも利用できる。

前述では、フィードスルー電圧（ΔＶＣＧＤ）の補償手法について述べたが、液晶表示装置の水平方向において変化する他の要因により生じる画素電位の偏りについても、本実施の形態に係る手法を適用できることは言うまでもない。つまり、タイミングコントローラー９からの信号生成を工夫するだけで、液晶表示装置の水平方向において生じる画素電位の直流成分の偏りを抑えることができる。

本発明の実施の形態１に係るソース配線電位の変化を説明する図である。 本発明の実施の形態１に係る液晶表示装置のブロック図である。 本発明の実施の形態１に係る液晶表示装置の回路図である。 本発明の実施の形態１に係る液晶表示装置の駆動を説明する図である。 本発明の実施の形態１に係るソースドライバの回路図である。 本発明の実施の形態１に係るソースドライバの駆動を説明する図である。 本発明の実施の形態１に係る画素保持電位を説明する図である。 本発明の実施の形態１に係る液晶表示装置の駆動を説明する図である。 本発明の実施の形態２に係るフィードスルー電圧の変化を説明する図である。 本発明の実施の形態２に係るソース保持電位の変化を説明する図である。 本発明の実施の形態２に係るタイミングコントローラーのブロック図である。

符号の説明

１ 基板、２ 画素、３ ゲート配線、４ ソース配線、５ ＴＦＴ、６ ドレイン電極、７ 容量、８ ゲートドライバ、９ タイミングコントローラー、１０ シフトレジスタ、１１，１５ 出力バッファ、１２ ソースドライバ、１３ シフト・データレジスタ、１４ Ｄ／Ａコンバータ、１６ ＡＮＤ回路、２０ ＮＣＳＷ、２１ ＮＯＳＷ、３１ 制御信号生成部、３２ ブランキング期間出力データ生成部、３３ 信号周期検出部、３４ 不揮発メモリ、３５ テーブル。

Claims (6)

1. 透光性の基板上に、マトリクス状に配置された画素と、
   前記画素に対応して配線されたゲート配線及びソース配線と、
   前記ゲート配線と前記ソース配線との交差部に設けられ、ドレイン電極が前記画素に接続された能動素子と、
   前記ゲート配線にゲート信号を供給するゲートドライバ回路と、
   １水平期間中に略同数となるように、前記画素のコモン電位に対して正極性の第１のソース信号と、負極性の第２のソース信号とを前記ソース配線に供給するソースドライバ回路と、
   前記ゲートドライバ回路及び前記ソースドライバ回路に所定のタイミング信号とデータ信号を供給し、制御するタイミングコントローラー回路とを備える液晶表示装置であって、
   前記タイミングコントローラー回路は、垂直ブランキング期間中に、所定の電圧を有する正極性及び負極性の第３および第４のソース信号を前記ソース配線に供給するために前記ソースドライバ回路に前記タイミング信号と前記データ信号を供給し、前記第３および第４のソース信号の供給後に前記ソース配線から前記ソースドライバ回路を電気的に切り離すと共に、前記第３および第４のソース信号が供給された隣接する前記ソース配線同士を短絡させる所定の動作を行うように前記タイミング信号を供給することにより、前記ソース配線に所定の直流電圧値を保持させ、該所定の直流電圧値が前記コモン電位と前記第１および第２のソース信号の振幅中間電位との間になるように、前記垂直ブランキング期間に供給する前記第３および第４のソース信号の前記所定の電圧を決定することを特徴とする液晶表示装置。
2. 請求項１に記載の液晶表示装置であって、
   前記タイミングコントローラー回路は、前記所定の動作を、前記垂直ブランキング期間に複数回繰り返すことを特徴とする液晶表示装置。
3. 請求項１又は請求項２に記載の液晶表示装置であって、
   前記タイミングコントローラー回路は、前記垂直ブランキング期間に供給する前記第３および第４のソース信号の前記所定の電圧を、前記ソース配線毎に設定することを特徴とする液晶表示装置。
4. 請求項１乃至請求項３のいずれか１つに記載の液晶表示装置であって、
   前記タイミングコントローラー回路は、正極性及び負極性の電圧が供給される前記ソース配線が略同数となるように群に分け、前記垂直ブランキング期間に供給する前記第３および第４のソース信号の前記所定の電圧を、当該群毎に設定することを特徴とする液晶表示装置。
5. 請求項１乃至請求項４のいずれか１つに記載の液晶表示装置であって、
   前記タイミングコントローラー回路は、
   入力信号から垂直周期及び垂直ブランキング期間を検出する信号周期検出部と、
   前記信号周期検出部の結果に基づき、前記垂直ブランキング期間に供給する前記ソース信号の前記所定の電圧を生成するブランキング期間出力データ生成部とを備えることを特徴とする液晶表示装置。
6. 透光性の基板上に、マトリクス状に配置された画素と、
   前記画素に対応して配線されたゲート配線及びソース配線と、
   前記ゲート配線と前記ソース配線との交差部に設けられ、ドレイン電極が前記画素に接続された能動素子と、
   前記ゲート配線にゲート信号を供給するゲートドライバ回路と、
   １水平期間中に略同数となるように、前記画素のコモン電位に対して正極性の電圧をもつ第１のソース信号と、負極性の電圧をもつ第２のソース信号とを前記ソース配線に供給するソースドライバ回路と、
   前記ゲートドライバ回路及び前記ソースドライバ回路に所定のタイミング信号とデータ信号を供給し、制御するタイミングコントローラー回路とを備える液晶表示装置の駆動方法であって、
   垂直ブランキング期間中に、前記タイミングコントローラー回路が、所定の電圧を有する正極性及び負極性の第３および第４のソース信号を前記ソース配線に供給するために、前記ソースドライバ回路に前記タイミング信号と前記データ信号を供給する出力ステップと、
   前記出力ステップ後に、前記タイミングコントローラー回路が前記タイミング信号を供給することで、前記ソース配線を前記ソースドライバ回路から電気的に切り離すと共に、前記第３および第４のソース信号が供給された隣接する前記ソース配線同士を短絡させる短絡ステップと、
   前記短絡ステップ後に、前記ソース配線に所定の直流電圧値を保持させる保持ステップとを備え、
   前記ソース配線に保持される前記所定の直流電圧値が前記コモン電位と前記第１および第２のソース信号の振幅中間電位との間になるように、前記垂直ブランキング期間に供給する前記第３および第４のソース信号の前記所定の電圧を決定することを特徴とする液晶表示装置の駆動方法。

Images