KR100885906B1 - 액정표시장치 및 그 구동방법 - Google Patents

액정표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR100885906B1
KR100885906B1 KR1020070063445A KR20070063445A KR100885906B1 KR 100885906 B1 KR100885906 B1 KR 100885906B1 KR 1020070063445 A KR1020070063445 A KR 1020070063445A KR 20070063445 A KR20070063445 A KR 20070063445A KR 100885906 B1 KR100885906 B1 KR 100885906B1
Authority
KR
South Korea
Prior art keywords
source
signal
wiring
period
voltage
Prior art date
Application number
KR1020070063445A
Other languages
English (en)
Other versions
KR20080000533A (ko
Inventor
카즈히로 이시구치
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20080000533A publication Critical patent/KR20080000533A/ko
Application granted granted Critical
Publication of KR100885906B1 publication Critical patent/KR100885906B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 저소비 전력으로, 또한 회로 규모를 증대시키지 않고, 수직 블랭킹 기간 동안의 능동소자의 유지 특성을 향상시킬 수 있는 액정표시장치 및 그 구동방법을 제공한다. 본 발명은, 화소와, 게이트 배선 및 소스 배선과, 능동소자와, 게이트 드라이버 회로와, 소스 드라이버 회로와, 타이밍 컨트롤러 회로를 구비하는 액정표시장치이다. 그리고, 소스 드라이버 회로는, 수직 블랭킹 기간에, 소정의 전압을 가지는 양극성 및 음극성의 소스 신호를 소스 배선에 공급하고, 이 소스 신호의 공급후에 소스 배선으로부터 전기적으로 분리함과 동시에, 반대 극성의 소스 신호가 공급된 인접하는 소스 배선끼리를 단락시키는 소정의 동작에 의해, 소스 배선에 소정의 직류 전압값을 유지시킨다.
Figure R1020070063445
소스 배선, 직류 전압값, 소스 드라이버 회로, 타이밍 컨트롤러 회로

Description

액정표시장치 및 그 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
도 1은 본 발명의 실시예 1에 따른 소스 배선 전위의 변화를 설명하는 도면이다.
도 2는 본 발명의 실시예 1에 따른 액정표시장치의 블럭도이다.
도 3은 본 발명의 실시예 1에 따른 액정표시장치의 회로도이다.
도 4는 본 발명의 실시예 1에 따른 액정표시장치의 구동을 설명하는 도면이다.
도 5는 본 발명의 실시예 1에 따른 소스 드라이버의 회로도이다.
도 6은 본 발명의 실시예 1에 따른 소스 드라이버의 구동을 설명하는 도면이다.
도 7은 본 발명의 실시예 1에 따른 화소유지 전위를 설명하는 도면이다.
도 8은 본 발명의 실시예 1에 따른 액정표시장치의 구동을 설명하는 도면이다.
도 9는 본 발명의 실시예 2에 따른 피드쓰루 전압의 변화를 설명하는 도면이다.
도 10은 본 발명의 실시예 2에 따른 소스 유지 전위의 변화를 설명하는 도면이다.
도 11은 본 발명의 실시예 2에 따른 타이밍 컨트롤러의 블럭도이다.
[도면의 주요부분에 대한 부호의 설명]
1 : 기판 2 : 화소
3 : 게이트 배선 4 : 소스 배선
5 : TFT 6 : 드레인 전극
7 : 용량 8 : 게이트 드라이버
9 : 타이밍 컨트롤러 10 : 시프트 레지스터
11, 15 : 출력 버퍼 12 : 소스 드라이버
13 : 시프트·데이터 레지스터 14 : D/A컨버터
16 : AND회로 20 : NCSW
21 : NOSW 31 : 제어신호 생성부
32 : 블랭킹 기간 출력 데이터 생성부
33 : 신호 주기 검출부 34 : 불휘발 메모리
35 : 테이블
본 발명은, 액정표시장치 및 그 구동방법에 관한 발명으로, 특히, 능동소자를 구비하는 액정표시장치 및 그 구동방법에 관한 것이다.
일반적인 액티브 매트릭스형 TFT액정표시장치(이하, 간단히 액정표시장치라고 한다)의 구성 및 동작 원리를 설명한다. 우선, 액정표시장치는, 투광성의 기판 위에, 매트릭스 모양으로 화소가 설치되고, 이 화소를 둘러싸도록 게이트 배선 및 소스 배선이 배치되고 있다. 그리고, 게이트 배선과 소스 배선의 교차부에는, 능동소자인 박막트랜지스터(TFT)가 설치되며, 이 TFT의 드레인 전극이 화소에 접속되어 있다. 또한, 화소가 형성된 어레이 기판에 대향하는 위치에 대향기판이 설치되고, 이 대향기판과 어레이 기판으로 액정을 끼우고 있다. 대향기판에는 대향전극이 형성되고, 이 대향전극이 공통 전위에 설정되고 있다. 그 때문에 TFT의 드레인 전극에는, 대향전극의 공통 전위에 접속된 용량이 접속된다고 간주할 수 있다. 통상, 액정용량을 CLC로 나타낸다. 또한 액정표시장치에서는, 액정용량 CLC 이외에, 이 용량과 병렬하도록 저장용량 Cs가 형성되어 있다.
게이트 배선은, 게이트 드라이버에 접속되고 있으며, 게이트 드라이버에는, 타이밍 컨트롤러로부터 스타트 펄스 STV, 수직 클록 CLKV가 공급된다. 그리고, 게이트 드라이버는, 스타트 펄스 STV를 수직 클록 CLKV의 타이밍으로 시프트한 시프트 레지스터의 내용을 출력 버퍼에 의해 레벨 시프트하여, 원하는 게이트 전위 Vgh(게이트 ON전압) 및 Vgl(게이트 OFF전압)을 출력한다. 어느 게이트 배선이 1수직 기간 동안에 선택되는 것은 1회이며, 그 선택된 시간은 1수평기간과 같은 정도 의 시간이며, 그 기간 게이트 배선은 ON상태이지만, 그 이외는 OFF상태이다.
한편, 소스 배선은 소스 드라이버에 접속되어 있다. 그리고, 소스 배선 자체도 기생 용량을 가지고 있다. 소스 드라이버에는, 타이밍 컨트롤러로부터 스타트 펄스 STH, 데이터 신호 DATA 및 수평 클록 CLKH가 공급된다. 그리고, 소스 드라이버는, 스타트 펄스 STH를 기점으로 하여, 데이터 신호 DATA를 수평 클록 CLKH의 타이밍으로 순차로 시프트·데이터 레지스터에 입력하여 저장한다. 또한 소스 드라이버는, 타이밍 컨트롤러로부터 공급되는 래치 신호 LP에 근거하여, 시프트·데이터 레지스터에 저장된 값을 D/A컨버터로 D/A변환하고, 출력 버퍼를 통해 소스 배선에 출력한다.
다음에 데이터 신호 DATA를 D/A변환할 때, 타이밍 컨트롤러로부터 공급되는 POL신호가 래치 신호 LP에 의해 래치되고, 소스 드라이버는, POL신호의 극성에 의해 D/A컨버터로부터의 출력이 양극성 혹은 음극성의 전압을 가지게 된다. 잘 알려져 있는 바와 같이, 액정은 직류전압이 계속해서 인가되면 열화하고, 화상의 잔상 등의 문제를 발생한다. 그 때문에 액정표시장치에서는, 어느 주기 마다 액정에 인가되는 전압의 극성을 반전시키는 구동방식이 채용되고 있다.
액정표시장치의 일반적인 극성반전 주기는, 1수직주기가 가장 많이 채용되고 있지만, 1수직주기 내에서의 공간적인 반전 방법으로서, 전 화면 동일 극성의 프레임 반전이 있다. 그러나, 프레임 반전의 경우, 양극성 인가전압과 음극성 인가전압의 미묘한 차이가 플리커로서 시인되게 된다. 그 때문에 공간적으로 미세한 동극성 영역을 혼재시킨, n행 마다 반전하는 행반전 구동, m열 마다 반전하는 열반전 구동, n행 m열마다 반전하는 n × m 도트 반전 구동이 널리 채용되고 있다.
그러나, 1수직기간에는, 수직유효기간과, 수직 블랭킹 기간이 있다. 패널의 수직방향의 스캔은, 수직유효기간 내에 행해지고, 수직 블랭킹 기간에는 어느 게이트 배선도 선택되지 않는다. 또한 소스 배선은, 수직 블랭킹 기간에 있어서, 특히 아무것도 하지 않으면 최종 라인에서 기록한 전위를 유지하게 된다. 그리고, 이 수직 블랭킹 기간이 짧으면 특별히 문제가 되지 않지만, 이것이 길면 이하와 같은 폐해가 생긴다.
TFT는, 비선택시에 있어서도 완전히 오프는 되지 않고, 어느 정도의 리크가 생긴다. 그 리크량은, TFT의 드레인 소스간 전압 VDS에 따라 변화된다. 그 때문에 수직 블랭킹 기간 동안에 소스 배선의 전위가, 극단적으로 높은 전압일 경우, 같은 계조인 화소 A, B 중, 양극성의 전압으로 기록된 화소 A는 비교적 완만하게 극단적으로 높은 전압으로 다가가고, 음극성의 전압으로 기록된 화소 B는 급격하게 극단적으로 높은 전압으로 다가가게 된다. 이 변화에 의해 화소 A가 어두워지고, 화소 B가 밝아지게 된다(NW의 경우). 또한 화상이 정지 화상일 경우, 다음의 프레임에 있어서 역극성과 같은 것이 발생하게 된다. 즉, 수직 블랭킹 기간 동안에 소스 배선의 전위가 극단적으로 낮은 전압일 경우, 음극성의 전압으로 기록된 화소 A는 어두워지고, 양극성의 전압으로 기록된 화소 B는 밝아지게 된다.
상기한 바와 같은 문제는, TFT의 리크뿐만아니라, 드레인 소스간의 기생 용량 CDS에 의해서도 야기된다. 소스 배선이 n행 마다 반전할 경우, 화소전위는 기생 용량 CDS의 영향을 받아서 끊임없이 변화된다. 그 때문에 수직 블랭킹 기간에서는, 최종행의 전위에 의해 영향을 받은 화소전위가 유지되게 되어 상기와 같은 문제가 생긴다.
상기의 문제는, 화소 A, B에 명암차이가 발생할 뿐만아니라, 액정에 실효적인 직류성분이 인가되게 되어, 액정열화를 야기한다. 또한 액정표시장치의 저소비 전력화를 위해, 예를 들면 정지 화상의 경우에는 일단 화상을 기록한 후, 수개의 수직주기의 기간을 유지하도록 하는 저프레임 주파수 구동방식이 채용되고 있다. 특히, 배터리 구동의 휴대 기기용의 액정표시장치에 저프레임 주파수 구동방식이 채용되고 있다. 저프레임 주파수 구동방식을 채용한 액정표시장치의 경우, 블랭킹 기간이 현저하게 길어지게 되어, 전술의 문제를 더욱 조장한다.
상기의 문제를 해결하기 위한 수단으로서, 특허문헌 1이나 특허문헌 2가 제안되고 있다.
[특허문헌 1] 일본국 공개특허공보 특개평5-313607호
[특허문헌 2] 일본국 공개특허공보 특개2003-173175호
특허문헌 1에서는, 수직 블랭킹 기간 동안에 소스 배선에 인가하는 전압을 반전하는 반전 구동을 채용하고 있다. 그러나, 특허문헌 1의 방법에서는, 본래 구동할 필요가 없는 수직 블랭킹 기간도 소스 배선을 구동할 필요가 있기 때문에 소 비 전력이 증대하게 된다는 결점이 있었다. 그 때문에 저소비 전력을 위해 저프레임 주파수 구동방식을 채용한 액정표시장치에 대하여, 특허문헌 1의 방법을 채용할 수 없었다.
또한 특허문헌 2에서는, 저프레임 주파수 구동방식에도 대응할 수 있는 구동방법으로서, 수직 블랭킹 기간이 개시되고 나서, 일단 소스 배선을 공통 전위로 충전하는 방법이 개시되고 있다. 그러나, 특허문헌 2에서는, 별도 충전 회로가 필요하게 되므로, 회로 규모의 증대를 초래하게 된다.
그래서 본 발명은, 저소비 전력으로, 또한 회로 규모를 증대시키지 않고, 수직 블랭킹 기간 동안의 능동소자의 유지 특성을 향상시킬 수 있는 액정표시장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 해결 수단은, 투광성의 기판 위에, 매트릭스 모양으로 배치된 화소와, 화소에 대응하여 배선된 게이트 배선 및 소스 배선과, 게이트 배선과 소스 배선의 교차부에 설치되어, 드레인 전극이 화소에 접속된 능동소자와, 게이트 배선에 게이트 신호를 공급하는 게이트 드라이버 회로와, 화소의 공통 전위에 대하여 양극성의 전압을 가지는 소스 신호와, 음극성의 전압을 가지는 소스 신호가 1수평 기간 동안에 같은 수가 되도록, 소스 배선에 소스 신호를 공급하는 소스 드라이버 회로와, 게이트 드라이버 회로 및 소스 드라이버 회로를 제어하는 타이밍 컨트롤러 회로를 구비하는 액정표시장치이며, 소스 드라이버 회로는, 수직 블랭킹 기간에, 상기 타이밍 컨트롤러 회로에 입력되는 입력신호에 기초하여 생성된 상기 소스 신호와 다른 양극성 및 음극성의 소스 신호를 소스 배선에 공급하고, 이 소스 신호의 공급후에 소스 배선으로부터 전기적으로 분리함과 동시에, 반대 극성의 소스 신호가 공급된 인접하는 소스 배선끼리를 단락시키는 동작으로, 소스 배선에 일정한 직류 전압값을 유지시키며, 상기 타이밍 컨트롤러 회로는, 입력 신호로부터 수직주기 및 수직 블랭킹 기간을 검출하는 신호 주기 검출부와, 상기 신호 주기 검출부의 결과에 의거하여, 상기 수직 블랭킹 기간에 공급되는 상기 소스 신호의 전압을 생성하는 블랭킹 기간 출력 데이터 생성부를 구비하고 있다.
(실시예 1)
도 1에, 본 실시예에 따른 액정표시장치의 소스 배선 전위의 변화를 나타낸다. 도 2에, 본 실시예에 따른 액정표시장치의 블럭도를 나타낸다. 우선, 도 2를 사용하여, 본 실시예에 따른 액정표시장치의 구성을 설명한다. 또한, 본 실시예에 따른 액정표시장치에는, 일반적인 액티브 매트릭스형 TFT액정표시장치의 구성을 사용할 수 있다.
우선, 도 2의 액정표시장치는, 투광성의 기판(1)위에, 매트릭스 모양으로 화소(2)가 설치되어, 이 화소(2)를 둘러싸도록 게이트 배선(3) 및 소스 배선(4)이 배치되고 있다. 그리고, 게이트 배선(3)과 소스 배선(4)의 교차부에는, 능동소자인 박막트랜지스터(TFT(5))가 설치되고, 이 TFT(5)의 드레인 전극(6)이 화소전극에 접속되어 있다. 또한, 화소(2)가 형성된 기판(1)과 대향하는 위치에 대향기판(도시 생략)이 설치되어, 이 대향기판과 기판(1)으로 액정을 끼우는 것으로, 액정 패널을 구성하고 있다. 대향기판에는 대향전극이 형성되고, 이 대향전극이 공통 전위 VCOM 으로 설정되고 있다. 또한 액정은 유전체이므로, 타단이 대향전극의 공통 전위 VCOM 이 되는 용량(7)이, TFT(5)의 드레인 전극(6)에 접속되어 있다고 간주할 수 있다.
도 3에, 하나의 TFT(5)근방의 회로도를 나타낸다. 도 3에서는, 용량(7)이 액정용량 CLC와, 액정용량 CLC에 병렬하는 저장용량 CS로 형성되어 있다. 또한 도 3에서는, TFT(5)의 게이트 드레인 사이에서 발생하는 기생 용량 CGD와, 드레인 소스간에서 생기는 기생 용량 CDS가 도시되고 있다.
다음에 게이트 배선(3)은, 게이트 드라이버(8)에 접속되고 있으며, 게이트 드라이버(8)에는, 타이밍 컨트롤러(9)로부터 스타트 펄스 STV, 수직 클록 CLKV가 공급된다. 그리고, 게이트 드라이버(8)는, 스타트 펄스 STV를 수직 클록 CLKV의 타이밍으로 시프트한 시프트 레지스터(10)의 내용을 출력 버퍼(11)에 의해 레벨 시프트 하고, 원하는 게이트 전위 Vgh(게이트 ON전압) 및 Vgl(게이트 OFF전압)을 출력한다.
한편, 소스 배선(4)은 소스 드라이버(12)에 접속되어 있다. 그리고, 소스 배선(4)자체도 기생 용량을 가지고 있다. 소스 드라이버(12)에는, 타이밍 컨트롤러(9)로부터 스타트 펄스 STH, 데이터 신호 DATA 및 수평 클록 CLKH가 공급된다. 그리고, 소스 드라이버(12)는, 스타트 펄스 STH를 기점으로 하여, 데이터 신호 DATA를 수평 클록 CLKH의 타이밍으로 순차로 시프트·데이터 레지스터(13)에 입력하여 저장한다. 또한 소스 드라이버(12)는, 타이밍 컨트롤러(9)로부터 공급되는 래치 신호 LP에 근거하여, 시프트·데이터 레지스터(13)에 저장한 값을 D/A컨버터(14)로 D/A변환하고, 출력 버퍼(15)를 통해 소스 배선(4)에 출력한다. 아날로그 신호가 입력되는 소스 드라이버(12)의 경우에는, 또한, 데이터 신호 DATA가 디지털 신호가 아닌 아날로그 신호인 경우, 소스 드라이버(12)는, 시프트·데이터 레지스터(13)를 샘플·홀드 회로로 변경하고, D/A컨버터를 설치하지 않는 구성으로 하면 된다.
다음에 데이터 신호 DATA를 D/A변환할 때, 타이밍 컨트롤러(9)로부터 공급되는 POL신호가 래치 신호 LP에 의해 래치 되고, 소스 드라이버(12)는, POL신호의 극성에 의해 D/A컨버터(14)로부터의 출력이 양극성 혹은 음극성의 전압을 가지게 된다.
다음에 양극성 혹은 음극성의 전압이 액정에 인가되는 구동에 대하여 설명한다. 도 4는, 노멀리 화이트(NW)의 액정에 인가되는 전압의 순위를 나타낸 모식도이다. 간단히 하기 위해, 도 4에 나타내는 액정표시장치에서는, 4개의 계조표시가 가능한 것으로 한다. 또한, 노멀리 블랙(NB)의 경우에는 블랙과 화이트를 전환하여 읽으면 된다. 지금, 공통 전위(VCOM)를 V4와 V5의 중간에 설정하면, 액정에 인가되는 전압은, Vn-VCOM(n=1∼8)이 된다. 그로 인해, 양극성의 전압 Vn(n=1∼4)의 경우, 액정에 양의 전압이 인가되고, 음극성의 전압 Vn(n=5∼8)의 경우, 액정에 음의 전압이 인가된다. 액정의 광학응답은, 인가전압의 절대값으로 결정되므로, n= (1, 8), (2, 7), (3, 6), (4, 5)의 조합은 같은 계조가 된다. 즉, 해당하는 조합의 인가전압은 절대값이 동일하다.
도 4를 사용하여, 전술한 TFT(5)의 리크에 관하여 설명한다. 우선, 수직 블 랭킹 기간 동안에 소스 배선(4)의 전위가, 극단적으로 높은 전압 V1일 경우, 같은 계조인 양극성의 전압 V3과 음극성의 전압 V6에서 기록된 화소 A, B는, 화소 A(V3)쪽이 비교적 완만하게 전압 V1에 다가가고, 화소 B(V6)쪽이 급격하게 전압 V1에 다가가게 된다. 이 변화에 의해 화소 A가 어두워지고, 화소 B가 밝아지는 것을 나타내고 있다(NW의 경우). 또한 화상이 정지 화상일 경우, 다음 프레임에 있어서 역 극성과 같은 경우가 발생하게 되고, 수직 블랭킹 기간 동안에 소스 배선(4)의 전위가 전압 V8일 경우, 전압 V6의 화소 A는 어두워지고, 전압 V3의 화소 B는 밝아지게 된다.
다음에 본 실시예에서는, 소스 드라이버(12)의 출력 극성이 m개 마다 반전하고, 패널 전체로서 n × m도트 반전 혹은 m열 반전 구동한다. 이 구성은, 현재 시장에서 가장 많이 유통하고 있는 1개 마다 반전하는 소스 드라이버 IC를 사용하는 것으로 실현할 수 있다. 또한, 본 실시예의 소스 드라이버(12)에는, 극성이 다른 출력끼리를 단락시켜, 소스 배선(4)에 축적되고 있는 전하를 중화시키는 기능을 가지는 것으로 한다. 이 기능은, 일반적으로 챠지 셰어라고 부르며, 액정인가 극성이 바뀌는 행에 있어서, 반대 극성에 충전되어 있는 소스 배선(4)의 전하를, 일단 중화 시킴으로써 소스 배선(4)을 충전하기 위한 소비 전력을 억제하는 기능이다.
챠지 셰어 기능을 가지는 본 실시예에 따른 소스 드라이버(12)의 출력단의 등가회로를 도 5에 나타낸다. 도 5에 나타내는 소스 드라이버(12)에서는, 홀수번째(2n+1, 2(n+1)+1)의 출력 버퍼(15)와 짝수번째(2n, 2(n+1))의 출력 버퍼(15)의 출력 극성은 반대이다. 그리고, 출력 버퍼(15)의 후단에는, 제어신호(래치 신호 LP)가 High로 열리는 노멀리 클로즈드 스위치(NCSW(20))가 소스 배선(4)에 대하여 직렬로 접속되어 있다. 또한, 도 5에 나타내는 소스 드라이버(12)에서는, 홀수번째(2n+1, 2(n+1)+1)의 출력 버퍼(15)의 후단과 짝수번째(2n, 2(n+1))의 출력 버퍼(15)의 후단은, High로 닫히는 노멀리 오픈 스위치(NOSW(21))로 각각 접속되어 있다.
NCSW(20)는, 래치 신호 LP로 제어되고, NOSW(21)는, 래치 신호 LP와 CSMODE신호의 AND회로(16)에서 AND를 취한 신호로 제어된다. CSMODE 신호가 Low이면, 출력 버퍼(15) 사이에 접속된 NOSW(21)는 동작하지 않고, 즉 챠지 셰어는 작동하지 않는다. 이 때, 래치 신호 LP는, D/A변환을 시작하는 신호(상승엣지에서 변환 개시하는 것으로 한다)이기 때문에, 래치 신호 LP가 High가 되면, 그 기간 동안의 무효한 출력을 멈추기 위해 NCSW(20)가 개방된다. CSMODE 신호가 High이면, 래치 신호 LP가 High의 기간은 인접하는 역극성의 출력이 단락되고, 소스 배선(4)에 충전되어 있었던 전하가 중화된다.
시장에 있는 소스 드라이버 IC의 몇가지는, 이 CSMODE신호가 외부에서 제어할 수 없는 것도 있다. 그러나, 본 발명에서는 적어도 챠지 셰어 기능이 작동하면 되므로, CSMODE신호의 외부제어의 유무에는 제한되지 않는다.
다음에 도 6을 사용하여, 본 실시예에 따른 액정표시장치의 제어신호에 관하여 설명한다. 또한, 도 6에서는, CSMODE신호에 대해서 특별히 도시하지 않는다. 그것은, 외부로부터 제어가능한 CSMODE신호가 없을 경우, 외부에서 제어가능할 경우 타이밍 컨트롤러(9)로부터 동적으로 CSMODE신호를 제어할 경우, High로 CSMODE신호를 고정하는 경우에도 본 발명은 실현가능하게 하기 위함이다.
도 6의 가로축은 시간이며, 도 6에 나타내는 파형은 소스 드라이버(12)에 공급되는 신호의 파형이다. 도 6의 좌측의 f프레임 수직유효기간은, 일반적인 구동기간이다. f프레임 수직유효기간 중, 최종행 수평유효기간에 있어서 최종행의 데이터 신호 DATA가 소스 드라이버(12)에 전송되고, 전송 종료후 래치 신호 LP가 상승 D/A변환을 개시하며, 또한 래치 신호 LP가 하강했을 때 출력 버퍼(15)로부터 소스 배선(4)에 원하는 전압이 출력된다. 또한, 도 6에서는, 최종행만 도시하고 있지만, 다른 행에 대해서도 같은 처리를 행한다.
다음에 도 6에 나타내는 f프레임 수직 블랭킹 기간에서는, 우선 수평유효기간과 마찬가지로 소스 드라이버(12)에 데이터 신호 DATA가 전송되는 제1의 신호 기간을 가진다. 이 기간에 전송되는 데이터 신호 DATA는, 타이밍 컨트롤러(9)의 입력 신호에 근거하는 것은 아니고, 후술하는 별도로 정한 데이터이다. 다음에 f프레임 수직 블랭킹 기간에서는, 래치 신호 LP를 High로 하여 D/A변환을 개시하는 제2의 신호 기간을 가진다.
또한, f프레임 수직 블랭킹 기간은, 제2의 신호 기간에 계속하여, 래치 신호 LP를 Low로 하여 D/A변환한 데이터를 소스 배선(4)에 출력하는 제3의 신호 기간을 가진다. 그 후에 f프레임 수직 블랭킹 기간은, 래치 신호 LP를 High로 한 채 다음 프레임(f+1)이 개시되기 직전까지 유지하는 제4의 신호 기간을 가진다. 또한, 도 6에서는, POL신호 및 스타트 펄스 STH도 도시되고 있다.
도 6에 나타내는 f프레임 수직 블랭킹 기간의 구동에 의해, 소스 배선(4)의 전위가 어떻게 변화될지를 도 1을 사용하여 설명한다. 또한, 소스 배선(4)의 전위에 대해서는, 도 6에서 나타낸 수직유효기간이나 수직 블랭킹 기간의 타이밍에 대하여, 거의 수평유효기간+래치 신호 LP가 High 기간만큼 늦어지게 된다. 지연 이유에 대해서는, 최종행의 데이터 신호 DATA가 실제로 소스 배선(4)에 출력되는 것이, 최종의 데이터 신호 DATA를 마저 입력한 후에 상승한 래치 신호 LP가 하강한 시점부터이며, 최종행은, 이 시점부터 거의 1수평기간 걸쳐 화소의 충전을 행하기 때문이다. 도 1에서는, f프레임 수직유효기간 및 f프레임 수직 블랭킹 기간을 소스 배선(4)의 전위에 의거하여 기재하고 있기 때문에, 도 6과 다르다. 그 때문에 도 1에서는, 이해하기 쉽도록 하기 위해, 하부에 f프레임 수직유효기간(소스 전압)등으로 기재하고, 상부에 대응하는 도 6의 신호 기간을 도시하고 있다.
우선, f프레임 수직유효기간에서는, 최종행의 데이터 신호 DATA에 해당하는 출력 전압이 소스 배선(4)에 인가되어 있다. 그 후에 래치 신호 LP가 High가 되고, f프레임 수직 블랭킹 기간의 제2의 신호 기간이 되어, 챠지 셰어 기능이 유효하게 되므로(CSMODE신호를 High라고 한다), 소스 배선(4)에 충전되어 있었던 전하가 중화된다. 그 때문에 소스 배선(4)의 전위는, 최종행에서 유지되고 있었던 소스 배선(4)의 전위의 거의 중간전위에 수속한다. 또한, 제2의 신호 기간으로 이행할 때 까지, 모든 게이트 배선(3)은 오프 상태로 되어 있는 것으로 한다.
그 후에 제3의 신호 기간에서는, 래치 신호 LP가 하강하고 있기 때문에, f프레임 수직 블랭킹 기간의 제1의 신호 기간에 전송된 데이터 신호 DATA가 D/A변환후 에 소스 배선(4)에 출력된다(설정 데이터 출력 기간). 다음에 제4의 신호 기간에서는 래치 신호 LP가 High가 되므로, 챠지 셰어 기능이 작동하고, 그때까지 충전된 인접하는 소스 배선(4)의 전위가 거의 중간전위에 수속한다(단락 기간). 그 후에 수속한 중간전위를 유지한다(유지 기간). 또한, 소스 배선(4)의 용량은, 어느 장소에 있어서도 같다고 가정한다. 수속이 종료되면, 챠지 셰어 기능을 차단하여(CSMODE신호를 Low로 한다), 소스 배선(4)을 플로팅 상태로 두어도 되고, 차단하지 않고 그대로 두어도 된다. 챠지 셰어 기능을 차단하지 않아도, 2개의 인접하는 소스 배선(4)은, 다른 부분으로부터 플로팅되므로 결과는 같아지게 된다.
그 후에 f+1프레임의 제1행째의 수평유효기간이 시작되면, 소스 드라이버(12)는 다음의 데이터 신호 DATA를 입력하는 준비로 인해, 일단 래치 신호 LP를 Low로 한다. 그러면 출력 버퍼(15)에는, 그 전의 기간(제1의 신호 기간)으로 갱신한 데이터가 남아있고, 제1행째의 수평유효기간에서는, POL신호의 변화로 의해 극성만이 다른 전압이 출력된다. 단, 이 동작은, 시판되어 있는 드라이버 IC의 종류에 따라 다른 경우가 있다.
f+1프레임의 제1행째의 수평유효기간이 끝나면, 이 기간에 입력된 데이터 신호 DATA에 대응하는 전압이 소스 배선(4)에 출력된다(소스 전압의 f+1프레임 수직유효기간의 시작). 이 때, 1행째의 게이트가 ON상태가 되고, 순차 스캔이 시작된다.
수직 블랭킹 기간이 개시되어서, 도 6에 나타나 있는 바와 같은 제1∼4의 신호 기간의 순서를 밟는 것으로, 소스 전압은, 최초 어떠한 전위변동이 있지만, 그 후 일정한 직류전압을 계속해서 유지할 수 있다. 또한 이 기간에서는, 소스 배선(4)으로의 충방전을 비롯하여, 그 외 다른 제어신호의 변화도 없다. 즉, 수직 블랭킹 기간에서의 전력소비는 거의 없다.
한편, 챠지 셰어 기능을 사용함으로써, 챠지 셰어후의 소스 배선(4)의 전위는, 다른 극성의 전압이 충전된 인접하는 소스 배선(4)의 전위의 거의 중간에 위치하게 된다. 그 때문에 도 1에 나타내는 유지 기간의 전위(소스 유지 전위)를 공통 전위로 하기 위해서는, 제1의 신호 기간에 기록하는 데이터 신호 DATA를, 실제로 출력되는 전압으로부터 역산하여, (양극성 전압 + 음극성 전압)/2=공통 전위의 식으로 구하면 된다. 일반적으로 입수할 수 있는 소스 드라이버 IC는 1/63 내지 1/255의 계조 분해능을 가지고 있기 때문에, 많은 조합 안에서 최적인 전압의 조합을 선택하면, 상당한 정밀도로 소스 유지 전위를 공통 전위가 되도록 설정할 수 있다.
구체적으로 수직 블랭킹 기간에 출력해야 할 양극성과 음극성의 전압의 설정은, 이 기간에 출력해야 할 계조 데이터를 타이밍 컨트롤러(9)의 불휘발 메모리에 저장해 둔 데이터를 이용하거나, 외부설정 포트 등으로부터 주어진 데이터를 사용하면 된다.
또한 수직 블랭킹 기간이 현저하게 길 경우, 다른 부분으로부터 플로팅 상태로 되어 있는 소스 배선(4)의 전위가, 리크 전류에 의해 변화될 가능성도 있다. 그러한 경우, 수직 블랭킹 기간 동안에, 도 6에 나타낸 제1∼4의 신호 기간을 여러 번 행함으로써, 정기적으로 소정의 데이터 신호 DATA를 소스 드라이버(12)에 주고, 소스 유지 전위를 유지하면 된다.
다음에 소스 유지 전위를 어디에 설정해야 할지에 대해서 자세하게 서술한다. TFT(5)가 오프하고 있는 동안, 이 화소(2)의 유지 전위(화소유지 전위)는, TFT(5)와 다른 부분의 리크에 의한 성분과, 기생 용량 CDS에 의한 성분에 의해 변동하는 모양이 약간 다르다.
우선, TFT(5)와 다른 부분의 리크가 전혀 없고, 기생 용량 CDS에 의한 성분만 영향을 줄 경우에 대해서 생각한다. 도 7 및 도 8에, 본 실시예에 따른 화소유지 전위의 변화의 모양을 나타낸다. 도 7의 상단에, 어느 열의 1행째의 화소유지 전위, 도 7의 하단에, 도 7의 상단과 같은 열의 2행째의 화소유지 전위를 각각 나타낸다. 도 8은, 도 7의 1행째 및 2행째의 화소유지 전위의 일부를 겹쳐 표시하고, 대응하는 게이트 배선의 전위도 병기하고 있다.
또한 도 7에 나타내는 소스 배선에서는, 1행 마다 극성이 반전하고, 표시되는 화상은 어떠한 계조를 가지는 래스터 화면(전화면 동일 계조)으로 한다. 또한, 수직 블랭킹 기간은 특별히 행하지 않고, 최종행의 데이터 신호 DATA가 계속해서 출력되는 것이다.
도 7 또는 도 8에서는, 1행째의 게이트가 열리면, 해당 TFT(5)가 온 상태가 되어, 화소(2)가 양 소스 전위까지 충전된다. 이 때, 화소유지 전위는, TFT(5)의 이동도에 의해 어느 시정수를 가지고 완만하게 양 소스 전위에 수속한다. 다음에 게이트가 오프할 때, 화소유지 전위는, 기생 용량 CGD의 영향으로 게이트 전위와의 AC결합에 의해 저하한다. 이 저하 전압을 일반적으로 피드쓰루 전압(△VCGD)이라고 부른다. 그 후에 1행째의 화소(2)의 TFT(5)는 오프 상태이기 때문에, 화소전극은 직류적으로는 플로팅 상태로 되어 있다(리크는 없다고 가정했기 때문에).
그러나, 화소(2)의 가로에 배치되는 소스 배선(4)으로부터의 구조적 용량 및 TFT(5)의 기생 용량 CDS의 성분에 의해, 소스 배선(4)의 변화에 비례한 전위변동(△VCDS)이 화소에 일어난다. 이 때, 1수직주기에 있어서의 n행째 화소의 평균 전위 VAVEN은, 계산의 번잡함을 피하기 위해서 기록행의 평균을 제외하면, 수 1과 같이 쓸 수 있다. 또한, 총 행수가 수백에서 수천 정도 있는 액정표시장치의 경우, 기록행은 1/총행수 정도의 영향이기 때문에 무시할 수 있다.
[수 1]
Figure 112007046693997-pat00001
단, 수 1에 나타내는 i는, n행째 이외의 소스 전위의 변화가 일어나는 장소의 인덱스이며, 수 1에서는, 1수직주기에 걸쳐 n행째 이외의 소스 전위의 변화의 영향을 적산하고 있다. Vsn은, n행째의 장소에서의 소스 전위를 나타내고, k는, 기생 용량 CDS를 기생 용량 CDS이외의 화소의 총용량으로 나눈 정수를 나타내고, Tv는 수직주기를 나타내고, △Ti는 i행째의 소스 전위가 일정하게 되고 있는 시간을 나타내고 있다. 또한, 전 화면 동일계조에서, 수직 블랭킹 기간이 없는 것으로 가정하 고, 양극성으로 기록된 화소의 평균 전압을 VAVE +로, 음극성으로 기록된 화소의 평균 전압을 VAVE -로 하면, 수 1을 아래와 같이 쓸 수 있다.
[수 2]
Figure 112007046693997-pat00002
여기에서, 수 2에 나타내는 Vs +는 양 소스 전위, Vs -는 음 소스 전위를 나타내고 있다. 또한 수 2에서는, 기록행 이외의 양극성 및 음극성의 변화의 수가 거의 동일하기 때문에 근사하고 있다.
수 2의 우변의 제1항은 소스 배선으로의 충전 전위이고, 제2항은 양극성, 음극성 모두 피드쓰루 전압(△VCGD)분만큼 저하하는 것을 나타내고 있다. 수 2의 우변의 제3항은, 양극성의 경우, 음이 되어 화소의 평균 전압을 저하시키고, 음극성의 경우 양이 되어 화소의 평균 전압을 상승시키고, 진폭(화소인가전위)을 축소시키는 경우를 나타내고 있다. 수 2에서, 공통 전위 VCOM은, 양 소스 전위 Vs +와 음 소스 전위 Vs -와의 중간이며, 도 7에 나타내는 소스 중간전위로부터 피드쓰루 전압(△VCGD)만큼 낮은 전위로 설정하면 된다. 또한, 수 2의 우변의 제3항의 진폭 축소를 고려하여, 양 소스 전위 Vs +와 음 소스 전위 Vs -와의 진폭을 원하는 계조를 얻을 수 있는 값으로 설정하면 되는 것을 알 수 있다.
다음에 수직 블랭킹 기간의 소스 유지 전위에 대해서 생각한다. 또한, 수직 블랭킹 기간을 TB, 동 기간 동안의 소스 유지 전위를 VSB로 나타내면, 양극성 및 음극성의 평균 전위는, 수 3과 같이 나타낼 수 있다.
[수 3]
Figure 112007046693997-pat00003
여기에서, 저프레임 주파수 구동방식과 같이 수직 블랭킹 기간 TB가 길 경우, 수 3의 우변의 제4항 성분은 커져 무시할 수 없게 된다. 그래서, 제4항의 영향을 줄이기 위해서는, 제4항을 0으로 하면 되지만, 다른 양 소스 전위 Vs + 및 음 소스 전위 Vs -에 대하여 모두 0이 되는 소스 유지 전위 VSB는 존재하지 않는다. 그래서, 역 극성으로 같은 양만큼 변동시키면, 진폭은 변화되지만 변화량은 같아지게 되므로, 액정에 인가되는 직류성분(진폭의 기울기)은 취소할 수 있고, 잔상을 개선할 수 있다. 그러한 소스 유지 전위 VSB의 조건은, 수 4와 같이 나타내며, 소스 진폭의 중간전위이다.
[수 4]
Figure 112007046693997-pat00004
이상으로 부터 알 수 있는 바와 같이, TFT(5) 그외의 리크가 없는 경우, 수 직 블랭킹 기간 동안의 소스 유지 전위는, 소스 진폭의 중간전위로 설정하면 되는 것을 알 수 있다.
다음에 TFT(5) 그외의 리크가 존재하는 경우를 생각한다. 또한, 이번은, 반대로 기생 용량 CDS의 영향이 전혀 없는 것으로 한다. 그리고, TFT(5) 그외의 리크의 리크 성분은, 액정자체를 통해 공통 전위로 리크 하는 것과, TFT(5)의 드레인 전극(6)을 통해 리크하는 것으로 크게 나눌 수 있다. 본 실시예에서는, 간략화를 위해 액정자체를 통해 공통 전위로 리크 하는 것을 저항 RLC로, TFT(5)의 드레인 전극(6)을 통해 리크 하는 것을 저항 RDS로 간주한다.
수직 블랭킹 기간이 무한히 길 경우, 공통 전위 VCOM과 수직 블랭킹 기간 동안의 소스 유지 전위 VSB와의 사이에 저항 RLC와 저항 RDS를 직렬로 접속하여, 각각의 저항으로 분압된 전압에 수속하게 된다. 그 수속의 시간응답은, 단순한 방전 회로이므로, 각 저항의 크기 및 화소(2)의 총용량, 공통 전위 VCOM, 소스 유지 전위 VSB보다 간단하게 계산할 수 있다.
그 때문에 소스 유지 전위 VSB가 공통 전위 VCOM과 다른 경우, 무한히 시간이 경과한 후, 동일 소스 배선(4)에 접속되어 있는 화소전위는, 공통 전위 VCOM과 다른 양극성 또는 음극성의 전위가 된다.
가령, 소스 유지 전위 VSB가, 기생 용량 CDS의 영향이 있는 경우에 설명한 소 스 중간전위로 설정했을 경우, 소스 유지 전위 VSB는, 공통 전위 VCOM보다도 피드쓰루 전압(△VCGD)분만큼 높게 설정된다. 그 때문에 수직 블랭킹 기간, 소스 유지 전위 VSB는 끊임없이 양극성 전위로 치우쳐, 잔상 등을 일으킨다. 리크 성분만을 고려하면, 소스 유지 전위 VSB는, 공통 전위 VCOM으로 설정하는 것이 최선이다.
이상과 같이, 소스 유지 전위 VSB는, 기생 용량 CDS성분과 리크 성분에서 필요로 하는 값이 다르다. 구체적으로, 소스 유지 전위 VSB를 구할 경우, 저항 RLC, 저항 RDS, 기생 용량 CDS, 기생 용량 CGD 및 수직주기, 수직 블랭킹 기간과의 관계로부터, 평균 화소전위가 치우치지 않도록 구하면 된다. 대수적으로 구하려고 하면 간단하게는 풀리지 않지만, SPICE 등의 회로 시뮬레이터를 사용하여 수치계산 함으로써, 최적인 소스 유지 전위 VSB를 용이하게 산출할 수 있다. 또한 회로 시뮬레이터를 사용하지 않는 경우, 실기를 사용하여 잔상이나 플리커의 정도로부터 미세조정하여 최적인 소스 유지 전위 VSB를 결정해도 된다. 결과적으로, 최적인 소스 유지 전위 VSB는, 소스 중간전위와 공통 전위 사이 범위의 어느 값을 취하게 된다.
본 실시예에 따른 액정표시장치에서는, 타이밍 컨트롤러(9)로부터 소스 드라이버(12)에 공급하는 신호를 연구함으로써, 일반적으로 입수가능한 챠지 셰어 기능을 가지는 소스 드라이버 IC를 사용하여, 수직 블랭킹 기간의 대부분의 기간에서 소스 전위를 임의의 직류전위로 제어할 수 있다. 그 때문에 본 실시예에서는, 최종 행에서의 소스 전위에 영향을 미치지 않고 균일한 화상을 얻을 수 있고, 또한 이 기간의 패널 구동에 거의 전력이 필요없어 저소비 전력화할 수 있고, 저프레임 주파수 구동방식에도 충분히 적용가능하다.
(실시예 2）
일반적인 액정표시장치에서는, 게이트 배선의 한쪽 측에 게이트 드라이버를 설치하여, 게이트 배선을 구동하고 있다. 그 때문에 게이트 배선의 입력측 근방에서는 게이트 신호의 파형은 급준하게 되지만, 입력측으로부터 멀어짐에 따라 게이트 배선의 저항과 기생 용량에 의해 게이트 신호의 파형이 둔해진다. 게이트 배선의 양측에 게이트 드라이버를 설치하여, 게이트 배선의 양측에서 구동하는 액정표시장치에서도, 게이트 배선의 중심 부근에서는 게이트 신호의 파형이 입력측 근방에 비해 둔해진다.
액정표시장치에 있어서, 게이트 신호의 파형이 둔해지는 것으로, 액정표시장치의 수평방향(게이트 배선 방향)에 게이트 신호의 차이가 생긴다. 이 게이트 신호의 차이에 의해, 소스 전위의 피드쓰루 전압(△VCGD)이 액정표시장치의 수평방향에서 다르게 된다. 구체적으로 설명하면 게이트 신호의 파형이 급준할 경우, TFT가 온 상태에서 오프하기 시작하는 동안에, 기생 용량 CGD에 기인하는 피드 쓰루 전압(△VCGD)을, TFT를 통한 전하이동에 의해 소스 전위까지 끌어올릴 수 없다. 즉, TFT온 상태에서 오프하기 시작할 때까지의 시간이 짧기 때문에, TFT의 드레인 전류에 의해 화소전위를 소스 전위로 가지고 갈 수 없다. 즉, 게이트의 온 전압 Vgh-게이 트의 오프 전압 Vgl에 비례한(기생 용량 CGD를 기생 용량 CGD이외의 화소의 총용량으로 나눈 값이 비례 계수가 된다) 피드쓰루 전압(△VCGD)이 발생한다.
한편, 게이트 신호의 파형이 둔해지고 있을 경우, TFT가 온 상태에서 오프하기 시작할 때까지의 시간이 길므로, 피드쓰루 전압(△VCGD)이 발생해도, TFT의 드레인 전류에 의해 화소전위가 소스 전위방향으로 어느 정도 끌어올릴 수 있다. 그 때문에 게이트 신호의 파형이 둔해지고 있는 장소의 피드쓰루 전압(△VCGD)은, 게이트 신호의 파형이 급준한 장소에 비하여 작아진다.
상기의 현상은, 화소의 이상적인 공통 전위가, 액정표시장치의 수평방향에서 다른 것을 의미하고, 플리커나, 잔상이 생기는 요인이기도 했다.
실시예 1에서 설명한 바와 같이, 본 발명에서는 수직 블랭킹 기간 동안에 소스 배선에 인가하는 전위를 임의로 설정할 수 있다. 그 때문에 액정표시장치의 수평방향에 있어서, 수직 블랭킹 기간 동안의 소스 유지 전위를, 소스 배선 마다 또는 소스 배선군 마다 다르게 할 수 있다. 여기에서, 소스 배선 군은, 양극성 및 음극성의 전압이 공급되는 소스 배선이 대략 같은 수가 되도록 나뉘어진 복수의 소스 배선의 단위이다.
구체적으로 설명하면 우선, 피드쓰루 전압(△VCGD)의 절대값이, 액정표시장치의 수평방향에 있어서 도 9에 나타내는 바와 같은 변화를 한다고 가정한다. 피드쓰루 전압(△VCGD)은 화소전위를 낮추는 방향으로 작용하므로, 게이트 드라이버로부 터 먼 장소에서는, 피드쓰루 전압(△VCGD)의 절대값이 낮아져 화소전위가 높아지게 된다. 그 때문에 게이트 드라이버로부터 먼 장소에서는, 양극성측의 진폭은 커지고, 음극성측의 진폭은 작아져, 결과적으로 직류성분의 편차가 생긴다.
본 실시예에 따른 액정표시장치에서는, 수직 블랭킹 기간 동안에 있어서 액정표시장치의 수평방향에서의 소스 유지 전위 VSB를 도 10에 도시하는 바와 같이 변화시킨다. 이에 따라 전술한 평균 화소전위가, 기생 용량 CDS등 및 기생 리크 저항 RDS, 또한 수직주기나 수직 블랭킹 기간을 정수로 했을 때, 소스 유지 전위 VSB에 양의 상관을 가지게 된다. 그 때문에 게이트 드라이버로부터 먼 장소에서는 화소전위가 상승하게 되므로, 전술의 피드쓰루 전압(△VCGD)의 저하분을 보충하도록 소스 유지 전위 VSB를 설정하면, 전술의 직류성분의 편차를 보상할 수 있다.
소스 유지 전위 VSB를 액정표시장치의 수평방향에서 다르게 하는 수단으로서는, 도 6에 나타낸 제1의 신호 기간에 있어서, 액정표시장치의 수평방향의 소스 배선 마다 또는 소스 배선 군 마다 인가하는 데이터를 미리 정해진 전압으로 기록하면 된다. 이 때, 미리 정해진 전압의 데이터는, 불휘발 메모리 등에 기록해 둔 것을 이용해도 되고, 모든 열의 데이터를 유지하기 위한 용량이 비용상승이 될 경우에는, 어느 정도 이산화(離散化)시켜서 기록해 둔 데이터를, 선형보간 등의 방법을 사용하여 이용해도 좋다.
또한 소스 드라이버 IC의 일부에는, 챠지 쉐어 기능으로서 도 5에 나타나 있 는 바와 같이 인접배선 끼리를 단락하는 것 이외에, 모든 배선을 단락하는 것도 존재한다. 즉, 도 5에 나타내는 2n+1의 출력 버퍼(15)와 2(n+1)의 출력 버퍼(15) 사이에 NOSW(21)를 설치한 소스 드라이버 IC이다. 또한, 모든 배선을 단락하는 소스 드라이버 IC의 경우, 액정표시장치의 수평방향에 있어서 소스 유지 전위 VSB를 세세하게 제어할 수는 없다. 그러나, 일반적인 액정표시장치에서는, 소스 드라이버 IC가 여러개 사용되어, 이 소스 드라이버 IC사이에서 챠지 셰어가 행해지지 않는다. 그 때문에 적어도 소스 드라이버 IC 마다 다른 소스 유지 전위 VSB를 생성할 수 있다. 어쨌든, 챠지 셰어를 행하는 소스 배선군 안에, 양극성의 데이터가 인가되는 소스 배선의 수와, 음극성의 데이터가 인가되는 소스 배선의 수가 거의 같은 수라도 된다.
도 9에 나타내는 피드쓰루 전압(△VCGD)의 변화를 보상하기 위해 설정하는 소스 유지 전위 VSB는, 수직 블랭킹 기간 등이 일의적으로 정해지는 경우, 미리 수치계산 또는 실물을 조정하는 것으로 결정할 수 있다. 그러나, 수직 블랭킹 기간이나, 1수직주기를 알 수 없는(어느 범위를 갖고 다를 가능성이 있다) 경우에는, 설정하는 소스 유지 전위 VSB를 미리 결정해 둘 수 없다. 그러한 경우, 몇 가지의 수직 블랭킹 기간 및 1수직 주기 마다, 최적인 소스 유지 전위 VSB를 정하여 테이블에 저장해 두고, 실제의 액정표시장치의 동작시에, 수직 블랭킹 기간 및 1수직주기를 검출하여, 해당하는 최적인 소스 유지 전위 VSB를 취득하도록 구성하면 된다.
상기의 수단을 행하는 타이밍 컨트롤러(9)의 구성을 나타내는 블럭도를 도 11에 나타낸다. 도 11에 나타내는 제어신호 생성부(31)는, 일반적인 타이밍 컨트롤러로서의 기능에 더하여, 수직 블랭킹 기간 동안에 미리 설정된 데이터를 출력하고, 챠지 셰어 기능을 하도록 하는 제어신호(래치 신호 LP)를 생성하는 기능을 가지고 있다. 또한, 수직 블랭킹 기간 동안에 미리 설정된 데이터는, 블랭킹 기간출력 데이터 생성부(32)로부터 입력된다. 도 11에 나타내는 예에서는, 신호 주기검출부(33)가 입력 신호로부터 수직 블랭킹 기간 또는 1수직주기를 검출하여, 이 검출 결과에 의거하여 블랭킹 기간 출력 데이터 생성부(32)가 불휘발 메모리(34)등으로부터 로드된 복수의 테이블(35)을 선택해서 미리 설정된 데이터를 결정하고 있다.
테이블(35)에 저장하고 있는 데이터가 이산화하고 있는 경우에는, 데이터 사이를 선형보간 등의 방법을 사용하면 된다. 도 11에 나타내는 구성은, 본 실시예에서 나타낸 액정표시장치의 수평방향에서 소스 유지 전위 VSB를 다르게 할 경우에 한정되지 않고, 실시예 1의 경우에도 이용할 수 있다.
상기에서는, 피드쓰루 전압(△VCGD)의 보상 방법에 대해서 설명했지만, 액정표시장치의 수평방향에 있어서 변화되는 다른 요인에 의해 발생하는 화소전위의 편차에에 대해서도, 본 실시예에 따른 방법을 적용할 수 있는 것은 물론이다. 즉, 타이밍 컨트롤러로부터의 신호 생성을 연구하는 것만으로, 액정표시장치의 수평방향에 있어서 발생하는 화소전위의 직류성분의 편차를 억제할 수 있다.
본 발명에 기재된 액정표시장치는, 소스 드라이버 회로가, 수직 블랭킹 기간에, 소정의 전압을 가지는 양극성 및 음극성의 소스 신호를 소스 배선에 공급하고, 이 소스 신호의 공급후에 소스 배선으로부터 전기적으로 분리함과 동시에, 반대 극성의 소스 신호가 공급된 인접하는 소스 배선끼리를 단락시켜, 소스 배선에 소정의 직류 전압값을 유지시키므로, 저소비 전력으로, 또한 회로 규모를 증대시키지 않고, 수직 블랭킹 기간 동안의 능동소자의 유지 특성을 향상시킬 수 있다.

Claims (7)

  1. 투광성의 기판 위에, 매트릭스 모양으로 배치된 화소와,
    상기 화소에 대응하여 배선된 게이트 배선 및 소스 배선과,
    상기 게이트 배선과 상기 소스 배선과의 교차부에 설치되어, 드레인 전극이 상기 화소에 접속된 능동소자와,
    상기 게이트 배선에 게이트 신호를 공급하는 게이트 드라이버 회로와,
    상기 화소의 공통 전위에 대하여 양극성의 전압을 가지는 소스 신호와, 음극성의 전압을 가지는 소스 신호가 1수평 기간 동안에 같은 수가 되도록, 상기 소스 배선에 상기 소스 신호를 공급하는 소스 드라이버 회로와,
    상기 게이트 드라이버 회로 및 상기 소스 드라이버 회로를 제어하는 타이밍 컨트롤러 회로를 구비하는 액정표시장치로서,
    상기 소스 드라이버 회로는, 수직 블랭킹 기간에, 상기 타이밍 컨트롤러 회로에 입력되는 입력신호에 기초하여 생성된 상기 소스 신호와 다른 양극성 및 음극성의 상기 소스 신호를 상기 소스 배선에 공급하고, 상기 소스 신호의 공급 후에 상기 소스 배선으로부터 전기적으로 분리함과 동시에, 반대 극성의 상기 소스 신호가 공급된 인접하는 상기 소스 배선끼리를 단락시키는 동작에 의해, 상기 소스 배선에 일정한 직류 전압값을 유지하도록 하며,
    상기 타이밍 컨트롤러 회로는,
    입력 신호로부터 수직주기 및 수직 블랭킹 기간을 검출하는 신호 주기 검출부와,
    상기 신호 주기 검출부의 결과에 의거하여, 상기 수직 블랭킹 기간에 공급되는 상기 소스 신호의 전압을 생성하는 블랭킹 기간 출력 데이터 생성부를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서,
    상기 소스 드라이버 회로는, 상기 동작을, 상기 수직 블랭킹 기간에 여러번 반복하는 것을 특징으로 하는 액정표시장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 소스 드라이버 회로는, 유지하는 상기 일정한 직류 전압값을 상기 공통 전위와 상기 소스 신호의 진폭 중간전위 사이가 되도록 상기 수직 블랭킹 기간에 공급하는 상기 소스 신호의 전압을 결정하는 것을 특징으로 하는 액정표시장치.
  4. 제 1항 또는 제 2항에 있어서,
    상기 소스 드라이버 회로는, 상기 수직 블랭킹 기간에 공급하는 상기 소스 신호의 전압을, 상기 소스 배선 마다 설정하는 것을 특징으로 하는 액정표시장치.
  5. 제 1항 또는 제 2항에 있어서,
    상기 소스 드라이버 회로는, 양극성 및 음극성의 전압이 공급되는 상기 소스 배선이 같은 수가 되도록 군으로 나누고, 상기 수직 블랭킹 기간에 공급하는 상기 소스 신호의 전압을, 상기 군 마다 설정하는 것을 특징으로 하는 액정표시장치.
  6. 삭제
  7. 투광성의 기판 위에, 매트릭스 모양으로 배치된 화소와,
    상기 화소에 대응하여 배선된 게이트 배선 및 소스 배선과,
    상기 게이트 배선과 상기 소스 배선과의 교차부에 설치되어, 드레인 전극이 상기 화소에 접속된 능동소자와,
    상기 게이트 배선에 게이트 신호를 공급하는 게이트 드라이버 회로와,
    상기 화소의 공통 전위에 대하여 양극성의 전압을 가지는 소스 신호와, 음극성의 전압을 가지는 소스 신호가 1수평 기간 동안에 같은 수가 되도록, 상기 소스 배선에 상기 소스 신호를 공급하는 소스 드라이버 회로와,
    상기 게이트 드라이버 회로 및 상기 소스 드라이버 회로를 제어하는 타이밍 컨트롤러 회로를 구비하는 액정표시장치의 구동방법으로서,
    수직 블랭킹 기간에, 상기 소스 드라이버 회로가 상기 타이밍 컨트롤러 회로에 입력되는 입력신호에 기초하여 생성된 상기 소스 신호와 다른 양극성 및 음극성의 상기 소스 신호를 상기 소스 배선에 공급하는 출력 스텝과,
    상기 출력 스텝 후에, 상기 소스 배선을 상기 소스 드라이버 회로로부터 전기적으로 분리함과 동시에, 반대 극성의 상기 소스 신호가 공급된 인접하는 상기 소스 배선끼리를 단락시키는 단락 스텝과,
    상기 단락 스텝 후에, 상기 소스 배선에 일정한 직류 전압값을 유지하도록 하는 유지 스텝과,
    상기 타이밍 컨트롤러 회로가 입력 신호로부터 수직주기 및 수직 블랭킹 기간의 신호 주기를 검출하고, 상기 신호 주기 검출의 결과에 의거하여, 상기 수직 블랭킹 기간에 공급되는 상기 소스 신호의 전압을 생성하는 스텝을 구비하는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020070063445A 2006-06-27 2007-06-27 액정표시장치 및 그 구동방법 KR100885906B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00176084 2006-06-27
JP2006176084A JP4988258B2 (ja) 2006-06-27 2006-06-27 液晶表示装置及びその駆動方法

Publications (2)

Publication Number Publication Date
KR20080000533A KR20080000533A (ko) 2008-01-02
KR100885906B1 true KR100885906B1 (ko) 2009-02-26

Family

ID=38873082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070063445A KR100885906B1 (ko) 2006-06-27 2007-06-27 액정표시장치 및 그 구동방법

Country Status (5)

Country Link
US (1) US8305318B2 (ko)
JP (1) JP4988258B2 (ko)
KR (1) KR100885906B1 (ko)
CN (1) CN100582906C (ko)
TW (1) TW200809754A (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100996813B1 (ko) 2008-06-11 2010-11-25 매그나칩 반도체 유한회사 방전회로 및 이를 구비한 표시장치
TWI423228B (zh) 2009-01-23 2014-01-11 Novatek Microelectronics Corp 用於一液晶顯示裝置之驅動方法及其相關裝置
TWI406248B (zh) * 2009-06-02 2013-08-21 Sitronix Technology Corp 液晶點反轉之驅動方法
JP2011164281A (ja) * 2010-02-08 2011-08-25 Toshiba Mobile Display Co Ltd 表示装置
KR101084260B1 (ko) * 2010-03-05 2011-11-16 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
JP2012008519A (ja) * 2010-05-21 2012-01-12 Optrex Corp 液晶表示パネルの駆動装置
JP2011242721A (ja) * 2010-05-21 2011-12-01 Optrex Corp 液晶表示パネルの駆動装置
KR101688599B1 (ko) 2010-06-01 2016-12-23 삼성전자 주식회사 모드전환방법, 상기 모드전환방법이 적용되는 디스플레이구동ｉｃ 및 영상신호처리시스템
US20110316971A1 (en) * 2010-06-28 2011-12-29 Jianping Zhou Single pipeline stereo image capture
TWI416499B (zh) 2010-12-30 2013-11-21 Au Optronics Corp 平面顯示裝置的影像顯示方法
WO2013054724A1 (ja) * 2011-10-11 2013-04-18 シャープ株式会社 表示装置およびその駆動方法
KR101537435B1 (ko) * 2011-12-13 2015-07-16 엘지디스플레이 주식회사 터치센서를 가지는 표시장치 및 그 구동방법
WO2013090584A1 (en) * 2011-12-16 2013-06-20 Intel Corporation Power management of display controller
KR101920763B1 (ko) * 2011-12-29 2019-02-14 엘지디스플레이 주식회사 표시장치
CN102708817B (zh) * 2012-04-10 2014-09-10 京东方科技集团股份有限公司 一种显示装置的驱动方法及显示装置
US9311867B2 (en) * 2012-11-13 2016-04-12 Apple Inc. Devices and methods for reducing power consumption of a demultiplexer
KR102050850B1 (ko) * 2013-04-02 2019-12-03 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR102127902B1 (ko) * 2013-10-14 2020-06-30 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR102170646B1 (ko) * 2013-12-30 2020-10-27 엘지디스플레이 주식회사 표시장치 및 그 구동방법
US20150310816A1 (en) * 2014-04-28 2015-10-29 Novatek Microelectronics Corp. Source driver and control method thereof and display device
JP6590505B2 (ja) 2015-04-06 2019-10-16 三菱電機株式会社 液晶表示装置
CN104867473B (zh) * 2015-06-16 2018-03-20 深圳市华星光电技术有限公司 驱动方法、驱动装置及显示装置
KR102427552B1 (ko) * 2015-08-03 2022-08-01 엘지디스플레이 주식회사 표시 장치 및 그 구동 방법
CN105096862B (zh) * 2015-08-04 2017-11-17 深圳市华星光电技术有限公司 源驱动晶片驱动电路以及液晶显示面板
WO2017033433A1 (ja) 2015-08-21 2017-03-02 パナソニック液晶ディスプレイ株式会社 駆動回路、表示装置及び駆動方法
TW201709191A (zh) * 2015-08-21 2017-03-01 瑞鼎科技股份有限公司 應用於顯示裝置之驅動器
CN108020967B (zh) 2016-11-01 2021-01-26 京东方科技集团股份有限公司 阵列基板、液晶显示面板以及显示装置
CN110047418A (zh) * 2019-04-29 2019-07-23 武汉华星光电技术有限公司 显示器驱动装置
CN111261125B (zh) * 2020-03-19 2021-10-22 合肥京东方显示技术有限公司 数据驱动器及其控制方法、显示装置
KR20210132286A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 전원 전압 생성부, 이를 포함하는 표시 장치 및 이의 구동 방법
TWI781796B (zh) * 2021-10-19 2022-10-21 大陸商常州欣盛半導體技術股份有限公司 使用脈衝寬度調變的時序控制方法、時序控制器及顯示器
TWI790780B (zh) * 2021-10-19 2023-01-21 大陸商常州欣盛半導體技術股份有限公司 使用脈衝頻率調變的時序控制方法、時序控制器及顯示器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980076166A (ko) * 1997-04-07 1998-11-16 권오경 전하 재활용 tft-lcd의 구동회로 및 방법
KR20050055595A (ko) * 2003-12-08 2005-06-13 가부시끼가이샤 르네사스 테크놀로지 표시 패널 구동 드라이버

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05313607A (ja) 1992-05-12 1993-11-26 Oki Electric Ind Co Ltd アクティブマトリクス型液晶表示装置
JP3405579B2 (ja) 1993-12-28 2003-05-12 株式会社東芝 液晶表示装置
JPH09212137A (ja) * 1996-02-02 1997-08-15 Matsushita Electric Ind Co Ltd 液晶駆動装置
JPH1130975A (ja) * 1997-05-13 1999-02-02 Oki Electric Ind Co Ltd 液晶表示装置の駆動回路及びその駆動方法
US6271816B1 (en) * 1997-09-04 2001-08-07 Silicon Image, Inc. Power saving circuit and method for driving an active matrix display
US6068852A (en) * 1997-10-11 2000-05-30 Polytherapeutics, Inc. Polymeric composition for sealing and shielding animal skin
JP3336408B2 (ja) * 1998-07-17 2002-10-21 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP2002040993A (ja) * 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd 表示装置の駆動方法、表示装置
JP4472155B2 (ja) * 2000-10-31 2010-06-02 富士通マイクロエレクトロニクス株式会社 液晶表示装置用データドライバ
JP4271414B2 (ja) 2001-09-25 2009-06-03 シャープ株式会社 画像表示装置および表示駆動方法
US6842200B1 (en) * 2003-06-18 2005-01-11 Hannstar Display Corporation Liquid crystal panel having compensation capacitors for balancing RC delay effect
JP4381063B2 (ja) * 2003-08-18 2009-12-09 東芝モバイルディスプレイ株式会社 アレイ基板および平面表示装置
KR20060010223A (ko) * 2004-07-27 2006-02-02 삼성전자주식회사 어레이 기판과, 이를 갖는 표시 장치와, 이의 구동 장치및 구동 방법
JP4731195B2 (ja) * 2005-04-07 2011-07-20 ルネサスエレクトロニクス株式会社 液晶表示装置、液晶ドライバ、及び液晶表示パネルの駆動方法
TWI293447B (en) * 2005-08-31 2008-02-11 Chunghwa Picture Tubes Ltd Apparatus for driving a thin-film transistor liquid crystal display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980076166A (ko) * 1997-04-07 1998-11-16 권오경 전하 재활용 tft-lcd의 구동회로 및 방법
KR20050055595A (ko) * 2003-12-08 2005-06-13 가부시끼가이샤 르네사스 테크놀로지 표시 패널 구동 드라이버

Also Published As

Publication number Publication date
JP4988258B2 (ja) 2012-08-01
CN101097390A (zh) 2008-01-02
JP2008008928A (ja) 2008-01-17
US20070296661A1 (en) 2007-12-27
US8305318B2 (en) 2012-11-06
CN100582906C (zh) 2010-01-20
TW200809754A (en) 2008-02-16
KR20080000533A (ko) 2008-01-02

Similar Documents

Publication Publication Date Title
KR100885906B1 (ko) 액정표시장치 및 그 구동방법
KR101318043B1 (ko) 액정표시장치 및 그 구동방법
KR101245944B1 (ko) 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법
US7973782B2 (en) Display apparatus, driving method of the same and electronic equipment using the same
KR101322002B1 (ko) 액정표시장치
US8289312B2 (en) Liquid crystal display device
KR101469468B1 (ko) 액정표시장치 및 그의 구동 방법
US20130293526A1 (en) Display device and method of operating the same
KR0171956B1 (ko) 액정표시장치의 교류화구동방법 및 그것을 사용한 액정표시장치
KR20050028842A (ko) 표시 장치와 그의 구동 회로, 및 표시 방법
EP2385515A1 (en) Display device and display device driving method
KR100495934B1 (ko) 표시구동장치 및 그 구동제어방법
KR101308188B1 (ko) 액정표시장치 및 그 구동방법
KR101278001B1 (ko) 액정표시장치와 그 구동방법
KR100840331B1 (ko) 공통 전압 발생 장치 및 이를 이용한 액정 표시 장치
KR100848953B1 (ko) 액정표시장치의 게이트 구동회로
KR101225221B1 (ko) 액정표시장치와 그 구동방법
KR100631118B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101166829B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR101352936B1 (ko) 액정 표시 장치
KR101097585B1 (ko) 액정표시장치용 전압 발생 회로 및 이를 이용한액정표시장치
KR101201192B1 (ko) 액정표시장치 및 그의 구동 방법
KR20050055159A (ko) 액정표시장치 및 그 구동방법
KR101232583B1 (ko) 액정표시소자 및 그의 구동 방법
KR101578219B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee