KR100631118B1

KR100631118B1 - 액정 표시 장치 및 그 구동 방법

Info

Publication number: KR100631118B1
Application number: KR1020020086050A
Authority: KR
Inventors: 이준호; 이상민
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2002-12-28
Filing date: 2002-12-28
Publication date: 2006-10-04
Also published as: KR20040059656A

Abstract

본 발명은 피드 트로우 전압(ΔVp)을 감소시킴으로써 그로 인한 화질 저하 문제들을 해결할 수 있는 액정 표시 장치 및 그 구동 방법을 제공하는 것이다.

본 발명의 액정 표시 장치는 게이트 라인들과 데이터 라인들의 교차로 정의된 영역마다 형성된 액정셀들을 포함하는 액정 표시 패널과; 상기 게이트 라인들에 제1 게이트 하이 전압의 보조 스캔 펄스와, 상기 제1 게이트 하이 전압보다 작은 제2 게이트 하이 전압의 메인 스캔 펄스로 구성된 듀얼 스캔 펄스를 공급하는 게이트 드라이버와; 상기 데이터 라인들에 화소 신호를 공급하는 데이터 드라이버와; 상기 게이트 드라이버 및 데이터 드라이버를 제어하는 타이밍 제어부를 구비하는 것을 특징으로 한다.

Description

액정 표시 장치 및 그 구동 방법{LIQUID CRYSTAL DISPLAY AND METHOD OF DIRVING THE SAME}

도 1은 통상적인 액정 표시 장치를 개략적으로 도시한 도면.

도 2는 도 1에 도시된 액정셀의 충전 특성도.

도 3은 본 발명의 실시 예에 따른 액정 표시 장치를 도시한 도면.

도 4는 도 3에 도시된 액정셀의 충전 특성도.
< 도면의 주요 부분에 대한 부호의 설명 >

삭제

2, 22 : 액정 표시 패널 4, 24 : 게이트 드라이버

6, 26 : 데이터 드라이버 10, 30 : 타이밍 제어부

본 발명은 액정 표시 장치에 관한 것으로, 특히 피드 트로우 전압(ΔVp)을 감소시킴으로써 그로 인한 화질 저하 문제들을 해결할 수 있는 액정 표시 장치 및 그 구동 방법에 관한 것이다.

통상의 액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 화소 매트릭스를 갖는 액정 표시 패널과, 액정 표시 패널을 구동하기 위한 드라이버를 구비한다.

구체적으로, 액정 표시 장치는 도 1에 도시된 바와 같이 화소 매트릭스를 갖는 액정 표시 패널(2)과, 액정 표시 패널(2)의 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(4)와, 액정 표시 패널(2)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(6)와, 게이트 드라이버(4)와 데이터 드라이버(6)의 구동 타이밍을 제어하기 위한 타이밍 제어부(10)를 구비한다.

액정 표시 패널(2)은 게이트 라인들(GL1 내지 GLn)과 데이터 라인들(DL1 내지 DLm)의 교차로 정의되는 영역마다 형성된 화소들로 구성된 화소 매트릭스를 구비한다. 화소들 각각은 화소 신호에 따라 광투과량을 조절하는 액정셀(Clc)과, 액정셀(Clc)을 구동하기 위한 박막 트랜지스터(TFT)들을 구비한다.

박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 스캔 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀(Clc)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다.

액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(Cst)를 더 구비한다. 이 스토리지 캐패시터(Cst)는 화소 전극과 절연막을 사이에 둔 공통 전극(CL)과의 중첩부에 형성된다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 그레이를 구현하게 된다.

게이트 드라이버(4)는 타이밍 제어부(10)로부터의 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜 게이트 라인들(GL1 내지 GLn)에 순차적으로 게이트 하이 전압(VGH)을 갖는 스캔 펄스를 공급한다. 그리고, 게이트 드라이버(4)는 게이트 라인들(GL1 내지 GLn)에 게이트 하이 전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(4)는 상기 스캔 펄스의 펄스 폭을 타이밍 제어부(10)로부터의 게이트 출력 이네이블(Gate Output Enable; GOE) 신호에 따라 제어하게 된다.

데이터 드라이버(6)는 타이밍 제어부(10)로부터의 소스 스타트 펄스(Source Start Pulse; SSP)를 소스 쉬프트 클럭(Source Shift Clock; SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 드라이버(6)는 상기 소스 쉬프트 클럭(SSC)에 따라 입력되는 화소 데이터(RGB)를 상기 샘플링 신호에 따라 래치한 후 소스 출력 이네이블(Source Output Enable; SOE) 신호에 응답하여 라인 단위로 공급한다. 이어서, 데이터 드라이버(6)는 라인 단위로 공급되는 화소 데이터(RGB)를 감마 전압부(도시하지 않음)로부터의 감마 전압을 이용하여 아날로그 화소 신호로 변환하여 데이터 라인들(DL1 내지 DLn)에 공급한다. 이 경우, 데이터 드라이버(6)는 상기 화소 데이터를 아날로그 화소 신호로 변환할 때 타이밍 제어부(10)로부터의 극성제어(POL) 신호에 응답하여 그 화소 신호의 극성을 결정하게 된다. 그리고, 데이터 드라이버(6)는 상기 소스 출력 이네이블(SOE) 신호에 응답하여 상기 화소 신호가 데이터 라인들(DL1 내지 DLn)에 공급되는 기간을 결정한다.

타이밍 제어부(10)는 게이트 드라이버(4)를 제어하는 게이트 제어 신호들(GSP, GSC, GOE 등)을 발생하고, 데이터 드라이버(6)를 제어하는 데이터 제어 신호들(SSP, SSC, SOE, POL 신호 등)을 발생한다. 이 경우, 타이밍 제어부(10)는 외부로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이블(Data Enable; DE) 신호, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 화소 데이터(RGB)의 전송 타이밍을 결정하는 도트 클럭(Dot Clock; DCLK)을 이용하여 상기 게이트 제어 신호들 및 데이터 제어 신호들(GSP, GSC, GOE, SSP, SSC, SOE, POL 등)을 생성하게 된다. 그리고, 타이밍 제어부(10)는 외부터로부터 입력되는 화소 데이터들을 재정렬하여 데이트 드라이버(6)로 공급한다.

도 2는 도 1에 도시된 일부 액정셀들에서의 화소 신호 충전 특성을 도시한 파형도이다.

도 2를 참조하면, i번째 게이트 라인(GLi)에 게이트 하이 전압(VGH)이 공급되는 수평 기간에서 i번째 수평 라인의 액정셀에 공통 전압(VOCM)을 기준으로 정극성을 갖는 화소 신호(Vpk)가 상승기간을 갖고 충전된다. 이어서, i+1번째 게이트 라인(GLi+1) 각각에 게이트 하이 전압(VGH)이 공급되는 수평 기간에서 i+1번째 수평 라인의 액정셀에 공통 전압(VCOM)을 기준으로 부극성을 갖는 화소 신호(Vpk+1)가 상승기간을 갖고 충전된다. 그리고, i+2번째 게이트 라인(GLi+2)에 게이트 하이 전압(VGH)이 공급되는 수평 기간에서 i+2번째 수평 라인의 액정셀에 공통 전압(VOCM)을 기준으로 정극성을 갖는 화소 신호(Vpk+2)가 상승기간을 갖고 충전된다. 이와 같이 게이트 하이 전압(VGH)에 의해 턴-온된 박막 트랜지스터를 통해 액정셀에 충전된 화소 신호(Vpk, Vpk+1, Vpk+2)는 게이트 로우 전압(VGL)에 의해 박막 트랜지스터가 턴-오프되는 기간 동안 그 충전 전압 레벨을 유지하게 된다.

이 경우, 게이트 하이 전압(VGH)이 게이트 로우 전압(VGL)로 떨어지는 지점에서 액정셀에 충전된 화소 신호(Vpk, Vpk+1, Vpk+2)가 피드 트로우 전압(Feed Through Voltage ; ΔVp) 만큼 감소하게 된다. 다시 말하여, 액정셀에 충전된 화소 신호(Vpk, Vpk+1, Vpk+2)는 피드 트로우 전압(ΔVp)에 의해 게이트 하이 전압(VGH)이 게이트 로우 전압(VGL)으로 떨어지는 지점에서 왜곡된다. 이 피드 트로우 전압(ΔVp)은 박막 트랜지스터와 액정셀에 존재하는 기생 캐패시터에 의해 발생되는 것으로서 다음 수학식 1과 같은 변수들에 의해 결정된다.

여기서, Cgs는 박막 트랜지스터의 게이트 전극과 소스 전극 사이에 형성되는 기생 캐패시터를 나타내고, ΔVgs는 게이트 전압과 액정셀에 공급되는 화소 신호와 의 차전압을 나타낸다. 상기 수학식 1에 의해 피드 트로우 전압(ΔVp)은 Cgs와 ΔVgs에 비례하게 된다. 여기서, Cgs 값은 공정 편차에 의해 좌우되는 것으로 액정 표시 패널(2) 상에서는 액정셀의 위치에 따라 서로 달라지게 된다. 이러한 액정셀의 위치에 따라 Cgs 값이 서로 다름으로 인하여 그에 비례하는 피드 트로우 전압(ΔVp)이 달라지게 된다. 이에 따라, 공통 전압(VCOM)을 이용하여 피드 트로우 전압(ΔVp)을 보상하는 경우에도 액정셀(Clc)의 위치에 따라 크기가 달라지는 피드 트로우 전압(ΔVp)을 완전히 보상할 수 없게 되므로 그 피드 트로우 전압(ΔVp)의 편차에 따른 직류(DC) 전압이 액정셀(Clc)에 잔존하게 된다. 이로 인하여, 동일 휘도를 표시하고자 하는 액정셀(Clc)들의 광투과율이 불균일해지게 되므로 잔상 및 플리커 등과 같은 화질 저하 문제가 발생하게 된다.

따라서, 본 발명의 목적은 피드 트로우 전압(ΔVp)을 감소시킴으로써 그로 인한 화질 저하 문제들을 해결할 수 있는 액정 표시 장치 및 그 구동 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정 표시 장치는 게이트 라인들과 데이터 라인들의 교차로 정의된 영역마다 형성된 액정셀들을 포함하는 액정 표시 패널과; 상기 게이트 라인들에 제1 게이트 하이 전압의 보조 스캔 펄스와, 상기 제1 게이트 하이 전압보다 작은 제2 게이트 하이 전압의 메인 스캔 펄스로 구성된 듀얼 스캔 펄스를 공급하는 게이트 드라이버와; 상기 데이터 라인들에 화소 신호를 공급하는 데이터 드라이버와; 상기 게이트 드라이버 및 데이터 드라이버를 제어하는 타이밍 제어부를 구비하는 것을 특징으로 한다.

삭제

상기 게이트 드라이버는 보조 스캔 펄스와 메인 스캔 펄스가 적어도 한 수평기간의 간격을 가지도록 발생하는 것을 특징으로 한다.
상기 게이트 드라이버는 i(여기서, i는 3 이상의 정수)번째 게이트 라인에 공급되는 보조 스캔 펄스는 i-2번째 게이트 라인에 공급되는 메인 스캔 펄스와 중첩되고, 그 i번째 게이트 라인에 공급되는 메인 스캔 펄스는 i+2번째 게이트 라인에 공급되는 보조 스캔 펄스와 중첩되도록 발생하는 것을 특징으로 한다.

삭제

여기서, i번째 수평 라인의 액정셀들은, i-2번째 수평 기간에서 공급되는 보조 스캔 펄스에 의해 상기 데이터 라인들에 공급된 i-2번째 수평 라인분의 화소 신호를 상대적으로 크게 프리-충전하고, i-1번째 수평 기간에서 공급되는 게이트 로우 전압에 의해 상대적으로 크게 프리-충전된 전압을 제1 피드 트로우 전압 만큼 감소시키고, i번째 수평 기간에서 공급되는 메인 스캔 펄스에 의해 상기 데이터 라인들에 공급된 i번째 수평 라인분의 화소 신호를 상기 제1 피드 트로우 전압이 감소된 프리-충전 전압에서부터 충전하는 것을 특징으로 한다.

상기 데이터 드라이버는, 상기 i-2번째 수평 기간과 상기 i번째 수평 기간에서 동일한 극성의 화소 신호들을 공급하고, 상기 i-1번째 수평 기간에서는 상반된 극성의 화소 신호들을 공급하는 것을 특징으로 한다.
본 발명에 따른 액정 표시 장치의 구동 방법은 i-2번째(여기서, i는 3이상의 정수) 수평 기간에서 i-2번째 게이트 라인에 메인 스캔 펄스를, i번째 게이트 라인에 상기 메인 스캔 펄스 보다 높은 전압의 보조 스캔 펄스를 공급하여 데이터 라인들에 공급된 i-2번째 수평 라인분의 화소 신호를 i번째 수평 라인의 액정셀들에 프리-충전하는 단계와; i-1번째 수평 기간에서 i-1번째 게이트 라인에 메인 스캔 펄스가 공급되고, 상기 i번째 게이트 라인에 게이트 로우 전압이 공급되어 상기 i번째 수평 라인의 액정셀들에 프리-충전된 전압이 제1 피드 트로우 전압 만큼 감소되는 단계와; i번째 수평기간에서 상기 i번째 게이트 라인에 상기 보조 스캔 펄스 보다 낮은 전압의 메인 스캔 펄스가 공급되어 상기 i번째 수평 라인의 액정셀들이 상기 제1 피트 트로우 전압이 감소된 프리-충전 전압에서부터 i번째 수평 라인분의 화소 신호를 충전하는 단계를 포함하는 것을 특징으로 한다.

삭제

여기서, 상기 i-2번째 수평 기간과 상기 i번째 수평 기간에서는 동일한 극성의 화소 신호들을 상기 데이터 라인들에 공급하고, 상기 i-1번째 수평 기간에서는 상반된 극성의 화소 신호들을 상기 데이터 라인들에 공급하는 것을 특징으로 한다.

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시예를 도 3 및 도 4를 참조하여 상세하게 설명하기로 한다.

도 3은 본 발명의 실시 예에 따른 액정 표시 장치를 도시한 것이다.

도 3에 도시된 액정 표시 장치는 화소 매트릭스를 갖는 액정 표시 패널(22)과, 액정 표시 패널(22)의 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(24)와, 액정 표시 패널(22)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(26)와, 게이트 드라이버(24)와 데이터 드라이버(26)의 구동 타이밍을 제어하기 위한 타이밍 제어부(30)를 구비한다.

타이밍 제어부(30)는 게이트 드라이버(24)를 제어하는 게이트 제어 신호들(DGSP, GSC, GOE 등)을 발생하고, 데이터 드라이버(26)를 제어하는 데이터 제어 신호들(SSP, SSC, SOE, POL 신호 등)을 발생한다. 이 경우, 타이밍 제어부(30)는 외부로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이블(DE) 신호, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 화소 데이터(RGB)의 전송 타이밍을 결정하는 도트 클럭(DCLK)을 이용하여 상기 게이트 제어 신호들 및 데이터 제어 신호들(GSP, GSC, GOE, SSP, SSC, SOE, POL 등)을 생성하게 된다. 특히, 타이밍 제어부(30)는 한 수평기간의 간격을 갖는 듀얼 스타트 펄스(DGSP)를 생성하여 게이트 드라이버(24)에 공급함으로써 게이트 드라이버(24)가 도 4에 도시된 바와 같이 듀얼 스캔 펄스를 발생할 수 있게 한다. 그리고, 타이밍 제어부(30)는 외부터로부터 입력되는 화소 데이터들을 재정렬하여 데이트 드라이버(26)로 공급한다.

게이트 드라이버(24)는 게이트 라인들(GL1 내지 GLn)에 도 4에 도시된 바와 같이 보조 스캔 펄스(Aauxiliary Scan Pulse; ASP)와 메인 스캔 펄스(Main Scan Pulse; MSP)로 구성된 듀얼 스캔 펄스를 공급하게 된다. 구체적으로, 게이트 드라이버(24)는 타이밍 제어부(30)로부터의 듀얼 게이트 스타트 펄스(Dual Gate Start Pulse; DGSP)를 게이트 쉬프트 클럭(GSC)에 따라 쉬프트시켜 게이트 라인들(GL1 내지 GLn)에 듀얼 스캔 펄스를 공급하게 된다. 이 경우, 듀얼 스캔 펄스를 구성하는 보조 스캔 펄스(ASP)와 메인 스캔 펄스(MSP)는 한 수평기간(1H)을 두고 이격되게 한다. 다시 말하여, i번째 게이트 라인(GLi)에 공급되는 보조 스캔 펄스(ASP)는 i-2번째 게이트 라인(GLi-2)에 공급되는 메인 스캔 펄스(MSP)와 중첩되고, 그 게이트 라인(GLi)에 공급되는 메인 스캔 펄스(MSP)는 i+2번째 게이트 라인(GLi+2)에 공급되는 보조 스캔 펄스(ASP)와 중첩되게 한다. 특히, 게이트 드라이버(24)는 보조 스캔 펄스(ASP)와 메인 스캔 펄스(MSP)에 이용되는 게이트 하이 전압(VGH)을 서로 다르게 설정한다. 다시 말하여, 게이트 드라이버(24)는 보조 스캔 펄스(ASP)로는 제1 게이트 하이 전압(VGH1)을 이용하고, 메인 스캔 펄스(MSP)로는 제1 게이트 하이 전압(VGH1) 보다 낮은 제2 게이트 하이 전압(VGH2)을 공급한다. 그리고, 게이트 드라이버(24)는 게이트 라인들(GL1 내지 GLn)에 게이트 하이 전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(24)는 상기 보조 및 메인 스캔 펄스(ASP, MSP)의 펄스 폭을 타이밍 제어부(30)로부터의 게이트 출력 이네이블(GOE) 신호에 따라 제어하게 된다.

데이터 드라이버(26)는 타이밍 제어부(30)로부터의 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 드라이버(26)는 상기 소스 쉬프트 클럭(SSC)에 따라 입력되는 화소 데이터(RGB) 를 상기 샘플링 신호에 따라 래치한 후 소스 출력 이네이블(SOE) 신호에 응답하여 라인 단위로 공급한다. 이어서, 데이터 드라이버(26)는 라인 단위로 공급되는 화소 데이터(RGB)를 감마 전압부(도시하지 않음)로부터의 감마 전압을 이용하여 아날로그 화소 신호로 변환하여 데이터 라인들(DL1 내지 DLn)에 공급한다. 이 경우, 데이터 드라이버(26)는 상기 화소 데이터를 아날로그 화소 신호로 변환할 때 타이밍 제어부(30)로부터의 극성 제어(POL) 신호에 응답하여 그 화소 신호의 극성을 결정하게 된다. 예를 들면, 데이터 드라이버(26)는 도트 인버젼 방식으로 구동되게 하는 극성 제어 신호에 응답하여 상기 화소 신호의 극성이 인접한 화소 신호의 극성과는 상반되고, 수평기간 마다 반전되며, 또 프레임 단위로 반전되도록 화소 신호들의 극성을 결정하게 된다. 그리고, 데이터 드라이버(26)는 상기 소스 출력 이네이블(SOE) 신호에 응답하여 상기 화소 신호가 데이터 라인들(DL1 내지 DLn)에 공급되는 기간을 결정한다.

액정 표시 패널(22)은 게이트 라인들(GL1 내지 GLn)과 데이터 라인들(DL1 내지 DLm)의 교차로 정의되는 영역마다 형성된 화소들로 구성된 화소 매트릭스를 구비한다. 화소들 각각은 화소 신호에 따라 광투과량을 조절하는 액정셀(Clc)과, 액정셀(Clc)을 구동하기 위한 박막 트랜지스터(TFT)들을 구비한다.

액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(Cst)를 더 구 비한다. 스토리지 캐패시터(Cst)는 화소 전극과 절연막을 사이에 둔 공통 전극(CL)과의 중첩부에 형성된다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.

박막 트랜지스터(TFT)는 게이트 라인(GL)에 공급되는 제1 및 제2 게이트 하이 전압(VGH1, VGH2)에 의해 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀(Clc)에 충전시키고, 게이트 로우 전압(VGL)에 의해 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다. 특히, 박막 트랜지스터(TFT)는 프리-충전(Pre-charging) 기간에서 보조 스캔 펄스(ASP)에 의해 턴-온되어 데이터 라인(DL) 상의 다른 화소 신호가 액정셀(Clc)에 프리-충전되게 한다. 그 다음, 메인-충전 기간에서 메인 스캔 펄스(MSP)에 의해 다시 턴-온되어 데이터 라인(DL)으로부터의 해당 화소 신호가 액정셀(Clc)에 상기 프리-충전된 전압에서부터 메인-충전되게 한다.

이 경우, 프리-충전 기간에서 보조 스캔 펄스(ASP)의 제1 게이트 하이 전압(VGH1)을 상대적으로 높게 설정함으로써 박막 트랜지스터(TFT)를 통한 액정셀(Clc)의 프리-충전량은 종래 대비 증가하게 된다. 그 다음, 게이트 로우 전압(VGL)에 의해 박막 트랜지스터(TFT)는 턴-오프되고, 액정셀(Clc)에 상대적으로 크게 프리-충전된 전압은 도 4에 도시된 바와 같이 제1 피드 트로우 전압(ΔVp1) 만큼 감소하게 된다. 이어서, 메인 스캔 펄스(MSP)에 의해 박막 트랜지스터(TFT)를 경유한 해당 화소 신호가 공급되면 액정셀(Clc)은 상기 상대적으로 크게 프리- 충전된 전압에서 감소된 상기 제1 피드 트로우 전압(ΔVp1) 만큼만 충전하게 된다. 이에 따라, 메인 스캔 펄스(MSP)의 제2 게이트 하이 전압(VGH2)을 크게 설정할 필요가 없게 되므로 제2 게이트 하이 전압(VGH2)을 종래 대비 낮게 설정할 수 있게 된다. 그리고, 게이트 로우 전압(VGL)에 의해 박막 트랜지스터(TFT)는 턴-오프되고, 액정셀(Clc)에 메인-충전된 전압은 도 4에 도시된 바와 같이 제2 피드 트로우 전압(ΔVp2) 만큼 감소하게 된다. 이 경우, 제2 게이트 하이 전압(VGH2)이 상대적으로 낮게 설정됨에 따라 그 제2 게이트 하이 전압(VGH2)에 비례하는 제2 피드 트로우 전압(ΔVp2)을 감소시킬 수 있게 된다. 이는 제1 및 제2 피드 트로우 전압(ΔVp1, ΔVp2)을 결정하는 변수들이 다음 수학식 2 및 3과 같기 때문이다.

여기서, Cgs는 박막 트랜지스터의 게이트 전극과 소스 전극 사이에 형성되는 기생 캐패시터를, ΔVgs1는 제1 게이트 하이 전압(VGH1)과 액정셀에 공급되는 화소 신호와의 차전압을, ΔVgs2는 제2 게이트 하이 전압(VGH2)과 액정셀에 공급되는 화소 신호와의 차전압을 나타낸다.

상기 수학식 2 및 3에 있어서, 제2 게이트 하이 전압(VGH2)이 제1 게이트 하 이 전압(VGH1) 보다 작게 설정됨에 따라 ΔVgs2가 ΔVgs1 보다 작게 되므로 제2 피드 트로우 전압(ΔVp2)은 제1 피드 트로우 전압(ΔVp1) 보다 작아지게 된다. 또한, 프리-충전을 위한 제1 게이트 하이 전압(VGH1)이 상대적으로 크게 설정됨에 따라 메인-충전을 위한 제2 게이트 하이 전압(VGH2)은 종래 대비 작게 설정될 수 있음에 따라 상기 수학식 3에서 ΔVgs2가 작아지게 된다. 이에 따라, ΔVgs2에 비례하는 제2 피드 로우 전압(ΔVp2)을 최소화할 수 있게 된다. 이 결과, 공정 편차에 좌우되는 Cgs 값의 차이로 인하여 액정셀(Clc)의 위치에 따라 그 제2 피드 로우 전압(ΔVp2)이 달라지는 것을 최소화할 수 있게 된다. 나아가, 액정셀(Clc)의 위치에 따른 제2 피드 로우 전압(ΔVp2)의 편차로 인한 잔상 및 플리커 등과 같은 화질 저하 현상을 최소화할 수 있게 된다.

이러한 액정 표시 장치의 구동 방법을 도 4를 참조하여 상세히 하면 다음과 같다.

도 4에 도시된 i-2번째 수평 기간에서 i-2번째 게이트 라인(GLi-2)에 제2 게이트 하이 전압(VGH2)의 메인 스캔 펄스(MSP)가 공급됨과 동시에 i번째 게이트 라인(GLi)에 제1 게이트 하이 전압(VGH1)의 보조 스캔 펄스(ASP)가 공급된다. 이에 따라, i-2번째 수평 라인의 액정셀들(Clc)은 상대적으로 높게 프리-충전된 전압에서부터 감소된 제1 피드 트로우 전압(ΔVp1) 만큼만 충전함으로써 데이터 라인들(DL1 내지 DLm)에 공급된 i-2번째 수평 라인의 화소 신호(Vpk-2)를 충전하게 된다. 그리고, i번째 수평 라인의 액정셀들(Clc)은 상기 i-2번째 수평 라인의 화소 신호를 프리-충전하게 된다. 이 경우, 액정셀들(Clc)이 도트 인버젼 방식으로 구동되므로 i-2번째 수평 라인의 액정셀들(Clc)과 i번째 수평 라인의 액정셀들(Clc)은 동일한 정극성(+)(VOCM 기준)의 화소 신호를 충전하게 된다. 또한, i-2번째 수평 기간에서 i-1번째 게이트 라인(GLi-1)에는 게이트 로우 전압(VGL)이 공급되므로 그 이전 수평 기간에서 i-1번째 수평 라인의 액정셀들(Clc)에 상대적으로 높게 프리-충전된 전압은 제1 피드 트로우 전압(ΔVp1) 만큼 감소하게 된다.

그 다음, i-1번째 수평 기간에서 i-1번째 게이트 라인(GLi-1)에 제2 게이트 하이 전압(VGH2)의 메인 스캔 펄스(MSP)가 공급됨과 동시에 i+1번째 게이트 라인(GLi)에 제1 게이트 하이 전압(VGH1)의 보조 스캔 펄스(ASP)가 공급된다. 이에 따라, i-1번째 수평 라인의 액정셀들(Clc)은 상대적으로 높게 프리-충전된 전압에서부터 감소된 제1 피드 트로우 전압(ΔVp1) 만큼만 충전함으로써 데이터 라인들(DL1 내지 DLm)에 공급된 i-1번째 수평 라인의 화소 신호(Vpk-1)를 충전하게 된다. 그리고, i+1번째 수평 라인의 액정셀들(Clc)은 상기 i-1번째 수평 라인의 화소 신호를 프리-충전하게 된다. 이 경우, 액정셀들(Clc)이 도트 인버젼 방식으로 구동되므로 i-1번째 수평 라인의 액정셀들(Clc)과 i+1번째 수평 라인의 액정셀들(Clc)은 동일한 부극성(-)(VOCM 기준)의 화소 신호를 충전하게 된다. 또한, i-1번째 수평 기간에서 i-2번째 게이트 라인(GLi-2)에는 게이트 로우 전압(VGL)이 공급되므로 그 이전 수평 기간에서 i-2번째 수평 라인의 액정셀들(Clc)에 충전된 전압은 제2 피드 트로우 전압(ΔVp2) 만큼 감소하게 된다. 이 경우, 제2 게이트 하이 전압(VGH2)이 상대적으로 낮음에 따라 그에 비례하는 제2 피드 트로우 전압(ΔVp2)은 종래 대비 감소하게 된다.

그 다음, i번째 수평 기간에서 i번째 게이트 라인(GLi)에 제2 게이트 하이 전압(VGH2)의 메인 스캔 펄스(MSP)가 공급됨과 동시에 i+2번째 게이트 라인(GLi)에 제1 게이트 하이 전압(VGH1)의 보조 스캔 펄스(ASP)가 공급된다. 이에 따라, i번째 수평 라인의 액정셀들(Clc)은 상대적으로 높게 프리-충전된 전압에서부터 감소된 제1 피드 트로우 전압(ΔVp1) 만큼만 충전함으로써 데이터 라인들(DL1 내지 DLm)에 공급된 i번째 수평 라인의 화소 신호(Vpk)를 충전하게 된다. 그리고, i+2번째 수평 라인의 액정셀들(Clc)은 상기 i번째 수평 라인의 화소 신호를 프리-충전하게 된다. 이 경우, 액정셀들(Clc)이 도트 인버젼 방식으로 구동되므로 i번째 수평 라인의 액정셀들(Clc)과 i+2번째 수평 라인의 액정셀들(Clc)은 동일한 정극성(+)(VOCM 기준)의 화소 신호를 충전하게 된다. 또한, i번째 수평 기간에서 i-1번째 게이트 라인(GLi-1)에는 게이트 로우 전압(VGL)이 공급되므로 그 이전 수평 기간에서 i-1번째 수평 라인의 액정셀들(Clc)에 충전된 전압은 제2 피드 트로우 전압(ΔVp2) 만큼 감소하게 된다. 이 경우, 제2 게이트 하이 전압(VGH2)이 상대적으로 낮음에 따라 그에 비례하는 제2 피드 트로우 전압(ΔVp2)은 종래 대비 감소하게 된다.

상술한 바와 같이, 본 발명에 따른 액정 표시 장치 및 그 구동 방법에서는 듀얼 스캔 펄스 중 보조 스캔 펄스의 제1 게이트 하이 전압을 메인 스캔 펄스의 제2 게이트 하이 전압보다 높게 설정함으로써 제2 게이트 하이 전압을 종래 대비 낮게 설정할 수 있게 된다.

이에 따라, 본 발명에 따른 액정 표시 장치 및 그 구동 방법에 의하면 제2 게이트 하이 전압에 비례하는 메인-충전된 전압의 가변 폭, 즉 제2 피드 트로우 전압(ΔVp2)을 최소화함으로써 액정셀의 위치에 따른 제2 피드 트로우 전압(ΔVp2)의 편차를 최소화할 수 있게 된다.

이 결과, 본 발명에 따른 액정 표시 장치 및 그 구동 방법에 의하면 제2 피드 트로우 전압(ΔVp2)의 편차로 인한 잔상 및 플리커 등과 같은 화질 저하 현상을 최소화할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

게이트 라인들과 데이터 라인들의 교차로 정의된 영역마다 형성된 액정셀들을 포함하는 액정 표시 패널과;

상기 게이트 라인들에 제1 게이트 하이 전압의 보조 스캔 펄스와, 상기 제1 게이트 하이 전압보다 작은 제2 게이트 하이 전압의 메인 스캔 펄스로 구성된 듀얼 스캔 펄스를 공급하는 게이트 드라이버와;

상기 데이터 라인들에 화소 신호를 공급하는 데이터 드라이버와;

상기 게이트 드라이버 및 데이터 드라이버를 제어하는 타이밍 제어부를 구비하는 것을 특징으로 하는 액정 표시 장치.
삭제
제 1 항에 있어서,

상기 게이트 드라이버는 보조 스캔 펄스와 메인 스캔 펄스가 적어도 한 수평기간의 간격을 가지도록 발생하는 것을 특징으로 하는 액정 표시 장치.
제 1 항에 있어서,

상기 게이트 드라이버는 i(여기서, i는 3 이상의 정수)번째 게이트 라인에 공급되는 보조 스캔 펄스는 i-2번째 게이트 라인에 공급되는 메인 스캔 펄스와 중첩되고, 그 i번째 게이트 라인에 공급되는 메인 스캔 펄스는 i+2번째 게이트 라인에 공급되는 보조 스캔 펄스와 중첩되도록 발생하는 것을 특징으로 하는 액정 표시 장치.
제 4 항에 있어서,

i번째 수평 라인의 액정셀들은

i-2번째 수평 기간에서 공급되는 보조 스캔 펄스에 의해 상기 데이터 라인들에 공급된 i-2번째 수평 라인분의 화소 신호를 상대적으로 크게 프리-충전하고,

i-1번째 수평 기간에서 공급되는 게이트 로우 전압에 의해 상대적으로 크게 프리-충전된 전압을 제1 피드 트로우 전압 만큼 감소시키고,

i번째 수평 기간에서 공급되는 메인 스캔 펄스에 의해 상기 데이터 라인들에 공급된 i번째 수평 라인분의 화소 신호를 상기 제1 피드 트로우 전압이 감소된 프리-충전 전압에서부터 충전하는 것을 특징으로 하는 액정 표시 장치.
제 4 항에 있어서,

상기 데이터 드라이버는

상기 i-2번째 수평 기간과 상기 i번째 수평 기간에서 동일한 극성의 화소 신호들을 공급하고, 상기 i-1번째 수평 기간에서는 상반된 극성의 화소 신호들을 공 급하는 것을 특징으로 하는 액정 표시 장치.
i-2번째(여기서, i는 3이상의 정수) 수평 기간에서 i-2번째 게이트 라인에 메인 스캔 펄스를, i번째 게이트 라인에 상기 메인 스캔 펄스 보다 높은 전압의 보조 스캔 펄스를 공급하여 데이터 라인들에 공급된 i-2번째 수평 라인분의 화소 신호를 i번째 수평 라인의 액정셀들에 프리-충전하는 단계와;

i-1번째 수평 기간에서 i-1번째 게이트 라인에 메인 스캔 펄스가 공급되고, 상기 i번째 게이트 라인에 게이트 로우 전압이 공급되어 상기 i번째 수평 라인의 액정셀들에 프리-충전된 전압이 제1 피드 트로우 전압 만큼 감소되는 단계와;

i번째 수평기간에서 상기 i번째 게이트 라인에 상기 보조 스캔 펄스 보다 낮은 전압의 메인 스캔 펄스가 공급되어 상기 i번째 수평 라인의 액정셀들이 상기 제1 피트 트로우 전압이 감소된 프리-충전 전압에서부터 i번째 수평 라인분의 화소 신호를 충전하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
제 7 항에 있어서,

상기 i-2번째 수평 기간과 상기 i번째 수평 기간에서는 동일한 극성의 화소 신호들을 상기 데이터 라인들에 공급하고, 상기 i-1번째 수평 기간에서는 상반된 극성의 화소 신호들을 상기 데이터 라인들에 공급하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.