KR101589751B1 - 액정표시장치 - Google Patents

Abstract

본 발명은 게이트신호를 변조하여 플리커 및 잔상을 줄일 수 있는 액정표시장치에 관한 것이다.

이 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고, 이 교차 구조에 의해 매트릭스 형태로 배치되는 다수의 액정셀들을 갖는 액정표시패널; 상기 게이트라인들에 대응되도록 다수의 스테이지들을 포함하고, 게이트온전압과 게이트오프전압 사이에서 스윙되는 게이트신호를 순차적으로 발생하되, 인접한 게이트신호들 간 게이트온구간을 부분적으로 중첩시키는 쉬프트 레지스터 어레이; 상기 게이트오프전압이 인가되는 전원배선; 및 제n(n은 자연수) 스테이지의 출력단과 상기 전원배선 사이에 접속되고 제n+1 스테이지로부터의 제n+1 게이트신호에 의해 스위칭되는 다수의 변조용 TFT들을 포함하여, 상기 제n 스테이지로부터 입력되는 제n 게이트신호를 변조한 후 상기 게이트라인들에 공급하는 게이트 변조회로를 구비한다.

Description

액정표시장치{Liquid Crystal Display}

본 발명은 액정표시장치에 관한 것으로 특히, 게이트신호를 변조하여 플리커 및 잔상을 줄일 수 있는 액정표시장치에 관한 것이다.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널과, 이 액정표시패널을 구동하기 위한 구동회로를 구비한다.

액정표시패널의 하부 유리기판에는 도 1과 같이 게이트라인(GL)과 데이터라인(DL)이 교차되고 그 게이트라인(GL)과 데이터라인(GL)의 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(Thin Film Transistor; 이하, "TFT"라 한다)가 형성된다. 또한, 액정표시패널에는 액정셀(Clc)의 전압을 유지하기 위한 스토리지 커패시터(Cst)가 형성된다. 액정셀(Clc)은 화소전극(1), 공통전극(2) 및 액정층을 포함한다. 화소전극(1)에 인가되는 데이터전압과, 공통전극(2)에 인가되는 공통전압(Vcom)에 의해 액정층에는 전계가 걸린다. 이 전계에 의해 액정층의 액정분자들 은 그 배열이 바뀌면서 투과되는 빛의 광량을 조절할 수 있게 된다.

도 2는 게이트라인(GL)에 공급되는 게이트신호(Sg)와 액정셀(Clc)에 충전되는 전압(Vlc)을 나타낸다. 도 2를 참조하면, 게이트신호(Sg)는 TFT를 턴-온(Turn-on)시킬 수 있는 게이트온전압과, TFT를 턴-오프(Turn-off)시킬 수 있는 게이트오프전압 사이에서 스윙된다. TFT가 N-type인 경우 게이트온전압은 게이트하이전압(Vgh)으로 구현되고, 게이트오프전압은 게이트로우전압(Vgl)으로 구현된다. 게이트신호(Sg)가 게이트하이전압(Vgh)으로 유지되는 스캐닝기간 동안, 액정셀(Clc)은 감마전압으로 공급되는 데이터전압(Vdata)을 충전하고 이 충전된 전압을 스토리지 캐패시터(Cst)를 이용하여 일정하게 유지한다.

한편, TFT가 턴-온 상태를 유지하는 스캐닝기간 동안 액정셀(Clc) 및 스토리지 커패시터(Cst)에 충전된 전압은 TFT가 턴-오프 상태로 전환된 후에도 지속되어야 하지만, TFT의 게이트전극과 드레인전극 사이의 기생 커패시터(Cgd)로 인해 액정셀(Clc)의 충전전압(Vlc)은 ΔVp만큼의 전압 쉬프트(Voltage Shift)가 발생하게 된다. 이러한 ΔVp를 피드 쓰로우 전압(Feed Through Voltage)이라 하며, 피드 쓰로우 전압(ΔVp)은 일반적으로 아래의 수학식 1로 정의된다.

여기서 'Cgd'는 TFT의 게이트전극과 드레인전극 간 기생용량을, 'Clc'는 액정셀(Clc)의 등가용량을, 'Cst'는 스토리지 커패시터(Cst)의 등가용량을, 'ΔVg'는 게이트하이전압(Vgh)과 게이트로우전압(Vgl) 간의 차를 각각 나타낸다.

피드 쓰로우 전압(ΔVp)으로 인해 액정셀(Clc)은 비디오 데이터에 대응하는 데이터전압(Vdata)보다 ΔVp만큼 낮아진 전압으로 충전되게 된다. 즉, 액정셀(Clc)은 정극성(+) 구동시에는 공통전압(Vcom)에 대하여 데이터전압(Vdata)보다 ΔVp만큼 작은 전위차를 가지는 전압으로 충전되고, 부극성(-) 구동시에는 공통전압(Vcom)에 대하여 데이터전압(Vd)보다 ΔVp만큼 큰 전위차를 가지는 전압으로 충전되게 된다. 그 결과, 액정표시패널의 화면에는 일정 주기로 플리커(Flicker) 또는 잔상이 생긴다. 예를 들면, 60Hz로 데이터전압의 극성이 반전되는 경우, 피드 쓰로우 전압(ΔVp)으로 인하여 기수 프레임과 우수 프레임 사이에 휘도차가 발생되어 30Hz 플리커가 표시화상에 나타나며, 이 상태로 장시간 액정표시장치가 동작하면 액정셀에 직류옵셋(DC Offset)이 인가되어 액정셀의 전압 대 투과율 특성이 쉬프트되고 잔상(Image Sticking)이 나타나게 된다.

이에, 본 출원인에 의해 기출원된 출원번호 10-2006-005995호에는, 게이트신호를 변조하여 TFT가 턴 온 상태에서 턴 오프 상태로 전환될 때 게이트온전압(게이트하이전압(Vgh))과 게이트오프전압(게이트로우전압(Vgl)) 간의 차를 감소시킴으로써 피드 쓰로우 전압(ΔVp)을 줄이는 기술이 제안된 바 있다.

그런데. 이 기술은 게이트신호를 변조하기 위한 회로 구성이 복잡하고, 이 회로 구성을 위한 비용이 많이 소요된다는 문제점이 있다.

따라서, 본 발명의 목적은 간소한 회로 구성과 적은 비용으로 게이트신호를 변조할 수 있도록 한 액정표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고, 이 교차 구조에 의해 매트릭스 형태로 배치되는 다수의 액정셀들을 갖는 액정표시패널; 상기 게이트라인들에 대응되도록 다수의 스테이지들을 포함하고, 게이트온전압과 게이트오프전압 사이에서 스윙되는 게이트신호를 순차적으로 발생하되, 인접한 게이트신호들 간 게이트온구간을 부분적으로 중첩시키는 쉬프트 레지스터 어레이; 상기 게이트오프전압이 인가되는 전원배선; 및 제n(n은 자연수) 스테이지의 출력단과 상기 전원배선 사이에 접속되고 제n+1 스테이지로부터의 제n+1 게이트신호에 의해 스위칭되는 다수의 변조용 TFT들을 포함하여, 상기 제n 스테이지로부터 입력되는 제n 게이트신호를 변조한 후 상기 게이트라인들에 공급하는 게이트 변조회로를 구비한다.

상기 액정표시패널은 상기 액정셀들을 포함하여 화상을 표시하는 유효표시영역과, 상기 유효표시영역 바깥의 비표시영역을 구비하고; 상기 변조용 TFT들은 상기 비표시영역에 형성된다.

상기 변조용 TFT들은 상기 액정셀들의 TFT 공정에서 상기 액정셀들의 TFT들 과 함께 상기 액정표시패널의 하부 유리기판 상에 직접 형성된다.

상기 쉬프트 레지스터 어레이는 상기 액정표시패널의 하부 유리기판 상에 직접 형성되거나 또는, 상기 액정표시패널 바깥의 게이트 드라이브 IC에 형성된다.

상기 변조용 TFT들이 N-type으로 구현되는 경우, 상기 게이트오프전압은 게이트로우전압으로 구현되고, 상기 게이트온전압은 게이트하이전압으로 구현된다.

상기 변조용 TFT들이 P-type으로 구현되는 경우, 상기 게이트오프전압은 게이트하이전압으로 구현되고, 상기 게이트온전압은 게이트로우전압으로 구현된다.

상기 게이트신호에 대한 변조 정도는 상기 변조용 TFT들의 채널 폭에 비례한다.

본 발명에 따른 액정표시장치는 피드 쓰로우 전압을 감소시키기 위해, 게이트 구동회로의 쉬프트 레지스터 출력단과 게이트오프전압을 공급하기 위한 전원배선 사이에 변조용 TFT를 접속시키고, 이 변조용 TFT를 인접한 후단 게이트신호를 이용하여 스위칭시킴으로써 현재단의 게이트신호를 변조한다. 이에 따르면, 게이트 변조회로의 구성이 종래 대비 크게 간소해진다. 또한, 게이트 변조회로를 구성하는 변조용 TFT들은, 액정셀의 TFT 공정에서 액정셀의 TFT들과 함께 하부 유리기판 상에 직접 형성될 수 있으므로 그 제조 비용이 종래 대비 크게 줄어들게 된다.

이하, 도 3 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 3은 본 발명의 실시예에 따른 액정표시장치를 나타낸다.

도 3을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 게이트 구동회로(13) 및 게이트 변조회로(14)를 구비한다.

액정표시패널(10)은 두 장의 유리기판들과, 이들 사이에 형성된 액정층을 포함한다. 액정표시패널에는 다수의 데이터라인들(DL)과 다수의 게이트라인들(GL)의 교차 구조에 의해 다수의 액정셀들(Clc)이 매트릭스 형태로 형성된다.

액정표시패널(10)의 하부 유리기판에는 데이터라인들(DL), 게이트라인들(GL), TFT들, 및 스토리지 커패시터(Cst)가 형성된다. 액정셀들(Clc)은 TFT에 접속되어 화소전극들(1)과 공통전극(2) 사이의 전계에 의해 구동된다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서는 상부 유리기판 상에 형성되고, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서는 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 화소전극(1)에 인가되는 데이터전압과, 공통전극(2)에 인가되는 공통전압(Vcom)에 의해 액정층에는 전계가 걸린다. 이 전계에 의해 액정층의 액정분자들은 그 배열이 바뀌면서 투과되는 빛의 광량을 조절할 수 있게 된다. 액정표시패널(10)의 상부 유리기판과 하부 유리 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

액정표시패널(10)은 액정셀들(Clc)을 포함하여 화상을 표시하는 유효표시영역(AA)과, 이 유효표시영역(AA) 바깥의 비표시영역(NAA)을 포함한다.

타이밍 콘트롤러(11)는 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호들을 입력받아 데이터 구동회로(12)와 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 제어신호들(GDC,DDC)을 발생한다.

게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시하는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 구동회로(13) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하는 펄스폭으로 발생되는 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 및 게이트 구동회로(13)의 출력을 지시하는 게이트 출력 인에이블신호(Gate Output Enable : GOE) 등을 포함한다.

데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)는 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(12) 내에서 데이터의 래치동작을 지시하는 소스 샘플링 클럭(Source Sampling Clock : SSC), 데이터 구동회로(12)의 출력을 지시하는 소스 출력 인에이블신호(SOE), 및 액정표시패널(10)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시하는 극성제어신호(POL) 등을 포함한다.

또한, 타이밍 콘트롤러(11)는 외부의 시스템 보드로부터 입력되는 디지털 비디오 데이터(RGB)를 액정표시패널(10)의 해상도에 맞게 재정렬하여 데이터 구동회로(12)에 공급한다.

데이터 구동회로(12)는 타이밍 콘트롤러(11)로부터의 데이터 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 감마기준전압 발생부(미도시)로부터의 감마기준전압들(GMA)에 기초하여 아날로그 감마보상전압으로 변환하고, 그 아날로그 감마보상전압을 데이터전압으로써 액정표시패널(10)의 데이터라인들(DL)에 공급한다. 데이터 구동회로(12)는 클럭신호를 샘플링하기 위한 쉬프트레지스터, 디지털 비디오 데이터(RGB)를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 감마기준전압의 참조하에 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(DL)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인(DL) 사이에 접속된 출력버퍼 등을 포함하는 다수의 데이트 드라이브 IC(Intergrated Circuit)들로 구성된다.

게이트 구동회로(13)는 쉬프트 레지스터 어레이를 포함하여 게이트신호(Sg)를 순차적으로 발생함으로써, 데이터전압이 공급될 액정표시패널(10)의 수평라인을 선택한다. 게이트 구동회로(13)는 쉬프트 레지스터 어레이의 출력신호를 액정셀(Clc)의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터를 더 포함할 수 있다. 쉬프트 레지스터 어레이는 하부 유리기판의 비표시영역(NAA) 상에 GIP(Gate In Panel) 방식을 통해 직접 형성되거나, 또는 레벨 쉬프터와 함께 게이트 드라이브 IC 내에 직접화 될 수 있다. 쉬프트 레지스터 어레이가 하부 유리기판의 비표시영역(NAA) 상에 형성되는 경우, 레벨 쉬프터는 타이밍 콘트롤러(11)와 함께 콘트롤 보드에 실장될 수 있다.

게이트 변조회로(14)는 게이트 구동회로(13)로부터 입력되는 게이트신호(Sg)를 변조하여 게이트 변조신호를 발생한 후, 이 게이트 변조신호를 게이트라인들(GL)에 공급한다. 게이트 변조신호는, 액정셀(Clc)의 TFT가 턴 온 상태에서 턴 오프 상태로 전환될 때 게이트온전압과 게이트오프전압 간의 차를 감소시켜 피드 쓰로우 전압(도2의 ΔVp)을 줄이는 역할을 한다. 게이트 변조회로(14)는 다수의 변조용 TFT들을 포함한 TFT 어레이로 이루어지고, 하부 유리기판의 비표시영역(NAA) 상에 GIP(Gate In Panel) 방식을 통해 직접 실장된다. 게이트 변조회로(14)는 변조용 TFT들로 구현될 수 있으므로 그 회로 구성이 간소하고, 별도의 공정에 의하지 않고 액정셀(Clc)의 TFT 공정에서 액정셀(Clc)의 TFT와 함께 형성될 수 있으므로 그 제조 비용이 적게 든다.

도 4는 게이트 변조회로(14)를 상세히 보여준다.

도 4를 참조하면, 게이트 변조회로(14)는 다수의 변조용 TFT들(...TFTn-1,TFTn,TFTn+1...)을 포함한 TFT 어레이로 이루어진다. 변조용 TFT들(...TFTn-1,TFTn,TFTn+1...) 각각은 게이트 구동회로(13)를 구성하는 쉬프트 레지스터 어레이의 출력단과, 게이트오프전압을 공급하기 위한 전원배선(15) 사이에 접속된다.

게이트오프전압은 액정셀(Clc)의 TFT를 턴 오프 시킬 수 있는 전압 레벨을 갖는다. 여기서, 게이트오프전압은 액정셀(Clc)의 TFT가 N-type인 경우 게이트로우전압(Vgl)으로 구현될 수 있는데 반해, 액정셀(Clc)의 TFT가 P-type인 경우 게이트하이전압(Vgh)으로 구현될 수 있다. 설명의 편의상 이하에서는 액정셀(Clc)의 TFT가 N-type인 경우, 즉 게이트오프전압이 게이트로우전압(Vgl)으로 구현되고 게이트온전압이 게이트하이전압(Vgh)으로 구현되는 경우를 예로 하여 설명하기로 한다.

쉬프트 레지스터 어레이는 게이트라인들(GL)에 대응되는 다수의 스테이지들(...STn-1,STn,STn+1...)(n은 자연수)을 구비하여 도 5와 게이트신호(...Sgn-1,Sgn,Sgn+1...)를 순차적으로 발생한다. 게이트신호(...Sgn-1,Sgn,Sgn+1...) 각각은 액정셀(Clc)의 TFT를 턴 온 시킬 수 있는 게이트하이전압(Vgh)과, 액정셀(Clc)의 TFT를 턴 오프 시킬 수 있는 게이트로우전압(Vgh) 사이에서 스윙된다. 스캐닝 기간을 늘려 충분한 충전시간 확보를 위해, 인접한 게이트신호들의 게이트하이구간들은 부분적으로 서로 중첩된다. 따라서, 제n-1 게이트신호(Sgn-1)가 게이트하이전압(Vgh)으로 유지되고 있는 동안 제n 게이트신호(Sgn)가 뒤이어 게이트하이전압(Vgh)으로 발생되고, 또한 제n 게이트신호(Sgn)가 게이트하이전압(Vgh)으로 유지되고 있는 동안 제n+1 게이트신호(Sgn+1)가 뒤이어 게이트하이전압(Vgh)으로 발생된다.

변조용 TFT들(...TFTn-1,TFTn,TFTn+1...) 각각은 인접한 후단 게이트신호에 의해 제어된다. 변조용 TFT들(...TFTn-1,TFTn,TFTn+1...) 각각은 후단 게이트신호 의 게이트하이전압(Vgh)에 의해 턴 온 될 수 있는 N-type으로 구현된다.

제n-1 변조용 TFT(TFTn-1)는 제n 게이트신호(Sgn)가 게이트하이전압(Vgh)으로 유지되는 기간 동안 턴 온 되어, 전원배선(15)으로부터의 게이트로우전압(Vgl)을 제n-1 게이트신호(Sgn-1)에 반영함으로써, 제n 게이트신호(Sgn)의 게이트하이구간과 중첩되는 제n-1 게이트신호(Sgn-1)의 게이트하이구간에서 게이트하이전압(Vgh)의 레벨을 ΔX 만큼 낮춘다. 그 결과, 도 6과 같은 제n-1 게이트 변조신호(Sgn-1')가 발생된다.

제n 변조용 TFT(TFTn)는 제n+1 게이트신호(Sgn+1)가 게이트하이전압(Vgh)으로 유지되는 기간 동안 턴 온 되어, 전원배선(15)으로부터의 게이트로우전압(Vgl)을 제n 게이트신호(Sgn)에 반영함으로써, 제n+1 게이트신호(Sgn+1)의 게이트하이구간과 중첩되는 제n 게이트신호(Sgn)의 게이트하이구간에서 게이트하이전압(Vgh)의 레벨을 ΔX 만큼 낮춘다. 그 결과, 도 6과 같은 제n 게이트 변조신호(Sgn')가 발생된다.

제n+1 변조용 TFT(TFTn)는 제n+2 게이트신호(Sgn+2)가 게이트하이전압(Vgh)으로 유지되는 기간 동안 턴 온 되어, 전원배선(15)으로부터의 게이트로우전압(Vgl)을 제n+1 게이트신호(Sgn+1)에 반영함으로써, 도 6과 같이 제n+2 게이트신호(Sgn+2)의 게이트하이구간과 중첩되는 제n+1 게이트신호(Sgn+1)의 게이트하이구간에서 게이트하이전압(Vgh)의 레벨을 ΔX 만큼 낮춘다. 그 결과, 도 6과 같은 제n+1 게이트 변조신호(Sgn+1')가 발생된다.

상기 ΔX는 도 7과 같이 게이트 변조신호(Sg')의 변조 정도를 나타낸다. Δ X에 비례하여 게이트온전압과 게이트오프전압 간의 차는 감소되고, 그 결과 피드 쓰로우 전압(ΔVp)은 그만큼 줄어든다. ΔX는 변조용 TFT의 채널폭 가변을 통해 쉽게 조정 가능하다. 변조용 TFT의 채널폭을 크게 형성할수록 변조용 TFT를 통해 흐르는 전류량이 증가하므로 ΔX는 커진다. 예컨대, 도 7에서 변조용 TFT의 채널폭이 증가될수록 ΔX는 'A','B' 및 'C' 순으로 점점 커진다.

이상에서는 액정셀(Clc)의 TFT가 N-type인 경우에 대해서만 설명하였지만, 본 발명의 기술적 사상은 액정셀(Clc)의 TFT가 P-type인 경우에도 충분히 적용 가능하다. 액정셀(Clc)의 TFT가 N-type인 경우에 비해 P-type인 경우에는, 게이트오프전압이 게이트하이전압(Vgh)으로 구현되고, 게이트온전압이 게이트로우전압(Vgl)으로 구현되며, 변조용 TFT가 P-type으로 구현된다.

상술한 바와 같이, 본 발명에 따른 액정표시장치는 피드 쓰로우 전압을 감소시키기 위해, 게이트 구동회로를 구성하는 쉬프트 레지스터 어레이의 출력단과 게이트오프전압을 공급하기 위한 전원배선 사이에 변조용 TFT를 접속시키고, 이 변조용 TFT를 인접한 후단 게이트신호를 이용하여 스위칭시킴으로써 현재단의 게이트신호를 변조한다. 이에 따르면, 게이트 변조회로의 구성이 종래 대비 크게 간소해진다. 또한, 게이트 변조회로를 구성하는 변조용 TFT들은, 액정셀의 TFT 공정에서 액정셀의 TFT들과 함께 하부 유리기판 상에 직접 형성될 수 있으므로 그 제조 비용이 종래 대비 크게 줄어들게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 일반적인 액정셀의 등가회로도.

도 2는 피드 쓰로우 전압을 설명하기 위한 파형도.

도 3은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블럭도.

도 4는 도 3의 게이트 변조회로를 상세히 보여주는 회로도.

도 5는 게이트신호의 파형도.

도 6은 게이트 변조신호의 파형도.

도 7은 변조용 TFT의 채널 폭에 따라 변조 정도가 달라지는 것을 보여주는 파형도.

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 액정표시패널 11 : 타이밍 콘트롤러

12 : 데이터 구동회로 13 : 게이트 구동회로

14 : 게이트 변조회로

Claims (8)

1. 다수의 데이터라인들과 다수의 게이트라인들이 교차되고, 이 교차 구조에 의해 매트릭스 형태로 배치되는 다수의 액정셀들을 갖는 액정표시패널;

   상기 게이트라인들에 대응되도록 다수의 스테이지들을 포함하고, 게이트온전압과 게이트오프전압 사이에서 스윙되는 게이트신호를 순차적으로 발생하되, 인접한 게이트신호들 간 게이트온구간을 부분적으로 중첩시키는 쉬프트 레지스터 어레이;

   상기 게이트오프전압이 인가되는 전원배선; 및

   제n(n은 자연수) 스테이지의 출력단과 상기 전원배선 사이에 접속되고 제n+1 스테이지로부터의 제n+1 게이트신호에 의해 스위칭되는 다수의 변조용 TFT들을 포함하여, 상기 제n 스테이지로부터 입력되는 제n 게이트신호를 변조한 후 상기 게이트라인들에 공급하는 게이트 변조회로를 구비하고,

   상기 게이트 변조회로는 상기 제n+1 게이트신호의 게이트하이구간과 중첩되는 상기 제n 게이트신호의 게이트하이구간에서 상기 제n 게이트신호의 게이트하이전압(Vgh)의 레벨이 낮아지도록 변조된 게이트 변조신호를 출력하는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 액정표시패널은 상기 액정셀들을 포함하여 화상을 표시하는 유효표시영역과, 상기 유효표시영역 바깥의 비표시영역을 구비하고;

   상기 변조용 TFT들은 상기 비표시영역에 형성되는 것을 특징으로 하는 액정표시장치.
3. 제 2 항에 있어서,

   상기 변조용 TFT들은 상기 액정셀들의 TFT 공정에서 상기 액정셀들의 TFT들과 함께 상기 액정표시패널의 하부 유리기판 상에 직접 형성되는 것을 특징으로 하는 액정표시장치.
4. 제 2 항에 있어서,

   상기 쉬프트 레지스터 어레이는 상기 액정표시패널의 하부 유리기판 상에 직접 형성되거나 또는, 상기 액정표시패널 바깥의 게이트 드라이브 IC에 형성되는 것을 특징으로 하는 액정표시장치.
5. 제 1 항에 있어서,

   상기 변조용 TFT들이 N-type으로 구현되는 경우, 상기 게이트오프전압은 게이트로우전압으로 구현되고, 상기 게이트온전압은 게이트하이전압으로 구현되는 것을 특징으로 하는 액정표시장치.
6. 제 1 항에 있어서,

   상기 변조용 TFT들이 P-type으로 구현되는 경우, 상기 게이트오프전압은 게이트하이전압으로 구현되고, 상기 게이트온전압은 게이트로우전압으로 구현되는 것을 특징으로 하는 액정표시장치.
7. 제 1 항에 있어서,

   상기 게이트신호에 대한 변조 정도는 상기 변조용 TFT들의 채널 폭에 비례하는 것을 특징으로 하는 액정표시장치.
8. 제 1 항에 있어서,

   상기 게이트 변조신호는 상기 액정셀(Clc)의 TFT가 턴 온 상태에서 턴 오프 상태로 전환될 때 게이트온전압과 게이트오프전압 간의 차를 감소시켜 피드 쓰로우 전압을 줄이는 액정표시장치.

Images