KR101127825B1 - 액정표시장치의 구동부 및 이의 구동방법 - Google Patents

액정표시장치의 구동부 및 이의 구동방법 Download PDF

Info

Publication number
KR101127825B1
KR101127825B1 KR1020040073019A KR20040073019A KR101127825B1 KR 101127825 B1 KR101127825 B1 KR 101127825B1 KR 1020040073019 A KR1020040073019 A KR 1020040073019A KR 20040073019 A KR20040073019 A KR 20040073019A KR 101127825 B1 KR101127825 B1 KR 101127825B1
Authority
KR
South Korea
Prior art keywords
gate
voltage
start pulse
driving
liquid crystal
Prior art date
Application number
KR1020040073019A
Other languages
English (en)
Other versions
KR20060024137A (ko
Inventor
조성호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040073019A priority Critical patent/KR101127825B1/ko
Publication of KR20060024137A publication Critical patent/KR20060024137A/ko
Application granted granted Critical
Publication of KR101127825B1 publication Critical patent/KR101127825B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Abstract

본 발명은 게이트 온전압 및 게이트 오프전압간의 전압차를 줄여 킥백전압을 최소화할 수 있는 액정표시장치의 구동부 및 이의 구동방법에 관한 것으로, 게이트 아웃풋 인에이블 신호 및 스타트 펄스를 출력하는 타이밍 콘트롤러; 상기 타이밍 콘트롤러로부터의 스타트 펄스에 응답하여 게이트 스타트 펄스를 쉬프트 시켜 출력하는 쉬프트 레지스터; 전원공급부로부터의 전원을 승압 및 감압하여 게이트 온전압 및 게이트 오프 전압을 출력하는 직류-직류 변환부; 및 상기 게이트 아웃풋 인에이블 신호 및 상기 게이트 스타트 펄스에 응답하여 상기 게이트 온전압, 상기 게이트 오프전압 및 상기 게이트 온전압과 상기 게이트 오프전압 사이의 값을 갖는 누설전압으로 이루어진 게이트 구동펄스를 생성하여 게이트 라인들에 순차적으로 공급하는 게이트 신호생성부를 포함하는 것이다.
액정표시장치, 게이트 온저압, 게이트 오프전압, 킥백전압

Description

액정표시장치의 구동부 및 이의 구동방법{A driving circuit of a liquid crystal display device and a method for driving the same}
도 1은 종래의 액정표시장치에 대한 개략적인 구성도
도 2는 본 발명의 실시예에 따른 액정표시장치의 구동부에 대한 구성도
도 3은 도 2의 게이트 신호생성부에 대한 상세 구성도
도 4는 게이트 신호발생부에 인가되는 제어신호들에 대한 신호파형의 타이밍도
도 5는 종래의 게이트 구동펄스와 본 발명의 게이트 구동펄스를 비교하기 위한 도면
＊도면의 주요부에 대한 부호 설명
201 : 타이밍 콘트롤러 203 : 데이터 드라이버
200 : 액정패널 266 : 게이트 드라이버
204 : 쉬프트 레지스터 205 : 게이트 신호발생부
204a 내지 204n : 스테이지 202 : 직류-직류 변환부
205a 내지 205n : 스테이지 DL1 내지 DLm : 데이터 라인
GL1 내지 GLn : 게이트 라인
본 발명은 액정표시장치에 관한 것으로, 특히 게이트 온전압과 게이트 오프전압간의 전압차를 줄여 킥백전압의 크기를 최소화할 수 있는 액정표시장치의 구동부 및 이의 구동방법에 대한 것이다.
액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 박막트랜지스터(Thin Film Transistor; TFT)가 각각의 액정셀마다 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 패시브 매트릭스(Passive Matrix) 타입의 액정표시장치에 비하여 동영상을 표시할 때 더 선명한 화질로 영상을 표시할 수 있다.
도 1은 종래의 액정표시장치에 대한 개략적인 구성도이다.
도 1을 참조하면, 종래 액정표시장치는 상부 유리기판과 하부 유리기판이 액정을 사이에 두고 합착되며 다수개의 액정셀(120)들로 이루어진 액정패널(100)과, 상기 액정패널(100)의 데이터 라인(DL1 내지 DLm)들에 데이터를 공급하기 위한 데이터 드라이버(125b)와, 상기 액정패널(100)의 게이트 라인(GL1 내지 GLn)들에 게이트 구동펄스를 공급하기 위한 게이트 드라이버(125a)를 구비한다.
상기 게이트 드라이버(125a)는 타이밍 콘트롤러(도시되지 않음)의 제어 하에 게이트 구동펄스를 발생하고 그 게이트 구동펄스를 게이트 라인(GL1 내지 GLn)들에 순차적으로 공급하게 된다. 도면에 도시하지 않았지만, 상기 게이트 드라이버(125a)는 게이트 구동펄스를 순차적으로 발생하는 쉬프트 레지스터와, 상기 게이트 구동펄스의 전압의 스윙폭을 액정셀(120)의 구동에 적합하게 쉬프트 시키기 위한 레벨 쉬프터를 포함한다.
그리고, 상기 데이터 드라이버(125b)는 타이밍 콘트롤러(도시되지 않음)로부터 입력되는 비디오 데이터를 샘플링하고 래치한 후에, 래치된 데이터를 감마보상전압으로 변환하여 상기 데이터 라인(DL1 내지 DLm)들에 동시에 공급하게 된다.
여기서, 상기 데이터 드라이버(125b)에 의해 변환된 데이터는 매 게이트 구동펄스가 발생할 때마다 각 게이트 구동펄스에 동기되어 1 수평기간 동안에 1 수평라인분씩 데이터 라인(DL1 내지 DLm)들에 공급된다.
한편, 상기 액정패널(100)의 상부 유리기판과 하부 유리기판 사이에는 액정이 주입된다.
상기 액정패널(100)에는 m×n 개의 액정셀(120)이 매트릭스 타입으로 배치된다. 또한, 상기 액정패널(100)에는 m 개의 데이터 라인(DL1 내지 DLm)들과 n 개의 게이트 라인(GL1 내지 GLn)들이 수직교차되며 그 교차부마다 상기 액정셀(120)을 구동하기 위한 박막트랜지스터(T)가 형성된다.
상기 박막트랜지스터(T)는 상기 게이트 드라이버(125a)로부터의 게이트 구동펄스에 응답하여 턴-온되며, 상기 박막트랜지스터(T)의 턴-온시 데이터 라인(DL1 내지 DLm) 상의 데이터 신호는 액정셀(120)의 화소전극에 공급된다.
즉, 상기 박막트랜지스터(T)의 게이트 단자는 매 수평라인마다 동일한 게이트 라인(GL1 내지 GLn)에 접속되며, 상기 박막트랜지스터(T)의 소스 단자는 매 수직라인마다 동일한 데이터 라인(DL1 내지 DLm)에 접속된다. 그리고, 상기 박막트랜 지스터(T)의 드레인단자는 각각의 액정셀(120)마다 각 액정셀(120)의 화소전극에 접속된다.
그리고, 각 수평라인의 액정셀(120)들의 화소전극들은 이전 수평라인의 액정셀(120)들을 구동하기 위한 이전 게이트 라인(GL2 내지 GLn-1)과 소정부분 오버랩되어 스토리지 커패시터를 형성하게 되며, 첫 번째 수평라인의 액정셀(120)들의 화소전극들은 상기 첫 번째 게이트 라인(GL1)의 상부에 위치한 더미 게이트 라인(GL0)과 소정부분 오버랩되어 스토리지 커패시터를 형성하게 된다.
이와 같은 박막트랜지스터(T)는 각 게이트 라인(GL1 내지 GLn)에 공급되는 게이트 구동펄스의 게이트 온전압(Vgh)에 응답하여 데이터 라인(DL1 내지 DLm)에 공급되는 화소전압이 해당 화소전극에 충전되게 한다.
즉, 상기 액정셀(120)들은 상기 박막트랜지스터(T)가 게이트 라인(GL1 내지 GLn)에 순차적으로 공급되는 게이트 온전압(Vgh)에 의해 턴-온된 때에 데이터 라인(DL1 내지 DLm)으로부터의 해당 화소전압을 충전하여 다시 박막트랜지스터(T)가 턴-온될 때까지 상기 충전전압을 유지하게 된다.
구체적으로, 임의의 n 번째 게이트 라인의 액정셀(120)에 충전된 화소전압은 해당 화소전극과 이전 수평라인을 따라 늘어선 게이트 라인과(GL2 내지 GLn-1)의 중첩에 의해 형성되어진 스토리지 캐패시터에 의해 유지되게 된다.
한편, 상기 액정은 동일 극성의 데이터 신호가 계속적으로 인가되면 열화되는 특성이 있어서, 상기 액정표시장치에서는 이를 방지하기 위해 매 프레임마다 상기 액정에 정극성 및 부극성의 데이터 신호를 교번하여 인가하는 반전 구동방법을 채택하고 있다.
이와 같은 반전 구동방법에는 프레임 인버젼 방식(Frame Inversion Method), 라인 인버젼 방식(Line Inversion Method) 및 도트 인버젼 방식(Dot Inversion Method) 등의 세 가지 구동방법이 주로 사용되고 있다. 그러나, 이러한 인버젼 방식의 액정표시장치는 일반적인 액정표시장치에 비해 킥백전압(△Vp)에 따른 화질 저하 현상이 더 심화되는 문제점이 있었다. 상기 킥백전압(△Vp)은 그의 크기가 클수록 화질을 더 저하시키게 되는데, 상기 킥백전압(△Vp)의 크기는 아래의 수식에 의해서 정의된다.
TRIANGLE Vp= {Cgs } over {Clc+Cst+Cgs }(Vgh-Vgl)
상기 수식에서, Cgs는 박막트랜지스터의 게이트단자와 소스단자간의 커패시턴스이고, Clc는 액정이 개재된 상부 유리기판과 하부 유리기판간의 커패시턴스이며, Cst는 상기 스토리지 커패시터의 커패시턴스를 나타내며, Vgh는 게이트 온전압, Vgl은 게이트 오프전압을 나타낸다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 게이트 온전압과 게이트 오프전압간의 전압차를 줄여 킥백전압을 최소화할 수 있는 액정표시장치의 구동부 및 이의 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동부는, 게이트 아웃풋 인에이블 신호 및 스타트 펄스를 출력하는 타이밍 콘트롤러; 상기 타이밍 콘트롤러로부터의 스타트 펄스에 응답하여 게이트 스타트 펄스를 쉬프트 시켜 출력하는 쉬프트 레지스터; 전원공급부로부터의 전원을 승압 및 감압하여 게이트 온전압 및 게이트 오프 전압을 출력하는 직류-직류 변환부; 및 상기 게이트 아웃풋 인에이블 신호 및 상기 게이트 스타트 펄스에 응답하여상기 게이트 온전압, 상기 게이트 오프전압 및 상기 게이트 온전압과 상기 게이트 오프전압 사이의 값을 갖는 누설전압으로 이루어진 게이트 구동펄스를 생성하여 게이트 라인들에 순차적으로 공급하는 게이트 신호생성부를 포함하는 것을 그 특징으로 한다.
또한, 이와 같이 구성된 본 발명에 따른 액정표시장치의 구동부의 구동방법은, 서로 수직교차하는 다수개의 게이트 라인 및 다수개의 데이터 라인을 포함한 액정패널을 구동하기 위한 액정표시장치의 구동부에 있어서, 게이트 온전압, 게이트 오프전압 및 상기 게이트 온전압과 상기 게이트 오프전압 사이의 값을 갖는 누설전압으로 이루어진 게이트 구동펄스를 생성하여 상기 게이트 라인들에 순차적으로 공급하는 것을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치의 구동부를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 액정표시장치의 구동부에 대한 구성도이다.
본 발명의 실시예에 따른 액정표시장치의 구동부는, 도 2에 도시된 바와 같이, 게이트 아웃풋 인에이블 신호(Gate Output Enable;GOE) 및 스타트 펄스(Start Pulse;SP) 등을 포함한 각종 제어신호 그리고, 화상을 표현하기 위한 비디오 데이터를 출력하는 타이밍 콘트롤러(201)와, 상기 타이밍 콘트롤러(201)로부터의 스타 트 펄스(SP)에 응답하여 게이트 스타트 펄스(GSP1, GSP2, GSP3, ..., GSPn)를 순차적으로 출력하는 쉬프트 레지스터(204)와, 전원공급부(도시되지 않음)로부터의 전원을 승압 및 감압하여 게이트 온전압(Vgh) 및 게이트 오프전압(Vgl) 뿐만 아니라 액정표시장치의 각 부에 필요한 구동전압을 생성하는 직류-직류 변환부(202)와, 상기 게이트 스타트 펄스(Gate Start Pulse;GSP1, GSP2, GSP3, ..., GSPn) 및 상기 게이트 아웃풋 인에이블 신호(GOE)에 응답하여, 상기 게이트 온전압(Vgh), 상기 게이트 오프전압(Vgl) 및 상기 게이트 온전압(Vgh)과 상기 게이트 오프전압(Vgl) 사이의 값을 갖는 누설전압(Vleak)으로 이루어진 게이트 구동펄스를 생성하여 액정패널(200)의 게이트 라인(GL1, GL2, GL3, ..., GLn)들에 순차적으로 공급하는 게이트 신호생성부(205)와, 상기 타이밍 콘트롤러(201)로부터 비디오 데이터를 입력받아, 상기 비디오 데이터를 미리 설정된 감마보상전압으로 변환하고, 이를 상기 게이트 구동펄스에 동기시켜 상기 데이터 라인(DL1, DL2, DL3, ..., DLm)들에 출력하는 데이터 드라이버(203)를 포함한다.
여기서, 상기 액정패널(200)은 서로 수직교차하는 다수개의 게이트 라인(GL1, GL2, GL3, ..., GLn) 및 다수개의 데이터 라인(DL1, DL2, DL3, ..., DLn)을 구비하고 있으며, 상기 게이트 라인(GL1, GL2, GL3, ..., GLn) 및 데이터 라인(DL1, DL2, DL3, ..., DLn)에 의해 정의되는 매트릭스형태의 액정셀에는 각각 상기 게이트 라인(GL1, GL2, GL3, ..., GLn)으로부터의 각 게이트 구동펄스에 의해 턴-온되어 상기 데이터 라인(DL1, DL2, DL3, ..., DLn)으로부터의 데이터 전압을 상기 액정셀의 화소전극에 인가하는 박막트랜지스터가 구비된다. 한편, 상기 쉬프트 레 지스터(204) 및 상기 게이트 신호생성부(205)는 게이트 드라이버(266)에 내장되며, 상기 게이트 드라이버(266)에는 상기 게이트 구동펄스의 전압의 스윙폭을 상기 액정셀의 구동에 적합하게 쉬프트 시키기 위한 레벨 쉬프터(도시되지 않음)를 더 포함한다.
그리고, 상기 쉬프트 레지스터(204)는 다수개의 스테이지(204a, 204b, 204c,..., 204n)를 구비하며, 상기 각 스테이지(204a, 204b, 204c,..., 204n)는 이전단의 스테이지로부터의 출력을 입력으로서 사용하게 된다. 따라서, 상기 스테이지(204a, 204b, 204c,..., 204n)들 중 첫 번째 단의 스테이지(204a)에만 상기 타이밍 콘트롤러(201)로부터의 스타트 펄스(SP)를 인가하여 상기 첫 번째단의 스테이지(204a)를 동작시키면, 상기 첫 번째단의 스테이지(204a)는 상기 스타트 펄스(SP)에 응답하여 게이트 스타트 펄스(GSP1)를 출력함과 동시에, 상기 게이트 스타트 펄스(GSP1)를 두 번째단의 스테이지(204b)에 제공한다. 그러면, 상기 두 번째단의 스테이지(204b)는 상기 첫 번째단의 스테이지(204a)로부터의 게이트 스타트 펄스(GSP1)를 스타트 펄스로서 사용하여 동작하며, 이때 상기 두 번째단의 스테이지(204b)는 상기 첫 번째단의 스테이지(204a)에서 출력된 게이트 스타트 펄스(GSP1)로부터 쉬프트된 게이트 스타트 펄스(GSP2)를 출력한다. 이와 같은 방식으로, 각 스테이지(204a, 204b, 204c,..., 204n)로부터 출력되는 각 게이트 스타트 펄스(GSP1, GSP2, GSP3, ..., GSPn)는 이전단의 스테이지에서 출력되는 게이트 스타트 펄스로부터 쉬프트되어 출력된다. 상기 쉬프트 레지스터(204)의 각 스테이지(204a, 204b, 204c,..., 204n)로부터 출력된 각 게이트 스타트 펄스(GSP1, GSP2, GSP3, ..., GSPn)는 상기 게이트 신호생성부(205)에 입력된다. 상기 게이트 신호생성부(205) 역시 다수개의 스테이지(205a, 205b, 205c, ..., 205n)로 구성되어 있으며, 각 스테이지(205a, 205b, 205c, ..., 205n)는 상기 쉬프트 레지스터(204)의 각 스테이지(204a, 204b, 204c,..., 204n)들과 일대일로 대응되어 상기 각 게이트 스타트 펄스(GSP1, GSP2, GSP3, ..., GSPn)를 순차적으로 입력받는다. 따라서, 상기 게이트 신호생성부(205)의 각 스테이지(205a, 205b, 205c, ..., 205n)는 순차적으로 게이트 구동펄스를 발생시켜 각 게이트 라인(GL1, GL2, GL3, ..., GLn)들에 순차적으로 공급한다. 여기서, 상기 게이트 신호생성부(205)의 각 스테이지(205a, 205b, 205c, ..., 205n)는 상기 각 게이트 스타트 펄스(GSP1, GSP2, GSP3, ..., GSPn)에 응답하여, 상기 게이트 온전압(Vgh), 상기 게이트 오프전압(Vgl) 및 누설전압(Vleak)으로 이루어진 게이트 구동펄스를 생성한다. 여기서, 상기 게이트 신호생성부(205)의 각 스테이지(205a, 205b, 205c, ..., 205n)를 좀 더 구체적으로 설명하면 다음과 같다. 여기서, 상기 게이트 신호생성부(205)에 구비된 각 스테이지(205a, 205b, 205c, ..., 205n)는 모두 동일한 구성을 가지므로, 첫 번째단의 스테이지(205a)만을 설명하기로 한다.
도 3은 게이트 신호생성부에 대한 상세 구성도이다.
상기 게이트 신호생성부(205)에 구비된 첫 번째단의 스테이지(204a)는, 도 3에 도시된 바와 같이, 상기 쉬프트 레지스터(204)에 구성된 첫 번째단의 스테이지(204a)로부터의 게이트 스타트 펄스(GSP1) 와 상기 타이밍 콘트롤러(201)로부터의 게이트 아웃풋 인에이블 신호(GOE)를 논리합산하여 상기 게이트 라인(GL1)에 공급 하는 엔드 게이트(301)와, 상기 엔드 게이트(301)로부터의 출력의 논리에 따라 턴-온 및 턴-오프되며, 턴-온시 게이트 온전압(Vgh)을 출력하여 상기 게이트 라인(GL1)에 공급하며, 턴-오프시 누설전압(Vleak)을 출력하여 상기 게이트 라인(GL1)에 공급하는 제 1 NMOS 트랜지스터(NT1)와, 상기 게이트 스타트 펄스(GSP1)를 반전시키는 반전기(302)와, 상기 반전기(302)로부터 출력된 게이트 스타트 펄스(GSP1)의 논리에 따라 턴-온되어 게이트 오프전압(Vgl)을 출력하여 상기 게이트 라인(GL1)에 공급하는 제 2 NMOS 트랜지스터(NT2)를 포함한다.
이와 같이 구성된 게이트 신호발생부(205)의 동작을 상세히 설명하면 다음과 같다.
도 4는 게이트 신호발생부에 인가되는 제어신호들에 대한 신호파형의 타이밍도이고, 도 5는 종래의 게이트 구동펄스와 본 발명의 게이트 구동펄스를 비교하기 위한 도면이다.
먼저, 상기 쉬프트 레지스터(204)로부터의 각 게이트 스타트 펄스(GSP1, GSP2, GSP3, ..., GSPn)가 상기 게이트 신호생성부(205)의 각 엔드 게이트(301) 및 각 반전기(302)에 순차적으로 입력됨과 아울러, 상기 타이밍 콘트롤러(201)로부터의 게이트 아웃풋 인에이블 신호(GOE)가 상기 게이트 신호생성부(205)의 각 엔드 게이트(301)에 입력된다. 또한, 직류-직류 변환부(202)로부터의 게이트 온전압(Vgh)이 상기 게이트 신호발생부(205)의 각 제 1 NMOS 트랜지스터(NT1)의 소스단자에 인가됨과 아울러, 상기 직류-직류 변환부(202)로부터의 게이트 오프전압(Vgl)이 상기 게이트 신호발생부(208)의 각 제 2 NMOS 트랜지스터(NT2)의 소스단자에 인가 된다.
여기서, 제 1 기간동안 상기 게이트 신호생성부(205)에 구비된 첫 번째단의 스테이지(205a)의 동작을 살펴보면 다음과 같다. 상기 제 1 기간(T1)동안에는 상기 게이트 아웃풋 인에이블 신호(GOE)가 인에이블 기간('하이논리'에 해당됨)을 가지고, 상기 게이트 스타트 펄스(GSP1)가 하이논리를 가진다. 따라서, 상기 제 1 기간(T1)동안 상기 게이트 아웃풋 인에이블 신호(GOE)와 상기 게이트 스타트 펄스(GSP1)를 입력으로 받는 엔드 게이트(301)는 하이논리의 신호를 출력한다. 상기 하이논리의 신호는 상기 제 1 NMOS 트랜지스터(NT1)의 게이트단자에 입력되어 상기 제 1 NMOS 트랜지스터(NT1)를 턴-온시키고, 상기 턴-온된 제 1 NMOS 트랜지스터(NT1)는 자신의 소스단자에 인가된 상기 게이트 온전압(Vgh)을 스위칭하여 상기 게이트 라인(GL1)에 공급한다. 한편, 상기 제 2 NMOS 트랜지스터(NT2)는 상기 반전기(302)를 통해 상기 게이트 스타트 펄스(GSP1)를 인가받으므로 턴-오프 상태를 유지한다. 따라서, 상기 제 1 기간(T1)동안, 즉, 상기 게이트 아웃풋 인에이블 신호(GOE)의 인에이블 기간동안(상기 제 1 NMOS 트랜지스터(NT1)가 턴-온 상태를 유지하는 기간) 상기 게이트 라인(GL1)에는 게이트 온전압(Vgh)이 인가된다.
이어서, 제 2 기간(T2)동안 상기 게이트 신호발생부(205)에 구비된 첫 번째단의 스테이지(205a)의 동작을 설명하면 다음과 같다.
상기 제 2 기간(T2)동안에 상기 게이트 아웃풋 인에이블 신호(GOE)가 디스에이블 기간('로우논리'에 해당됨)을 가지고, 상기 게이트 스타트 펄스(GSP1)는 하이논리를 유지한다. 따라서, 상기 제 2 기간(T2)동안 상기 게이트 아웃풋 인에이블 신호(GOE)와 상기 게이트 스타트 펄스(GSP1)를 입력으로 받는 엔드 게이트(301)는 로우논리의 신호를 출력한다. 상기 로우논리의 신호는 상기 제 1 NMOS 트랜지스터(NT1)의 게이트단자에 입력되어 상기 제 1 NMOS 트랜지스터(NT1)를 턴-오프시킨다. 이때, 상기 턴-오프된 제 1 NMOS 트랜지스터(NT1)는 누설전류에 의해서 상기 게이트 온전압(Vgh)으로부터 서서히 감소하는 누설전압(Vleak)을 출력하여 상기 게이트 라인(GL1)에 공급하게 된다. 여기서, 상기 누설전류는 시간이 경과됨에 따라 선형적으로 서서히 감소하며, 상기 누설전류에 따른 상기 누설전압(Vleak) 역시 상기 시간에 비례하여 서서히 감소하게 된다. 한편, 상기 제 2 NMOS 트랜지스터(NT2)는 상기 반전기(302)를 통해 상기 게이트 스타트 펄스(GSP1)를 인가받으므로 턴-오프 상태를 유지한다. 따라서, 상기 제 2 기간(T2)동안, 즉, 상기 게이트 아웃풋 인에이블 신호(GOE)의 디스에이블 기간동안(상기 제 2 NMOS 트랜지스터(NT2)가 턴-오프 상태를 유지하는 기간) 상기 게이트 라인(GL1)에는 누설전압(Vleak)이 인가된다. 다음으로, 상기 제 2 기간(T2)이 끝나는 순간(상기 게이트 스타트 펄스(GSP1)가 로우논리를 가지는 순간) 상기 제 2 NMOS 트랜지스터(NT2)가 턴-온되며, 이때, 상기 게이트 라인(GL1)에 상기 게이트 오프전압(Vgl)이 인가되어, 상기 누설전압(Vleak)은 상기 게이트 오프전압(Vgl)으로 급격하게 떨어진다.
따라서, 도 5에 도시된 바와 같이 상기 각 게이트 라인(GL1, GL2, GL3, ..., GLn)에 인가되는 게이트 구동펄스(도 5의 (b))는, 상기 누설전압(Vleak)에 의해, 종래의 게이트 구동펄스(도 5의 (a))에 비하여 게이트 온전압(Vgh)과 게이트 오프전압(Vgl)간의 전압차가 작아지게 된다. 상기 전압차가 작아진다는 의미는 전 술한 수식에서의 (Vgh-Vgl)의 값이 작아진다는 것을 의미한다. 이는 결국, 상기 수식에서 알 수 있듯이, 킥백전압(△Vp)이 작아진다는 것을 의미한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 본 발명에 따른 액정표시장치의 구동부 및 이의 구동방법에는 다음과 같은 효과가 있다.
본 발명에서는 게이트 라인에 게이트 온전압을 인가한 후 바로 게이트 오프전압을 인가하지 않고, 박막트랜지스터를 턴-오프 시킬 경우 발생되는 누설전류에 따른 누설전압을 상기 게이트 오프전압보다 먼저 상기 게이트 라인에 인가함으로써, 상기 게이트 온전압과 상기 게이트 오프전압간의 전압차를 최소화하고 있다. 따라서, 본 발명은 상기 차전압에 비례하는 킥백전압의 크기를 최소화할 수 있다.

Claims (6)

  1. 게이트 아웃풋 인에이블 신호 및 스타트 펄스를 출력하는 타이밍 콘트롤러;
    상기 타이밍 콘트롤러로부터의 스타트 펄스에 응답하여 게이트 스타트 펄스들을 순차적으로 출력하는 쉬프트 레지스터;
    전원공급부로부터의 전원을 승압 및 감압하여 게이트 온전압 및 게이트 오프 전압을 출력하는 직류-직류 변환부; 및
    상기 타이밍 콘트롤러로부터의 게이트 아웃풋 인에이블 신호 및 상기 쉬프트 레지스터로부터의 게이트 스타트 펄스들에 응답하여 상기 게이트 온전압, 상기 게이트 오프전압 및 상기 게이트 온전압과 상기 게이트 오프전압 사이의 값을 갖는 누설전압으로 이루어진 게이트 구동펄스들을 생성하고, 이 생성된 게이트 구동펄스들을 게이트 라인들에 순차적으로 공급하는 게이트 신호생성부를 포함하는 것을 특징으로 하는 액정표시장치의 구동부.
  2. 제 1 항에 있어서,
    상기 게이트 신호 생성부는 게이트 아웃풋 인에이블 신호의 인에이블 기간동안 상기 게이트 온전압을 상기 게이트 라인에 공급하고, 상기 아웃풋 인에이블 신호의 디스에이블 기간동안 상기 누설전압을 상기 게이트 라인에 공급하며, 게이트 스타트 펄스의 로우논리기간동안 상기 게이트 오프전압을 상기 게이트 라인에 공급하는 것을 특징으로 하는 액정표시장치의 구동부.
  3. 제 2 항에 있어서,
    상기 게이트 신호생성부는 다수개의 스테이지로 구성되며, 각 스테이지는 상기 게이트 아웃풋 인에이블 신호 및 상기 게이트 스타트 펄스를 입력받아 논리합산하여 출력하는 엔드 게이트;
    상기 엔드 게이트로부터의 출력의 논리에 따라 턴-온 및 턴-오프되며, 턴-온시 상기 게이트 온전압을 상기 게이트 라인에 공급하며, 턴-오프시 상기 누설전압을 상기 게이트 라인에 공급하는 제 1 스위칭소자;
    상기 게이트 스타트 펄스를 반전시키는 반전기; 및
    상기 반전기로부터 출력된 게이트 스타트 펄스의 논리에 따라 턴-온되어 상기 게이트 오프전압을 상기 게이트 라인에 공급하는 제 2 스위칭소자를 포함하는 것을 특징으로 하는 액정표시장치의 구동부.
  4. 제 1 항에 있어서,
    상기 쉬프트 레지스터는 상기 게이트 신호발생부에 구비된 스테이지에 상응하는 다수개의 스테이지를 구비하며, 각 스테이지 중 첫 번째 스테이지는 상기 타이밍 콘트롤러로부터의 스타트 펄스를 입력받아 게이트 스타트 펄스를 출력하며, 나머지 스테이지들은 이전단 스테이지의 출력을 입력으로 받아 이전단 스테이지에서 출력된 게이트 스타트 펄스로부터 쉬프트된 게이트 스타트 펄스를 출력하는 것을 특징으로 하는 액정표시장치의 구동부.
  5. 서로 수직교차하는 다수개의 게이트 라인 및 다수개의 데이터 라인을 포함한 액정패널을 구동하기 위한 액정표시장치의 구동부에 있어서,
    게이트 온전압, 게이트 오프전압 및 상기 게이트 온전압과 상기 게이트 오프전압 사이의 값을 갖는 누설전압으로 이루어진 게이트 구동펄스를 생성하여 상기 게이트 라인들에 순차적으로 공급하며;
    게이트 아웃풋 인에이블 신호의 인에이블 기간동안 상기 게이트 온전압을 상기 게이트 라인에 공급하고, 상기 게이트 아웃풋 인에이블 신호의 디스에이블 기간동안 상기 누설전압을 상기 게이트 라인에 공급하며, 게이트 스타트 펄스의 로우기간동안 상기 게이트 오프전압을 상기 게이트 라인에 공급하는 것을 특징으로 하는 액정표시장치의 구동부의 구동방법.
  6. 삭제
KR1020040073019A 2004-09-13 2004-09-13 액정표시장치의 구동부 및 이의 구동방법 KR101127825B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040073019A KR101127825B1 (ko) 2004-09-13 2004-09-13 액정표시장치의 구동부 및 이의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040073019A KR101127825B1 (ko) 2004-09-13 2004-09-13 액정표시장치의 구동부 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20060024137A KR20060024137A (ko) 2006-03-16
KR101127825B1 true KR101127825B1 (ko) 2012-03-22

Family

ID=37130126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040073019A KR101127825B1 (ko) 2004-09-13 2004-09-13 액정표시장치의 구동부 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR101127825B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101589751B1 (ko) * 2009-09-18 2016-01-28 엘지디스플레이 주식회사 액정표시장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057039A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 액정표시소자 및 그 구동방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057039A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 액정표시소자 및 그 구동방법

Also Published As

Publication number Publication date
KR20060024137A (ko) 2006-03-16

Similar Documents

Publication Publication Date Title
KR101245944B1 (ko) 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법
US10163392B2 (en) Active matrix display device and method for driving same
US7808472B2 (en) Liquid crystal display and driving method thereof
KR100982121B1 (ko) 액정표시장치 및 그 구동방법
US7760179B2 (en) Liquid crystal panel having the dual data lines, data driver, liquid crystal display device having the same and driving method thereof
KR20080053600A (ko) 데이터 구동 장치 및 그것을 이용하는 액정 표시 장치
KR20070099295A (ko) 액정표시장치 및 그 구동방법
KR20080043515A (ko) 액정표시장치 및 그 구동방법
KR101560394B1 (ko) 액정표시장치 및 그 구동 방법
KR20100069900A (ko) 액정표시장치의 구동장치 및 그 구동방법
KR101308442B1 (ko) 액정표시장치 및 그의 구동 방법
KR101284940B1 (ko) 액정표시소자의 구동 장치 및 방법
JP2009086170A (ja) 電気光学装置及び電気光学装置の駆動方法並びに電子機器
KR20040049558A (ko) 액정 표시 장치 및 그 구동 방법
KR20090113080A (ko) 액정표시장치의 게이트 구동 회로
KR101127825B1 (ko) 액정표시장치의 구동부 및 이의 구동방법
KR101245912B1 (ko) 액정표시장치의 게이트 구동회로
KR101186018B1 (ko) 액정표시장치 및 그의 구동 방법
KR20050000991A (ko) 액정표시장치 및 그 구동방법
KR20120071743A (ko) 액티브 매트릭스 표시장치
KR101243439B1 (ko) 액정표시소자 및 그의 구동 방법
KR101264704B1 (ko) 액정표시장치 및 그의 구동 방법
KR101332050B1 (ko) 액정표시장치
KR100680057B1 (ko) 액정표시장치의 프리차징 방법 및 장치
KR100848958B1 (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 9