KR100680057B1

KR100680057B1 - 액정표시장치의 프리차징 방법 및 장치

Info

Publication number: KR100680057B1
Application number: KR1020020084553A
Authority: KR
Inventors: 이상열
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2002-12-26
Filing date: 2002-12-26
Publication date: 2007-02-07
Also published as: KR20040057758A

Abstract

본 발명은 실제 데이터가 공급되기 전에 데이터전압을 풀차징하도록 한 액정표시장치의 프리차징 방법 및 장치에 관한 것이다.

이 프리차징 방법 및 장치는 제1 스캔펄스를 액정표시장치의 게이트라인에 공급하는 단계와, 상기 제1 스캔펄스와 동기되어 데이터전압을 상기 액정표시장치의 데이터라인에 공급하는 단계와, 상기 제1 스캔펄스가 발생된 후 2 수평기간 뒤에 제2 스캔펄스를 상기 게이트라인에 공급하는 단계와, 상기 제2 스캔펄스와 동기됨과 아울러 상기 제1 스캔펄스에 동기되어 상기 데이터 라인에 공급된 데이터전압과 동일한 크기를 가지는 데이터 전압을 데이터라인에 재공급하는 단계를 포함하고, 다수의 상기 게이트 라인에 공급되는 제1 스캔펄스들 및 제2 스캔펄스들 각각의 공급 기간은 서로 비중첩되는 것을 특징으로 한다.

Description

액정표시장치의 프리차징 방법 및 장치{METHOD AND APPARATUS FOR PRECHARGING LIQUID CRYSTAL DISPLAY}

도 1은 1 도트 인버젼 방식에서 구동되는 액정패널의 데이터 극성을 개략적으로 나타내는 도면이다.

도 2는 2 도트 인버젼 방식에서 구동되는 액정패널의 데이터 극성을 개략적으로 나타내는 도면이다.

도 3은 라인 인버젼 방식에서 구동되는 액정패널의 데이터 극성을 개략적으로 나타내는 도면이다.

도 4는 컬럼 인버젼 방식에서 구동되는 액정패널의 데이터 극성을 개략적으로 나타내는 도면이다.

도 5는 통상의 액정패널을 등가적으로 나타내는 회로도이다.

도 6은 종래의 프리차징 방법을 설명하기 위한 파형도이다.

도 7은 종래의 프리차징 방법에서 액정셀에 풀차징이 되지 않는 것을 설명하기 위한 파형도이다.

도 8은 본 발명의 실시예에 따른 액정표시장치의 프리차징 방법을 설명하기 위한 파형도이다.

도 9은 본 발명의 실시예에 따른 액정표시장치의 프리차징 장치를 나타내는 블록도이다.

도 10은 도 9에 도시된 프리차징 회로를 상세히 나타내는 회로도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

61 : 타이밍 콘트롤러 62 : 프리차징 제어회로

63 : 데이터 구동회로 64 : 게이트 구동회로

65 : 액정패널 71,72 : 라인 메모리

73 : 스위치소자

본 발명은 액정표시장치에 관한 것으로, 특히 실제 데이터가 공급되기 전에 데이터전압을 풀차징하도록 한 액정표시장치의 프리차징 방법 및 장치에 관한 것이다.

액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 액정셀마다 스위칭소자가 형성되어 동영상을 표시하기에 유리하다. 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.

액정표시장치는 액정셀에 충전되는 데이터의 극성을 주기적으로 반전시킴으로써 플리커와 잔상을 줄이기 위한 인버젼 방식으로 구동되고 있다. 인버젼 방식으로는 수직라인 방향에서 인접한 액정셀들간 데이터의 극성을 반전시키는 라인 인버젼 방식, 수평라인 방향에서 인접한 액정셀들간 데이터의 극성을 반전시키는 컬럼 인버젼 방식, 수직라인 방향과 수평라인 방향에서 인접한 액정셀들간 데이터의 극성을 반전시키는 도트 인버젼 방식이 있다.

도트 인버젼 방식은 도 1과 같이 수직방향에서 인접하는 액정셀에 각각 공급되는 데이터의 극성이 상반됨과 아울러 수평방향에서 인접하는 액정셀에 각각 공급되는 데이터의 극성이 상반된다. 그리고 그 데이터의 극성은 매 프레임(Fn-1,Fn)마다 반전된다. 이러한 도트 인버젼 방식은 수직 및 수평방향 모두에서 플리커가 최소화되기 때문에 현재 액정표시장치에서 가장 많이 적용되고 있다.

도 2의 도트 인버젼 방식은 수평 및 수직방향에서 2 도트 단위로 데이터의 극성이 반전된다. 도 2와 같은 2 도트 인버젼 방식은 도 1과 같은 1 도트 인버젼 방식에 비하여 소비전력이 낮은 장점이 있다.

라인 인버젼 방식은 도 3과 같이 수직방향에서 인접하는 액정셀에 각각 공급되는 데이터의 극성이 상반되는 반면 수평방향에서 인접하는 액정셀에 각각 공급되는 데이터의 극성은 동일하다. 그리고 그 데이터의 극성은 매 프레임(Fn-1,Fn)마다 반전된다.

컬럼 인버젼 방식은 도 4와 같이 수평방향에서 인접하는 액정셀에 각각 공급 되는 데이터의 극성이 상반되는 반면 수직방향에서 인접하는 액정셀에 각각 공급되는 데이터의 극성은 동일하다. 그리고 그 데이터의 극성은 매 프레임(Fn-1,Fn)마다 반전된다.

또한, 액정표시장치에는 액정셀의 느린 응답특성으로 인하여 액정셀에 충분한 데이터가 충전되지 못하는 것을 보상하기 위하여 액정셀에서 표시하고자 하는 데이터와 동일한 극성의 이전 데이터를 이용하여 액정셀을 미리 충전시키기 위한 프리차징 회로가 포함되고 있다.

종래의 프리차징 회로를 도 5 및 도 6을 결부하여 설명하기로 한다. 도 5는 액정패널을 등가적으로 나타내는 등가 회로도이며, 도 6은 도트 인버젼이나 라인 인버젼 방식에서 적용되는 프리차징 방법을 나타내는 파형도이다.

도 5를 참조하면, 액정패널은 상호 직교하는 데이터라인(Dm 내지 Dm+4) 및 게이트라인(Gn 내지 Gn+5)와, 데이터라인(Dm 내지 Dm+4)과 게이트라인(Gn 내지 Gn+5)의 교차부에 형성되는 TFT를 구비한다. TFT의 게이트전극은 게이트라인(Gn 내지 Gn+5)에 접속되며, 소스전극은 데이터라인(Dm 내지 Dm+4)에 접속된다. 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극에 접속된다. 도 5에 있어서, 도면부호 'Cst'는 스토리지 캐패시터(Storage Capaciter)이며, 'Vcom'은 액정셀(Cst)의 공통전극에 공급되는 공통전압(Common Voltage)이다.

도 6을 참조하면, 종래의 프리차징 회로는 매 게이트라인들(Gn 내지 Gn+5)에 1 수평기간만큼의 시간차를 가지는 제1 및 제2 스캔펄스(SP1,SP2)를 순차적으로 공급한다.

그리고 종래의 프리차징 회로는 동일한 극성의 전압이 공급되는 두 개의 수평라인에 스캔펄스를 동시에 공급하여 특정 수평라인에 포함된 액정셀들에 정극성(또는 부극성)의 실제 데이터를 공급함과 동시에 그와 다른 수평라인에 포함된 액정셀들에 정극성(또는 부극성)의 더미 데이터를 공급한다.

n+2 번째 수평라인의 경우에, n(단, n은 임의의 양의 정수) 번째 게이트라인(Gn)에 제2 스캔펄스(SP2)가 공급됨과 동시에 n+2 번째 게이트라인(Gn+2)에 제1 스캔펄스(SP1)가 공급된다. 이 때, 데이터 구동회로는 n 번째 수평라인의 정극성 데이터를 데이터라인들(Dm 내지 Dm+4)에 공급한다. 그러면 n 번째 수평라인의 액정셀들(Clc)은 정극성 데이터를 충전하게 되고 n+2 번째 수평라인의 액정셀들(Clc)은 n 번째 수평라인의 정극성 데이터를 충전함으로써 n+2 번째 수평라인의 정극성 데이터에 앞서 정극성 전압을 프리차징하게 된다.

n+3 번째 수평라인의 경우에, n+1 번째 게이트라인(Gn)에 제2 스캔펄스(SP2)가 공급됨과 동시에 n+3 번째 게이트라인(Gn+2)에 제1 스캔펄스(SP1)가 공급된다. 이 때, 데이터 구동회로는 n+1 번째 수평라인의 부극성 데이터를 데이터라인들(Dm 내지 Dm+4)에 공급한다. 그러면 n+1 번째 수평라인의 액정셀들(Clc)은 부극성 데이터를 충전하게 되고 n+3 번째 수평라인의 액정셀들(Clc)은 n+1 번째 수평라인의 부극성 데이터를 충전함으로써 n+3 번째 수평라인의 부극성 데이터에 앞서 부극성 전압을 프리차징하게 된다.

도 6에 있어서, 도면부호 'Vlc'는 액정셀(Clc)에 충전되는 전압이다. 그리고 'Vgh'는 스캔펄스(SP1,SP2)의 하이논리전압이며, 'Vgl'은 스캔펄스(SP1,SP2)의 로우논리전압이다.

그런데 종래의 프리차징 회로는 도 7에서 알 수 있는 바 프리차징 전압과 실제 데이터 전압의 차이(ΔVdata) 만큼이전 전압이 충전되지 않는 문제점이 있다. 즉, 도 7에서 빗금친 부분만큼의 전압이 프리차징되지 않는다.

따라서, 본 발명의 목적은 실제 데이터가 공급되기 전에 데이터전압을 풀차징하도록 한 액정표시장치의 프리차징 방법 및 장치를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치의 프리차징 방법은 제1 스캔펄스를 액정표시장치의 게이트라인에 공급하는 단계와, 상기 제1 스캔펄스와 동기되어 데이터전압을 상기 액정표시장치의 데이터라인에 공급하는 단계와, 상기 제1 스캔펄스가 발생된 후 2 수평기간 뒤에 제2 스캔펄스를 상기 게이트라인에 공급하는 단계와, 상기 제2 스캔펄스와 동기됨과 아울러 상기 제1 스캔펄스에 동기되어 상기 데이터 라인에 공급된 데이터전압과 동일한 크기를 가지는 데이터 전압을 데이터라인에 재공급하는 단계를 포함하고, 다수의 상기 게이트 라인에 공급되는 제1 스캔펄스들 및 제2 스캔펄스들 각각의 공급 기간은 서로 비중첩되는 것을 특징으로 한다.
본 발명의 실시예에 따른 액정표시장치의 프리차징 장치는 데이터라인과 게이트라인이 교차하는 액정패널과, 제1 스캔펄스를 상기 게이트라인에 공급하고 상기 제1 스캔펄스가 발생된 후 2 수평기간 뒤에 제2 스캔펄스를 상기 게이트라인에 공급하는 게이트 구동회로와, 상기 제1 스캔펄스에 동기되는 데이터전압을 상기 데이터라인에 공급한 후에 상기 제2 스캔펄스에 동기시켜 상기 데이터전압을 상기 데이터라인에 재 공급하기 위한 데이터 구동회로를 구비하고, 다수의 상기 게이트 라인에 공급되는 제1 스캔펄스들 및 제2 스캔펄스들 각각의 공급 기간은 서로 비중첩되는 것을 특징으로 한다.

상기 데이터전압을 충전하는 단계는 제1 스캔펄스를 액정표시장치의 게이트라인에 공급하는 단계와, 제1 스캔펄스와 동기되어 상기 데이터전압을 액정표시장치의 데이터라인에 공급하는 단계를 포함한다.

상기 데이터전압을 재충전하는 단계는 제1 스캔펄스에 이어서 제2 스캔펄스를 액정표시장치의 게이트라인에 공급하는 단계와, 제2 스캔펄스와 동기되어 상기 데이터전압을 액정표시장치의 데이터라인에 공급하는 단계를 포함한다.

제2 스캔펄스는 제1 스캔펄스가 발생된 후 대략 2 수평기간 뒤에 게이트라인 에 공급되는 것을 특징으로 한다.

본 발명의 실시예에 따른 액정표시장치의 프리차징 장치는 데이터라인과 게이트라인이 교차하는 액정패널과, 프리차징 기간과 스캐닝 기간에 스캔펄스를 게이트라인에 연속으로 공급하기 위한 게이트 구동회로와, 프리차징 기간에 데이터전압을 데이터라인에 공급한 후에 스캐닝 기간에 데이터전압을 데이터라인에 재 공급하기 위한 데이터 구동회로를 구비한다.

본 발명의 실시예에 따른 액정표시장치의 프리차징 장치는 데이터전압이 프리차징 기간과 스캐닝 기간에 배치되도록 입력 데이터를 정렬하기 위한 프리차징 회로를 더 구비한다.

상기 게이트 구동회로는 프리차징 기간에 제1 스캔펄스를 게이트라인에 공급한 후에 제2 스캔펄스를 게이트라인에 공급한다.

상기 데이터 구동회로는 제1 스캔펄스와 제2 스캔펄스에 각각 동기되도록 상기 데이터전압을 데이터라인들에 공급하는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 5와 도 8 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 5 및 도 8을 참조하면, 본 발명의 실시예에 따른 프리차징 방법은 매 게이트라인들(Gn 내지 Gn+5)에 2 수평기간만큼의 시간차를 가지는 제1 및 제2 스캔펄스(CSP1,CSP2)를 순차적으로 공급한다.

그리고 본 발명의 실시예에 따른 프리차징 방법은 표시하고자하는 데이터를 이용하여 액정셀(Clc)을 프리차징시킨 후에 그 데이터를 액정셀(Clc)에 공급하여 화상을 표시한다.

n+2 번째 수평라인의 경우에, n+2 번째 게이트라인(Gn+2)에 제1 스캔펄스(CSP1)가 공급된 후, 대략 2 수평기간이 지난 다음에 그 게이트라인(Gn+2)에 제2 스캔펄스(CSP2)가 공급된다. 이 때, 데이터 구동회로는 제1 및 제2 스캔펄스(CSP1,CSP2)에 각각 동기되도록 n+2 번째 수평라인의 정극성 데이터를 데이터라인들(Dm 내지 Dm+4)에 공급한다. 그러면 n+2 번째 수평라인의 액정셀들(Clc)은 제1 스캔펄스(CSP2)의 하이논리기간 동안 표시하고자 하는 정극성의 데이터 전압을 미리 충전한 후, 그 데이터전압을 다시 제2 스캔펄스(CSP2)의 하이논리기간 동안 재충전하고 그 전압을 나머지 프레임기간 동안 유지하게 된다.

n+2 번째 게이트라인(Gn+2)에 공급되는 제1 스캔펄스(CSP1)와 제2 스캔펄스(CSP2) 사이의 기간에는 n+1 번째 수평라인의 액정셀들(Clc)이 n+1 번째 데이터를 재충전한 후에 n+3 번째 수평라인의 액정셀들(Clc)이 n+3 번째 데이터 전압을 미리 충전한다. 다시 말하여, n+2 번째 게이트라인(Gn+2)의 제1 스캔펄스(CSP1)가 공급된 직후에 n+1 번째 게이트라인(Gn+1)에 제2 스캔펄스(SP2)가 공급되어 n+1 번째 수평라인의 액정셀들(Clc)은 프리 차징시와 동일한 부극성의 데이터전압을 충전한다. 이렇게 n+1 번째 수평라인의 액정셀들(Clc)이 제2 스캔펄스(CSP2)의 하이논리 기간 동안 부극성의 데이터 전압을 충전한 직후에 n+3 번째 게이트라인(Gn+3)에 제1 스캔펄스(SP1)가 공급되어 n+3 번째 수평라인의 액정셀들(Clc)은 표시하고자 하는 부극성의 데이터 전압을 미리 충전한다.

n+3 번째 수평라인의 경우에, n+3 번째 게이트라인(Gn+3)에 제1 스캔펄스(CSP1)가 공급된 후, 대략 2 수평기간이 지난 다음에 그 게이트라인(Gn+2)에 제2 스캔펄스(CSP2)가 공급된다. 이 때, 데이터 구동회로는 제1 및 제2 스캔펄스(CSP1,CSP2)에 각각 동기되도록 n+3 번째 수평라인의 부극성 데이터를 데이터라인들(Dm 내지 Dm+4)에 공급한다. 그러면 n+3 번째 수평라인의 액정셀들(Clc)은 제1 스캔펄스(CSP2)의 하이논리기간 동안 표시하고자 하는 부극성의 데이터 전압을 미리 충전한 후, 그 데이터전압을 다시 제2 스캔펄스(CSP2)의 하이논리기간 동안 재충전하고 그 전압을 나머지 프레임기간 동안 유지하게 된다.

n+3 번째 게이트라인(Gn+3)에 공급되는 제1 스캔펄스(CSP1)와 제2 스캔펄스(CSP2) 사이의 기간에는 n+2 번째 수평라인의 액정셀들(Clc)이 n+2 번째 데이터를 재충전한 후에 n+4 번째 수평라인의 액정셀들(Clc)이 n+4 번째 데이터 전압을 미리 충전한다. 다시 말하여, n+3 번째 게이트라인(Gn+2)의 제1 스캔펄스(CSP1)가 공급된 직후에 n+2 번째 게이트라인(Gn+2)에 제2 스캔펄스(SP2)가 공급되어 n+2 번째 수평라인의 액정셀들(Clc)은 프리 차징시와 동일한 정극성의 데이터전압을 충전한다. 이렇게 n+2 번째 수평라인의 액정셀들(Clc)이 제2 스캔펄스(CSP2)의 하이논리 기간 동안 정극성의 데이터 전압을 충전한 직후에 n+4 번째 게이트라인(Gn+4)에 제1 스캔펄스(SP1)가 공급되어 n+4 번째 수평라인의 액정셀들(Clc)은 표시하고자 하는 정극성의 데이터 전압을 미리 충전한다.

따라서, 본 발명에 따른 프리차징 방법은 동일한 데이터 전압을 미리 충전한 후에 실제의 스캔기간에 그 전압을 재 충전함으로써 프리차징시와 스캐닝시 액정셀에 충전되는 전압차가 없으므로 스캐닝시 데이터전압을 풀차징할 수 있게 된다.

도 9 및 도 10은 본 발명의 실시예에 따른 프리차징 장치를 나타낸다.

도 9를 참조하면, 본 발명의 실시예에 따른 프리차징 장치는 데이터라인(D1 내지 Dm)과 게이트라인(G1 내지 Gn)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정패널(65)과, 액정패널(65)의 데이터라인(D1 내지 Dm)에 데이터를 공급하기 위한 데이터 구동회로(63)와, 액정패널(65)의 게이트라인(G1 내지 Gn)에 스캔펄스를 공급하기 위한 게이트 구동회로(64)와, 프리차징시와 스캐닝시에 동일한 데이터전압을 데이터 구동회로(63)에 공급하기 위한 프리차징 제어회로(62)와, 프리차징 제어회로(62), 데이터 구동회로(63) 및 게이트 구동회로(64)를 제어하기 위한 타이밍 콘트롤러(61)를 구비한다.

액정패널(65)은 두 장의 유리기판 사이에 액정이 주입되며, 그 하부 유리기판 상에 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)이 상호 직교되도록 형성된다. 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 TFT는 게이트라인(G1 내지 Gn)으로부터의 스캔펄스에 응답하여 데이터라인들(D1 내지 Dm) 상의 데이터를 액정셀(Clc)에 공급하게 된다. 이를 위하여, TFT의 게이트전극은 게이트라인(G1 내지 Gn)에 접속되며, 소스전극은 데이터라인(D1 내지 Dm)에 접속된다. TFT의 드레인전극은 액정셀(Clc)의 화소전극에 접속된다. 화소전극과 대향하는 공통전극에는 공통전압(Vcom)이 공급된다. 그리고 액정패널(65)의 각 액정셀(Clc)에는 액정셀(Clc)에 충전된 전압을 일정하게 유지시 키기 위한 스토리지 캐패시터(Cst)가 형성된다. 이 스토리지 캐패시터는 k(단, k는 1과 n 사이의 양의 정수) 번째 게이트라인에 접속된 액정셀(Clc)과 k-1 번째의 전단 게이트라인 사이에 형성될 수도 있으며, k 번째 게이트라인에 접속된 액정셀(Clc)과 별도의 공통라인 사이에 형성될 수도 있다.

데이터 구동회로(63)는 클럭을 샘플링하기 위한 쉬프트레지스터, 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(D1 내지 Dm)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동회로(63)는 프리차징 제어회로(62)에 의해 재정렬된 데이터를 입력 받고 그 데이터를 타이밍 콘트롤러(61)의 제어 하에 액정패널(65)의 데이터라인들(D1 내지 Dm)에 공급하게 된다. 이 데이터 구동회로(63)로부터 발생되는 데이터는 도 8과 같이 n 번째 수평라인의 데이터, n-1 번째 수평라인의 데이터, n+2 번째 수평라인의 데이터 그리고 n 번째 수평라인의 데이터 순으로 발생된다.

게이트 구동회로(64)는 제1 및 제2 스캔펄스(CSP1,CSP2)를 순차적으로 순차적으로 발생하는 쉬프트 레지스터와, 제1 및 제2 스캔펄스(CSP1,CSP2)의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트시키기 위한 레벨 쉬프터 등으로 구성된다. 이 게이트 구동회로(64)로부터 공급되는 제1 스캔펄스(CSP1,CSP2)는 각 게이 트라인들(G1 내지 Gn)에서 중첩되지 않는다. 그리고 각 게이트라인(G1 내지 Gn)에 공급되는 제1 스캔펄스(CSP1)와 제2 스캔펄스(CSP2)는 도 8과 같이 2 수평기간의 시간차를 두고 발생한다.

프리차징 제어회로(62)는 타이밍 콘트롤러(61)로부터 입력되는 디지털 비디오 데이터(RGB)를 n 번째 수평라인의 데이터, n-1 번째 수평라인의 데이터, n+2 번째 수평라인의 데이터 그리고 n 번째 수평라인의 데이터 순으로 재정렬하여 데이터 구동회로(63)에 공급된다. 이를 위하여 프리차징 제어회로(62)는 도 10과 같이 구성될 수 있다.

타이밍 콘트롤러(61)는 수직/수평 동기신호(V,H)와 클럭(CLK)을 이용하여 게이트 구동회로(64)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(63)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 데이터 제어신호(DDC)는 소스스타트펄스(Source Start Pulse : GSP), 소스쉬프트클럭(Source Shift Clock : SSC), 소스출력신호(Source Output Enable : SOE), 극성신호(Polarity : POL) 등을 포함한다. 게이트 제어신호(GDC)는 게이트쉬프트클럭(Gate Shift Clock : GSC), 게이트출력신호(Gate Output Enable : GOE), 게이트스타트펄스(Gate Start Pulse : GSP) 등을 포함한다. 여기서, 게이트스타트펄스(GSP)는 도 8과 같이 제1 스캔펄스(CSP1)과 제2 스캔펄스(CSP2)가 대략 2 수평기간을 사이에 두고 연속적으로 발생될 수 있도록 프레임기간의 시작과 동시에 한 번 발생된 후에 대략 2 수평기간 뒤에 다시 발생한다.

그리고 타이밍 콘트롤러(61)는 프리차징 제어회로(62)를 제어하기 위한 스위 치 제어신호(MUXC)를 발생한다.

또한, 타이밍 콘트롤러(61)는 도시하지 않은 인터페이스회로를 경유하여 시스템으로부터 입력되는 디지털 비디오 데이터(RGB)를 프리차징 회로(62)에 공급한다.

도 10을 참조하면, 프리차징 회로(62)는 입력라인(70)과 스위치소자(73) 사이에 설치되는 제1 및 제2 라인 메모리(71)를 구비한다.

제1 라인 메모리(71)는 입력라인(70)을 경유하여 타이밍 콘트롤러(61)로부터 입력되는 데이터(RGB)를 저장한 후에 출력함으로써 타이밍 콘트롤러(61)로부터의 데이터를 대략 1 수평기간만큼 지연시키는 역할을 한다.

제2 라인 메모리(72)는 제1 라인 메모리(71)로부터 입력되는 데이터(RGB)를 저장한 후에 출력함으로써 타이밍 콘트롤러(61)로부터의 데이터를 대략 2 수평기간만큼 지연시키는 역할을 한다.

스위치소자(73)는 입력라인(70)으로부터의 데이터, 제1 라인 메모리(71)의 출력 데이터 및 제2 라인 메모리(72)의 출력 데이터를 입력으로 하고 그 중 어느 하나를 타이밍 콘트롤러(61)의 제어 하에 선택한다. 그리고 스위치소자(73)는 선택된 데이터를 데이터 구동회로(63)에 공급한다. 타이밍 콘트롤러(61)로부터 입력되는 디지털 비디오 데이터(RGB)를 n 번째 수평라인의 데이터, n-1 번째 수평라인의 데이터, n+2 번째 수평라인의 데이터 그리고 n 번째 수평라인의 데이터 순으로 재정렬하기 위하여, 스위치소자(73)는 스위치 제어신호(MUXC)에 응답하여 제2 라인 메모리(72)의 출력단자(75), 제1 라인 메모리(71)의 출력단자(74), 입력라인(70) 및 제2 라인 메모리(72)의 출력단자(75)를 순차적으로 자신의 출력단자에 접속시킨다. 스위치 제어신호(MUXC)는 세 개의 입력을 선택할 수 있도록 2 개의 비트로 구성된다.

상술한 바와 같이, 본 발명에 따른 액정표시장치의 프리차징 방법 및 장치는 표시하고자 하는 데이터 전압을 프리차징 기간에 미리 충전한 후에 그 데이터 전압을 스캐닝기간에 다시 충전하게 된다. 그 결과, 본 발명에 따른 액정표시장치의 프리차징 방법 및 장치는 실제 데이터가 공급되기 전에 데이터전압을 풀차징할 수 있다. 이렇게 액정패널에서 데이터전압이 빠르게 풀차징되므로 본 발명에 따른 액정표시장치는 고해상도, 대화면의 액정패널에서 데이터 충전시간을 최소화할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예컨대, 본 발명의 실시예는 라인 인버젼 방식과 도트 인버젼 방식에서 액정패널에 공급되는 데이터전압을 중심으로 설명되었지만, 동일한 데이터전압을 프리차징기간에 미리 충전한 후에 스캐닝기간 동안 그와 동일한 전압을 재충전하여 화상을 표시하는 방법을 P(단, P는 2 이상의 양의 정수) 도트 인버젼 방식이나 컬럼 인버젼 방식에도 적용할 수도 있다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이 다.

Claims

삭제
삭제
삭제
제1 스캔펄스를 액정표시장치의 게이트라인에 공급하는 단계와,

상기 제1 스캔펄스와 동기되어 데이터전압을 상기 액정표시장치의 데이터라인에 공급하는 단계와,

상기 제1 스캔펄스가 발생된 후 2 수평기간 뒤에 제2 스캔펄스를 상기 게이트라인에 공급하는 단계와,

상기 제2 스캔펄스와 동기됨과 아울러 상기 제1 스캔펄스에 동기되어 상기 데이터 라인에 공급된 데이터전압과 동일한 크기를 가지는 데이터 전압을 데이터라인에 재공급하는 단계를 포함하고,

다수의 상기 게이트 라인에 공급되는 제1 스캔펄스들 및 제2 스캔펄스들 각각의 공급 기간은 서로 비중첩되는 것을 특징으로 하는 액정표시장치의 프리차징 방법.
삭제
삭제
삭제
데이터라인과 게이트라인이 교차하는 액정패널과,

제1 스캔펄스를 상기 게이트라인에 공급하고 상기 제1 스캔펄스가 발생된 후 2 수평기간 뒤에 제2 스캔펄스를 상기 게이트라인에 공급하는 게이트 구동회로와,

상기 제1 스캔펄스에 동기되는 데이터전압을 상기 데이터라인에 공급한 후에 상기 제2 스캔펄스에 동기됨과 아울러 상기 제1 스캔펄스에 동기되어 상기 데이터 라인에 공급된 데이터전압과 동일한 크기를 가지는 데이터 전압을 데이터라인에 재공급하기 위한 데이터 구동회로를 구비하고,

다수의 상기 게이트 라인에 공급되는 제1 스캔펄스들 및 제2 스캔펄스들 각각의 공급 기간은 서로 비중첩되는 것을 특징으로 하는 액정표시장치의 프리차징 장치.
삭제