JP2007226226A - ソース駆動装置及びその駆動方法と、それを有する表示装置及びその駆動方法。 - Google Patents

Abstract

【課題】瞬間的な残像を改善するためのソース駆動装置及び駆動方法と、それを有する表示装置及び駆動方法を提供する。
【解決手段】ソース駆動装置はラッチ部、付加データ生成部、出力制御部及びバッファ部を含む。ラッチ部は受信した正常データ信号をラッチして出力する。付加データ生成部は低階調の付加データ信号を生成して出力する。出力制御部は既設定されたフレームの無効データ期間に生成された付加データ信号を出力するように付加データ生成部を制御する。バッファ部は正常データ信号及び付加データ信号を一時的に蓄積して出力する。これにより、ソース駆動部の設計変更のみで瞬間的な残像現象を除去することができる。
【選択図】 図３

Description

本発明はソース駆動装置及びその駆動方法と、それを有する表示装置及びその駆動方法に関し、より詳細には瞬間的な残像を改善するためのソース駆動装置及びその駆動方法と、それを有する表示装置及びその駆動方法に関する。

一般的に、液晶表示装置は液晶表示パネルと液晶表示パネルを駆動する駆動装置とを含む。液晶表示パネルはスイッチング素子が配列された下部基板、下部基板に対向配置される上部基板、及びこれらの基板の間に介在する液晶層を含む。液晶表示装置はインパルス方式で画像を表示する陰極線管とは異なりホールド方式で画像を表示する。これにより、高画質の画像及び同映像を表示するときに、瞬間的な残像現象が発生するという問題点を有する。

瞬間的な残像現象というのは、例えば、液晶表示パネル全体にブラックパターンが表示されたあと、続いてホワイトパターンが表示されても、液晶表示パネルにブラックパターンの残像が視認される現象である。

本発明の技術的課題は、このような点で着眼されたもので、本発明の目的は瞬間残像を除去するためのソース駆動装置を提供することにある。

本発明の他の目的はソース駆動装置の駆動方法を提供することにある。

本発明のさらなる目的はソース駆動装置を有する表示装置を提供することにある。

本発明のさらなる他の目的は表示装置の駆動方法を提供することにある。

本発明の目的を実現するための実施例によるソース駆動措置はラッチ部、付加データ生成部、出力制御部及びバッファ部を含む。ラッチ部は受信した正常データ信号をラッチして出力する。付加データ生成部は低階調の付加データ信号を生成して出力する。出力制御部は既設定されたフレームの無効データ期間に生成された付加データ信号を出力するように付加データ生成部を制御する。バッファ部は正常データ信号及び付加データ信号を緩衝して出力する。

本発明の他の目的を実現するためのソース駆動装置の駆動方法は、外部から入力されたＫ個（Ｋは１以上の自然数）のフレームに対応する正常データ信号をアナログ形態の正常データ信号に変換してフレームの有効データ期間に出力し、低階調の付加データ信号を生成し及び付加データ信号をフレームの無効データ期間に出力する。

本発明のさらなる目的を実現するための表示装置は、表示パネル、制御部、ソース駆動部及びゲート駆動部を含む。表示パネルは互いに交差する複数のソース配線と複数のゲート配線とが形成されてフレーム画像を表示する。制御部は外部から原始データ信号及び原始制御信号を受信する。ソース駆動部はソース配線に原始データ信号に対応する正常データ信号をフレームの有効データ期間に出力し、低階調の付加データ信号を生成して既設定フレームの無効データ期間に出力する。ゲート駆動部はソース駆動部と連動してゲート配線を活性化させるゲート信号を出力する。

本発明のさらなる他の目的を実現するためのフレーム画像を表示する表示パネルを具備した表示装置の駆動方法は444Ｋ個（Ｋは１以上の自然数）のフレームの間、各フレームの有効データ期間に正常データ信号を表示パネルに出力してＫ個の正常フレーム画像を表示し、Ｋ個のフレームのうち最後のフレームの有効データ期間と隣接した無効データ期間に低階調の付加データ信号を表示パネルに出力して付加フレーム画像を表示する。

このようなソース駆動装置及び駆動方法と、それを有する表示装置及び駆動方法によると、ソース駆動装置の設計変更のみで瞬間的な残像現象を除去することができる。

以下、添付図面を参照して、本発明の好ましい実施形態をより詳細に説明する。

図１は本発明の実施例による表示装置の断面図である。

図１を参照すると、表示装置は表示パネル１００、及び表示パネル１００を駆動させる駆動部３００を含む。

表示パネル１００は互いに向き合う第１基板１１０、第２基板１２０、及び第１基板と第２基板との間に介在する液晶層（図示せず）を含み、画像を表示する表示領域ＤＡと前記表示領域ＤＡを取り囲む第１周辺領域及び第２周辺領域ＰＡ１、ＰＡ２で構成される。表示領域ＤＡには互いに交差するソース配線（ＤＬ１〜ＤＬｍ）及びゲート配線（ＧＬ１〜ＧＬｎ）が形成され、ソース配線及びゲート配線によって複数の画素部が画定される。各画素部Ｐはゲート配線及びソース配線に接続されたスイッチング素子ＴＦＴ、スイッチング素子ＴＦＴに接続された液晶キャパシタＣＬＣ及び液晶キャパシタＣＬＣに接続されたストレージキャパシタＣＳＴを含む。

駆動部３００は駆動チップ２００、ゲート駆動部３１０及び フレキシブル印刷回路基板３３０を含む。駆動チップ２００は第１周辺領域ＰＡ１に実装され、ゲート駆動部３１０を制御し、ソース配線（ＤＬ１〜ＤＬｍ）にデータ信号を出力する。データ信号は、外部装置（図示せず）から提供された原始データ信号に対応する正常データ信号と駆動部３００から生成された高画質を実現するための低階調の付加データ信号とを含む。低階調の付加データ信号は、ブラック階調またはグレー階調のデータ信号である。

ゲート駆動部３１０は第２周辺領域ＰＡ２に形成され、データ信号が液晶キャパシタＣＬＣに充電されるようにゲート配線ＧＬ１〜ＧＬｎを活性化させるゲート信号を出力する。フレキシブル印刷回路基板３３０は第１周辺領域ＰＡ１に実装され、外部装置からの原始データ信号及び原始制御信号を駆動チップ２００に伝達する。

図２は図の駆動部についての詳細なブロック図である。

図１及び図２を参照すると、駆動部３００は駆動チップ２００とゲート駆動部３１０とを含む。駆動チップ２００は制御部２１０、メモリ２３０、電圧発生部２５０、ソース駆動部２７０及びゲート制御部２９０を含む。

制御部２１０は原始制御信号２００ａ及び原始制御信号２００ｂを受信する。原始制御信号２００ａは垂直同期信号（ＶＳＹＮＣ）、水平同期信号（ＨＳＹＮＣ）、メインクロック信号（ＭＣＬＫ）、データイネイブル信号（ＤＥ）を含む。制御部２１０は原始制御信号２００ａに基づいて原始データ信号２００ｂをメモリ２３０に記録及び読み出す。制御部２１０はソース駆動部２７０に第１制御信号２１０ａ及びメモリ２３０から読み出された原始データ信号２２０ｂに対応する正常データ信号２１０ｄを出力し、制御部２１０は電圧発生部２５０に第２制御信号２１０ｂを出力し、ゲート制御部２９０に第３制御信号２１０ｃを出力する。第３制御信号２１０ｃはゲート駆動部３１０を制御する垂直開始信号ＳＴＶ、第１クロック信号ＣＫ及び第２クロック信号ＣＫＢを含む。

メモリ２３０は原始データ信号２００ａを所定の単位、例えば、フレーム、フィールドまたはライン単位で保存する。

電圧発生部２５０は外部電源を用いて駆動電圧を生成する。駆動電圧はガンマ基準電圧ＶＲＦＦ２５０ａ、ゲート電圧ＶＳＳ、ＶＤＤ２５０ｂ、共通電圧ＶＣＯＭ２５０ｃを含む。ガンマ基準電圧２５０ａは前記ソース駆動部２７０に印加され、ゲート電圧２５０ｂはゲート制御部２９０に印加され、共通電極電圧２５０ｃは液晶キャパシタＣＬＣ及びストレージキャパシタＣＳＴの共通電極に印加される。

ソース駆動部２７０は第１制御信号２１０ａに基づいてデジタル形態のデータ信号をガンマ基準電圧２５０ａを用いてアナログ形態のデータ電圧に変換してソース配線ＤＬ１〜ＤＬｍに出力する。

具体的に、第１制御信号２１０ａは垂直及び水平同期信号ＶＳＹＮＣ、ＨＳＹＮＣ、ロード信号ＴＰ及び反転信号ＲＥＶを含む。ソース駆動部２７０は第１制御信号２１０ａに基づいてＫ個のフレームの間に各フレームに対応する正常データ信号を各フレームの有効データ期間に出力し、Ｋ個のフレームのうち最後フレームと最後フレームの次のフレームとの間に低階調の付加データ信号を出力する。付加データ信号はフレームのうち無効データ期間に出力される。即ち、最後フレームのバックポーチ（ｂａｃｋ−ｐｏｒｃｈ）期間及び次フレームのフロントポーチ（ｆｒｏｎｙ−ｐｏｒｃｈ）期間に出力される。

一般的に、一つのフレームはフロントポーチ期間、有効データ期間、バックポーチ期間に分けられる。有効データ期間は表示パネル１００に画像が表示される期間であり、フロントポーチ及びバックポーチ期間は無効データ期間で画像が表示されない消去期間である。

例えば、ソース駆動部２７０は１番目から１２０番目フレームの間には各フレームの有効データ期間に制御部２１０から提供された正常データ信号を正常データ電圧に変換してソース配線ＤＬ〜ＤＬｍに出力する。以後、ソース駆動部２７０は１２０番目のフレームのバックポーチ期間と１２１番目のフレームのフロントポーチ期間にソース駆動部２７０から生成されたブラックデータ電圧をソース配線ＤＬ１〜ＤＬｍに出力する。このようにソース駆動部２７０が独立的に１２０個または２４０個のフレーム毎にブラックデータ電圧を出力することで瞬間的な残像現象を除去するための回路の実現をより簡単化することができる。

ゲート制御部２９０はゲート駆動部３１０に第３制御信号２１０ｃ及びゲート電圧２５０ｂを出力する。

ゲート駆動部３１０は第３制御信号２１０ａに基づいてソース駆動部２７０と連動して駆動する。具体的には、ゲート駆動部３１０は、ソース駆動部２７０が有効データ期間に正常データ電圧を出力する場合、有効データ期間の間ゲート配線（ＧＬ１〜ＧＬｎ）を活性化させるゲート信号を出力し、ソース駆動部２７０が無効データ期間に付加データ電圧を出力する場合、無効データ期間の間ゲート配線Ｇｌ１〜ＧＬｎを活性化させるゲート信号を出力する。

図３は、図２に示したソース駆動部の第１実施例によるブロック図である。

図２及び図３を参照すると、ソース駆動部はラッチ部２７１、付加データ生成部２７２、出力制御部２７３、デジタル−アナログ変換部２７４及びバッファ部２７５を含む。

ラッチ部２７１は制御部２１０から出力された正常データ信号をライン単位でラッチする。ラッチ部２７１は第１制御信号２１０ａに含まれているロード信号ＴＰが印加されると、ラッチされたライン単位の正常データ信号をデジタル−アナログ変換部２７４に出力する。

付加データ生成部２７２は低階調の付加データ信号を生成して出力制御部２７３の制御によってデジタル−アナログ変換部２７４に出力する。この際、付加データ信号はデジタル信号である。具体的には、出力制御部２７３は第１制御信号２１０ａである垂直及び水平同期信号をカウンティングして既設定された所定フレームの無効データ期間を決定する。それにより、出力制御部２７３は既設定された所定フレームの無効データ期間にデジタル−アナログ変換部２７４に付加データ信号を出力するように付加データ生成部２７２を制御する。

デジタル−アナログ変換部２７４は、ラッチ部２７１及び付加データ生成部２７２から出力された正常及び付加データ信号をガンマ基準電圧２５０ａを用いてアナログ形態のデータ電圧に変換してバッファ部２７５に出力する。

バッファ部２７５は、正常及び付加データ電圧を一時的に蓄積して、ソース配線ＤＬ１〜ＤＬｍに出力する。

図４は図３のソース駆動部の駆動方式を説明するためのタイミング図である。

図３及び図４を参照すると、ソース駆動部２７０は第１制御信号２１０ａに基づいてＫ個のフレームの間には各フレームに対応する正常データ電圧を各フレームの有効データ期間ＶＡＬＩＤ−Ｉに出力し、Ｋ個のフレームのうち最後のフレーム（以下、Ｋ番目フレーム）とＫ番目フレームの次のフレーム（以下、Ｋ＋１フレーム）の無効データ期間ＩＮＶＡＬＩＤ−Ｉに付加データ電圧を出力する。

具体的には、Ｋ番目フレームＫ−ＦＲＡＭＥの有効データ期間（ＶＡＬＩＤ−１）にラッチ部２７１はロード信号ＴＰに応答してラッチされた正常データ信号Ｋ＿ＤＡＴＡをデジタル−アナログ変換部２７４に出力する（Ｌ＿ＯＵＴＰＵＴ）。デジタル−アナログ変換部２７４は、正常データ信号Ｋ＿ＤＡＴＡをアナログ形態の正常データ電圧に変換してバッファ部２７５に出力し、バッファ部２７５は正常データ電圧を一時的に蓄積してソース配線ＤＬ１〜ＤＬｍに出力する（Ｓ＿ＯＵＴＰＵＴ）。

一方、出力制御部２７３は垂直及び水平同期信号に基づいて付加データ生成部２７４を制御する。それにより、Ｋ番目フレームの無効データ期間ＩＮＶＡＬＩＤ−Ｉであるバックポーチ期間ＢＰと、Ｋ＋１番目フレームＫ＋１＿フレームの無効データ期間ＩＮＶＡＬＩＤ−Ｉであるフロントポーチ期間ＦＰに、付加データ生成部２７２は付加データ信号ＡＤＤ＿ＤＡＴＡをデジタルアナログ変換部２７４に出力する（Ａ＿ＯＵＴＰＵＴ）。

デジタル−アナログ変換部２７４は付加データ信号ＡＤＤ＿ＤＡＴＡをアナログ形態の付加データ電圧に変換してバッファ部２７５に出力し、バッファ部２７５は付加データ電圧を一時的に蓄積してソース配線に出力する（Ｓ＿ＯＵＴＰＵＴ）。付加データ電圧のレベルは、表示パネルの動作モードに対応して異なる。ここでは、表示パネルがノーマリブラックモードを例にすることで、付加データ電圧のレベルは共通電圧のレベルに本質的に近接する。

図５は図２に示したソース駆動部の第２実施例によるブロック図である。

図３及び図５を参照すると、第２実施例によるソース駆動部４７０はラッチ部４７１、デジタル−アナログ変換部４７２、付加データ生成部４７３、出力制御部４７４及びバッファ部４７５を含む。即ち、ソース駆動部４７０は第１実施例のソース駆動部２７０と実質的な構成要素は同一である。しかし、付加データ生成部４７３の出力信号がバッファ部４７５に対する出力である点で異なる。それにより、付加データ生成部４７３はアナログ形態の付加データ電圧を出力する。

出力制御部４７４の制御によって付加データ生成部４７３は既設定された所定フレームの無効データ期間に付加データ電圧をバッファ部４７５に出力し、バッファ部４７５は付加データ電圧をソース配線ＤＬ〜ＤＬｍに出力する。

以下、ソース駆動部４７０の構成及び動作は前述したソース駆動部２７０と同一であるので省略する。

図６は図１の表示装置の駆動方式を説明するためのタイミング図である。

図２及び図６を参照すると、ソース駆動部２７０は第１制御信号２１０ａに基づいてＫ個のフレームの間には各フレームに対応する正常データ電圧を各フレームの有効データ期間ＶＡＬＩＤ−Ｉに出力し、Ｋ個のフレームのうち最後フレームであるＫ番目フレームＫ＿ＦＲＡＭＥとＫ＋１番目フレームＫ＋１＿ＦＲＡＭＥの無効データ期間ＩＮＶＡＬＩＤ−Ｉに付加データ電圧を出力する。

まず、ソース駆動部２７０はＫ番目フレームの有効データ期間に制御部２１０から提供された正常データ信号２１０ｄをアナログ形態の正常データ電圧に変換してソース配線に出力する。この際、ゲート駆動部３１０は、制御部２１０の制御によって有効データ期間にゲート配線を順次に活性化させる。望ましくは、各ゲート配線は１Ｈ期間の間活性化される。それにより、表示パネル（図示せず）にはＫ個の正常フレーム画像が表示される。

一方、出力制御部２７３は垂直及び水平同期信号に基づいて付加データ生成部２７４を制御する。即ち、Ｋ番目フレームの無効データ期間であるバックポーチ期間ＢＰと、Ｋ＋１番目のフレームＫ＋１＿ＦＲＡＭＥの無効データ期間ＩＮＶＡＬＩＤ−Ｉであるフロントポーチ期間ＥＰに、付加データ生成部２７２は付加データ信号を出力する。これにより、ソース駆動部２７０は無効データ期間に付加データ信号に対応する付加データ電圧をソース配線に出力する（Ｓ＿ＯＵＴＰＵＴ）。

この際、ゲート駆動部３１０は制御部２１０の制御によって無効データ期間にゲート配線を活性化させる。それにより、表示パネル（図示せず）にはＫ個の正常フレーム画像の次に、低階調の付加フレーム画像が表示される。

無効データ期間ＩＮＶＡＬＤ−Ｉの間、ゲート配線を活性化させる方式は多様に考えられる。示したように、無効データ期間の初期期間には１番目からｎ/２番目ゲート配線（ＧＬ１〜ＧＬｎ/２）を活性化させ、後期期間には残りのｎ/２＋１番目からｎ番目ゲート配線（ＧＬｎ/２＋１〜ＧＬｎ）を活性化させてもよい。無効データ期間（ＩＮＶＡＬＩＤ−Ｉ）に出力するゲート信号は１Ｈ以上のパルス幅を有することが望ましい。

または、無効データ期間（ＩＮＶＡＬＩＤ−Ｉ）の間、全体ゲート配線（ＧＬ１〜ＧＬｎ）を同時に活性化させてもよく、無効データ期間（ＩＮＶＡＬＩＤ−Ｉ）をＮ（Ｎは２以上の自然数）個期間に分け、ゲート配線（ＧＬ１〜ＧＬｎ）もＮ個のグループに分け、各期間に各グループのゲート配線を活性化させてもよい。このように、無効データ期間にゲート配線を活性化させる方式は多様に実現することができる。

以後、ソース駆動部２７０はＫ＋１番目フレーム（Ｋ＋１＿ＦＲＡＭＥ）の有効データ期間（ＶＡＬＩＤ−Ｉ）に正常データ電圧をソース配線（ＤＬ１〜ＤＬｍ）に出力する（Ｓ＿ＯＵＴＰＵＴ）。この際、ゲート駆動部３１０にはゲート配線を順次に活性化させる。

結果的に、表示パネル（図示せず）にはＫ個の正常フレーム画面の間に低階調の付加画面が表示されて瞬間的な残像現象が除去される。

以上、本発明によるとソース駆動部でフレームをカウンティングし既設定されたフレームの無効データ期間に低階調の付加データ信号を出力することによって、高画質の画像及び動画像を表示の際に発生する瞬間的な残像現象を除去することができ、表示装置の設計をより簡単化することができる。

以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。

本発明の実施例による表示装置の平面図である。 図１の駆動チップについての詳細なブロック図である。 図２に示されたソース駆動部の第１実施例によるブロック図である。 図３のソース駆動部の駆動方式を説明するためのタイミング図である。 図３は図２に示されたソース駆動部の第２実施例によるブロック図である。 図１の表示装置の駆動方式を説明するためのタイミング図である。

符号の説明

１００ 表示パネル
２００ 駆動チップ
２１０ 制御部
２３０ メモリ
２５０ 電圧発生部
２７０ ソース駆動部
２７１ ラッチ部
２７２ 付加データ生成部
２７３ 出力制御部
２７４ デジタル−アナログ変換部
２７５ バッファ部
２９０ ゲート制御部
３００ 駆動部
３１０ ゲート駆動部
３３０ フレキシブル印刷回路基板

Claims (17)

1. 受信した正常データ信号をラッチして出力するラッチ部と、
   低階調の付加データ信号を生成して出力する付加データ生成部と、
   既設定されたフレームの無効データ期間に前記生成された付加データ信号を出力するように前記付加データ生成部を制御する出力制御部と、
   前記正常データ信号及び付加データ信号を一時的に蓄積して出力するバッファ部と、
   を含むことを特徴とするソース駆動装置。
2. 前記正常データ信号及び付加データ信号をアナログ形態の信号に変換して前記バッファ部に出力するデジタル−アナログ変換部をさらに含むことを特徴とする請求項１記載のソース駆動装置。
3. 前記出力制御部は、外部から提供された同期信号に基づいて前記設定されたフレームの無効データ期間を決定することを特徴とする請求項１記載のソース駆動装置。
4. 前記付加データ信号は、ブラック階調のデータ信号であることを特徴とする請求項１記載のソース駆動装置。
5. 外部から入力されたＫ個（Ｋは１以上の自然数）のフレームに対応する正常データ信号をアナログ形態の正常データ信号に変換してフレームの有効データ期間に出力し、
   低階調の付加データ信号を生成し、
   前記付加データ信号をフレームの無効データ期間に出力すること、
   を含むことを特徴とするソース駆動装置の駆動方法。
6. 前記無効データ期間は、前記Ｋ個のフレームのうち最後のフレームのバックポーチ期間、及び前記最後のフレームと隣接した次のフレームのフロントポーチ期間であることを特徴とする請求項５記載のソース駆動装置の駆動方法。
7. 前記生成された付加データ信号をアナログ形態の付加データ信号に変換することをさらに含むことを特徴とする請求項５記載のソース駆動装置の駆動方法。
8. 互いに交差する複数のソース配線と複数のゲート配線が形成されたフレーム画像を表示する表示パネルと、
   外部から原始データ信号及び原始制御信号を受信する制御部と、
   前記ソース配線に前記原始データ信号に対応する正常データ信号をフレームの有効データ期間に出力し、低階調の付加データ信号を生成して既設定フレームの無効データ期間に出力するソース駆動部と、
   前記ソース駆動部と連動して前記ゲート配線を活性化させるゲート信号を出力するゲート駆動部と、
   を含むことを特徴とする表示装置。
9. 前記ソース駆動部は、
   入力された正常データ信号をラッチして出力するラッチ部と、
   前記付加データ信号を生成する付加データ生成部と、
   前記既設定されたフレームの無効データ期間に前記生成された付加データ信号を出力するように前記付加データ生成部を制御する出力制御部と、
   前記正常データ信号及び付加データ信号を一時的に蓄積して出力するバッファ部と、
   を含むことを特徴とする請求項８記載の表示装置。
10. 前記出力制御部に前記原始制御信号に基づいて前記既設定されたフレームの無効データ期間を決定することを特徴とする請求項９記載の表示装置。
11. 前記原始制御信号は、垂直同期信号及び水平同期信号を含むことを特徴とする請求項１０記載の表示装置。
12. 前記ソース駆動部は、Ｋ個のフレーム画像に対応する正常データ信号を出力した後、前記付加データ信号を出力することを特徴とする請求項８記載の表示装置。
13. 前記無効データ期間は、前記Ｋ個のフレームのうち最後のフレームのバックポーチ期間及び前記最後のフレームと隣接した次のフレームのフロントポーチ期間であることを特徴とする請求項１２記載の表示装置。
14. 前記ゲート駆動部は、前記無効データ期間に前記ゲート配線を活性化させる所定のパルス幅を有するゲート信号を出力することを特徴とする請求項８記載の表示装置。
15. 前記所定のパルス幅は、１Ｈ（Ｈ：水平期間）以上であることを特徴とする請求項１４記載の表示装置。
16. フレーム画像を表示する表示パネルを具備した表示装置の駆動方法において、
    Ｋ個（Ｋは１以上の自然数）のフレームの間、各フレームの有効データ期間に正常データ信号を前記表示パネルに出力しＫ個の正常フレーム画像を表示し、
    前記Ｋ個のフレームのうち最後のフレームの有効データ期間と隣接した無効データ期間に低階調の付加データ信号を前記表示パネルに出力して付加フレーム画像を表示すること、
    を含むことを特徴とする表示装置の駆動方法。
17. 前記無効データ期間は、前記最後フレームのバックポーチ期間及び前記最後フレームと隣接した次のフレームのフロントポーチ期間を含むことを特徴とする請求項１６記載の表示装置の駆動方法。

Images