JP2007065135A - 液晶表示装置 - Google Patents

Abstract

【課題】各電圧が所定の順番で立ち上がり、各部品が誤動作しにくい、ノイズが発生しにくい、コストが安い液晶表示装置を提供する。
【解決手段】複数の信号線１７および複数の走査線１８を有する液晶パネル１１と、各信号線１７を駆動する信号線駆動部１５と、各走査線１８を駆動する走査線駆動部１６と、電源電圧が入力され各電圧を出力する電源部１３と、電源電圧がオンした後にハイレベルに変化し、電源電圧がオフする前にロウレベルに変化するディスプレイオフ信号が入力される制御部１２とを備え、ディスプレイオフ信号がハイレベルに変化すると、制御部１２は電源部１３に対し、時間間隔をおいて順番に複数の制御信号を立ち上がらせ、信号線駆動部１５および走査線駆動部１６に対し前記順番通りに、各電圧を立ち上がらせる。
【選択図】図１

Description

本発明は液晶表示装置に関する。

従来、この種の装置は例えば、特許文献１に示されている。特許文献１の図１によると液晶パネル１１と、ゲートドライバ１２と、ソースドライバ１３と、コントロールＩＣ１４と、電源ＩＣ１５とからなる液晶表示装置が示されている。

電源ＩＣ１５は、ソースドライバ１３に対し、駆動用電圧３．３ボルトおよび第１電圧５ボルトを出力している。電源ＩＣ１５は、ゲートドライバ１２に対し、駆動電圧３．３ボルトおよび第２電圧１５ボルトおよび第３電圧−１５ボルトを出力している。また、コントロールＩＣ１４は、画像データが入力され、ソースドライバ１３に対し、表示データ等を出力している。そして、電源ＩＣ１５には、電源電圧の電圧が供給されている。
特開２００４−４５７４８号公報

しかし上記装置では、ソースドライバ１３に対し、駆動電圧の入力前に、表示データや第１電圧が入力される事がある。また、ゲートドライバ１２に対し、駆動電圧の入力前に第２電圧が入力される事がある。そのため、各部品が誤動作したり、故障する、第１の欠点がる。

本発明者は、この欠点を解消するために、コントローラＩＣ１４が出力する垂直クロック信号が入力され、制御信号を出力するアナログＩＣを設けた。なお、この制御信号は、駆動電圧と、表示データと、第１電圧と、第２電圧の出力順序を定めるものである。しかし、デジタル信号を取り扱うコントローラＩＣ１４の出力側にアナログＩＣを設けるのでノイズが発生し易い、第２の欠点がある。更に、アナログＩＣを新たに設けるので、コストが高くなる、第３の欠点がある。

そこで、本発明は、この様な従来の欠点を考慮し、各電圧が所定の順番で立ち上がり、各部品が誤動作しにくい、ノイズが発生しにくい、コストが安い液晶表示装置を提供するものである。

上記課題を解決するために、請求項１の本発明では、複数の信号線および複数の走査線を有する液晶パネルと、各信号線を駆動する信号線駆動部と、各走査線を駆動する走査線駆動部と、電源電圧が入力され各電圧を出力する電源部と、前記電源電圧がオンした後にハイレベルに変化し、前記電源電圧がオフする前にロウレベルに変化するディスプレイオフ信号が入力される制御部とを備え、前記ディスプレイオフ信号がハイレベルに変化すると、前記制御部は前記電源部に対し、時間間隔をおいて順番に複数の制御信号を立ち上がらせ、前記信号線駆動部および前記走査線駆動部に対し前記順番通りに、各電圧を立ち上がらせる。

請求項２の本発明では、前記ディスプレイオフ信号がロウレベルに変化すると、前記制御部は前記電源部に対し、時間間隔をおいて、前記順番と逆順に各制御信号を立ち下がらせ、前記信号線駆動部および前記走査線駆動部に対し、前記逆順の通りに、各電圧を立ち下がらせる。

請求項３の本発明では、前記制御部に設けられた信号生成部に対し、前記ディスプレイオフ信号およびドットクロック信号が入力され、前記信号生成部は前記ドットクロック信号をカウントする事により前記複数の制御信号を生成する。

請求項４の本発明では、前記電源部は駆動電圧を出力するための駆動電圧変換部と、各電圧を出力するための各電圧変換部と、各電圧変換部の出力側に接続された各スイッチ部とを有し、各スイッチ部の制御端子は各制御信号が入力され、最初に、前記駆動電圧が立ち上がり、その後に、各制御信号が前記順番通りに立ち上がる事により、各電圧が前記順番通りに立ち上がる。

請求項５の本発明では、前記電源電圧がオンすると、前記電源部は前記信号線駆動部および前記走査線駆動部および前記制御部に対し、駆動電圧を出力し、その後に、前記走査線駆動部の出力部に対し低電圧を出力し、その後に、前記信号線駆動部の出力部に対し所定の電圧を出力し、その後に、前記走査線駆動部の出力部に対し高電圧を出力する。

請求項６の本発明では、前記電源電圧がオフする前に、前記電源部は前記信号線駆動部および前記走査線駆動部および前記制御部に対し、前記駆動電圧を出力し、その後に、前記走査線駆動部の出力部に対し、前記高電圧の出力を停止し、その後に、前記信号線駆動部の出力部に対し、前記所定の電圧の出力を停止し、その後に、前記走査線駆動部の出力部に対し、前記低電圧の出力を停止する。

請求項１の構成により、ディスプレイオフ信号がハイレベルに変化すると、時間間隔をおいて、順番に複数の制御信号を立ち上げるので、各電圧を所定の順番通りに、確実に立ち上げることができる。その結果、各部品が誤動作しにくい。

請求項２の構成により、ディスプレイオフ信号がロウレベルに変化すると、時間間隔をおいて、逆順に複数の制御信号を立ち下げるので、各電圧を所定の順番通りに、確実に立ち下げることができる。

請求項３の構成の様に、制御部内に設けられた信号生成部により、複数の制御信号を生成するので、従来に比べ、信号生成部を設けるだけである。その結果、製品のコストが従来より安くなる。また、制御部内では、デジタル処理しているので、従来の様なノイズが発生しにくい。

請求項４の構成により、駆動電圧が立ち上がった後に、各電圧を順番通りに立ち上げるので従来の様に、駆動電圧の入力前に各電圧が印加し、各部品が故障したり、誤動作する事を防止できる。

請求項５の構成の様に、走査線駆動部の出力部に対し低電圧を出力し、その後に、信号線駆動部の出力部に対し所定の電圧を出力し、その後に、走査線駆動部の出力部に対し、高電圧を出力する。この様な順番で各電圧を印加するので、走査線駆動部や信号線駆動部
や制御部は、損傷する事が防止される。

請求項６の構成の様に、駆動電圧を出力し、その後に、走査線駆動部の出力部に対し、高電圧の出力を停止し、その後に、信号線駆動部の出力部に対し、所定の電圧の出力を停止し、その後に、走査線駆動部の出力部に対し、低電圧の出力を停止する。この様な順番で各電圧の印加を停止するので、走査線駆動部や信号線駆動部や制御部は、損傷する事が防止される。

以下に、図面と実施例により、本発明を実施するための最良の形態を詳細に説明する。

以下、図１ないし図４に従い、実施例に係る液晶表示装置１０を説明する。図１は液晶表示装置１０を示すブロック図、図２は液晶表示装置１０に用いられる制御部１２のブロック図、図３は液晶表示装置１０に用いられる電源部１３のブロック図、図４はタイミングチャートである。

図１において、液晶表示装置１０は、液晶パネル１１と、制御部１２と、電源部１３とガンマ補正部１４と、複数個の信号線駆動部１５と、複数個の走査線駆動部１６等からなる。

液晶パネル１１は例えば、下ガラス基板上に、複数個設けられた信号線１７と、複数個の走査線１８と、それらの交点近傍に設けられたＴＦＴと、ＴＦＴに接続された画素電極などを有する。液晶パネル１１は、上ガラス基板に設けられた共通電極と、下ガラス基板および上ガラス基板との間に設けられた液晶（共に図示せず）等を有する。

信号線駆動部１５は各信号線１７を駆動するドライバである。走査線駆動部１６は各走査線１８を駆動するドライバである。

図１において、制御部１２は、図示しない入力インタフェースを介し、コンピュータ、テレビジョン装置、ビデオ再生装置、ＤＶＤ再生装置、ナビゲーション本体等から送られたデータイネーブル信号ＤＥ、例えばＲＧＢ各６ビットのデジタル画像データＩＲＤ，ＩＧＤ，ＩＢＤ、ドットクロック信号ＤＯＴＣＬＫ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ等を取り込む。

そして、制御部１２は、上記信号をデジタル的に信号処理し、デジタルＲＧＢ表示データＤＲ，ＤＧ，ＤＢ、水平クロック信号Ｘ＿ＣＬＫ、ストローブ信号ＳＴＲＢ、極性反転信号ＰＯＬ、およびスタートパルス信号ＥＩＳを、それぞれ信号線駆動部１５へ供給する。

制御部１２は、走査線駆動部１６に対し、スタートパルスＦＬＭ、垂直クロック信号ＣＰＶ、ゲートイネーブル信号ＯＥを供給する。

制御部１２の一具体例を、図２に従い、説明する。制御部１２は、ディスプレイオフ信号ＤＩＳＰＯＦＦの入力端子３１と、データイネーブル信号ＤＥ入力端子３４と、ＲＧＢ各６ビットのデジタル画像データＩＲＤ，ＩＧＤ，ＩＢＤの入力端子３５と、クロック信号ＤＯＴＣＬＫ入力端子３６と、垂直同期信号ＶＳＹＮＣ入力端子３２と、水平同期信号ＨＳＹＮＣ入力端子３３等を有している。

そして、制御部１２は、デジタルＲＧＢ表示データＤＲ，ＤＧ，ＤＢの出力端子４３と、水平クロック信号Ｘ＿ＣＬＫ出力端子４４と、ストローブ信号ＳＴＲＢ出力端子４０と、極性反転信号ＰＯＬ出力端子４１と、スタートパルス信号ＥＩＳ出力端子４２と、制御信号Ｎ１，Ｎ２，Ｎ３の出力端子５６等を有している。

制御部１２の内部には、大きく分けて前処理部４５と、データイネーブル信号ＤＥカウンタ４６と、水平同期信号ＨＳＹＮＣカウンタ４７と、クロック信号ＤＯＴＣＬＫカウンタ４８を備えている。前処理部４５からの出力信号と、ＤＥカウンタ４６の出力信号と、ＨＳＹＮＣカウンタ４７の出力信号と、ＤＯＴＣＬＫカウンタ４８の出力信号とにより、スタートパルス出力手段（ＦＬＭ生成回路４９）において、スタートパルスＦＬＭ信号が生成され、ＤＯＴＣＬＫカウンタ４８の出力信号により、ＣＰＶ生成回路５０において、垂直クロック信号ＣＰＶが生成される。

また、ＤＯＴＣＬＫカウンタ４８の出力信号により、ＯＥ生成回路５１によりゲートイネーブル信号ＯＥが、ストローブ生成回路５２によりストローブ信号ＳＴＲＢが生成される。ＰＯＬ生成回路５３により極性反転信号ＰＯＬが生成され、ＥＩＳ生成回路５４によりスタートパルス信号ＥＩＳが生成される。更に、デジタル画像データＩＲＤ，ＩＧＤ，ＩＢＤは、データシフト回路５５において処理されて、デジタルＲＧＢ表示データＤＲ，ＤＧ，ＤＢとして出力される。

また、制御部１２に設けられた信号生成部５７に対し、ディスプレイオフ信号ＤＩＳＰＯＦＦ（後述）およびドットクロック信号ＤＯＴＣＬＫが入力される。信号生成部５７は
ドットクロック信号ＤＯＴＣＬＫをカウントする事により、複数の制御信号、即ち、第１制御信号Ｎ１，第２制御信号Ｎ２，第３制御信号Ｎ３を生成する。

これらの前処理部４５と、ＤＥカウンタ４６と、ＨＳＹＮＣカウンタ４７と、ＤＯＴＣＬＫカウンタ４８と、ＯＥ生成回路５１と、ストローブ生成回路５２と、ＰＯＬ生成回路５３と、ＥＩＳ生成回路５４と、データシフト回路５５等の構成は、従来の制御部における構成と実質的に相違はなく、動作原理も同様であるので、詳細な説明は省略する。

但し、ディスプレイオフ信号ＤＩＳＰＯＦＦおよびドットクロック信号ＤＯＴＣＬＫが信号生成部５７に入力されている点が、従来の制御部との相違点である。

電源電圧ＶＩＮは電源部１３に入力されている（図１参照）。上記電圧ＶＩＮがオンする（立ち上がる）と、それと同時に、あるいは、少し遅れて、ディスプレイオフ信号ＤＩＳＰＯＦＦはハイレベルに変化する。

また、電源電圧ＶＩＮが立ち下がる（オフ）する、少し前に、ディスプレイオフ信号ＤＩＳＰＯＦＦはロウレベルに変化する（図４参照）。

この様に、ディスプレイオフ信号ＤＩＳＰＯＦＦも、図示しない入力インタフェースを介して、コンピュータ、テレビジョン装置、ナビゲーション本体から送信される信号である。この様に、電源電圧ＶＩＮがオフする前に、ハイからロウに変化するディスプレイオフ信号ＤＩＳＰＯＦＦおよび画像データＩＲＤ，ＩＧＤ，ＩＢＤは、制御部１２に入力される。以上の部品により、制御部１２は構成されている（図２参照）。

次に、電源部１３は、供給された電源電圧ＶＩＮ（例えば１２ボルト）を基に、液晶表示装置１０内で使用される各種の電圧を生成する。例えば、制御部１２のロジック部と、信号線駆動部１５のロジック部と、走査線駆動部１６のロジック部に対して、駆動用電圧ＶＤＤを生成する。

また、電源部１３は、ガンマ補正部１４に対して、基準電圧ＶＣＯＭ１およびＶＣＯＭ２と、共通電圧ＶＣＯＭを生成する。

更に、電源部１３は、信号線駆動部１５の非ロジック部（例えば出力部）に対して、所定の電圧ＶＧＥＮを生成する。電源部１３は、走査線駆動部１６の非ロジック部（例えば出力部）に対して、高電圧ＶＧＨおよび低電圧ＶＧＬを生成する。電源部１３は、液晶パネル１１の共通電極に印加するための共通電圧ＶＣＯＭを生成する。

ガンマ補正部１４は、電源部１３から供給された基準電圧ＶＣＯＭ１およびＶＣＯＭ２を抵抗分圧することにより、階調基準電圧ＶＧＭ１〜ＶＧＭ１０を生成し、信号線駆動部１５へ供給する。

信号線駆動部１５は、１８ビットラッチ、シフトレジスタ、サンプリングメモリ、ホールドメモリ、レベルシフタ、分圧回路、ＤＡ変換器、出力部（いずれも図示せず）を備えている。

制御部１２から信号線駆動部１５へ入力された表示データを構成する各６ビットのデータＤＲ，ＤＧ，ＤＢは、信号線駆動部１５内のラッチにおいて時分割で、内部にラッチされる。

そして、信号線駆動部１５内のサンプリングメモリ、ホールドメモリ、レベルシフタを経て、水平同期信号ＨＳＹＮＣに同期して発生されるスタートパルスＥＩＳに基づいて、分圧回路からの基準電圧を基に、ＤＡ変換器により、ＤＡ変換が行われる。

このことにより、ガンマ補正されたアナログ電圧（階調電圧）が発生され、出力バッファ（出力部）を経て、液晶パネル１１のＹ１〜Ｙｎ（図示せず）からなるｎ本の信号線１７に供給される。

また、制御部１２から走査線駆動部１６へ供給された垂直同期信号ＶＳＹＮＣに同期し発生されるクロック信号ＣＰＶと、スタートパルスＦＬＭは、走査線駆動部１６により処理される。そして走査信号は、液晶パネル１１のＸ１〜Ｘｍ（図示せず）からなるｍ本の走査線１８に供給される。

次に、図３に従い、電源部１３を説明する。図３において、電源部１３は電源電圧検知回路６０と、スイッチングレギュレータ６１と、電源ＩＣ６２とを有している。更に電源部１３は、スイッチングレギュレータ６３と、スイッチ部６４と、変換回路６５と、スイッチ部６６と、スイッチングレギュレータ６７と、スイッチ部６８を有している。

電源電圧検知回路６０は、電源電圧ＶＩＮが所定値（例えば、直流１２ボルト）以上になると、電圧ＶＣＣ（例えば、直流１４ボルト）を出力する。そして、電源電圧検知回路６０は、電源電圧ＶＩＮが所定値未満になると、電圧ＶＣＣの出力を停止する。

スイッチングレギュレータ６１は電源電圧検知回路６０に接続され、電圧ＶＣＣが入力される。スイッチングレギュレータ６１は電源ＩＣ６２に接続され、ＰＷＭ制御信号Ｐ１が入力される。スイッチングレギュレータ６１は上記信号Ｐ１により、駆動電圧ＶＤＤ（３．３ボルト）を出力する。

これらの電源電圧検知回路６０と、電源ＩＣ６２と、スイッチングレギュレータ６１とにより、駆動電圧変換部６９が構成されている。駆動電圧変換部６９は、駆動電圧ＶＤＤを出力するものである。

スイッチングレギュレータ６３は電源電圧検知回路６０に接続され、電圧ＶＣＣが入力される。スイッチングレギュレータ６３は電源ＩＣ６２に接続され、ＰＷＭ制御信号Ｐ２が入力される。スイッチングレギュレータ６３は上記信号Ｐ２により、５ボルトを出力する。

これらの電源電圧検知回路６０と、電源ＩＣ６２と、スイッチングレギュレータ６３とにより、電圧（例えば５ボルト）を出力するための電圧変換部７０が構成されている。

スイッチ部６４は例えばＭＯＳＦＥＴ等からなる。スイッチ部６４は、電圧変換部７０の出力側に接続されている。スイッチ部６４の制御端子は、第２制御信号Ｎ２が入力される。

第２制御信号Ｎ２がロウレベルの時、スイッチ部６４は開成し、電圧変換部７０は電圧を出力しない。第２制御信号Ｎ２がハイレベルの時、スイッチ部６４は閉成し、電圧変換部７０は、所定の電圧ＶＧＥＮ（５ボルト）を出力する。

変換回路６５は例えば、チャージポンプと安定化回路等からなり、スイッチングレギュレータ６３に接続されている。

上記電源電圧検知回路６０と、電源ＩＣ６２と、スイッチングレギュレータ６３と、変換回路６５とにより、電圧（例えば１５ボルト）を出力するための電圧変換部７１が構成されている。

スイッチ部６６は例えばＭＯＳＦＥＴ等からなる。スイッチ部６６は、電圧変換部７１の出力側に接続されている。スイッチ部６６の制御端子は、第３制御信号Ｎ３が入力される。

第３制御信号Ｎ３がロウレベルの時、スイッチ部６６は開成し、電圧変換部７１は電圧を出力しない。第３制御信号Ｎ３がハイレベルの時、スイッチ部６６は閉成し、電圧変換部７１は、高電圧ＶＧＨ（１５ボルト）を出力する。

スイッチングレギュレータ６７は電源電圧検知回路６０に接続され、電圧ＶＣＣが入力される。スイッチングレギュレータ６７は電源ＩＣ６２に接続され、ＰＷＭ制御信号Ｐ３が入力される。スイッチングレギュレータ６７は上記信号Ｐ３により、−１５ボルトを出力する。

上記電源電圧検知回路６０と、電源ＩＣ６２と、スイッチングレギュレータ６７とにより、電圧（例えば−１５ボルト）を出力するための電圧変換部７２が構成されている。

スイッチ部６８は例えばＭＯＳＦＥＴ等からなる。スイッチ部６８は、電圧変換部７２の出力側に接続されている。スイッチ部６８の制御端子は、第１制御信号Ｎ１が入力される。

第１制御信号Ｎ１がロウレベルの時、スイッチ部６８は開成し、電圧変換部７２は電圧を出力しない。第１制御信号Ｎ１がハイレベルの時、スイッチ部６８は閉成し、電圧変換部７２は、低電圧ＶＧＬ（−１５ボルト）を出力する。以上の部品により、電源部１３は構成されている。

次に、再び図１ないし図４に従い、液晶表示装置１の動作を説明する。最初に、使用者（ユーザ）は、例えば、ナビゲーション本体に設けられたスタートボタン（図示せず）を押したものとする。

スタートボタンが設けられた入力部は、電源回路（共に図示せず）に接続されている。電源回路は所定の電源を直流１２ボルトに変換するものである。その結果、電源部１３に対して、電源電圧ＶＩＮ（直流１２ボルト）はオンする（入力が始まる）。

電源部１３において、電圧ＶＣＣ（１４ボルト）が生成され、駆動電圧変換部６９により、駆動電圧ＶＤＤが立ち上がり、ハイレベルとなる（図３と図４（ａ）を参照）。

この時、電源部１３は、信号線駆動部１５と、走査線駆動部１６と、制御部１２に対し、駆動電圧ＶＤＤを出力する。

駆動電圧ＶＤＤが立ち上がった後に、制御部１２に対し、ドットクロック信号ＤＯＴＣＬＫと、データイネーブル信号ＤＥと、画像データＩＲＤ，ＩＧＤ，ＩＢＤと、垂直同期信号ＶＳＹＮＣと、水平同期信号ＨＳＹＮＣが入力される（図４（ｂ）参照）。

その後、ディスプレイオフ信号ＤＩＳＰＯＦＦは、ロウレベルからハイレベルに変化する（図４（ｃ）参照）。この時、制御部１２内に設けられた信号生成部５７は、ドットクロック信号ＤＯＴＣＬＫの数をカウントし始める。

制御部１２は、ディスプレイオフ信号ＤＩＳＰＯＦＦがハイレベルに変化すると、所定の時間間隔をおいて、第１制御信号Ｎ１を立ち上がらせ、電源部１３へ出力する（図４（ｄ）参照）。

電源部１２は、第１制御信号Ｎ１の立ち上がり（ハイレベルになる）に応じて、スイッチ部６８を閉成し、走査線駆動部１６に対して、低電圧ＶＧＬ（−１５ボルト）を出力する（図３と図４（ｇ）を参照）。

その後、制御部１２は、信号線駆動部１５に対して、表示データＤＲ，ＤＧ，ＤＢと、水平クロック信号Ｘ＿ＣＬＫと、極性反転信号ＰＯＬと、ストロ−ブ信号ＳＴＲＢと、スタートパルス信号ＥＩＳを出力する。

制御部１２は、第１制御信号Ｎ１の立ち上がり時点から、所定の時間間隔をおいて、第２制御信号Ｎ２を立ち上がらせ、電源部１３へ出力する（図４（ｅ）参照）。

電源部１２は、第２制御信号Ｎ２の立ち上がり（ハイレベルになる）に応じて、スイッチ部６４を閉成し、信号線駆動部１５に対して、所定の電圧ＶＧＥＮ（５ボルト）を出力する（図３と図４（ｈ）を参照）。

その後、制御部１２は走査線駆動部１６に対し、スタートパルスＦＬＭ、垂直クロック信号ＣＰＶ、ゲートイネーブル信号ＤＥを出力する。

制御部１２は、第２制御信号Ｎ２の立ち上がり時点から、所定の時間間隔をおいて、第３制御信号Ｎ３を立ち上がらせ、電源部１３へ出力する（図４（ｆ）参照）。

電源部１２は、第３制御信号Ｎ３の立ち上がり（ハイレベルになる）に応じて、スイッチ部６６を閉成し、走査線駆動部１６に対して、高電圧ＶＧＨ（１５ボルト）を出力する（図３と図４（ｉ）を参照）。

その結果、液晶パネル１１において、表示データＤＲ，ＤＧ，ＤＢによる表示が開始される。

上記内容を以下にまとめる。ディスプレイオフ信号ＤＩＳＰＯＦＦがハイレベルに変化すると、制御部１２は電源部１３に対し、各々、時間間隔をおいて順番に、複数の制御信号Ｎ１，Ｎ２，Ｎ３を立ち上がらせる。

そして、制御部１２は電源部１３を介して、走査線駆動部１６および信号線駆動部１５に対し、前記順番通りに、各電圧ＶＧＬ，ＶＧＥＮ，ＶＧＨを立ち上がらせる。この様に、各制御信号Ｎ１，Ｎ２，Ｎ３が順番に立ち上がせる事により、各電圧ＶＧＬ，ＶＧＥＮ，ＶＧＨが順番に立ち上がる。

また、上記内容を別の表現にて、以下にまとめる。最初に、駆動電圧ＶＤＤが立ち上がる。その後に、走査線駆動部１６の出力部に対し、低電圧ＶＧＬが出力される。その後に信号線駆動部１５の出力部に対し、所定の電圧ＶＧＥＮが出力される。その後に、走査線駆動部１６の出力部に対し、高電圧ＶＧＨが出力される。

次に、液晶表示装置１が表示終了するまでの動作を説明する。最初に、ディスプレイオフ信号ＤＩＳＰＯＦＦは、ハイレベルからロウレベルに変化する（図４（ｂ）参照）。この時、制御部１２内に設けられた信号生成部５７は、ドットクロック信号ＤＯＴＣＬＫの数をカウントし始める。

制御部１２は、ディスプレイオフ信号ＤＩＳＰＯＦＦがロウレベルに変化し、所定の時間間隔をおいて、第３制御信号Ｎ３を立ち上がらせ、電源部１３へ出力する（図４（ｆ）参照）。

電源部１３は、第３制御信号Ｎ３の立ち下がり（ロウレベルになる）に応じて、スイッチ部６６を開成し、走査線駆動部１６に対して、高電圧ＶＧＨ（１５ボルト）を立ち下がらせる（図４（ｉ）を参照）。

制御部１２は、第３制御信号Ｎ３の立ち下がり時点から、所定の時間間隔をおいて、第２制御信号Ｎ２を立ち下がらせ、電源部１３へ出力する（図４（ｅ）参照）。

電源部１３は、第２制御信号Ｎ２の立ち下がり（ロウレベルになる）に応じて、スイッチ部６４を開成し、信号線駆動部１５に対して、所定の電圧ＶＧＥＮ（５ボルト）を立ち下がらせる（図４（ｈ）を参照）。

制御部１２は、第２制御信号Ｎ２の立ち下がり時点から、所定の時間間隔をおいて、第１制御信号Ｎ１を立ち下がらせ、電源部１３へ出力する（図４（ｄ）参照）。

電源部１３は、第１制御信号Ｎ１の立ち下がり（ロウレベルになる）に応じて、スイッチ部６８を開成し、走査線駆動部１６に対して、低電圧ＶＧＬ（−１５ボルト）を立ち下がらせる（図４（ｇ）を参照）。

その後、ドットクロック信号ＤＣＬＫ等の入力が停止し（図４（ｂ）参照）、表示が終了する。その後、駆動電圧ＶＤＤの出力も停止する（図４（ａ）参照）。

上記内容を以下にまとめる。ディスプレイオフ信号ＤＩＳＰＯＦＦがロウレベルに変化すると、制御部１２は電源部１３に対し、各々、時間間隔をおいて、前記立ち上がり時の順番とは逆順に、複数の制御信号Ｎ３，Ｎ２，Ｎ１を立ち下がらせる。

そして、制御部１２は電源部１３を介して、走査線駆動部１６および信号線駆動部１５に対し、前記逆順通りに、各電圧ＶＧＨ，ＶＧＥＮ，ＶＧＬを立ち下がらせる。

また、上記内容を別の表現にて、以下にまとめる。電源電圧ＶＩＮがオフする前に、電源部１３は、信号線駆動部１５および走査線駆動部１６および制御部１２に対し、駆動電圧ＶＤＤを出力する。

その後に、電源部１３は走査線駆動部１６の出力部に対し、高電圧ＶＧＨの出力を停止する。その後に、電源部１３は信号線駆動部１５の出力部に対し、所定の電圧ＶＧＥＮを停止する。その後に、電源部１３は、走査線駆動部１６の出力部に対し、低電圧ＶＧＬの出力を停止する。

本発明の実施例１に係る液晶表示装置１０のブロック図である。 上記装置１０に用いられる制御部１２のブロック図である。 上記装置１０に用いられる電源部１３のブロック図である。 上記装置１０に用いられる各データ等のタイミングチャートである。

符号の説明

１１ 液晶パネル
１２ 制御部
１３ 電源部
１５ 信号線駆動部
１６ 走査線駆動部
１７ 信号線
１８ 走査線

Claims (6)

1. 複数の信号線および複数の走査線を有する液晶パネルと、各信号線を駆動する信号線駆動部と、各走査線を駆動する走査線駆動部と、電源電圧が入力され各電圧を出力する電源部と、前記電源電圧がオンした後にハイレベルに変化し、前記電源電圧がオフする前にロウレベルに変化するディスプレイオフ信号が入力される制御部とを備え、前記ディスプレイオフ信号がハイレベルに変化すると、前記制御部は前記電源部に対し、時間間隔をおいて順番に複数の制御信号を立ち上がらせ、前記信号線駆動部および前記走査線駆動部に対し前記順番通りに、各電圧を立ち上がらせる事を特徴とする液晶表示装置。
2. 前記ディスプレイオフ信号がロウレベルに変化すると、前記制御部は前記電源部に対し、時間間隔をおいて、前記順番と逆順に各制御信号を立ち下がらせ、前記信号線駆動部および前記走査線駆動部に対し、前記逆順の通りに、各電圧を立ち下がらせる事を特徴とする請求項１の液晶表示装置。
3. 前記制御部に設けられた信号生成部に対し、前記ディスプレイオフ信号およびドットクロック信号が入力され、前記信号生成部は前記ドットクロック信号をカウントする事により前記複数の制御信号を生成する事を特徴とする請求項１または請求項２の液晶表示装置。
4. 前記電源部は駆動電圧を出力するための駆動電圧変換部と、各電圧を出力するための各電圧変換部と、各電圧変換部の出力側に接続された各スイッチ部とを有し、各スイッチ部の制御端子は各制御信号が入力され、最初に、前記駆動電圧が立ち上がり、その後に、各制御信号が前記順番通りに立ち上がる事により、各電圧が前記順番通りに立ち上がる事を特徴とする請求項１の液晶表示装置。
5. 前記電源電圧がオンすると、前記電源部は前記信号線駆動部および前記走査線駆動部および前記制御部に対し、駆動電圧を出力し、その後に、前記走査線駆動部の出力部に対し低電圧を出力し、その後に、前記信号線駆動部の出力部に対し所定の電圧を出力し、その後に、前記走査線駆動部の出力部に対し高電圧を出力する事を特徴とする請求項１の液晶表示装置。
6. 前記電源電圧がオフする前に、前記電源部は前記信号線駆動部および前記走査線駆動部および前記制御部に対し、前記駆動電圧を出力し、その後に、前記走査線駆動部の出力部に対し、前記高電圧の出力を停止し、その後に、前記信号線駆動部の出力部に対し、前記所定の電圧の出力を停止し、その後に、前記走査線駆動部の出力部に対し、前記低電圧の出力を停止する事を特徴とする請求項５の液晶表示装置。

Images