JP5257346B2 - 液晶表示装置、電子機器、液晶ディスプレイの駆動装置及び液晶ディスプレイの駆動方法 - Google Patents

液晶表示装置、電子機器、液晶ディスプレイの駆動装置及び液晶ディスプレイの駆動方法 Download PDF

Info

Publication number
JP5257346B2
JP5257346B2 JP2009278438A JP2009278438A JP5257346B2 JP 5257346 B2 JP5257346 B2 JP 5257346B2 JP 2009278438 A JP2009278438 A JP 2009278438A JP 2009278438 A JP2009278438 A JP 2009278438A JP 5257346 B2 JP5257346 B2 JP 5257346B2
Authority
JP
Japan
Prior art keywords
gradation
voltage
signal
value
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009278438A
Other languages
English (en)
Other versions
JP2011123100A (ja
Inventor
光 水取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2009278438A priority Critical patent/JP5257346B2/ja
Publication of JP2011123100A publication Critical patent/JP2011123100A/ja
Application granted granted Critical
Publication of JP5257346B2 publication Critical patent/JP5257346B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、液晶表示装置、電子機器、液晶ディスプレイの駆動装置及び液晶ディスプレイの駆動方法に関する。
アクティブマトリクス方式の液晶ディスプレイパネルは、基板上にマトリクス状に配置された画素電極に対して対向基板の共通電極が対向して配置し、これらの基板の間に液晶が充填されることで構成される。このようなアクティブマトリクス方式の液晶ディスプレイパネルを駆動させる方法としては、コモンＤＣ駆動（例えば、特許文献１）と、コモン反転方式（例えば、特許文献２）とがある。コモンＤＣ駆動は、液晶ディスプレイパネルの共通電極を一定に保った状態で液晶ディスプレイパネルを駆動する方式である。一方、コモン反転駆動は、共通電極の電圧の極性を１水平同期期間毎に反転させて、液晶ディスプレイパネルを駆動する方式である。
特開２００６−１０６１４９号公報 特開２００４−０９４１６９号公報
コモン反転駆動では、データドライバの耐圧を比較的低く設計することができるが、共通電極を反転駆動するための消費電力が比較的多く、また、ドット反転駆動やカラム反転駆動等の、良好な画質を得ることができる駆動を行うことが困難であった。
一方、コモンＤＣ駆動では、共通電極の電圧が一定であるから共通電極を駆動するための消費電力は少なく、また、ドット反転駆動やカラム反転駆動等の駆動を行うことができるが、信号線の電圧振幅が比較的大きくなるため、データドライバの耐圧を高く設計しなければならなかった。
そこで本発明は、上記課題を解決しようとしてなされたものであり、比較的良好な画質を得ることができるとともに、データドライバの耐圧を比較的低く設計できるようにすることである。
以上の課題を解決するために、本発明によれば、
液晶表示装置が、
２次元配列され、各々が画素電極を有する複数の表示画素と、
前記複数の画素電極に対向した共通電極と、
前記複数の画素電極と前記共通電極との間に挟持された液晶と、
画像信号に基づく前記複数の表示画素に対する複数の階調信号が順次入力され、入力された前記各階調信号の階調値に対応した階調電圧を前記複数の表示画素に出力するデータドライバと、
一定電圧を生成する定電圧生成回路と、
互いに異なる第１電位と第２電位に一定の反転周期で変化する波形信号を生成する波形信号生成回路と、
第１の数のフレーム期間毎に、後続の第２の数のフレーム期間において前記複数の表示画素の各々に印加される前記階調電圧に対応する前記複数の階調信号の、階調値毎の数に基づいて、後続の前記第１の数のフレーム期間において前記共通電極に出力する電圧を前記一定電圧または前記波形信号の何れに設定するかを判定する判定回路と、
を備えることとした。
好ましくは、
前記判定回路は、前記第２の数のフレーム期間分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が所定の電圧値を越える値となる特定の階調信号が含まれているか否かを判定し、前記特定の階調信号が含まれていると判定したとき、後続の前記第１の数のフレーム期間において前記共通電極に出力する電圧を前記波形信号に設定し、前記特定の階調信号が含まれていないと判定したとき、後続の前記第１の数のフレーム期間において前記共通電極に出力する電圧を前記一定電圧に設定することとした。
好ましくは、
前記判定回路は、前記第２の数のフレーム期間分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が所定の電圧値を越える値となる特定の階調信号が含まれ、且つ、該特定の階調信号の階調値毎の数が予め設定された所定数以下であるか否かを判定し、前記複数の階調信号の中に階調値毎の数が前記所定数以下の前記特定の階調信号が含まれていると判定したとき、前記共通電極に出力する電圧を前記一定電圧に設定し、前記複数の階調信号の中に階調値毎の数が前記所定数を越える前記特定の階調信号が含まれていると判定したとき、前記共通電極に出力する電圧を前記波形信号に設定し、
更に、前記判定回路が前記複数の階調信号の中に階調値毎の数が前記所定数以下の前記特定の階調信号が含まれていると判定したとき、前記複数の階調信号のうちの前記特定の階調信号の階調値を、前記画素電極と前記共通電極間に印加される電圧の電圧値が前記所定の電圧値を越えない値となる階調値に変換する制御回路を有することとした。
好ましくは、
前記判定回路は、前記表示画素がノーマリーホワイト形であるとき、前記次フレーム分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が前記所定の電圧値となる階調値より小さい階調値の階調信号が含まれているときに、前記特定の階調信号が含まれていると判定し、前記表示画素がノーマリーブラック形であるとき、前記次フレーム分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が前記所定の電圧値となる階調値より大きい階調値の階調信号が含まれているときに、前記特定の階調信号が含まれていると判定することとした。
好ましくは、
前記波形信号生成回路により生成される前記第１電位と前記第２電位とを有する前記波形信号に対する極性が前記反転周期に同期して交互に反転する、前記階調信号のビット数に応じた複数の第１の階調基準電圧を生成する第１基準電圧生成回路と、前記定電圧生成回路により生成される前記一定電圧に対する極性が前記反転周期に同期して交互に反転する、前記階調信号のビット数に応じた複数の第２の階調基準電圧を生成する第２基準電圧生成回路と、を更に備え、
前記データドライバは、入力された前記階調信号を設定された階調基準電圧に応じてアナログ電圧に変換して、前記階調電圧を生成するＤＡコンバータを有し、
前記判定回路は、前記共通電極に前記波形信号を出力させるとき前記第１基準電圧生成回路を選択し、該第１基準電圧生成回路により生成された前記複数の第１の階調基準電圧を前記階調基準電圧として前記データドライバに供給し、前記共通電極に前記一定電圧を出力させるとき前記第２基準電圧生成回路を選択し、該第２基準電圧生成回路により生成された前記複数の第２の階調基準電圧を前記階調基準電圧として前記データドライバに供給するように制御することとした。
好ましくは、
前記第１の数と前記第２の数は同じ数であることとした。
また、本発明によれば、電子機器が、前記液晶表示装置を備えることとした。
また、本発明によれば、
２次元配列され、各々が画素電極を有する複数の表示画素と、前記複数の画素電極に対向した共通電極と、前記複数の画素電極と前記共通電極との間に挟持された液晶と、を有する液晶ディスプレイを駆動する駆動装置において、
画像信号に基づく階調信号が順次入力され、入力された前記階調信号の階調値に応じた階調電圧を前記複数の表示画素に出力するデータドライバと、
一定電圧を生成する定電圧生成回路と、
互いに異なる第１電位と第２電位に一定の反転周期で変化する波形信号を生成する波形信号生成回路と、
第１の数のフレーム期間毎に、後続の第２の数のフレーム期間において前記複数の表示画素の各々に印加される前記階調電圧に対応する前記複数の階調信号の、階調値毎の数に基づいて、後続の前記第１の数の１フレーム期間において前記共通電極に出力する電圧を前記一定電圧または前記波形信号の何れに設定するかを判定する判定回路と、
を備えることとした。
好ましくは、
前記判定回路は、前記第２の数のフレーム期間分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が所定の電圧値を越える値となる特定の階調信号が含まれているか否かを判定し、前記特定の階調信号が含まれていると判定したとき、後続の前記第１の数のフレーム期間において前記共通電極に出力する電圧を前記波形信号に設定し、前記特定の階調信号が含まれていないと判定したとき、後続の前記第１の数のフレーム期間において前記共通電極に出力する電圧を前記一定電圧に設定することとした。
好ましくは、
前記判定回路は、前記第２の数のフレーム期間分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が所定の電圧値を越える値となる特定の階調信号が含まれ、且つ、該特定の階調信号の階調値毎の数が予め設定された所定数以下であるか否かを判定し、前記複数の階調信号の中に階調値毎の数が前記所定数以下の前記特定の階調信号が含まれていると判定したとき、前記共通電極に出力する電圧を前記一定電圧に設定し、前記複数の階調信号の中に階調値毎の数が前記所定数を越える前記特定の階調信号が含まれていると判定したとき、前記共通電極に出力する電圧を前記波形信号に設定し、
更に、前記判定回路が前記複数の階調信号の中に階調値毎の数が前記所定数以下の前記特定の階調信号が含まれていると判定したとき、前記複数の階調信号のうちの前記特定の階調信号の階調値を、前記画素電極と前記共通電極間に印加される電圧の電圧値が前記所定の電圧値を越えない値となる階調値に変換する制御回路を有することとした。
好ましくは、
前記判定回路は、前記表示画素がノーマリーホワイト形であるとき、前記次フレーム分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が前記所定の電圧値となる階調値より小さい階調値の階調信号が含まれているときに、前記特定の階調信号が含まれていると判定し、前記表示画素がノーマリーブラック形であるとき、前記次フレーム分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が前記所定の電圧値となる階調値より大きい階調値の階調信号が含まれているときに、前記特定の階調信号が含まれていると判定することとした。
好ましくは、
前記波形信号生成回路により生成される前記第１電位と前記第２電位とを有する前記波形信号に対する極性が前記反転周期に同期して交互に反転する、前記階調信号のビット数に応じた複数の第１の階調基準電圧を生成する第１基準電圧生成回路と、前記定電圧生成回路により生成される前記一定電圧に対する極性が前記反転周期に同期して交互に反転する、前記階調信号のビット数に応じた複数の第２の階調基準電圧を生成する第２基準電圧生成回路と、を更に備え、
前記データドライバは、入力された前記階調信号を設定された階調基準電圧に応じてアナログ電圧に変換して、前記階調電圧を生成するＤＡコンバータを有し、
前記判定回路は、前記共通電極に前記波形信号を出力させるとき前記第１基準電圧生成回路を選択し、該第１基準電圧生成回路により生成された前記複数の第１の階調基準電圧を前記階調基準電圧として前記データドライバに供給し、前記共通電極に前記一定電圧を出力させるとき前記第２基準電圧生成回路を選択し、該第２基準電圧生成回路により生成された前記複数の第２の階調基準電圧を前記階調基準電圧として前記データドライバに供給するように制御することとした。
好ましくは、
前記第１の数と前記第２の数は同じ数であることとした。
また、本発明によれば、
２次元配列され、各々が画素電極を有する複数の表示画素と、前記複数の画素電極に対向した共通電極と、前記複数の画素電極と前記共通電極との間に挟持された液晶と、を有する液晶ディスプレイを駆動する駆動方法において、
画像信号に基づく前記複数の表示画素に対する複数の階調信号が順次入力され、入力された前記階調信号の階調値に応じた階調電圧を前記複数の表示画素に出力する階調電圧出力ステップと、
第１の数のフレーム期間毎に、後続の第２の数のフレーム期間において前記複数の表示画素の各々に印加される前記階調電圧に対応する前記複数の階調信号の階調値毎の数に基づいて、後続の前記第１の数のフレーム期間において前記複数の表示画素を、コモン反転駆動方式で駆動するか、コモンＤＣ駆動方式で駆動するかを判定する判定ステップと、
前記判定ステップにおいて後続の前記第１の数のフレーム期間において前記複数の表示画素をコモン反転駆動方式で駆動すると判定されたとき、後続の前記第１の数のフレーム期間において、前記共通電極に、一定の反転周期で互いに異なる第１電位と第２電位に変化する波形信号を出力させる波形信号出力ステップと、
前記判定ステップにおいて後続の前記第１の数のフレーム期間において前記複数の表示画素をコモンＤＣ駆動方式で駆動すると判定されたとき、後続の前記第１の数のフレーム期間において前記共通電極に一定電圧を出力させる一定電圧出力ステップと、
を含むこととした。
好ましくは、
前記判定ステップは、前記第２の数のフレーム期間分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が所定の電圧値を越える値となる特定の階調信号が含まれているか否かを判定する特定階調信号含有判定ステップと、前記特定階調信号含有判定ステップにおいて前記特定の階調信号が含まれていると判定したとき、後続の前記第１の数のフレーム期間において前記複数の表示画素をコモン反転駆動方式で駆動すると判定するコモン反転駆動判定ステップと、前記特定階調信号含有判定ステップにおいて前記特定の階調信号が含まれていないと判定したとき、後続の前記第１の数のフレーム期間において前記複数の表示画素をコモンＤＣ駆動方式で駆動すると判定するコモンＤＣ駆動判定ステップと、を含むこととした。
好ましくは、
前記判定ステップは、前記第２の数のフレーム期間分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が所定の電圧値を越える値となる特定の階調信号が含まれ、且つ、該特定の階調信号の階調値毎の数が予め設定された所定数以下であるか否かを判定する特定階調信号分布判定ステップと、前記特定階調信号分布判定ステップにおいて、前記複数の階調信号の中に階調値毎の数が前記所定数以下の前記特定の階調信号が含まれていると判定したとき、後続の前記第１の数のフレーム期間において前記複数の表示画素をコモンＤＣ駆動方式で駆動すると判定するコモンＤＣ駆動判定ステップと、前記特定階調信号分布判定ステップ前記複数の階調信号の中に階調値毎の数が前記所定数を越える前記特定の階調信号が含まれていると判定したとき、後続の前記第１の数のフレーム期間において前記複数の表示画素をコモン反転駆動方式で駆動すると判定するコモン反転駆動判定ステップと、を含み、
更に、前記判定回路が前記複数の階調信号の中に階調値毎の数が前記所定数以下の前記特定の階調信号が含まれていると判定したとき、前記複数の階調信号のうちの前記特定の階調信号の階調値を、前記画素電極と前記共通電極間に印加される電圧の電圧値が前記所定の電圧値を越えない値となる階調値に変換する変換ステップを含むこととした。
本発明によれば、コモン反転駆動とコモンＤＣ駆動が選択的に行われるから、コモン反転駆動のみで液晶ディスプレイを駆動する場合よりも、表示画面の輝度傾斜が生じる頻度を下げることができる。
また、階調信号の中に所定閾値以下のものがあるか否かの判定結果に基づきコモンＤＣ駆動が選択されるので、コモンＤＣ駆動に用いられる２ｎ通りの階調基準電圧のうち高い階調基準電圧は参照されない。そのため、データドライバの耐圧を低く設計することができる。
本発明に係わる電子機器の斜視図である。 本発明の第１の実施形態における液晶ディスプレイの分解斜視図である。 第１の実施形態における液晶駆動装置の構成を示すブロック図である。 液晶ディスプレイパネルに設けられる１つの表示画素の等価回路を示す図である。 第１の実施形態における制御回路の構成を示すブロック図である。 第１の実施形態における判定回路が行う処理動作を示すフローチャートである。 共通電圧生成回路の構成を示すブロック図である。 波形信号生成回路及び定電圧生成回路の回路構成例を示す図である。 階調基準電圧生成回路の構成例を示すブロック図である。 階調基準電圧生成回路の回路図である。 データドライバの構成の要部を示すブロック図である。 各信号の信号波形を示すタイミングチャートである。 第２の実施形態における判定回路が行う処理動作を示すフローチャートである。 第２の実施形態における判定回路が行う処理動作を説明するための図である。 第３の実施形態における判定回路が行う処理動作を示すフローチャートである。 第３の実施形態における判定回路が行う処理動作を説明するための図である。
以下に、本発明を実施するための形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
＜第１の実施形態＞
図１は、本発明に係わる電子機器１００の斜視図である。図１に示すように、電子機器１００には、液晶ディスプレイ１１０が搭載されている。
図２は、本発明の第１の実施形態に係わる液晶ディスプレイ１１０の分解斜視図である。液晶ディスプレイ１１０は、液晶表示装置１及びバックライト１３０等を備える。
本実施形態における液晶表示装置１は液晶ディスプレイパネル１０及びＩＣチップ８１等を有する。液晶ディスプレイパネル１０は、アクティブマトリクス駆動方式のものである。この液晶ディスプレイパネル１０がアレイ基板１０ａ及び対向基板１０ｂ等を有する。対向基板１０ｂがアレイ基板１０ａに対向している。シール材が対向基板１０ｂの縁部分に沿って枠状に設けられ、そのシール材が対向基板１０ｂとアレイ基板１０ａとの間に挟持され、そのシール材によってアレイ基板１０ａと対向基板１０ｂが接着されている。アレイ基板１０ａと対向基板１０ｂの間であってシール材の内側に液晶が封入されている。対向基板１０ｂの上には、偏光板１０ｅが貼着されている。
アレイ基板１０ａのサイズは対向基板１０ｂのサイズよりも大きく、アレイ基板１０ａの一部が対向基板１０ｂの縁からはみ出ている。アレイ基板１０ａと対向基板１０ｂが重なった部分が表示領域である。アレイ基板１０ａの表示領域内には、複数の走査線１６（図３等に図示）が設けられているとともに、複数の信号線１５（図３等に図示）が設けられている。また、アレイ基板１０ａの表示領域内には、複数のスイッチ素子１２（図４等に図示）及び画素電極１３（図４等に図示）が形成されている。これらスイッチ素子１２及び画素電極１３からなる表示画素１１が複数の信号線１５と複数の走査線１６との複数の交点近傍にマトリクス状に配列されている。対向基板１０ｂのアレイ基板１０ａに対向する面には、透明な共通電極１４（図４等に図示）が形成されている。
アレイ基板１０ａのうち対向基板１０ｂの縁からはみ出た非表示領域１０ｃには、ＩＣチップ８１が表面実装されている。共通電極１４、走査線１６及び信号線１５は引き回し配線を介してＩＣチップ８１に接続されている。ＩＣチップ８１には、駆動装置８０（図３に図示）が内蔵されている。
また、非表示領域１０ｃには、可撓性回路シート（いわゆるＦＰＣ：Flexible Printed circuit）１０ｄが接合されている。可撓性回路シート１０ｄが、電子機器１００に内蔵されたメイン回路基板に接続されている。メイン回路基板によって出力された映像信号が可撓性回路シート１０ｄによってＩＣチップ８１の駆動装置８０に転送される。駆動装置８０が映像信号に基づき液晶ディスプレイパネル１０を駆動し、液晶ディスプレイパネル１０によって映像が表示される。
バックライト１３０は、液晶ディスプレイパネル１０の表示面の反対面に、つまりアレイ基板１０ａに対向して設けられている。バックライト１３０は、液晶ディスプレイパネル１０に向けて面発光するものである。バックライト１３０は、例えば、ＬＥＤ等の点発光素子をマトリクス状に配列したもの、一列に配列されたＬＥＤ等の点発光素子と導光板を組み合わせたもの、冷陰極管等の線状発光素子と導光板を組み合わせたもの、又は、エレクトロルミネッセンス素子等の面発光素子を用いたものである。バックライト１３０には、可撓性回路シート１３１が接続されている。この可撓性回路シート１３１が、電子機器１００に内蔵されたメイン回路基板に接続されている。可撓性回路シート１３１によって電力がメイン回路基板からバックライト１３０に供給されることによって、バックライト１３０が発光する。
図３は、本実施形態における液晶表示装置１の構成を示したブロック図である。
液晶ディスプレイパネル１０には、複数の走査線１６が互いに平行となって横方向（水平方向）に延びるように設けられている。複数の信号線１５は、複数の走査線１６に対して直交するとともに、互いに平行となって縦方向（垂直方向）に延びるように設けられている。これら信号線１５と走査線１６によって囲われた各領域に複数の表示画素１１が設けられている。この複数の表示画素１１がマトリクス状に配列されている。ここで、信号線１５の本数をＭ、走査線１６の本数をＮとする。
図４は、液晶ディスプレイパネル１０に設けられる表示画素１１の等価回路を示す図である。スイッチ素子１２は薄膜トランジスタである。スイッチ素子１２は信号線１５と走査線１６の各交差部近傍に設けられている。スイッチ素子１２のゲート電極が走査線１６に接続されている。スイッチ素子１２のソース電極又はドレイン電極の一方が信号線１５に接続され、他方が液晶キャパシタ１７及び蓄積キャパシタ（補助容量）１８に接続されている。ここで、液晶キャパシタ１７は画素電極１３、共通電極１４及び画素電極１３と共通電極１４の間に挟持された液晶によって構成される。
画素電極１３が信号線１５と走査線１６によって囲われた各領域に設けられている。画素電極１３が表示画素１１ごとに設けられ、共通電極１４がこれら複数の表示画素１１に共通して設けられている。画素電極１３が液晶を挟んで共通電極１４に対向していることで、液晶キャパシタ１７が形成される。一方、液晶ディスプレイパネル１０のアレイ基板１０ａには、Ｃｓライン（補助容量配線）が形成され、Ｃｓラインの一部が絶縁膜を介して画素電極１３に対向する補助容量電極をなすことで、蓄積キャパシタ１８が形成される。
図３に示す駆動装置８０は、図２に示されたＩＣチップ８１に内蔵されている。この駆動装置８０は、液晶ディスプレイパネル１０を駆動するものである。具体的には、駆動装置８０は、コモン反転駆動とコモンＤＣ駆動のうちから一方を選択し、選択した駆動方式で液晶ディスプレイパネル１０を駆動する。ここで、コモン反転駆動とは、共通電極１４の電位を相対的に高い状態と低い状態に交互に反転して、液晶ディスプレイパネル１０を駆動する方式である。コモンＤＣ駆動とは、共通電極１４の電圧を一定電圧にして液晶ディスプレイパネル１０を駆動する方式である。
以下、駆動装置８０の構成について具体的に説明するとともに、駆動装置８０による液晶ディスプレイパネル１０の駆動方法について具体的に説明する。
駆動装置８０は、データドライバ２０と、走査ドライバ３０と、表示信号生成回路４０と、共通電圧生成回路５０と、階調基準電圧生成回路６０と、制御回路７０と、を備える。
表示信号生成回路４０は、液晶表示装置１の外部から入力される映像信号（画像信号）から階調信号Ｄａｔａ、水平同期信号Ｈ、垂直同期信号Ｖ及びクロック信号ＣＬＫ等を生成する。
表示信号生成回路４０は、階調信号Ｄａｔａ、水平同期信号Ｈ、垂直同期信号Ｖ及びクロック信号ＣＬＫを制御回路７０に出力する。制御回路７０は、データドライバ２０に階調信号Ｄａｔａ及び水平同期信号Ｈ、垂直同期信号Ｖ、クロック信号ＣＬＫ、極性反転信号Ｐｏｌ等の水平制御信号を出力する。更に、制御回路７０は、水平同期信号Ｈ、垂直同期信号Ｖ等の垂直制御信号を走査ドライバ３０に出力する。
図１２を参照して各信号について説明する。
階調信号Ｄａｔａは、p（pは１以上の自然数である。）ビットの信号である。階調信号Ｄａｔａは、表示画素１１ごとの階調を示す。なお、液晶ディスプレイパネル１０はノーマリーホワイト形の場合とノーマリーブラック形の場合とがあり、ノーマリーホワイト形である場合には、階調信号Ｄａｔａの階調値が高く画素の輝度が高くなるのに応じて表示画素１１に印加される電圧は低くなり、液晶ディスプレイパネル１０がノーマリーブラック形である場合には、階調信号Ｄａｔａの階調値が高く画素の輝度が高くなるのに応じて表示画素１１に印加される電圧は高くなる。
クロック信号ＣＬＫは、所定周期の信号であって、データドライバ２０及び制御回路７０の動作タイミングの同期を取るための信号である。例えば、クロック信号ＣＬＫは、階調信号Ｄａｔａを各表示画素１１に応じたタイミングで時分割する信号である。
水平同期信号Ｈは、水平方向（走査線１６に沿う方向）の同期を取るための信号である。水平同期信号Ｈは１水平同期期間（１Ｈ、１選択期間）毎のタイミングで出力される信号であり、１水平同期期間内に１行分の描画が行われる。第１ゲートクロック信号ＧＣＫ１と第２ゲートクロック信号ＧＣＫ２は立ち上がり及び立ち下がりが水平同期信号Ｈに同期した信号であり、１／２周期が１水平同期期間となっており、第１ゲートクロック信号ＧＣＫ１と第２ゲートクロック信号ＧＣＫ２は互いに逆位相となっている。
垂直同期信号Ｖは、垂直方向の同期をとるための信号である。垂直同期信号Ｖは１フレーム期間毎のタイミングで出力される信号であり、１フレーム期間に１画面の描画が行われる。
極性反転信号Ｐｏｌは、１水平同期期間ごとに極性が反転する信号である。また、極性反転信号Ｐｏｌの位相が１フレーム期間ごとに１８０°遅れ、又は進む。つまり、１フレーム期間の最初の１水平同期期間で極性反転信号Ｐｏｌがハイであれば、次の１フレーム期間の最初の１水平同期期間で極性反転信号Ｐｏｌがローとなり、１フレーム期間の最初の１水平同期期間で極性反転信号Ｐｏｌがローであれば、次の１フレーム期間の最初の１水平同期期間で極性反転信号Ｐｏｌがハイとなる。極性反転信号Ｐｏｌは、ライン反転駆動のために用いる。ライン反転駆動とは、共通電極１４の電圧を基準とした信号線１５の電圧の極性を１水平同期期間毎に反転して、液晶ディスプレイパネル１０を駆動する方式である。
走査ドライバ３０は、例えば、シフトレジスタからなる。走査ドライバ３０は、垂直同期信号Ｖのパルスの立ち上がりに同期して、複数の走査線１６のアドレスを開始する。つまり、垂直同期信号Ｖのパルスが立ち上がると、走査ドライバ３０が、水平同期信号Ｈに同期して、複数の走査線１６を１行目から順次選択する。例えば、走査ドライバ３０は、複数の走査線１６のうち選択する走査線１６にはハイレベルのパルス（走査信号）を出力する。図１１中では、Ｇ（１）、Ｇ（２），…，Ｇ（ａ）は、走査ドライバ３０によって、１行目の走査線１６、２行目の走査線１６、…、Ｎ行目（Ｎは走査線１６の本数を表す。）の走査線１６に出力される信号（走査信号）を表す。
走査ドライバ３０によって選択された走査線１６に接続されたスイッチ素子１２はオン状態になり、選択されていない走査線１６に接続されたスイッチ素子１２はオフ状態になる。
本実施形態における制御回路７０の構成について説明する。
図５は、本実施形態における制御回路７０の構成を示すブロック図である。制御回路７０は、画像メモリ回路７１と、判定回路７２と、制御信号生成回路７３と、を備える。画像メモリ回路７１は、表示信号生成回路４０から出力された１フレーム期間分（１画面分）の階調信号Ｄａｔａを記憶する。判定回路７２は、表示信号生成回路４０から出力された１フレーム期間分の階調信号Ｄａｔａに基づき、コモン反転駆動とコモンＤＣ駆動の何れかを選択し、その選択結果に応じた選択信号１を共通電圧生成回路５０に出力し、選択信号２及び極性反転信号Ｐｏｌを階調基準電圧生成回路６０に出力する。具体的には、判定回路７２は、１フレーム期間内の階調信号Ｄａｔａ、すなわち液晶ディスプレイパネル１０の全表示画素１１に対する階調信号Ｄａｔａの中に所定の閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａがあるか否かの判定を行う。そして、判定回路７２は、その判定の結果、各表示画素１１に対する階調信号Ｄａｔａの中に所定の閾値Ｄｒｅｆより小さい階調値のものがあると判断した場合、コモン反転駆動を表す選択信号１、２を次の１フレーム期間において共通電圧生成回路５０及び階調基準電圧生成回路６０に出力する。一方、判定回路７２は、その判定の結果、１フレーム期間内の階調信号Ｄａｔａの中に所定の閾値Ｄｒｅｆより小さいものが無いと判断した場合、コモンＤＣ駆動を表す選択信号１、２を次の１フレーム期間に共通電圧生成回路５０及び階調基準電圧生成回路６０に出力する。制御信号生成回路７３は、画像メモリ回路７１に記憶された１フレーム期間分の階調信号Ｄａｔａを順次読み出してデータドライバ２０に出力するとともに、極性反転信号Ｐｏｌ等の制御信号を生成し、データドライバ２０に水平同期信号Ｈ、垂直同期信号Ｖ、クロック信号ＣＬＫ、極性反転信号Ｐｏｌ等の水平制御信号を出力し、走査ドライバ３０に水平同期信号Ｈ、垂直同期信号Ｖ等の垂直制御信号を出力する。
次に、本実施形態における制御回路７０の、判定回路７２における処理動作について具体的に説明する。
図６は、本実施形態における判定回路７２が行う処理動作を示すフローチャートである。なお、図６は液晶ディスプレイパネル１０がノーマリーホワイト形である場合について示している。制御回路７０に入力される垂直同期信号Ｖが立ち上がると、判定回路７２が図６に示す処理動作を開始する。まず、判定回路７２はカウンタ値nを０（ゼロ）に設定し（ステップＳ１）、カウンタ値ｍを０（ゼロ）に設定する（ステップＳ２）。その後、クロック信号ＣＬＫに応じて１表示画素１１に対する階調信号Ｄａｔａが入力される毎（ステップＳ３）に、カウンタ値ｍに１を加算するとともに（ステップＳ４）、入力された１表示画素１１に対する階調信号Ｄａｔａを所定の閾値Ｄｒｅｆと比較する（ステップＳ５）。ここで、閾値Ｄｒｅｆは例えばデータドライバ２０の耐圧に基づいて設定される値である。判定回路７２は、閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａが入力されるまで（ステップＳ５：Ｙｅｓ）、この比較をＭ回（Ｍは信号線１５の本数である。）だけ繰り返す（ステップＳ５：Ｎｏ、ステップＳ６：Ｎｏ）。判定回路７２は、比較の結果、閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａ（特定の階調信号）が１回でも入力された場合には（ステップＳ５：Ｙｅｓ）、コモン反転駆動を選択する（ステップＳ９）。
一方、判定回路７２は、閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａ（特定の階調信号）がＭ回続けて入力されなかった場合には（ステップＳ５：Ｎｏ、ステップＳ６：Ｙｅｓ）、カウンタ値nに１を加算するとともに（ステップＳ８）、カウンタ値ｍを０（ゼロ）に設定する（ステップＳ２）。この後、上記と同様に、１表示画素１１に対する階調信号Ｄａｔａが入力される毎にカウンタ値ｍに１を加算し、入力された１表示画素１１に対する階調信号Ｄａｔａを閾値Ｄｒｅｆと比較し、この比較を閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａが入力されるまで繰り返し、この一連の動作をＮ回だけ繰り返す（ステップＳ２〜Ｓ６、ステップＳ７：Ｎｏ、Ｎは走査線１６の本数である）。そして、Ｍ×Ｎ回の上記比較において閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａが入力されなかった場合、すなわち１フレーム期間の１画面分の階調信号Ｄａｔａに閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａが無い場合には（ステップＳ７：Ｙｅｓ）、コモンＤＣ駆動を選択する（ステップＳ１０）。判定回路７２はこのような処理を１フレーム期期間内に行う。そして、判定回路７２は、次の１フレーム期期間において、選択内容に応じた選択信号１，２を共通電圧生成回路５０及び階調基準電圧生成回路６０に出力する。例えば、判定回路７２は、コモン反転駆動の選択を選択する場合には、ハイレベルの選択信号１，２を共通電圧生成回路５０及び階調基準電圧生成回路６０に出力する。一方、判定回路７２は、コモンＤＣ駆動を選択する場合には、ローレベルの選択信号１，２を共通電圧生成回路５０及び階調基準電圧生成回路６０に出力する。判定回路７２は、この一連の動作を、表示動作を行っている期間中、繰り返す。
すなわち、液晶ディスプレイパネル１０がノーマリーホワイト形である場合、階調信号Ｄａｔａが低階調になるにつれて表示画素１１に印加される電圧が高くなることから、１画面分の階調信号Ｄａｔａが閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａを含んでいるときにはコモン反転駆動を選択し、１画面の階調信号Ｄａｔａが閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａを含んでいないときにはコモンＤＣ駆動を選択することで、データドライバ２０の出力電圧が所定の限度以上に上昇しないように制御しているのである。
なお、液晶ディスプレイパネル１０がノーマリーブラック形の場合には、階調信号Ｄａｔａが高階調になるにつれて表示画素１１に印加される電圧が高くなることから、図６においては、閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａが１回でも入力された場合にコモン反転駆動を選択し、閾値Ｄｒｅｆより小さい階調値の階調信号ＤａｔａがないときコモンＤＣ駆動を選択するとしたところを、閾値Ｄｒｅｆより大きい階調の階調信号Ｄａｔａが１回でも入力された場合にコモン反転駆動を選択し、閾値Ｄｒｅｆより大きい階調の階調信号ＤａｔａがないときコモンＤＣ駆動を選択するように変更すればよい。
判定回路７２は、論理回路であってもよいし、ＲＯＭ及びＣＰＵを有したマイコンからなる回路であってもよい。判定回路７２がマイコンからなる回路である場合には、ＲＯＭに格納されたプログラムがＣＰＵによって実行されることによって、上記のような処理を行う。
図３に示す共通電圧生成回路５０は、一定電圧又はパルス形の一定周期で変化する波形信号を生成する。判定回路７２によってコモン反転駆動が選択された場合には、共通電圧生成回路５０が、生成した波形信号を共通電極１４及び蓄積キャパシタ１８のＣｓラインに出力する。一方、判定回路７２によってコモンＤＣ駆動が選択された場合には、共通電圧生成回路５０が、生成した一定電圧を共通電極１４及び蓄積キャパシタ１８のＣｓラインに印加する。ここで、図１２に示されるＶｃｏｍ（ＤＣ）は、共通電圧生成回路５０によって生成される一定電圧を表し、図１２に示されるＶｃｏｍ（ＡＣ）は、共通電圧生成回路５０によって生成される波形信号を表す。
図７は、共通電圧生成回路５０の構成例を示すブロック図である。共通電圧生成回路５０は、選択回路５１、波形信号生成回路５２、定電圧生成回路５３及びスイッチ５４，５５を有する。共通電圧生成回路５０の出力端は共通電極１４及び蓄積キャパシタ１８のＣｓラインに接続されている。
波形信号生成回路５２は、相対的に電位の高い状態と低い状態に交互に反転する波形信号Ｖｃｏｍ（ＡＣ）を生成する。波形信号生成回路５２によって生成される波形信号は、極性反転信号Ｐｏｌに同期している。スイッチ５４がオン状態である場合には、波形信号生成回路５２から出力された波形信号が出力端に出力されて、共通電極１４及び蓄積キャパシタ１８のＣｓラインに入力され、スイッチ５４がオフ状態である場合には、波形信号生成回路５２の出力は出力端から遮断される。
定電圧生成回路５３は、定電圧Ｖｃｏｍ（ＤＣ）を生成する。スイッチ５５がオン状態である場合には、定電圧生成回路５３から出力された定電圧が出力端に出力されて、共通電極１４及び蓄積キャパシタ１８のＣｓラインに入力され、スイッチ５５がオフ状態である場合には、定電圧生成回路５３の出力は出力端から遮断される。
選択回路５１には、判定回路７２から出力された選択信号が入力される。選択回路５１は、入力した選択信号に従って波形信号生成回路５２と定電圧生成回路５３の何れかを一方を選択する。具体的には、判定回路７２によってコモン反転駆動が選択された場合には、選択回路５１は、スイッチ５４をオン状態にするとともに、スイッチ５５をオフ状態にする。これにより波形信号生成回路５２が選択される。一方、判定回路７２によってコモンＤＣ駆動が選択された場合には、選択回路５１は、スイッチ５４をオフ状態にするとともに、スイッチ５５をオン状態にする。これにより定電圧生成回路５３が選択される。例えば、判定回路７２から選択回路５１に入力される選択信号がハイレベルの場合には、選択回路５１がスイッチ５４をオン状態にするとともに、スイッチ５５をオフ状態にする。一方、判定回路７２が選択回路５１に入力される選択信号がローレベルの場合には、選択回路５１がスイッチ５４をオフ状態にするとともに、スイッチ５５をオン状態にする。
図８を参照して波形信号生成回路５２及び定電圧生成回路５３の具体的な回路構成について説明する。図８は、波形信号生成回路５２及び定電圧生成回路５３共通電圧生成回路の回路構成の一例を示した図である。
波形信号生成回路５２は、抵抗Ｒ１，Ｒ２、非反転増幅回路５２２、反転増幅回路５２３、内部ロジック５２５、レベルシフタ５２６及びボルテージコンパレータ５２４等を有する。抵抗Ｒ１及び抵抗Ｒ２がソース電圧ＶｓＡの電圧源とグランドの間に直列接続されている。ソース電圧ＶｓＡが抵抗Ｒ１，Ｒ２によって分圧される。抵抗Ｒ１，Ｒ２によって分圧された電圧が非反転増幅回路５２２によって増幅されて、ボルテージコンパレータ５２４の正電源端子に入力される。一方、抵抗Ｒ１，Ｒ２によって分圧された電圧が反転増幅回路５２３によって反転増幅されて、ボルテージコンパレータ５２４の負電源端子に入力される。ボルテージコンパレータ５２４の正電源端子がキャパシタ５２７に接続され、キャパシタ５２７がグランドに接続されている。ボルテージコンパレータ５２４の負電源端子がキャパシタ５２８に接続され、キャパシタ５２８がグランドに接続されている。非反転増幅回路５２２がオペアンプ５２２ａ、入力抵抗Ｒ４及び帰還抵抗Ｒ３から構成され、抵抗Ｒ１，Ｒ２によって分圧された電圧がオペアンプ５２２ａの正相入力端子に入力される。反転増幅回路５２３がオペアンプ５２３ａ、入力抵抗Ｒ５及び帰還抵抗Ｒ６から構成され、抵抗Ｒ１，Ｒ２によって分圧された電圧が入力抵抗Ｒ５を介してオペアンプ５２３ａの逆相入力端子に入力される。
内部ロジック５２５は、例えば、極性反転信号Ｐｏｌに同期したアナログの波形信号（例えば、Sin波）を生成する。その波形信号の周期は、水平同期信号Ｈの周期の２倍（２Ｈ）に等しい。内部ロジック５２５によって生成された波形信号のレベルがレベルシフタ５２６によってシフトされ、レベルシフトされた波形信号がボルテージコンパレータ５２４に入力される。ボルテージコンパレータ５２４は、入力されるアナログの波形信号をデジタル（１ビット）の波形信号に変換する。具体的には、ボルテージコンパレータ５２４は、入力される波形信号がその波形信号の中心点（極大点の電圧と極小点の電圧の平均電圧）よりも大きい時には、正電源端子の電圧を出力し、入力される波形信号がその波形信号の中心点よりも小さい時には、負電源端子の電圧を出力する。従って、ボルテージコンパレータ５２４の出力信号は、水平同期信号Ｈの周期の２倍（２Ｈ）に等しい周期で振動するパルス形の波形信号である。そのパルス形の波形信号の最大レベルが非反転増幅回路５２２の出力のレベルに等しく、そのパルス波形信号の最小レベルが反転増幅回路５２３の出力のレベルに等しい。非反転増幅回路５２２の増幅率の絶対値と、反転増幅回路５２３の増幅率の絶対値が等しいことが望ましい。なお、図９に示されるＶｃｏｍ（ＡＣ）は、ボルテージコンパレータ５２４の出力信号を表す。
定電圧生成回路５３は、抵抗Ｒ７，Ｒ８及びオペアンプ５３１等を有する。抵抗Ｒ７及び抵抗Ｒ８がソース電圧ＶｓＢ１の電圧源とグランドの間に直列接続されている。ソース電圧ＶｓＢ１が抵抗Ｒ７，Ｒ８によって分圧される。抵抗Ｒ７，Ｒ８によって分圧された電圧がオペアンプ５３１に入力される。オペアンプ５３１の正電源端子にはソース電圧ＶｓＢ２の電圧源が接続され、オペアンプ５３１の負電源端子にはグランドが接続されている。オペアンプ５３１に入力された電圧は増幅されて出力端子から出力される。なお、図９に示されるＶｃｏｍ（ＤＣ）は、オペアンプ５３１の出力電圧を表す。
以上のような波形信号生成回路５２の消費電力と定電圧生成回路５３の消費電力とを比較すると、定電圧生成回路５３の消費電力が少ない。
図３に示す階調基準電圧生成回路６０は、コモン反転駆動の場合の２p段階の階調基準電圧を生成するとともに、コモンＤＣ駆動の場合の２p段階の階調基準電圧を生成する。制御回路７０によってコモン反転駆動が選択された場合には、階調基準電圧生成回路６０がコモン反転駆動の場合の階調基準電圧をデータドライバ２０に出力する。一方、制御回路７０によってコモンＤＣ駆動が選択された場合には、コモンＤＣ駆動の場合の階調基準電圧をデータドライバ２０に出力する。
図９は、階調基準電圧生成回路６０の構成例を示す図である。階調基準電圧生成回路６０は、選択回路６１、第１基準電圧生成回路６２、第２基準電圧生成回路６３及びスイッチ６４，６５を有する。
第１基準電圧生成回路６２の２p段の出力は、それぞれ、スイッチ６４を介してデータドライバ２０に接続されている。第１基準電圧生成回路６２は、コモン反転駆動に用いる２p通りの階調基準電圧ＶＡ（１）〜ＶＡ（２p）を生成する。スイッチ６４がオン状態である場合には、第１基準電圧生成回路６２から出力された２p通りの階調基準電圧ＶＡ（１）〜ＶＡ（２p）がデータドライバ２０に印加され、スイッチ６４がオフ状態である場合には、第１基準電圧生成回路６２の出力とデータドライバ２０が遮断される。第２基準電圧生成回路６３の２p段の出力は、それぞれ、スイッチ６５を介してデータドライバ２０に接続されている。
第２基準電圧生成回路６３は、コモンＤＣ駆動に用いる２p通りの階調基準電圧ＶＢ（１）〜ＶＢ（２p）を生成する。スイッチ６５がオン状態である場合には、第２基準電圧生成回路６３から出力された階調基準電圧ＶＢ（１）〜ＶＢ（２p）がデータドライバ２０に印加され、スイッチ６５がオフ状態である場合には、第２基準電圧生成回路６３の出力とデータドライバ２０が遮断される。
選択回路６１には、制御回路７０判定回路７２から出力された選択信号が入力される。選択回路６１は、入力した選択信号に従って第１基準電圧生成回路６２と第２基準電圧生成回路６３のうち何れかを選択する。具体的には、判定回路７２によってコモン反転駆動が選択された場合には、選択回路６１はスイッチ６４をオン状態にするとともに、スイッチ６５をオフ状態にする。これにより、第１基準電圧生成回路６２が選択される。一方、判定回路７２によってコモンＤＣ駆動が選択された場合には、選択回路６１はスイッチ６４をオフ状態にするとともに、スイッチ６５をオン状態にする。これにより、第２基準電圧生成回路６２が選択される。例えば、判定回路７２から選択回路６１に入力される選択信号がハイレベルの場合には、選択回路６１がスイッチ６４をオン状態にするとともに、スイッチ６５をオフ状態にする。一方、判定回路７２が選択回路６１に入力される選択信号がローレベルの場合には、選択回路６１がスイッチ６４をオフ状態にするとともに、スイッチ６５をオン状態にする。
図１０を参照して第１基準電圧生成回路６２及び第２基準電圧生成回路６３について説明する。図９は、第１基準電圧生成回路６２及び第２基準電圧生成回路６３の回路構成を示した図である。
第１基準電圧生成回路６２は、切替スイッチ６２１，６２２及び抵抗ＲＡ（１）〜抵抗ＲＡ（２p＋１）を有する。（２p＋１）個の抵抗ＲＡ（１）〜ＲＡ（２p＋１）が切替スイッチ６２１と切替スイッチ６２２の間に直列接続されている。これら抵抗ＲＡ（１）〜ＲＡ（２p＋１）の間の各接続部の電圧が出力電圧となり、各段の出力電圧がそれぞれスイッチ６４を介してデータドライバ２０に供給されている。これら抵抗ＲＡ（１）〜ＲＡ（２p＋１）からなる抵抗列の両端の電圧が、切替スイッチ６２１，６２２によって第１高電位電圧ＶＨ１と第１低電位電圧ＶＬ１とに切り替えられる。第１高電位電圧ＶＨ１は、第１低電位電圧ＶＬ１よりも電位が高い。切替スイッチ６２１，６２２は極性反転信号Ｐｏｌのレベルに従って切替動作をする。つまり、例えば、極性反転信号Ｐｏｌがハイレベルである時に、抵抗列の他端が切替スイッチ６２１によって第１高電位電圧ＶＨ１に接続されるとともに、抵抗列の他端が切替スイッチ６２２によって第１低電位電圧ＶＬ１に接続される。一方、極性反転信号Ｐｏｌがローレベルである時には、抵抗列の一端が切替スイッチ６２１によって第１低電位電圧ＶＬ１に接続されるとともに、抵抗列の他端が切替スイッチ６２２によって第１高電位電圧ＶＨ１に接続される。第１高電位電圧ＶＨ１と第１低電位電圧ＶＬ１の電位差がこれら抵抗ＲＡ（１）〜ＲＡ（２p＋１）によって分圧され、これら抵抗ＲＡ（１）〜抵抗ＲＡ（２p＋１）の間の接続部の電圧が２p通りの階調基準電圧ＶＡ（１）〜ＶＡ（２ｎ）として出力される。そのため、極性反転信号Ｐｏｌがハイレベルである時には、階調基準電圧ＶＡ（１）〜ＶＡ（２p）が１段目から昇順になり、極性反転信号がローレベルである時には、階調基準電圧ＶＡ（１）〜ＶＢ（２p）が１段目から降順になる。
第２基準電圧生成回路６３は、切替スイッチ６３１，６３２及び抵抗ＲＢ（１）〜ＲＢ（２p＋１）を有する。（２p＋１）個の抵抗ＲＢ（１）〜ＲＢ（２p＋１）が、切替スイッチ６３１と切替スイッチ６３１の間に直列接続されている。切替スイッチ６３１を介して抵抗ＲＢ（１）〜ＲＢ（２p＋１）の抵抗列の一端の電圧が第２低電位電圧ＶＬ２と第３高電位電圧ＶＨ３とに切り替えられ、切替スイッチ６３２を介して抵抗列の他端の電圧が第２高電位電圧ＶＨ２と第３低電位電圧ＶＬ３とに切り替えられる。切替スイッチ６３１、６３２を介して抵抗列の一端と他端が第２低電位電圧ＶＬ２と第２高電位電圧ＶＨ２に接続されたとき、第２高電位電圧ＶＨ２と第２低電位電圧ＶＬ２の電位差が抵抗ＲＢ（１）〜ＲＢ（２p＋１）によって分圧され、抵抗列の一端と他端が第３高電位電圧ＶＨ３と第３低電位電圧ＶＬ３に接続されたとき、第３高電位電圧ＶＨ３と第３低電位電圧ＶＬ３の電位差が抵抗ＲＢ（１）〜ＲＢ（２p＋１）によって分圧される。第２高電位電圧源ＶＨ２の電位は第２低電位電圧源ＶＬ２の電位よりも高く、第２高電位電圧源ＶＨ２及び第２低電位電圧源ＶＬ２は定電圧Ｖｃｏｍ（ＤＣ）に等しいかそれより高い電位を有する。また、第３高電位電圧源ＶＨ３の電位は第３低電位電圧源ＶＬ３の電位よりも高く、第３高電位電圧源ＶＨ３及び第３低電位電圧源ＶＬ３は定電圧Ｖｃｏｍ（ＤＣ）に等しいかそれより低い電位を有する。抵抗ＲＢ（１）〜ＲＢ（２p＋１）の間の各接続部の電圧が２p通りの階調基準電圧ＶＢ（１）〜ＶＢ（２ｎ）として出力される。これら切替スイッチ６３１、６３２は、極性反転信号Ｐｏｌのレベルに従って切替動作をする。つまり、例えば、極性反転信号Ｐｏｌがハイレベルである時に、抵抗ＲＢ（１）〜ＲＢ（２p＋１）の抵抗列の一端が切替スイッチ６３１によって第２低電位電圧ＶＬ２に接続され、抵抗列の他端が切替スイッチ６３２によって第２高電位電圧ＶＨ２に接続され、抵抗ＲＢ（１）〜ＲＢ（２p＋１）の間の各接続部の電圧が階調基準電圧ＶＢ（１）〜ＶＢ（２ｎ）として出力される。一方、極性反転信号Ｐｏｌがローレベルである時に、抵抗ＲＢ（１）〜ＲＢ（２p＋１）の抵抗列の一端が切替スイッチ６３１によって第３高電位電圧ＶＨ３に接続され、抵抗列の他端が切替スイッチ６３２によって第３低電位電圧ＶＬ３に接続され、抵抗ＲＢ（１）〜ＲＣ（２p＋１）の間の各接続部の電圧が階調基準電圧ＶＢ（１）〜ＶＢ（２ｎ）として出力される。そのため、極性反転信号Ｐｏｌがハイレベルである時には、階調基準電圧ＶＢ（１）〜ＶＢ（２p）が１段目から昇順になり、極性反転信号がローレベルである時には、階調基準電圧ＶＢ（１）〜ＶＢ（２p）が１段目から降順になる。各段の出力がスイッチ６５を介してデータドライバ２０に接続されている。
図３に示すデータドライバ２０は、１水平同期期間内に入力された１行分の表示画素１１に対応する階調信号Ｄａｔａを取り込む。そして、データドライバ２０は、次の１水平同期期間において、取り込んだ階調信号Ｄａｔａをラッチするとともに、そのラッチした階調信号ＤａｔａをＤＡ変換した階調電圧を生成して各信号線１５に出力する。具体的には、データドライバ２０は、階調基準電圧生成回路６０によって生成された２p段階の階調基準電圧を参照し、ラッチした階調信号Ｄａｔａに応じた階調電圧を各信号線１５に出力する。
図１１はデータドライバ２０の構成の要部を示した図である。データドライバ２０は、シフトレジスタ回路２１と、データレジスタ回路２２と、データラッチ回路２３と、ＤＡコンバータ２４とを有している。ＤＡコンバータ２４はＤＡＣ回路２４１とアンプ２４２とからなる。データレジスタ回路２２、データラッチ回路２３、ＤＡＣ回路２４１及びアンプ２４２は、信号線１５ごとに設けられている。
シフトレジスタ回路２１は、水平同期信号Ｈのパルスの立ち上がりに同期して、データレジスタ回路２２のアドレスを開始する。つまり、水平同期信号Ｈのパルスが立ち上がると、シフトレジスタ回路２１が、クロック信号ＣＬＫに同期して選択信号をデータレジスタ回路２２に順次出力することによって、１水平同期期間の間にデータレジスタ回路２２を順次選択する。選択されたデータレジスタ回路２２は、１行分の表示画素１１に対応する階調信号Ｄａｔａを順次記憶する。
データラッチ回路２３は、データレジスタ回路２２に記憶された１行分の階調信号Ｄａｔａを水平制御信号における制御信号ＣＴＬに応じて取り込み保持するとともに、その保持している階調信号ＤａｔａをＤＡＣ回路２４１に出力する。
ＤＡＣ回路２４１には、第１基準電圧生成回路６２及び第２基準電圧生成回路６３のうち選択されたものによって生成される２p通りの階調基準電圧が入力される。具体的には、スイッチ６４がオン状態であって、スイッチ６５がオフ状態である場合には、第１基準電圧生成回路６２によって生成された２p通りの階調基準電圧ＶＡ（１）〜ＶＡ（２p）がＤＡＣ回路２４１に入力される。一方、スイッチ６４がオフ状態であって、スイッチ６５がオン状態である場合には、２p通りの階調基準電圧ＶＢ（１）〜ＶＢ（２p）がＤＡＣ回路２４１に入力される。
第１基準電圧生成回路６２が選択されている場合には、ＤＡＣ回路２４１は階調基準電圧ＶＡ（１）〜ＶＡ（２p）を参照して、データラッチ回路２３から入力した階調信号ＤａｔａをＤＡ変換した階調電圧を生成する。具体的には、ＤＡＣ回路２４１は、階調基準電圧ＶＡ（１）〜ＶＡ（２p）の中から、入力したデジタルの階調信号Ｄａｔａに応じた階調基準電圧を選択するとともに、選択した階調基準電圧をアンプ２４２に出力する。
一方、第２基準電圧生成回路６３が選択されている場合には、ＤＡＣ回路２４１は階調基準電圧ＶＢ（１）〜ＶＢ（２p）を参照して、データラッチ回路２３から入力した階調信号ＤａｔａをＤＡ変換した階調電圧を生成し、アナログの階調信号Ｄａｔａをアンプ２４２に出力する。具体的には、ＤＡＣ回路２４１は、階調基準電圧ＶＢ（１）〜ＶＢ（２p）の中から、入力したデジタルの階調信号Ｄａｔａに応じた階調基準電圧を選択するとともに、選択した階調基準電圧をアンプ２４２に出力する。
ここで、ＤＡＣ回路２４１に入力されるデジタル階調信号Ｄａｔａは閾値Ｄｒｅｆ以上であるから、階調基準電圧ＶＢ（１）〜ＶＢ（２p）のうち、閾値Ｄｒｅｆに対応する階調基準電圧よりも高電位なものはＤＡＣ回路２４１によって選択されることがない。そのため、データドライバ２０のＤＡＣ回路２４１やアンプ２４２等の耐圧を比較的低く設定することができる。
アンプ２４２は、ＤＡＣ回路２４１から供給された階調基準電圧に対応する電圧を階調電圧Ｓ（ｉ）として信号線１５に出力する。走査ドライバ３０によって選択された走査線１６に接続されたスイッチ素子１２がオンになっているから、信号線１５に出力されたアナログの階調信号Ｄａｔａが、オン状態のスイッチ素子１２に接続された液晶キャパシタ１７及び蓄積キャパシタ１８に書き込まれる。
判定回路７２によってコモン反転駆動とコモンＤＣ駆動の何れが選択されても、ライン反転駆動が行われる。つまり、図１２に示すように、共通電極１４の電圧Ｖｃｏｍ（ＤＣ）又は電圧Ｖｃｏｍ（ＡＣ）を基準とした信号線１５の階調電圧Ｓ（ｉ）の極性が、１水平同期期間毎に反転する。具体的には、コモン反転駆動の場合には、共通電極１４の電圧Ｖｃｏｍ（ＡＣ）の極性が１水平同期期間毎に反転し、共通電極１４の電圧Ｖｃｏｍ（ＡＣ）を基準とした階調電圧Ｓ（ｉ）の極性が１水平同期期間毎に反転する。一方、コモンＤＣ駆動方式の場合には、共通電極１４の電圧Ｖｃｏｍ（ＤＣ）が一定であるが、共通電極１４の電圧Ｖｃｏｍ（ＤＣ）を基準とした階調電圧Ｓ（ｉ）の極性が１水平同期期間毎に反転する。これは、極性反転信号Ｐｏｌの極性が１水平同期期間毎に反転しているためである。なお、上述のｉは、１からＭの任意の整数である。
制御回路７０によってコモン反転駆動とコモンＤＣ駆動の何れが選択されても、フレーム反転駆動が行われる。つまり、何れの画素においても、共通電極１４の電圧Ｖｃｏｍ（ＤＣ）又は電圧Ｖｃｏｍ（ＡＣ）を基準とした画素電極１３の電圧の極性が１フレーム期間毎に反転している。これは、極性反転信号Ｐｏｌの位相が１フレーム期間ごとに１８０°遅れ、又は進むためである。
以上のように本実施形態における液晶表示装置１では、コモン反転駆動とコモンＤＣ駆動とが適宜、選択されて実行される。コモンＤＣ駆動が行われる場合には、定電圧生成回路５３が用いられるから、消費電力の削減を図ることができる。コモンＤＣ駆動が選択された場合でも、閾値Ｄｒｅｆに対応する階調基準電圧よりも高電位なものはＤＡＣ回路２４１によって選択されることがない。そのため、データドライバ２０のＤＡＣ回路２４１やアンプ２４２等の耐圧を比較的低く設定することができ、コモンＤＣ駆動の欠点を解消することができる。また、コモンＤＣ駆動が行われたとき、高画質化を図ることができる。
一方、コモン反転駆動が行われる場合には、共通電極１４の極性が１水平同期期間ごとに反転するから、信号線１５の電圧振幅を概ね半減することができ、データドライバ２０の耐圧を比較的低く設定することができる。
また、コモン反転駆動とコモンＤＣ駆動が選択的に行われるから、コモン反転駆動のみで液晶ディスプレイパネルを駆動する場合よりも、表示品位の向上を図ることができる。
＜第２の実施形態＞
次に、本発明の第２の実施形態に係わる液晶表示装置について説明する。
本実施形態に係わる液晶表示装置の構成は、上述した第１の実施形態と同等であるので説明を省略する。本実施形態における液晶表示装置は、第１の実施形態における液晶表示装置に対し、制御回路７０の判定回路７２が行う処理動作が異なっているものである。以下においては、本実施形態の判定回路７２が行う処理動作について説明する。
図１３は、本実施形態における判定回路７２が行う処理動作を示すフローチャート図である。図１４は本実施形態における判定回路７２が行う処理動作を説明するための図である。
上述の第１の実施形態においては、１つの表示画素１１に対する１つの階調信号Ｄａｔａ毎に閾値Ｄｒｅｆと比較して、閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａ（特定の階調信号）があるか否かを判定して、コモン反転駆動またはコモンＤＣ駆動を選択するようにした。一方、本実施形態における判定回路７２は、次の１フレーム期間分（１画面分）の複数の階調信号Ｄａｔａが入力されて、１フレーム期間分の複数の階調信号Ｄａｔａについての階調毎のヒストグラムを作成し、この作成したヒストグラムにおける階調毎の頻度分布に基づいて、コモン反転駆動またはコモンＤＣ駆動を選択するものである。
図１３、図１４に基づいて、判定回路７２における処理動作について説明する。なお、図１３、図１４は液晶ディスプレイパネル１０がノーマリーホワイト形である場合について示している。
まず、判定回路７２に次の１フレーム期間分の複数の階調信号Ｄａｔａが入力される（ステップＳ１１）。そして、判定回路７２は、入力された１フレーム期間分の複数の階調信号Ｄａｔａについて、階調毎の頻度を示すヒストグラムを作成する（ステップＳ１２）。このヒストグラムは、例えば、図１４の（ａ）や（ｂ）に示すような形のものになる。ここで、図１４の（ａ）、（ｂ）に示すヒストグラムは階調信号Ｄａｔａが３ビットで８階調の場合の例を示している。
次いで、このヒストグラムにおいて閾値Ｄｒｅｆより小さい階調値の頻度に基づいて、閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａ（特定の階調信号）が存在するか否かを判定する（ステップＳ１３）。そして、判定回路７２は、閾値Ｄｒｅｆより小さい階調値の頻度がゼロでないと判定したとき（ステップＳ１３：Ｎｏ）、コモン反転駆動を選択する（ステップＳ１４）。すなわち、このときは、例えば閾値Ｄｒｅｆが４階調に設定されているとした場合に、ヒストグラムが図１４の（ａ）に示すように、０から３階調の頻度がゼロでないような場合である。
一方、判定回路７２は、閾値Ｄｒｅｆより小さい階調値の頻度がゼロであると判定したとき（ステップＳ１３：Ｙｅｓ）、コモンＤＣ駆動を選択する（ステップＳ１５）。すなわち、このときは、閾値Ｄｒｅｆが４階調に設定されている場合に、ヒストグラムが図１４の（ｂ）に示すように、０から３階調の頻度がゼロである場合である。
なお、液晶ディスプレイパネル１０がノーマリーブラック形の場合には、階調信号Ｄａｔａが高階調になるにつれて表示画素１１に印加される電圧が高くなることから、図１３において、閾値Ｄｒｅｆより小さい階調値の頻度がゼロでないときにコモン反転駆動を選択し、閾値Ｄｒｅｆより小さい階調値の頻度がゼロであるときにコモンＤＣ駆動を選択するとしたところを、閾値Ｄｒｅｆより大きい階調の頻度がゼロでないときにコモン反転駆動を選択し、閾値Ｄｒｅｆより大きい階調の頻度がゼロであるときにコモンＤＣ駆動を選択するように変更すればよい。
以上のように、本実施形態においても、上述の第１の実施形態の場合と同様に、コモン反転駆動とコモンＤＣ駆動とが適宜、選択されて実行される。コモンＤＣ駆動が行われる場合には消費電力の削減を図ることができるとともに高画質化を図ることができ、コモンＤＣ駆動が選択された場合でも、閾値Ｄｒｅｆに対応する階調基準電圧よりも高電位なものはＤＡＣ回路２４１によって選択されることがないため、データドライバ２０のＤＡＣ回路２４１やアンプ２４２等の耐圧を比較的低く設定することができる。
＜第３の実施形態＞
次に、本発明の第３の実施形態に係わる液晶表示装置について説明する。
本実施形態に係わる液晶表示装置の構成は、上述の第２の実施形態における液晶表示装置に対し、制御回路７０の判定回路７２が行う処理動作の一部が異なっているものである。以下においては、本実施形態の判定回路７２が行う処理動作について説明する。
図１５は、本実施形態における判定回路７２が行う処理動作を示すフローチャート図である。図１６は本実施形態における判定回路７２が行う処理動作を説明するための図である。
上述の第２の実施形態においては、次の１フレーム期間分（１画面分）の複数の階調信号Ｄａｔａについての階調毎のヒストグラムを作成し、このヒストグラムにおいて閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａ（特定の階調信号）が存在するか否かの判定結果に基づいて、コモン反転駆動またはコモンＤＣ駆動を選択するようにした。一方、本実施形態における判定回路７２は、次の１フレーム期間分の複数の階調信号Ｄａｔａについての階調毎のヒストグラムを作成し、この作成したヒストグラムにおいて閾値Ｄｒｅｆより小さい階調値の領域に対応する階調信号Ｄａｔａ（特定の階調信号）の階調値毎の頻度が所定量以下であるか否かの判定結果に基づいて、コモン反転駆動またはコモンＤＣ駆動を選択する。そして、コモンＤＣ駆動を選択する場合には、閾値Ｄｒｅｆより小さい階調値の領域に対応する階調信号Ｄａｔａ（特定の階調信号）を閾値Ｄｒｅｆ以上とするように圧縮変換するものである。すなわち、第２の実施形態においては閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａが１個でもあったらコモン反転駆動を選択するようにしていたが、例えば階調信号Ｄａｔａに閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａが数個（例えば５個以下）だけ含まれているような場合には、その閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａを閾値Ｄｒｅｆ以上の値に変換して表示するようにしても、表示される画像には殆ど変化が生じない。本実施形態は、このことに基づいて、１フレーム期間分の階調信号Ｄａｔａについての階調毎のヒストグラムにおいて閾値Ｄｒｅｆより小さい階調値の領域における頻度が所定量以下であれば、閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａを閾値Ｄｒｅｆ以上の値に変換するとともに、コモンＤＣ駆動を選択するようにしたものである。ここで、所定量は、それを閾値Ｄｒｅｆ以上の値に変換して表示したときの表示画像の変化が殆ど視認されない程度の量に予め設定される。
図１５、図１６に基づいて、本実施形態の判定回路７２における処理動作について説明する。なお、図１５、図１６は液晶ディスプレイパネル１０がノーマリーホワイト形である場合について示している。
まず、判定回路７２に１フレーム期間分の階調信号Ｄａｔａが入力される（ステップＳ１６）。そして、判定回路７２は、入力された１フレーム期間分の階調信号Ｄａｔａについて、階調毎の頻度を示すヒストグラムを作成する（ステップＳ１７）。このヒストグラムは、例えば、図１６の（ａ）や（ｂ）に示すような形のものになる。ここで、図１６の（ａ）、（ｂ）に示すヒストグラムは階調信号Ｄａｔａが３ビットで８階調の場合の例を示している。
次いで、このヒストグラムにおいて閾値Ｄｒｅｆより小さい階調値の頻度が所定量以下であるか否かを判定する（ステップＳ１８）。そして、判定回路７２は、閾値Ｄｒｅｆより小さい階調値の頻度が所定量以下ではないと判定したとき（ステップＳ１８：Ｎｏ）、コモン反転駆動を選択する（ステップＳ１９）。すなわち、このときは、閾値Ｄｒｅｆが４階調に設定されている場合に、ヒストグラムが図１６の（ａ）に示すように、０から３階調の頻度が比較的大きい（所定量より大きい）場合である。
一方、判定回路７２が閾値Ｄｒｅｆより小さい階調値の頻度が所定量以下であると判定したとき（ステップＳ１３：Ｙｅｓ）、判定回路７２の判定結果を受けて、例えば制御信号生成回路７３が閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａ（Ｄｍ、特定の階調信号）を閾値Ｄｒｅｆ以上の値に圧縮変換する（ステップＳ２０）。すなわち、このときは、閾値Ｄｒｅｆが４階調に設定されているとした場合に、ヒストグラムが図１６の（ｂ）に示すように、０から３階調の閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａ（Ｄｍ）が比較的小さく、これが予め設定された所定量以下となっている。そして、このヒストグラムを、図１６の（ｃ）に示すように、閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａ（Ｄｍ）をゼロとするように階調信号Ｄａｔａを圧縮変換する。そして、コモンＤＣ駆動を選択する（ステップＳ２１）。
以上のように、本実施形態においても、上述の第１及び第２の実施形態の場合と同様に、コモン反転駆動とコモンＤＣ駆動とが適宜、選択されて実行される。コモンＤＣ駆動が行われる場合には消費電力の削減を図ることができる。コモンＤＣ駆動が選択された場合でも、閾値Ｄｒｅｆに対応する階調基準電圧よりも高電位なものはＤＡＣ回路２４１によって選択されることがないため、データドライバ２０のＤＡＣ回路２４１やアンプ２４２等の耐圧を比較的低く設定することができる。
なお、上記各実施形態においては、判定回路７２の処理動作が１フレーム期間毎に行われ、次の１フレーム期間に対応する複数の階調信号Ｄａｔａの中に閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａがあるか否か、あるいは、閾値Ｄｒｅｆより小さい階調値の階調信号Ｄａｔａが所定量以下か否かを判定して、次の１フレーム期間をコモン反転駆動方式とするかコモンＤＣ駆動方式とするかを設定することとしたが、本発明はこれに限るものではない。例えば、この処理動作を複数フレーム期間毎に行い、後続する複数フレーム期間に対応する複数の階調信号Ｄａｔａに対して同様の判定動作を行い、後続の複数フレーム期間をコモン反転駆動方式とするかコモンＤＣ駆動方式とするかを設定するようにしてもよい。この場合には判定動作に係わる演算処理の回数を減らすことができて、演算処理による消費電力の増加を抑えることができる。更には、判定動作に用いる階調信号Ｄａｔａを、後続する複数フレーム期間全体に対応するものでなく、それより少ないフレーム期間の階調信号Ｄａｔａで代用させて、これに対して判定動作を行うものとしてもよい。これは、階調信号Ｄａｔａは、通常、短時間で大きく変化することは希であるため、このような処理動作としてもさほど問題がないためである。この場合には、更に演算処理量を減らすことができて、演算処理による消費電力の増加を更に抑えることができる。
また、上記各実施形態では、図３、図９、図１０に示すように、極性反転信号Ｐｏｌが第２基準電圧生成回路６３に入力されていたが、極性反転信号Ｐｏｌの代わりに第２の極性反転信号が第２基準電圧生成回路６３に入力されてもよい。第２の極性反転信号は、１フレーム期間ごとに極性が反転する信号である。そのため、切替スイッチ６３１が、第２の極性反転信号に従って、１フレーム期間ごとに切替動作をする。従って、判定回路７２によってコモンＤＣ駆動が選択された場合には、フレーム反転駆動が行われるが、ライン反転駆動が行われない。第２の極性反転信号は、映像信号に基づき表示信号生成回路４０によって生成される。
また、上記各実施形態では、判定回路７２によってコモン反転駆動とコモンＤＣ駆動のどちらが選択されても、ライン反転駆動を行ったが、フレーム反転駆動を行ってもよいし、ドット反転駆動を行ってもよい。ドット反転駆動を行う場合には、奇数列の信号線１５に接続されたＤＡＣ回路２４１に出力される階調基準電圧ＶＡ（１）〜ＶＡ（２p）の高低順が、偶数列の信号線１５に接続されたＤＡＣ回路２４１に出力される階調基準電圧ＶＡ（１）〜ＶＡ（２p）の高低順と逆であれば、コモン反転駆動とドット反転駆動が組み合わせられる。一方、奇数列の信号線１５に接続されたＤＡＣ回路２４１に出力される階調基準電圧ＶＢ（１）〜ＶＢ（２p）の高低順が、偶数列の信号線１５に接続されたＤＡＣ回路２４１に出力される階調基準電圧ＶＢ（１）〜ＶＢ（２p）の高低順と逆であれば、コモンＤＣ駆動とドット反転駆動が組み合わせられる。
１ 液晶表示装置
１０ 液晶ディスプレイパネル
１２ スイッチ素子
１３ 画素電極
１４ 共通電極
１５ 信号線
１６ 走査線
２０ データドライバ
２４ ＤＡコンバータ
３０ 走査ドライバ
５２ 波形信号生成回路
５３ 定電圧生成回路
６２ 第１基準電圧生成回路
６３ 第２基準電圧生成回路
７０ 制御回路
８０ 駆動装置
１００ 電子機器
２４１ ＤＡＣ回路

Claims (16)

  1. ２次元配列され、各々が画素電極を有する複数の表示画素と、
    前記複数の画素電極に対向した共通電極と、
    前記複数の画素電極と前記共通電極との間に挟持された液晶と、
    画像信号に基づく前記複数の表示画素に対する複数の階調信号が順次入力され、入力された前記各階調信号の階調値に対応した階調電圧を前記複数の表示画素に出力するデータドライバと、
    一定電圧を生成する定電圧生成回路と、
    互いに異なる第１電位と第２電位に一定の反転周期で変化する波形信号を生成する波形信号生成回路と、
    第１の数のフレーム期間毎に、後続の第２の数のフレーム期間において前記複数の表示画素の各々に印加される前記階調電圧に対応する前記複数の階調信号の、階調値毎の数に基づいて、後続の前記第１の数のフレーム期間において前記共通電極に出力する電圧を前記一定電圧または前記波形信号の何れに設定するかを判定する判定回路と、
    を備えることを特徴とする液晶表示装置。
  2. 前記判定回路は、前記第２の数のフレーム期間分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が所定の電圧値を越える値となる特定の階調信号が含まれているか否かを判定し、前記特定の階調信号が含まれていると判定したとき、後続の前記第１の数のフレーム期間において前記共通電極に出力する電圧を前記波形信号に設定し、前記特定の階調信号が含まれていないと判定したとき、後続の前記第１の数のフレーム期間において前記共通電極に出力する電圧を前記一定電圧に設定することを特徴とする請求項１に記載の液晶表示装置。
  3. 前記判定回路は、前記第２の数のフレーム期間分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が所定の電圧値を越える値となる特定の階調信号が含まれ、且つ、該特定の階調信号の階調値毎の数が予め設定された所定数以下であるか否かを判定し、前記複数の階調信号の中に階調値毎の数が前記所定数以下の前記特定の階調信号が含まれていると判定したとき、前記共通電極に出力する電圧を前記一定電圧に設定し、前記複数の階調信号の中に階調値毎の数が前記所定数を越える前記特定の階調信号が含まれていると判定したとき、前記共通電極に出力する電圧を前記波形信号に設定し、
    更に、前記判定回路が前記複数の階調信号の中に階調値毎の数が前記所定数以下の前記特定の階調信号が含まれていると判定したとき、前記複数の階調信号のうちの前記特定の階調信号の階調値を、前記画素電極と前記共通電極間に印加される電圧の電圧値が前記所定の電圧値を越えない値となる階調値に変換する制御回路を有することを特徴とする請求項１に記載の液晶表示装置。
  4. 前記判定回路は、前記表示画素がノーマリーホワイト形であるとき、前記次フレーム分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が前記所定の電圧値となる階調値より小さい階調値の階調信号が含まれているときに、前記特定の階調信号が含まれていると判定し、前記表示画素がノーマリーブラック形であるとき、前記次フレーム分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が前記所定の電圧値となる階調値より大きい階調値の階調信号が含まれているときに、前記特定の階調信号が含まれていると判定することを特徴とする請求項２又は３に記載の液晶表示装置。
  5. 前記波形信号生成回路により生成される前記第１電位と前記第２電位とを有する前記波形信号に対する極性が前記反転周期に同期して交互に反転する、前記階調信号のビット数に応じた複数の第１の階調基準電圧を生成する第１基準電圧生成回路と、前記定電圧生成回路により生成される前記一定電圧に対する極性が前記反転周期に同期して交互に反転する、前記階調信号のビット数に応じた複数の第２の階調基準電圧を生成する第２基準電圧生成回路と、を更に備え、
    前記データドライバは、入力された前記階調信号を設定された階調基準電圧に応じてアナログ電圧に変換して、前記階調電圧を生成するＤＡコンバータを有し、
    前記判定回路は、前記共通電極に前記波形信号を出力させるとき前記第１基準電圧生成回路を選択し、該第１基準電圧生成回路により生成された前記複数の第１の階調基準電圧を前記階調基準電圧として前記データドライバに供給し、前記共通電極に前記一定電圧を出力させるとき前記第２基準電圧生成回路を選択し、該第２基準電圧生成回路により生成された前記複数の第２の階調基準電圧を前記階調基準電圧として前記データドライバに供給するように制御することを特徴とする請求項１乃至４の何れか一項に記載の液晶表示装置。
  6. 前記第１の数と前記第２の数は同じ数であることを特徴とする請求項１乃至５の何れか一項に記載の液晶表示装置。
  7. 請求項１乃至６の何れか一項に記載の液晶表示装置を備える電子機器。
  8. ２次元配列され、各々が画素電極を有する複数の表示画素と、前記複数の画素電極に対向した共通電極と、前記複数の画素電極と前記共通電極との間に挟持された液晶と、を有する液晶ディスプレイを駆動する駆動装置において、
    画像信号に基づく階調信号が順次入力され、入力された前記階調信号の階調値に応じた階調電圧を前記複数の表示画素に出力するデータドライバと、
    一定電圧を生成する定電圧生成回路と、
    互いに異なる第１電位と第２電位に一定の反転周期で変化する波形信号を生成する波形信号生成回路と、
    第１の数のフレーム期間毎に、後続の第２の数のフレーム期間において前記複数の表示画素の各々に印加される前記階調電圧に対応する前記複数の階調信号の、階調値毎の数に基づいて、後続の前記第１の数の１フレーム期間において前記共通電極に出力する電圧を前記一定電圧または前記波形信号の何れに設定するかを判定する判定回路と、
    を備えることを特徴とする液晶ディスプレイの駆動装置。
  9. 前記判定回路は、前記第２の数のフレーム期間分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が所定の電圧値を越える値となる特定の階調信号が含まれているか否かを判定し、前記特定の階調信号が含まれていると判定したとき、後続の前記第１の数のフレーム期間において前記共通電極に出力する電圧を前記波形信号に設定し、前記特定の階調信号が含まれていないと判定したとき、後続の前記第１の数のフレーム期間において前記共通電極に出力する電圧を前記一定電圧に設定することを特徴とする請求項８に記載の液晶ディスプレイの駆動装置。
  10. 前記判定回路は、前記第２の数のフレーム期間分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が所定の電圧値を越える値となる特定の階調信号が含まれ、且つ、該特定の階調信号の階調値毎の数が予め設定された所定数以下であるか否かを判定し、前記複数の階調信号の中に階調値毎の数が前記所定数以下の前記特定の階調信号が含まれていると判定したとき、前記共通電極に出力する電圧を前記一定電圧に設定し、前記複数の階調信号の中に階調値毎の数が前記所定数を越える前記特定の階調信号が含まれていると判定したとき、前記共通電極に出力する電圧を前記波形信号に設定し、
    更に、前記判定回路が前記複数の階調信号の中に階調値毎の数が前記所定数以下の前記特定の階調信号が含まれていると判定したとき、前記複数の階調信号のうちの前記特定の階調信号の階調値を、前記画素電極と前記共通電極間に印加される電圧の電圧値が前記所定の電圧値を越えない値となる階調値に変換する制御回路を有することを特徴とする請求項８に記載の液晶ディスプレイの駆動装置。
  11. 前記判定回路は、前記表示画素がノーマリーホワイト形であるとき、前記次フレーム分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が前記所定の電圧値となる階調値より小さい階調値の階調信号が含まれているときに、前記特定の階調信号が含まれていると判定し、前記表示画素がノーマリーブラック形であるとき、前記次フレーム分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が前記所定の電圧値となる階調値より大きい階調値の階調信号が含まれているときに、前記特定の階調信号が含まれていると判定することを特徴とする請求項９又は１０に記載の液晶ディスプレイの駆動装置。
  12. 前記波形信号生成回路により生成される前記第１電位と前記第２電位とを有する前記波形信号に対する極性が前記反転周期に同期して交互に反転する、前記階調信号のビット数に応じた複数の第１の階調基準電圧を生成する第１基準電圧生成回路と、前記定電圧生成回路により生成される前記一定電圧に対する極性が前記反転周期に同期して交互に反転する、前記階調信号のビット数に応じた複数の第２の階調基準電圧を生成する第２基準電圧生成回路と、を更に備え、
    前記データドライバは、入力された前記階調信号を設定された階調基準電圧に応じてアナログ電圧に変換して、前記階調電圧を生成するＤＡコンバータを有し、
    前記判定回路は、前記共通電極に前記波形信号を出力させるとき前記第１基準電圧生成回路を選択し、該第１基準電圧生成回路により生成された前記複数の第１の階調基準電圧を前記階調基準電圧として前記データドライバに供給し、前記共通電極に前記一定電圧を出力させるとき前記第２基準電圧生成回路を選択し、該第２基準電圧生成回路により生成された前記複数の第２の階調基準電圧を前記階調基準電圧として前記データドライバに供給するように制御することを特徴とする請求項８乃至１１の何れか一項に記載の液晶ディスプレイの駆動装置。
  13. 前記第１の数と前記第２の数は同じ数であることを特徴とする請求項８乃至１２の何れか一項に記載の液晶ディスプレイの駆動装置。
  14. ２次元配列され、各々が画素電極を有する複数の表示画素と、前記複数の画素電極に対向した共通電極と、前記複数の画素電極と前記共通電極との間に挟持された液晶と、を有する液晶ディスプレイを駆動する駆動方法において、
    画像信号に基づく前記複数の表示画素に対する複数の階調信号が順次入力され、入力された前記階調信号の階調値に応じた階調電圧を前記複数の表示画素に出力する階調電圧出力ステップと、
    第１の数のフレーム期間毎に、後続の第２の数のフレーム期間において前記複数の表示画素の各々に印加される前記階調電圧に対応する前記複数の階調信号の階調値毎の数に基づいて、後続の前記第１の数のフレーム期間において前記複数の表示画素を、コモン反転駆動方式で駆動するか、コモンＤＣ駆動方式で駆動するかを判定する判定ステップと、
    前記判定ステップにおいて後続の前記第１の数のフレーム期間において前記複数の表示画素をコモン反転駆動方式で駆動すると判定されたとき、後続の前記第１の数のフレーム期間において、前記共通電極に、一定の反転周期で互いに異なる第１電位と第２電位に変化する波形信号を出力させる波形信号出力ステップと、
    前記判定ステップにおいて後続の前記第１の数のフレーム期間において前記複数の表示画素をコモンＤＣ駆動方式で駆動すると判定されたとき、後続の前記第１の数のフレーム期間において前記共通電極に一定電圧を出力させる一定電圧出力ステップと、
    を含むことを特徴とする液晶ディスプレイの駆動方法。
  15. 前記判定ステップは、前記第２の数のフレーム期間分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が所定の電圧値を越える値となる特定の階調信号が含まれているか否かを判定する特定階調信号含有判定ステップと、前記特定階調信号含有判定ステップにおいて前記特定の階調信号が含まれていると判定したとき、後続の前記第１の数のフレーム期間において前記複数の表示画素をコモン反転駆動方式で駆動すると判定するコモン反転駆動判定ステップと、前記特定階調信号含有判定ステップにおいて前記特定の階調信号が含まれていないと判定したとき、後続の前記第１の数のフレーム期間において前記複数の表示画素をコモンＤＣ駆動方式で駆動すると判定するコモンＤＣ駆動判定ステップと、を含むことを特徴とする請求項１４に記載の液晶ディスプレイの駆動方法。
  16. 前記判定ステップは、前記第２の数のフレーム期間分の前記複数の階調信号の中に、前記画素電極と前記共通電極間に印加される電圧の電圧値が所定の電圧値を越える値となる特定の階調信号が含まれ、且つ、該特定の階調信号の階調値毎の数が予め設定された所定数以下であるか否かを判定する特定階調信号分布判定ステップと、前記特定階調信号分布判定ステップにおいて、前記複数の階調信号の中に階調値毎の数が前記所定数以下の前記特定の階調信号が含まれていると判定したとき、後続の前記第１の数のフレーム期間において前記複数の表示画素をコモンＤＣ駆動方式で駆動すると判定するコモンＤＣ駆動判定ステップと、前記特定階調信号分布判定ステップ前記複数の階調信号の中に階調値毎の数が前記所定数を越える前記特定の階調信号が含まれていると判定したとき、後続の前記第１の数のフレーム期間において前記複数の表示画素をコモン反転駆動方式で駆動すると判定するコモン反転駆動判定ステップと、を含み、
    更に、前記判定回路が前記複数の階調信号の中に階調値毎の数が前記所定数以下の前記特定の階調信号が含まれていると判定したとき、前記複数の階調信号のうちの前記特定の階調信号の階調値を、前記画素電極と前記共通電極間に印加される電圧の電圧値が前記所定の電圧値を越えない値となる階調値に変換する変換ステップを含むことを特徴とする請求項１４に記載の液晶ディスプレイの駆動方法。
JP2009278438A 2009-12-08 2009-12-08 液晶表示装置、電子機器、液晶ディスプレイの駆動装置及び液晶ディスプレイの駆動方法 Expired - Fee Related JP5257346B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009278438A JP5257346B2 (ja) 2009-12-08 2009-12-08 液晶表示装置、電子機器、液晶ディスプレイの駆動装置及び液晶ディスプレイの駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009278438A JP5257346B2 (ja) 2009-12-08 2009-12-08 液晶表示装置、電子機器、液晶ディスプレイの駆動装置及び液晶ディスプレイの駆動方法

Publications (2)

Publication Number Publication Date
JP2011123100A JP2011123100A (ja) 2011-06-23
JP5257346B2 true JP5257346B2 (ja) 2013-08-07

Family

ID=44287074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009278438A Expired - Fee Related JP5257346B2 (ja) 2009-12-08 2009-12-08 液晶表示装置、電子機器、液晶ディスプレイの駆動装置及び液晶ディスプレイの駆動方法

Country Status (1)

Country Link
JP (1) JP5257346B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6794279B2 (ja) * 2017-01-23 2020-12-02 株式会社ジャパンディスプレイ 表示装置
JP6801630B2 (ja) 2017-11-06 2020-12-16 カシオ計算機株式会社 電子装置、電子時計、表示制御方法、およびプログラム
JP2020140032A (ja) * 2019-02-27 2020-09-03 セイコーエプソン株式会社 電圧供給回路、液晶装置、電子機器、移動体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006065231A (ja) * 2004-08-30 2006-03-09 Sharp Corp 表示装置およびその駆動方法
JP4813802B2 (ja) * 2005-01-13 2011-11-09 ルネサスエレクトロニクス株式会社 液晶駆動装置、液晶表示装置及び液晶駆動方法
WO2007080853A1 (ja) * 2006-01-10 2007-07-19 Sharp Kabushiki Kaisha 液晶表示装置、携帯端末装置及び録音装置
KR101260838B1 (ko) * 2006-06-30 2013-05-06 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
JP2011123100A (ja) 2011-06-23

Similar Documents

Publication Publication Date Title
US7580021B2 (en) Display driver converting ki bits gray-scale data to converted gray-scale data of J bits, electro-optical device and gamma correction method
US8102352B2 (en) Liquid crystal display device and data driving circuit thereof
TWI416494B (zh) 液晶顯示器的驅動設備與方法
US8085263B2 (en) Power supply circuit, driver circuit, electro-optical device, electronic instrument, and common electrode drive method
KR102070707B1 (ko) 표시 장치
US10255871B2 (en) Display device including a MUX to vary voltage levels of a switching circuit used to drive a display panel
KR101579272B1 (ko) 표시장치
JP2007114732A (ja) 平板ディスプレイ装置及びその動作方法
JP2008152230A (ja) 電気泳動表示装置とその駆動方法
KR20060003968A (ko) 어레이 기판과 이를 갖는 표시 장치와, 이의 구동장치 및방법
JP2008309873A (ja) 液晶表示装置および液晶駆動回路
US20080084408A1 (en) Gate driver, electro-optical device, electronic instrument, and drive method
JP2005534072A (ja) 液晶表示装置
JP5257346B2 (ja) 液晶表示装置、電子機器、液晶ディスプレイの駆動装置及び液晶ディスプレイの駆動方法
JP2007156474A (ja) 液晶表示装置及びその画像信号補正方法
JP2011175096A (ja) 液晶表示装置
JP4908813B2 (ja) 電気光学装置、電気光学装置の駆動方法、電子機器
JP2007065134A (ja) 液晶表示装置
JP2008216893A (ja) 平面表示装置及びその表示方法
JP2007065135A (ja) 液晶表示装置
JP2006072211A (ja) 液晶表示装置及び液晶表示装置の駆動方法
JP4877477B2 (ja) 表示駆動装置及びその駆動制御方法
JP2007264368A (ja) 液晶表示装置
JP2017227820A (ja) 表示装置
JP2006047963A (ja) 液晶表示器及びその駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120924

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees