JP6794279B2 - 表示装置 - Google Patents

Description

本発明の実施形態は、表示装置に関する。

近年、入射した光を拡散する拡散状態と入射した光を透過させる透過状態とを切り替え可能な高分子分散液晶（Polymer Dispersed Liquid Crystal）パネルを含み、画像を表示するとともに背景を透かして視認することが可能な表示装置が提案されている。このような表示装置においては、１フレーム期間が複数のサブフレーム期間を有し、サブフレーム期間毎に表示色を切り替えながら画像を表示することで多色表示が実現される。

国際公開第２０１４／０１７３４４号公報

各実施形態の目的は、背景の視認性及び表示品位を向上することが可能な表示装置を提供することにある。

一実施形態に係る表示装置は、複数の画素と、共通電極と、前記画素ごとに設けられた複数の画素電極と、高分子分散液晶を含む液晶層と、を含む表示パネルと、前記表示パネルに光を照射する光源と、前記共通電極および前記複数の画素電極に対して、基準電圧より高い正極性の電圧と、前記基準電圧より低い負極性の電圧とを供給可能なコントローラと、を備える。前記液晶層は、前記共通電極と前記画素電極との間に散乱電圧が印加された場合に前記光源からの光を散乱し、前記共通電極と前記画素電極との間に前記散乱電圧よりも小さい透明電圧が印加された場合に前記光源からの光を透過する。前記コントローラは、第１期間において前記共通電極と前記複数の画素電極との間に前記透明電圧をそれぞれ印加し、第２期間において前記共通電極と前記複数の画素電極との間に画像データに応じた電圧をそれぞれ印加する。前記第１期間および前記第２期間の各々において、前記共通電極と前記複数の画素電極には同相で一定期間ごとに極性が反転する電圧が供給される。前記第１期間においては、前記共通電極に供給される電圧の極性と前記複数の画素電極に供給される電圧の極性とが一致し、前記共通電極に供給される電圧の振幅と前記複数の画素電極に供給される電圧の振幅とが一致し、且つ前記共通電極と前記複数の画素電極との間の前記透明電圧が所定電圧未満である。前記第２期間においては、前記共通電極に供給される電圧の極性と前記複数の画素電極に供給される電圧の極性とが異なり、前記共通電極に供給される電圧の振幅と前記複数の画素電極に供給される階調の最大値に相当する電圧の振幅とが一致し、且つ前記共通電極と前記複数の画素電極との間の電圧が前記所定電圧以上である。

図１は、第１実施形態における表示装置の構成例を示す平面図である。 図２は、図１に示した表示装置の断面図である。 図３は、図１に示した表示装置の主要な構成要素を示す図である。 図４Ａは、透明状態の液晶層を模式的に示す図である。 図４Ｂは、散乱状態の液晶層を模式的に示す図である。 図５Ａは、液晶層が透明状態である場合の表示パネルを示す断面図である。 図５Ｂは、液晶層が散乱状態である場合の表示パネルを示す断面図である。 図６は、液晶層の散乱特性を示すグラフである。 図７Ａは、１ライン反転駆動の概要を表す図である。 図７Ｂは、２ライン反転駆動の概要を表す図である。 図７Ｃは、フレーム反転駆動の概要を表す図である。 図８は、表示走査におけるコモン電圧と信号線電圧の一例を示す図である。 図９は、透明走査におけるコモン電圧と信号線電圧の一例を示す図である。 図１０は、透明走査におけるコモン電圧と信号線電圧の他の例を示す図である。 図１１は、図３に示したタイミングコントローラの一構成例を示す図である。 図１２は、表示動作の一例を示すタイミングチャートである。 図１３は、表示動作の他の例を示すタイミングチャートである。 図１４は、表示動作のさらに他の例を示すタイミングチャートである。 図１５は、第２実施形態に係る表示装置の主要な構成要素を示す図である。 図１６は、Ｖｃｏｍ引き込み回路の一構成例を示す図である。

以下、いくつかの実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

各実施形態においては、表示装置の一例として、高分子分散型液晶を適用した表示装置について説明する。各実施形態の表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末等の種々の装置に用いることができる。

［第１実施形態］
図１は、本実施形態における表示装置ＤＳＰの構成例を示す平面図である。図中において、第１方向Ｘ及び第２方向Ｙは互いに交差する方向であり、第３方向Ｚは第１方向Ｘ及び第２方向Ｙと交差する方向である。一例では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、互いに９０度以外の角度で交差していても良い。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を上方（あるいは、単に上）と称し、矢印の先端から逆に向かう方向を下方（あるいは、単に下）と称する。

表示装置ＤＳＰは、表示パネルＰＮＬ、配線基板Ｆ１乃至Ｆ５などを備えている。表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示領域ＤＡは、ｎ本の走査線Ｇ（Ｇ１〜Ｇｎ）、ｍ本の信号線Ｓ（Ｓ１〜Ｓｍ）などを備えている。なお、ｎ及びｍはいずれも正の整数であり、ｎがｍと等しくても良いし、ｎがｍとは異なっていても良い。複数の走査線Ｇは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔をおいて並んでいる。複数の信号線Ｓは、それぞれ第２方向Ｙに延出し、第１方向Ｘに間隔をおいて並んでいる。

表示パネルＰＮＬは、第１方向Ｘに沿った端部Ｅ１及びＥ２と、第２方向Ｙに沿った端部Ｅ３及びＥ４とを有している。非表示領域ＮＤＡの幅について、端部Ｅ１と表示領域ＤＡとの第２方向Ｙに沿った幅Ｗ１は、端部Ｅ２と表示領域ＤＡとの第２方向Ｙに沿った幅Ｗ２より小さい。また、端部Ｅ３と表示領域ＤＡとの第１方向Ｘに沿った幅Ｗ３は、端部Ｅ４と表示領域ＤＡとの第１方向Ｘに沿った幅Ｗ４と同等である。また、幅Ｗ３及びＷ４は、幅Ｗ２より小さい。また、幅Ｗ３及びＷ４は、幅Ｗ１と同等であっても良いし、幅Ｗ１とは異なっていても良い。

配線基板Ｆ１乃至Ｆ３は、この順に第１方向Ｘに並んでいる。配線基板Ｆ１は、ゲードドライバＧＤ１を備えている。配線基板Ｆ２は、ソースドライバＳＤを備えている。配線基板Ｆ３は、ゲードドライバＧＤ２を備えている。配線基板Ｆ１乃至Ｆ３は、それぞれ表示パネルＰＮＬ及び配線基板Ｆ４に接続されている。配線基板Ｆ５は、タイミングコントローラＴＣや電源回路ＰＣなどを備えている。配線基板Ｆ４は、配線基板Ｆ５のコネクタＣＴに接続されている。なお、配線基板Ｆ１乃至Ｆ３は、単一の配線基板に置換されても良い。また、配線基板Ｆ１乃至Ｆ４は、単一の配線基板に置換されても良い。
図示した例では、端部Ｅ１の側から奇数番目の走査線がゲートドライバＧＤ２に接続され、偶数番目の走査線がゲートドライバＧＤ１に接続されているが、ゲードドライバＧＤ１及びＧＤ２と各走査線との接続関係は図示した例に限らない。

図２は、図１に示した表示装置ＤＳＰの断面図である。ここでは、第２方向Ｙ及び第３方向Ｚによって規定されるＹ−Ｚ平面における表示装置ＤＳＰの断面において、主要部のみを説明する。

表示パネルＰＮＬは、第１基板ＳＵＢ１、第２基板ＳＵＢ２、液晶層３０などを備えている。第１基板ＳＵＢ１は、透明基板１０、画素電極１１、配向膜１２などを備えている。第２基板ＳＵＢ２は、透明基板２０、共通電極２１、配向膜２２などを備えている。画素電極１１及び共通電極２１は、例えばインジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料によって形成されている。液晶層３０は、高分子分散液晶を含み、配向膜１２と配向膜２２との間に位置している。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、シール４０によって接着されている。第１基板ＳＵＢ１は、透明基板２０の端部Ｅ５よりも第２方向Ｙに延出した延出部ＥＸを有している。
配線基板Ｆ１乃至Ｆ３は、第１基板ＳＵＢ１の延出部ＥＸに接続されている。
光源ユニットＬＵは、発光素子ＬＳ、配線基板Ｆ６などを備えている。発光素子ＬＳは、配線基板Ｆ６に接続され、延出部ＥＸの上に位置している。発光素子ＬＳは、端部Ｅ５と対向する発光部ＥＭを有している。発光部ＥＭから出射された照明光は、後述するように、端部Ｅ５から入射し、表示パネルＰＮＬを伝播する。

図３は、図１に示した表示装置ＤＳＰの主要な構成要素を示す図である。
表示装置ＤＳＰは、図中に点線で示すコントローラＣＮＴを備えている。コントローラＣＮＴは、タイミングコントローラＴＣ、ゲートドライバＧＤ１及びＧＤ２、ソースドライバＳＤ、Ｖｃｏｍ回路ＶＣ、光源ドライバＬＳＤなどを含む。
タイミングコントローラＴＣは、外部から入力された画像データや同期信号などに基づいて各種信号を生成する。一例では、タイミングコントローラＴＣは、画像データに基づき、所定の信号処理を行って生成した映像信号をソースドライバＳＤに出力する。また、タイミングコントローラＴＣは、同期信号に基づいて生成した制御信号を、ゲートドライバＧＤ１及びＧＤ２、ソースドライバＳＤ、Ｖｃｏｍ回路ＶＣ、光源ドライバＬＳＤにそれぞれ出力する。タイミングコントローラＴＣの詳細については後述する。

図中に一点鎖線で示す表示領域ＤＡは、複数の画素ＰＸを備えている。各画素ＰＸは、スイッチング素子ＳＷ及び画素電極１１を備えている。スイッチング素子ＳＷは、走査線Ｇ及び信号線Ｓと電気的に接続されている。画素電極１１は、スイッチング素子ＳＷを介して信号線Ｓに接続されている。共通電極２１は、複数の画素電極１１と対向している。走査線Ｇの各々には、ゲートドライバＧＤ１またはＧＤ２から走査信号が供給される。信号線Ｓの各々には、ソースドライバＳＤから映像信号が供給される。共通電極２１には、Ｖｃｏｍ回路ＶＣからコモン電圧が供給される。信号線Ｓに供給された映像信号は、走査線Ｇに供給された走査信号に基づいてスイッチング素子ＳＷが導通状態となった期間に、当該スイッチング素子ＳＷに接続された画素電極１１に印加される。以下の説明においては、画素電極１１に映像信号を印加して画素電極１１と共通電極２１との間に電位差を形成することを、当該画素電極１１を備える画素ＰＸに映像信号（或いは電圧）を書き込むと記載することがある。
なお、図３の例では、表示領域ＤＡの全体にわたる共通電極２１を示している。しかしながら、少なくとも１つの画素ＰＸごとに区切られた複数の共通電極２１が表示領域ＤＡに配置され、各共通電極２１が共通線にそれぞれ接続され、当該共通線を介してＶｃｏｍ回路ＶＣから各共通電極２１にコモン電圧が供給されても良い。

光源ユニットＬＵは、発光素子ＬＳとして、赤色の光を放つ発光素子ＬＳＲ、緑色の光を放つ発光素子ＬＳＧ、及び、青色の光を放つ発光素子ＬＳＢを備えている。光源ドライバＬＳＤは、外部からの輝度設定情報、後述するデータ変換部５３から出力される映像信号、および後述するタイミングコントローラＴＣからの制御信号に基づいて、これらの発光素子ＬＳＲ、ＬＳＧ、ＬＳＢの点灯期間を制御する。後に詳述するが、１フレーム期間が複数のサブフレーム（フィールド）期間を有する駆動方式においては、各サブフレームにおいて３つの発光素子ＬＳＲ、ＬＳＧ、ＬＳＢのうちの少なくとも１つが点灯し、サブフレーム毎に照明光の色が切り替えられる。

以下に、高分子分散液晶層である液晶層３０を備えた表示装置の一構成例について説明する。
図４Ａは、透明状態の液晶層３０を模式的に示す図である。
液晶層３０は、液晶性ポリマー３１及び液晶性分子３２を含んでいる。液晶性ポリマー３１は、例えば、液晶性モノマーが配向膜１２及び２２の配向規制力によって所定の方向に配向した状態で高分子化されることによって得られる。液晶性分子３２は、液晶性モノマー内に分散されており、液晶性モノマーが高分子化された際に、液晶性モノマーの配向方向に依存して所定の方向に配向される。なお、配向膜１２及び２２は、第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面に沿って液晶性モノマー及び液晶性分子３２を配向させる水平配向膜であっても良いし、第３方向Ｚに沿って液晶性モノマー及び液晶性分子３２を配向させる垂直配向膜であっても良い。

液晶性分子３２は、正の誘電率異方性を有するポジ型であっても良いし、負の誘電率異方性を有するネガ型であっても良い。液晶性ポリマー３１及び液晶性分子３２は、それぞれ同等の光学異方性を有している。あるいは、液晶性ポリマー３１及び液晶性分子３２は、それぞれ略同等の屈折率異方性を有している。つまり、液晶性ポリマー３１及び液晶性分子３２の各々は、常光屈折率及び異常光屈折率が互いに略同等である。なお、常光屈折率及び異常光屈折率のいずれについても、液晶性ポリマー３１及び液晶性分子３２のそれぞれの値が完全に一致していなくても良く、製造誤差などに起因したずれは許容される。また、液晶性ポリマー３１及び液晶性分子３２の各々の電界に対する応答性は異なる。すなわち、液晶性ポリマー３１の電界に対する応答性は、液晶性分子３２の電界に対する応答性より低い。

図４Ａに示した例は、例えば、液晶層３０に電圧が印加されていない状態（画素電極１１と共通電極２１との間の電位差がゼロである状態）、あるいは、液晶層３０に後述する透明電圧が印加された状態に相当する。

図４Ａに示したように、液晶性ポリマー３１の光軸Ａｘ１及び液晶性分子３２の光軸Ａｘ２は、互いに平行となる。図示した例では、光軸Ａｘ１及び光軸Ａｘ２は、いずれも第３方向Ｚに平行である。ここでの光軸とは、偏光方向によらず屈折率が１つの値になるような光線の進行方向と平行な線に相当する。

上記の通り、液晶性ポリマー３１及び液晶性分子３２は略同等の屈折率異方性を有しており、しかも、光軸Ａｘ１及びＡｘ２は互いに平行であるため、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚを含むあらゆる方向において、液晶性ポリマー３１と液晶性分子３２との間にほとんど屈折率差がない。このため、第３方向Ｚに沿って液晶層３０に入射した光Ｌ１は、液晶層３０内でほとんど散乱されることなく透過する。同様に、第３方向Ｚに対して傾斜した斜め方向に入射した光Ｌ２及びＬ３についても、液晶層３０内でほとんど散乱されることはない。このため、高い透明性が得られる。図４Ａに示した状態を『透明状態』と称する。

図４Ｂは、散乱状態の液晶層３０を模式的に示す図である。
上記の通り、液晶性ポリマー３１の電界に対する応答性は、液晶性分子３２の電界に対する応答性より低い。このため、液晶層３０に上記の透明電圧より高い電圧（後述の散乱電圧）が印加された状態では、液晶性ポリマー３１の配向方向がほとんど変化しないのに対して、液晶性分子３２の配向方向は電界に応じて変化する。つまり、図示したように、光軸Ａｘ１は第３方向Ｚとほとんど平行であるのに対して、光軸Ａｘ２は第３方向Ｚに対して傾斜している。このため、光軸Ａｘ１及びＡｘ２は、互いに交差する。したがって、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚを含むあらゆる方向において、液晶性ポリマー３１と液晶性分子３２との間に大きな屈折率差が生ずる。これにより、液晶層３０に入射した光Ｌ１乃至Ｌ３は、液晶層３０内で散乱される。図４Ｂに示した状態を『散乱状態』と称する。

図５Ａは、液晶層３０が透明状態である場合の表示パネルＰＮＬを示す断面図である。
発光素子ＬＳから出射された照明光Ｌ１１は、端部Ｅ５から入射し、透明基板２０、液晶層３０、透明基板１０などを伝播する。液晶層３０が透明状態である場合、照明光Ｌ１１は、液晶層３０でほとんど散乱されないため、透明基板１０の下面１０Ｂ及び透明基板２０の上面２０Ｔからほとんど漏れ出すことはない。

表示パネルＰＮＬに入射する外部光Ｌ１２は、液晶層３０でほとんど散乱されることなく透過する。つまり、下面１０Ｂから入射した外部光は上面２０Ｔに透過され、上面２０Ｔから入射した外部光は下面１０Ｂに透過される。このため、表示パネルＰＮＬを上面２０Ｔ側から観察した場合には、表示パネルＰＮＬを透かして下面１０Ｂ側の背景を視認することができる。同様に、表示パネルＰＮＬを下面１０Ｂ側から観察した場合には、表示パネルＰＮＬを透かして上面２０Ｔ側の背景を視認することができる。

図５Ｂは、液晶層３０が散乱状態である場合の表示パネルを示す断面図である。
発光素子ＬＳから出射された照明光Ｌ２１は、端部Ｅ５から入射し、透明基板２０、液晶層３０、透明基板１０などを伝播する。図示した例では、画素電極１１Ａと共通電極２１との間の液晶層３０は透明状態であるため、照明光Ｌ２１は、液晶層３０でほとんど散乱されない。一方、画素電極１１Ｂと共通電極２１との間の液晶層３０は散乱状態であるため、照明光Ｌ２１は、画素電極１１Ｂと重なる位置の液晶層３０で散乱される。照明光Ｌ２１のうち、一部の散乱光Ｌ２１１は上面２０Ｔから透過され、また、一部の散乱光Ｌ２１２は下面１０Ｂから透過される。

画素電極１１Ａと重なる位置では、表示パネルＰＮＬに入射する外部光Ｌ２２は、図５Ａに示した外部光Ｌ１２と同様に、液晶層３０でほとんど散乱されることなく透過する。画素電極１１Ｂと重なる位置では、下面１０Ｂから入射した外部光Ｌ２３は、その一部の光Ｌ２３１が液晶層３０で散乱された後に上面２０Ｔから透過される。また、上面２０Ｔから入射した外部光Ｌ２４は、その一部の光Ｌ２４１が液晶層３０で散乱された後に下面１０Ｂから透過される。

このため、表示パネルＰＮＬを上面２０Ｔ側から観察した場合には、画素電極１１Ｂと重なる位置で照明光Ｌ２１の色を視認することができる。加えて、一部の外部光Ｌ２３１が表示パネルＰＮＬを透過するため、表示パネルＰＮＬを透かして下面１０Ｂ側の背景を視認することもできる。同様に、表示パネルＰＮＬを下面１０Ｂ側から観察した場合には、画素電極１１Ｂと重なる位置で照明光Ｌ２１の色を視認することができる。加えて、一部の外部光Ｌ２４１が表示パネルＰＮＬを透過するため、表示パネルＰＮＬを透かして上面２０Ｔ側の背景を視認することもできる。なお、画素電極１１Ａと重なる位置では、液晶層３０が透明状態であるため、照明光Ｌ２１の色はほとんど視認されず、表示パネルＰＮＬを透かして背景を視認することができる。

図６は、液晶層３０の散乱特性を示すグラフであり、液晶層３０に印加される電圧ＶＬＣと輝度との関係を表している。ここでの輝度は、例えば図５Ｂに示したように、発光素子ＬＳから出射された照明光Ｌ２１が液晶層３０にて散乱した際に得られる散乱光Ｌ２１１の輝度に相当する。他の観点から言えば、この輝度は、液晶層３０の散乱度を表している。

電圧ＶＬＣを０Ｖから上昇させていくと、輝度は８Ｖ程度から急峻に上昇し、２０Ｖ程度で飽和する。なお、電圧ＶＬＣが０Ｖから８Ｖの間においても、輝度は僅かに上昇する。本実施形態では、２点鎖線で囲った領域、すなわち８Ｖから１６Ｖの範囲の電圧を各画素ＰＸの階調表現（例えば２５６階調）に用いる。以下、８Ｖ＜ＶＬＣ≦１６Ｖの電圧を『散乱電圧』と呼ぶ。また、本実施形態では、一点鎖線で囲った領域、すなわち０Ｖ≦ＶＬＣ≦８Ｖの電圧を『透明電圧』と呼ぶ。なお、散乱電圧及び透明電圧の下限値及び上限値はこの例に限られず、液晶層３０の散乱特性に応じて適宜に定め得る。

例えば、散乱電圧の上限値である１６Ｖでの輝度を１００％とした場合、透明電圧は、輝度が１０％未満となる電圧ＶＬＣの範囲と定義することができる。あるいは、透明電圧は、最低階調に対応する電圧（図６の例では８Ｖ）以下の電圧ＶＬＣと定義することもできる。

表示装置ＤＳＰには、液晶層３０に印加する電圧の極性を反転する極性反転駆動を適用することができる。図７Ａ、図７Ｂ、図７Ｃは、極性反転駆動の概要を示す図である。図７Ａは、１本の走査線Ｇに接続された一群の画素ＰＸ（１ライン）ごとに、液晶層３０に印加する電圧（画素ＰＸに書き込む電圧）を正極性（＋）と負極性（−）とで反転する１ライン反転駆動を表している。このような駆動方法においては、例えば、ゲートドライバＧＤ１及びＧＤ２が走査線Ｇに走査信号を供給する水平期間ごとに、共通電極２１に供給されるコモン電圧の極性と、ソースドライバＳＤから信号線Ｓに供給される映像信号の極性（信号線電圧の極性）とが反転される。同じ水平期間において、コモン電圧の極性と映像信号の極性は、例えば逆である。

図７Ｂは、２ラインごとに液晶層３０に印加する電圧を正極性（＋）と負極性（−）とで反転する２ライン反転駆動を表している。図７Ａ及び図７Ｂの例に限られず、３つ以上のラインごとに極性を反転してもよい。

図７Ｃは、１つの画像データに応じた画像を表示するフレーム期間ごとに液晶層３０に印加する電圧を正極性（＋）と負極性（−）とで反転するフレーム反転駆動を表している。このような駆動方法においては、例えば、フレーム期間ごとに、コモン電圧の極性と、映像信号の極性とが反転される。同じフレーム期間において、コモン電圧の極性と映像信号の極性は、例えば逆である。

図８は、図７Ａに示した１ライン反転駆動を適用した表示走査において、共通電極２１に供給されるコモン電圧Ｖｃｏｍと、信号線Ｓ（あるいは画素電極１１）に供給される信号線電圧Ｖｓｉｇとの一例を示す図である。信号線電圧Ｖｓｉｇに関しては、階調の最大値（ｍａｘ）に相当するパターンと、階調の最小値（ｍｉｎ）に相当するパターンとを示している。この図の例において、コモン電圧Ｖｃｏｍ及び信号線電圧Ｖｓｉｇ（最大値のパターンを参照）は、基準電圧Ｖｓｉｇ−ｃを中心として、水平期間Ｈごとに極性反転している。基準電圧Ｖｓｉｇ−ｃよりも高い電圧が正極性であり、基準電圧Ｖｓｉｇ−ｃよりも低い電圧が負極性である。基準電圧Ｖｓｉｇ−ｃは、例えば８Ｖである。コモン電圧Ｖｃｏｍ及び信号線電圧Ｖｓｉｇの下限値は０Ｖであり、上限値は１６Ｖである。

コモン電圧Ｖｃｏｍが負極性の期間において、信号線電圧Ｖｓｉｇは、８Ｖ以上かつ１６Ｖ以下の範囲で、画像データが示す階調に応じた値となる。一方、コモン電圧Ｖｃｏｍが正極性の期間において、信号線電圧Ｖｓｉｇは、０Ｖ以上かつ８Ｖ以下の範囲で、画像データが示す階調に応じた値となる。すなわち、いずれの場合でも、共通電極２１と画素電極１１との間には、８Ｖ以上かつ１６Ｖ以下の電圧が印加される。
ソースドライバＳＤには、極性反転信号が入力される。例えば、この極性反転信号がＨレベル（高レベル）の場合、ソースドライバＳＤは、各信号線Ｓ１〜Ｓｍに同時に正極性の信号線電圧Ｖｓｉｇを供給する。一方、極性反転信号がＬレベル（低レベル）の場合、ソースドライバＳＤは、各信号線Ｓ１〜Ｓｍに同時に負極性の信号線電圧Ｖｓｉｇを供給する。このように、ソースドライバＳＤは、各信号線Ｓ１〜Ｓｍに対して同時に正極性の信号線電圧Ｖｓｉｇ（例えばＶｓｉｇ−ｃ〜１６Ｖ）または負極性の信号線電圧Ｖｓｉｇ（例えば０Ｖ〜Ｖｓｉｇ−ｃ）のいずれかしか供給できないため、コモン電圧Ｖｃｏｍは信号線電圧Ｖｓｉｇと反対の極性に設定されている。
但し、高耐圧のソースドライバＳＤを用いる場合には、コモン電圧Ｖｃｏｍを例えば０Ｖに固定しても良い。例えば耐圧が３２ＶのソースドライバＳＤを用いる場合、ソースドライバＳＤは、極性反転信号がＨレベルの場合に０〜１６Ｖの信号線電圧Ｖｓｉｇを供給し、極性反転信号がＬレベルの場合に０Ｖ〜−１６Ｖの信号線電圧Ｖｓｉｇを供給しても良い。

図６に示したように、液晶層３０に印加される電圧ＶＬＣが８Ｖであっても、液晶層３０が０〜１０％程度の散乱度を有している。したがって、信号線電圧Ｖｓｉｇを階調の最小値とした場合であっても、表示パネルＰＮＬに入射する外部光は僅かに散乱され、表示パネルＰＮＬの背景の視認性が低下し得る場合がある。
本実施形態では、画素電極１１と共通電極２１との間の電圧を例えば階調の下限値よりも小さくする透明走査（後述する第１期間Ｔ１における走査）を画像表示のシーケンスに取り入れることで、表示パネルＰＮＬの背景の視認性を向上させる。

図９は、透明走査におけるコモン電圧Ｖｃｏｍと信号線電圧Ｖｓｉｇの一例を示す図である。図８の例と同じく、コモン電圧Ｖｃｏｍは、水平期間Ｈごとに極性が反転している。透明走査においては、信号線電圧Ｖｓｉｇの極性が、コモン電圧Ｖｃｏｍの極性と一致している。これにより、信号線電圧Ｖｓｉｇとコモン電圧Ｖｃｏｍとの電位差が８Ｖ未満となり、液晶層３０の透明度が増す。図９の例では、信号線電圧Ｖｓｉｇとコモン電圧Ｖｃｏｍは、各水平期間Ｈにおいて一致している。図９においては、信号線電圧Ｖｓｉｇとコモン電圧Ｖｃｏｍの図示の関係上、両者を僅かにずらして表している。

なお、透明走査における信号線電圧Ｖｓｉｇは、液晶層３０に印加される電圧が階調の下限値（例えば８Ｖ）未満となれば良く、コモン電圧Ｖｃｏｍと完全に一致しなくても良い。すなわち、透明走査における信号線電圧Ｖｓｉｇは、コモン電圧Ｖｃｏｍが負極性の期間においては０Ｖ≦Ｖｓｉｇ＜８Ｖの範囲で定めることができ、コモン電圧Ｖｃｏｍが正極性の期間においては８Ｖ＜Ｖｓｉｇ≦１６Ｖの範囲で定めることができる。

図１０は、透明走査におけるコモン電圧Ｖｃｏｍと信号線電圧Ｖｓｉｇの他の例を示す図である。この図の例では、透明走査において、コモン電圧Ｖｃｏｍ及び信号線電圧Ｖｓｉｇの極性反転が停止されている。さらに、コモン電圧Ｖｃｏｍ及び信号線電圧Ｖｓｉｇが８Ｖ（上述の基準電圧Ｖｓｉｇ−ｃ）で一致している。なお、コモン電圧Ｖｃｏｍ及び信号線電圧Ｖｓｉｇが基準電圧Ｖｓｉｇ−ｃ以外の電圧で一致しても良い。また、コモン電圧Ｖｃｏｍ及び信号線電圧Ｖｓｉｇが、例えば両者の電位差が０Ｖより大きくかつ８Ｖ未満となる範囲内で互いに異なっても良い。
以上、１ライン反転駆動を例に透明走査を説明したが、２ライン以上のライン反転駆動やフレーム反転駆動にも同様の透明走査を適用できる。

続いて、透明走査を取り入れた表示装置ＤＳＰの制御例につき、図１１乃至図１４を参照して説明する。なお、ここでは、１フレーム期間が複数のサブフレーム（フィールド）期間を有する駆動方式を表示装置ＤＳＰに適用する。このような駆動方式は、例えばフィールドシーケンシャル方式などと呼ばれる。各サブフレーム期間においては、赤色、緑色、青色の画像がそれぞれ表示される。このように時分割で表示された各色の画像が合わさって、多色表示の画像としてユーザに視認される。

図１１は、図３に示したタイミングコントローラＴＣの一構成例を示す図である。タイミングコントローラＴＣは、タイミング生成部５０、フレームメモリ５１、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂ、データ変換部５３、光源制御部５４などを備えている。

フレームメモリ５１は、外部から入力される１フレーム分の画像データを記憶する。ラインメモリ５２Ｒ、５２Ｇ、５２Ｂは、それぞれ赤色、緑色、青色のサブフレームデータを記憶する。各サブフレームデータは、各画素ＰＸに時分割で表示させる赤色、緑色、青色の画像（例えば各画素ＰＸの階調値）を表す。ラインメモリ５２Ｒ、５２Ｇ、５２Ｂが記憶する各色のサブフレームデータは、フレームメモリ５１が記憶する画像データの１つ前のフレームに相当する。データ変換部５３は、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂが記憶する各色のサブフレームデータに対してガンマ補正などの各種のデータ変換処理を施して映像信号を生成し、上述のソースドライバＳＤに出力する。また、データ変換部５３は、透明走査時において、各信号線Ｓ１〜Ｓｍの信号線電圧Ｖｓｉｇとコモン電圧Ｖｃｏｍの電位差が透明電圧の範囲内となるようにラインメモリ５２Ｒ、５２Ｇ、５２Ｂが記憶する各色のサブフレームデータを変換した映像信号を生成し、ソースドライバＳＤに出力する。

光源制御部５４は、外部（セット）からの輝度設定情報、データ変換部５３から出力される映像信号、およびタイミングコントローラＴＣからの制御信号に基づいて、光源制御信号を上述の光源ドライバＬＳＤに出力する。光源ドライバＬＳＤは、光源制御信号に基づいて、発光素子ＬＳＲ、ＬＳＧ、ＬＳＢを駆動する。発光素子ＬＳＲ、ＬＳＧ、ＬＳＢは、例えばＰＷＭ（Pulse Width Modulation）制御により駆動することができる。すなわち、光源ドライバＬＳＤは、発光素子ＬＳＲ、ＬＳＧ、ＬＳＢに出力する信号のデューティ比によって、発光素子ＬＳＲ、ＬＳＧ、ＬＳＢの各々の輝度を調整することができる。

タイミング生成部５０は、外部から入力される垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃに同期して、フレームメモリ５１、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂ、データ変換部５３、光源制御部５４の動作タイミングを制御する。また、タイミング生成部５０は、ソースドライバＳＤを制御するソースドライバ制御信号、ゲートドライバＧＤ１及びＧＤ２を制御するゲートドライバ制御信号、およびＶｃｏｍ回路ＶＣを制御するＶｃｏｍ制御信号を生成する。

図１２は、表示動作の一例を示すタイミングチャートである。
１フレームの開始時に、垂直同期信号Ｖｓｙｎｃが立ち下がる。すなわち、図１２の例では、垂直同期信号Ｖｓｙｎｃが立ち下がってから、再び立ち下がるまでの時間がフレーム期間Ｆに相当する。例えば６０Ｈｚで表示装置ＤＳＰを駆動する場合、フレーム期間Ｆは約１６．７ｍｓである。

フレーム期間Ｆは、上述の透明走査を実行する第１期間Ｔ１と、上述の表示走査を実行する第２期間Ｔ２とを含む。図１２の例では、第１期間Ｔ１がフレーム期間Ｆの先頭にあり、第１期間Ｔ１に第２期間Ｔ２が続いている。反対に、第１期間Ｔ１が第２期間Ｔ２に続いても良い。

第１期間Ｔ１においては、タイミングコントローラＴＣの制御の下で透明走査が実行される。すなわち、ゲートドライバＧＤ１及びＧＤ２が各走査線Ｇ１〜Ｇｎに走査信号を順次供給する。さらに、この走査信号の供給の間、ソースドライバＳＤが各信号線Ｓ１〜Ｓｍに、例えばコモン電圧Ｖｃｏｍと同じ値の信号線電圧Ｖｓｉｇを供給する。このような動作により、全ての画素ＰＸの画素電極１１と共通電極２１との間に透明電圧が書き込まれる。各画素ＰＸの画素電極１１は、対応する走査線Ｇに走査信号が供給された後は、次に当該走査線Ｇに走査信号が供給されるまでフローティングとなる。したがって、透明電圧が書き込まれた画素ＰＸにおいては、対応する走査線Ｇに対して次の走査信号が供給されるまで、透明電圧が保持される。

透明電圧が書き込まれた画素ＰＸにおいては、液晶層３０が良好な透明状態にあるので、表示パネルＰＮＬの背景の視認性が高まる。なお、第１期間Ｔ１においては、発光素子ＬＳＲ、ＬＳＧ、ＬＳＢはいずれも消灯している。
第１期間Ｔ１において各信号線Ｓ１〜Ｓｍに供給する信号線電圧Ｖｓｉｇは、各画素ＰＸに書き込まれる電圧が透明電圧となる値であれば、コモン電圧Ｖｃｏｍと同じである必要はない。透明走査におけるコモン電圧Ｖｃｏｍと信号線電圧Ｖｓｉｇについては、図９及び図１０を用いて説明した種々の態様を適用し得る。

第１期間Ｔ１において各走査線Ｇ１〜Ｇｎに走査信号を順次供給する走査期間は、ＴＳ１である。図１２の例では、この走査期間ＴＳ１の直後に第２期間Ｔ２が到来するため、Ｔ１＝ＴＳ１である。第１期間Ｔ１は、走査期間ＴＳ１の後に、透明電圧をさらに保持するための保持期間を含んでも良い。
なお、透明走査においては、全ての走査線Ｇに対して走査信号を同時に供給しても良い。この場合であっても、各画素ＰＸに透明電圧を書き込むことができる。

第２期間Ｔ２は、サブフレーム期間Ｔ２Ｒ、Ｔ２Ｇ、Ｔ２Ｂを含む。図１２の例では、第１期間Ｔ１の後にサブフレーム期間Ｔ２Ｒ、Ｔ２Ｇ、Ｔ２Ｂがこの順で並んでいるが、異なる順で並んでも良い。第２期間Ｔ２においては、タイミング生成部５０がフレームメモリ５１、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂ、データ変換部５３をデータ同期信号ＤＥにより制御して、各色の表示走査を実行させる。

サブフレーム期間Ｔ２Ｒは、走査期間ＴＳＲと、保持期間ＴＨＲとを含む。走査期間ＴＳＲにおいては、ゲートドライバＧＤ１及びＧＤ２が各走査線Ｇ１〜Ｇｎに走査信号を順次供給する。さらに、この走査信号の供給の間、ソースドライバＳＤがラインメモリ５２Ｒに記憶された赤色のサブフレームデータ（Ｒ＿ＤＡＴＡ）に応じた信号線電圧Ｖｓｉｇを各信号線Ｓ１〜Ｓｍに供給する。より具体的には、走査信号が供給されたラインの各画素ＰＸに対応する階調の信号線電圧Ｖｓｉｇを一斉に各信号線Ｓ１〜Ｓｍに供給する動作が繰り返される。

このような動作により、各画素ＰＸの画素電極１１と共通電極２１との間に、赤色のサブフレームデータに応じた電圧が書き込まれる。第２期間Ｔ２において、各信号線Ｓ１〜Ｓｍを介して各画素電極１１に供給される信号線電圧Ｖｓｉｇは、共通電極２１のコモン電圧Ｖｃｏｍと極性が異なるか、或いは基準電圧Ｖｓｉｇ−ｃである。したがって、各画素ＰＸに書き込まれる電圧は、８Ｖ以上かつ１６Ｖ以下である。保持期間ＴＨＲは、全ての画素ＰＸへの書き込みが完了してから、サブフレーム期間Ｔ２Ｇが到来するまでの期間である。この保持期間ＴＨＲにおいて、赤色の発光素子ＬＳＲが点灯する。これにより、赤色の画像が表示領域ＤＡに表示される。

サブフレーム期間Ｔ２Ｇ及びＴ２Ｂにおける動作は、サブフレーム期間Ｔ２Ｒと同様である。すなわち、サブフレーム期間Ｔ２Ｇは走査期間ＴＳＧと保持期間ＴＨＧを含み、走査期間ＴＳＧにおいて各画素ＰＸにラインメモリ５２Ｇが記憶する緑色のサブフレームデータ（Ｇ＿ＤＡＴＡ）に応じた電圧が書き込まれ、保持期間ＴＨＧにおいて緑色の発光素子ＬＳＧが点灯する。これにより、緑色の画像が表示領域ＤＡに表示される。また、サブフレーム期間Ｔ２Ｂは走査期間ＴＳＢと保持期間ＴＨＢを含み、走査期間ＴＳＢにおいて各画素ＰＸにラインメモリ５２Ｂが記憶する青色のサブフレームデータ（Ｂ＿ＤＡＴＡ）に応じた電圧が書き込まれ、保持期間ＴＨＢにおいて青色の発光素子ＬＳＢが点灯する。これにより、青色の画像が表示領域ＤＡに表示される。

あるフレーム期間Ｆにおいて、次のフレーム期間Ｆで表示する画像データがフレームメモリ５１に書き込まれる。さらに、画素ＰＸへの書き込みが完了したラインメモリ５２Ｒ、５２Ｇ、５２Ｂのサブフレームデータが、フレームメモリ５１に書き込まれた画像データに対応するサブフレームデータにそれぞれ書き換えられる。

第２期間Ｔ２において時分割で表示された赤色、緑色、青色の画像が混合されることで、多色表示の画像としてユーザに視認される。また、第１期間Ｔ１においては、各画素ＰＸの画素電極１１と共通電極２１との間に、例えば０Ｖ≦ＶＬＣ≦８Ｖの透明電圧が印加される。このような第１期間Ｔ１がフレーム毎に繰り返されることで、表示領域ＤＡの透明性が高まり、表示領域ＤＡの背景の視認性が向上する。

フレーム期間Ｆにおいて第１期間Ｔ１が占める割合が大きいほど表示領域ＤＡの透明性が高まるが、画像の視認性が低下し得る。これらを考慮し、第１期間Ｔ１の長さは、例えばフレーム期間Ｆの長さの１／２以下とすることが好ましい。但し、透明性を重視する場合などには、フレーム期間Ｆに占める第１期間Ｔ１の割合をより大きくしても良い。サブフレーム期間Ｔ２Ｒ、Ｔ２Ｇ、Ｔ２Ｂは、例えば同じ長さとすることができる。サブフレーム期間Ｔ２Ｒ、Ｔ２Ｇ、Ｔ２Ｂの比率を異ならせることで、表示画像の色度を調整しても良い。

なお、複数の第１期間Ｔ１がフレーム期間Ｆに含まれても良い。図１３は、フレーム期間Ｆに複数の第１期間Ｔ１が含まれる表示動作の一例を示すタイミングチャートである。この図の例では、フレーム期間Ｆの先頭だけでなく、サブフレーム期間Ｔ２Ｒ及びＴ２Ｇの間と、サブフレーム期間Ｔ２Ｇ及びＴ２Ｂの間とに、それぞれ第１期間Ｔ１が設けられている。

これら３つの第１期間Ｔ１の長さは、例えば同じであるが、異なっていても良い。透明性と画像の視認性とを両立させる観点から、３つの第１期間Ｔ１の合計長さは、フレーム期間Ｆの長さの１／２以下とすることが好ましい。但し、透明性を重視する場合などには、フレーム期間Ｆに占める各第１期間Ｔ１の割合をより大きくしても良い。

表示装置ＤＳＰは、フィールドシーケンシャル方式だけでなく、単一の光源色を用いた表示動作を実行することもできる。図１４は、単一の光源色を用いた表示動作の一例を示すタイミングチャートである。この図の例は、フレーム期間Ｆが第１期間Ｔ１と第２期間Ｔ２とを含む点で図１２の例と共通する。但し、第２期間Ｔ２は、サブフレーム期間Ｔ２Ｒ、Ｔ２Ｇ、Ｔ２Ｂを含んでいない。第２期間Ｔ２は、走査期間ＴＳ２と、保持期間ＴＨ２とを含む。走査期間ＴＳ２においては、画像データに応じた電圧が各画素ＰＸに書き込まれる。保持期間ＴＨ２においては、各画素ＰＸに書き込まれた電圧が保持される。

さらに、保持期間ＴＨ２においては、表示させる画像の色に応じた発光素子ＬＳが点灯する。発光素子ＬＳの点灯は、図示したように次のフレーム期間Ｆの第１期間Ｔ１における各走査線Ｇ１〜Ｇｎの走査が完了するまで継続しても良いし、保持期間ＴＨ２の間のみ継続しても良い。

図１４の例では、赤色の発光素子ＬＳＲと緑色の発光素子ＬＳＧとが点灯している。これにより、赤色と緑色を混合した黄色の光源色が得られ、表示領域ＤＡには黄色の画像が表示される。上述のＰＷＭ制御により発光素子ＬＳを駆動することで、同時に点灯する発光素子ＬＳの色をそれぞれ調整し、種々の光源色を実現することができる。なお、表示走査において発光素子ＬＳＲ、ＬＳＧ、ＬＳＢのいずれか１つのみ点灯させても良いし、３つ同時に点灯させても良い。

表示装置ＤＳＰは、例えば外部から入力される制御信号に基づいて、図１２乃至図１４に示した表示動作を切り替え可能であっても良い。また、図１２乃至図１４に示した表示動作のいずれかを実行するように予め設定されていても良い。

以上説明した本実施形態によれば、上述の通り、表示装置ＤＳＰを介した背景の視認性を高めることができる。これにより、視認性の高い背景に表示画像を重ね合わせて見ることが可能な、良好な表示品位の表示装置ＤＳＰを得ることができる。
また、本実施形態の構成であれば、表示装置ＤＳＰを低耐圧のソースドライバＳＤを用いて駆動することができる。この効果につき、図６を参照して説明する。
コモン電圧Ｖｃｏｍを直流電圧とし、当該コモン電圧Ｖｃｏｍを中心に信号線電圧Ｖｓｉｇのみ極性反転させる比較例を想定する。この場合、信号線電圧Ｖｓｉｇをコモン電圧Ｖｃｏｍと同じ電圧にすることで、通常の表示走査においても各画素ＰＸに０Ｖの電圧を書き込むことができる。但しこの比較例において、図６の散乱電圧を階調表現に用いるためには、信号線電圧Ｖｓｉｇは、コモン電圧Ｖｃｏｍに対して−１６Ｖ〜＋１６Ｖの範囲で可変でなければならない。すなわち、ソースドライバＳＤ等の回路が３２Ｖの耐圧を有する必要がある。

これに対し、本実施形態の構成であれば、図８に示したようにコモン電圧Ｖｃｏｍを例えばライン単位で極性反転させることで、ソースドライバＳＤの耐圧が１６Ｖ（正極性：８〜１６Ｖ、負極性：０〜８Ｖ）であっても液晶層３０に１６Ｖの電圧を印加することができるため、散乱による輝度を上げることができる。すなわち、ソースドライバＳＤ等の回路が１６Ｖの耐圧を有すれば足りる。このように、回路の耐圧を低く抑えることで、回路サイズや製造コストを低減することが可能となる。
以上の他にも、本実施形態からは種々の好適な効果を得ることができる。

［第２実施形態］
第２実施形態においては、主に第１実施形態との相違点に着目し、第１実施形態と同一の構成については説明を省略する。
図１５は、本実施形態に係る表示装置ＤＳＰの主要な構成要素を示す図である。
この図に示す表示装置ＤＳＰは、コントローラＣＮＴがレベル変換回路（Ｌ／Ｓ回路）ＬＳＣ及びＶｃｏｍ引き込み回路ＬＩＣを備える点で、図３に示した構成と相違する。

Ｖｃｏｍ回路ＶＣから供給されるコモン電圧（Ｖｃｏｍ）は、共通電極２１に供給されるとともに、Ｖｃｏｍ引き込み回路ＬＩＣにも供給される。Ｖｃｏｍ引き込み回路ＬＩＣは、ソースドライバＳＤと各信号線Ｓとの間に介在している。Ｖｃｏｍ引き込み回路ＬＩＣは、ソースドライバＳＤから出力される映像信号を各信号線Ｓに供給する。また、Ｖｃｏｍ引き込み回路ＬＩＣは、Ｖｃｏｍ回路ＶＣからのコモン電圧を各信号線Ｓに供給することもできる。

図１６は、Ｖｃｏｍ引き込み回路ＬＩＣの一構成例を示す図である。Ｖｃｏｍ引き込み回路ＬＩＣは、スイッチング素子ＳＷ１〜ＳＷｍを備えている。スイッチング素子ＳＷ１〜ＳＷｍは、例えば表示パネルＰＮＬの第１基板ＳＵＢ１に配置されている。スイッチング素子ＳＷ１〜ＳＷｍの入力端（ソース）には配線ＬＮ１が接続され、出力端（ドレイン）には各信号線Ｓ１〜Ｓｍがそれぞれ接続され、制御端（ゲート）には配線ＬＮ２が接続されている。

図１５に示したＶｃｏｍ回路ＶＣは、配線ＬＮ１にコモン電圧Ｖｃｏｍを供給する。また、タイミングコントローラＴＣは、透明走査を実行する際に、制御信号をレベル変換回路ＬＳＣに出力する。レベル変換回路ＬＳＣは、この制御信号を所定レベルの電圧に変換して配線ＬＮ２に供給する。配線ＬＮ２に制御信号が供給されると、配線ＬＮ１と各信号線Ｓ１〜Ｓｍとが導通し、配線ＬＮ１のコモン電圧Ｖｃｏｍが各信号線Ｓ１〜Ｓｍに供給される。

このようにコモン電圧Ｖｃｏｍが各信号線Ｓ１〜Ｓｍに供給された状態で、各走査線Ｇ１〜Ｇｎに走査信号が供給されると、各画素電極１１に各信号線Ｓ１〜Ｓｍのコモン電圧Ｖｃｏｍが供給される。すなわち、各画素電極１１と共通電極２１との電位差が零（透明電圧）となる。
なお、配線ＬＮ２に供給される制御信号により各スイッチング素子ＳＷ１〜ＳＷｍがオンされ、コモン電圧Ｖｃｏｍが各信号線Ｓ１〜Ｓｍに供給される期間において、ソースドライバＳＤは、各信号線Ｓ１〜Ｓｍへの出力をハイインピーダンスに制御する。

本実施形態の構成であっても、第１実施形態と同様の透明走査を実行することが可能である。透明走査は、第１実施形態と同様のタイミングで実行することができる。本実施形態の構成であれば、ソースドライバＳＤに透明走査のための電圧（例えばコモン電圧Ｖｃｏｍ）を供給するための回路等を設ける必要が無い。

なお、この発明は、上記各実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、各実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、各実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
上記各実施形態において、液晶性分子３２が負の誘電率異方性を有するネガ型である場合、各信号線Ｓ１〜Ｓｍに供給される信号線電圧Ｖｓｉｇを所定電圧以下とすることで、液晶層３０の拡散度を向上させるとともに透明度を減少させることができる。

各実施形態において、赤色、緑色、青色は、それぞれ第１色、第２色、第３色の一例である。発光素子ＬＳＲ、ＬＳＧ、ＬＳＢは、それぞれ第１色の光を放つ第１発光素子、第２色の光を放つ第２発光素子、第３色の光を放つ第３発光素子の一例である。ラインメモリ５２Ｒ、５２Ｇ、５２Ｂが記憶する各サブフレームデータは、第１色の画像を表す第１サブフレームデータ、第２色の画像を表す第２サブフレームデータ、第３色の画像を表す第３サブフレームデータの一例である。第２期間Ｔ２に含まれるサブフレーム期間Ｔ２Ｒ、Ｔ２Ｇ、Ｔ２Ｂは、それぞれ第１サブフレーム期間、第２サブフレーム期間、第３サブフレーム期間の一例である。
但し、第１色、第２色、第３色は、それぞれ赤色、緑色、青色に限られない。また、光源ユニットＬＵは、２種類以下の色の発光素子ＬＳを備えても良いし、４種類以上の色の発光素子ＬＳを備えても良い。発光素子ＬＳの種類数（色数）に応じて、ラインメモリ、サブフレームデータ、サブフレーム期間の数を増減させれば良い。
図１１に示したラインメモリ５２Ｒ，５２Ｇ，５２Ｂは、省略することも可能である。この場合においては、フレームメモリ５１からデータ変換部５３に各色に対応するサブフレームデータが順次出力される構成を採用すれば良い。

ＤＳＰ…表示装置、ＰＮＬ…表示パネル、ＬＳＲ，ＬＳＧ，ＬＳＢ…発光素子、ＰＸ…画素、３０…液晶層、３１…液晶性ポリマー、３２…液晶性分子、Ｇ…走査線、Ｓ…信号線、ＣＮＴ…コントローラ、ＴＣ…タイミングコントローラ、５０…タイミング生成部、５１…フレームメモリ、５２Ｒ，５２Ｇ，５２Ｂ…ラインメモリ、５３…データ変換部、５４…光源制御部、Ｖｃｏｍ…コモン電圧、Ｖｓｉｇ…信号線電圧、Ｖｓｉｇ−ｃ…基準電圧、Ｈ…水平期間、Ｆ…フレーム期間、Ｔ１…第１期間、Ｔ２…第２期間、Ｔ２Ｒ，Ｔ２Ｇ，Ｔ２Ｂ…サブフレーム期間、ＴＳ１，ＴＳＲ，ＴＳＧ，ＴＳＢ…走査期間、ＴＨＲ，ＴＨＧ，ＴＨＢ…保持期間、Ｔ２Ｂ…サブフレーム期間。

Claims (7)

1. 複数の画素と、共通電極と、前記画素ごとに設けられた複数の画素電極と、高分子分散液晶を含む液晶層と、を含む表示パネルと、
   前記表示パネルに光を照射する光源と、
   前記共通電極および前記複数の画素電極に対して、基準電圧より高い正極性の電圧と、前記基準電圧より低い負極性の電圧とを供給可能なコントローラと、
   を備え、
   前記液晶層は、前記共通電極と前記画素電極との間に散乱電圧が印加された場合に前記光源からの光を散乱し、前記共通電極と前記画素電極との間に前記散乱電圧よりも小さい透明電圧が印加された場合に前記光源からの光を透過し、
   前記コントローラは、第１期間において前記共通電極と前記複数の画素電極との間に前記透明電圧をそれぞれ印加し、第２期間において前記共通電極と前記複数の画素電極との間に画像データに応じた電圧をそれぞれ印加し、
   前記第１期間および前記第２期間の各々において、前記共通電極と前記複数の画素電極には同相で一定期間ごとに極性が反転する電圧が供給され、
   前記第１期間においては、前記共通電極に供給される電圧の極性と前記複数の画素電極に供給される電圧の極性とが一致し、前記共通電極に供給される電圧の振幅と前記複数の画素電極に供給される電圧の振幅とが一致し、且つ前記共通電極と前記複数の画素電極との間の前記透明電圧が所定電圧未満であり、
   前記第２期間においては、前記共通電極に供給される電圧の極性と前記複数の画素電極に供給される電圧の極性とが異なり、前記共通電極に供給される電圧の振幅と前記複数の画素電極に供給される階調の最大値に相当する電圧の振幅とが一致し、且つ前記共通電極と前記複数の画素電極との間の電圧が前記所定電圧以上である、
   表示装置。
2. 前記コントローラは、前記第１期間において前記光源を消灯し、前記第２期間において前記光源を点灯する、
   請求項１に記載の表示装置。
3. １つの前記画像データに応じた画像を表示するフレーム期間が、少なくとも１つの前記第１期間を含む、
   請求項１又は２に記載の表示装置。
4. 前記光源は、第１色の光を放つ第１発光素子と、第２色の光を放つ第２発光素子とを含み、
   前記画像データは、前記第１色の画像を表す第１サブフレームデータと、前記第２色の画像を表す第２サブフレームデータとを含み、
   前記第２期間は、第１サブフレーム期間と、第２サブフレーム期間とを含み、
   前記コントローラは、
   前記第１サブフレーム期間において、前記第１発光素子を点灯させるとともに、前記共通電極と前記複数の画素電極との間に前記第１サブフレームデータに応じた電圧をそれぞれ印加し、
   前記第２サブフレーム期間において、前記第２発光素子を点灯させるとともに、前記共通電極と前記複数の画素電極との間に前記第２サブフレームデータに応じた電圧をそれぞれ印加する、
   請求項３に記載の表示装置。
5. 前記フレーム期間において、前記第１期間の後に前記第１サブフレーム期間および前記第２サブフレーム期間が続く、
   請求項４に記載の表示装置。
6. 前記フレーム期間において、前記第１サブフレーム期間と前記第２サブフレーム期間との間に前記第１期間がある、
   請求項４に記載の表示装置。
7. 前記表示パネルは、前記複数の画素の各々に設けられた複数のスイッチング素子と、前記複数のスイッチング素子を走査する複数の走査線と、前記複数の走査線と交差し前記スイッチング素子を介して前記画素電極に接続された複数の信号線と、を含み、
   前記コントローラは、前記第２期間において、前記複数の走査線に走査信号を順次供給し、少なくとも１つの前記走査線に走査信号を供給する度に、前記共通電極の電圧および前記複数の信号線に供給する電圧の極性を反転する、
   請求項１乃至６のうちいずれか１項に記載の表示装置。

Images