JP2008152230A - 電気泳動表示装置とその駆動方法 - Google Patents

Abstract

【課題】駆動電圧を低下させることを可能にする電気泳動表示装置とその駆動方法を得る。
【解決手段】この発明の実施の形態に係る電気泳動表示装置は、複数のデータラインＤ１，・・・，Ｄｍと複数のゲートラインＧ１，・・・，Ｇｎとが交差し、画素電極１７と共通電極１８に印加される電圧によって駆動されるセル１６を含む電気泳動表示パネル１４と、デジタルデータをデータ電圧に変換してデータラインに供給するデータ駆動回路１２と、ゲートラインにスキャンパルスを供給するゲート駆動回路１３と、共通電極１８に複数のフレーム期間を周期として電位が反転される交流共通電圧Ｖｃｏｍ２を供給する共通電圧発生回路１５と、データ駆動回路１２、ゲート駆動回路１３及び共通電圧発生回路１５の動作タイミングを制御し、デジタルデータをデータ駆動回路１２に供給するタイミングコントローラ１１を備える。
【選択図】図３

Description

この発明は、電気泳動表示装置とその駆動方法に関し、特に、駆動電圧を低下させるようにした電気泳動表示装置とその駆動方法に関する。

電荷を有する物質が電場（電界）に置かれると、その物質は電荷、分子の大きさ及び形等によって特有の移動をする。そのような移動、すなわち、移動程度の差異により物質が分離される現象を、“電気泳動”という。近年、このような電気泳動を用いる表示装置が開発されつつあり、従来の紙媒体を代用する媒体として注目を受けている。

また、従来より、電気泳動を用いる表示装置が提案されている（例えば、特許文献１および２参照。）。このような従来の電気泳動表示装置は、図１に示すように、ルックアップテーブル（Ｌｏｏｋ−Ｕｐ Ｔａｂｌｅ：ＬＵＴ）１、複数のメモリ２〜４及びフレームカウンター５を用いて、各セルごとに現状態でメモリ２に書き込まれたデータと、その次の状態でメモリ３に書き込まれたデータとを比較して、その比較の結果に基づいて、複数のフレーム期間の間に各セルに供給されるデータＶ１〜Ｖｎを決定する。

ルックアップテーブル１から出力されたデータＶ１〜Ｖｎは「００」、「０１」、「１０」、「１１」のようなデジタルデータとして、各セルの画素電極に供給される三つの状態の電圧に変換される。このデジタルデータのうち、「００」と「１１」は０Ｖ、「０１」は ＋１５Ｖ、「１０」は −１５Ｖに変換される。

図２は、データの更新過程（ｄａｔａ ｕｐｄａｔｅ）中、現状態（Ｃｕｒｒｅｎｔ Ｓｔａｔｅ）のデータと、その次の状態（Ｎｅｘｔ Ｓｔａｔｅ）のデータとによって決定される駆動波形の一例を示す図面である。図２において、「Ｗ（１１）」はピークホワイト階調、「ＬＧ（１０）」は明るい中間階調、「ＤＧ（０１）」は暗い中間階調、「Ｂ（００）」はピークブラック階調を指し、駆動波形の下に記載された数字はフレーム数を指す。

画素電極と対向する共通電極には直流共通電圧Ｖｃｏｍが供給される。画素電極に供給される正極性データ電圧は直流共通電圧Ｖｃｏｍより高い電圧であり、負極性データ電圧は共通電圧Ｖｃｏｍより低い電圧である。

米国特許第７，０１２，６００号明細書 米国特許第７，１１９，７７２号明細書

このような従来の電気泳動表示装置の駆動方法は、第一に、各セルのデジタルデータのそれぞれが２ビットであるため、メモリ４のメモリ容量が大きくなるという問題点があり、第二に、デジタルデータによって変換されるデータ電圧が＋１５Ｖ、−１５Ｖと比較的高いという問題点があり、第三に、高いデータ電圧によりデータ駆動集積回路（Ｄａｔａ Ｄｒｉｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：Ｄ−ＩＣ）内の素子が高電圧素子から構成されるべきであるため、Ｄ−ＩＣの大きさが大きくなるとともに、コストが高くなってしてしまうという問題点がある。

この発明はかかる問題点を解決するためになされたものであり、駆動電圧を低下させることを可能にした電気泳動表示装置とその駆動方法を提供することを目的としている。

前記目的を達成するために、この発明に係る電気泳動表示装置は、複数のデータラインと複数のゲートラインとが交差し、画素電極と共通電極に印加される電圧によって駆動されるセルを含む電気泳動表示パネルと、デジタルデータをデータ電圧に変換して前記データラインに供給するデータ駆動回路と、前記ゲートラインにスキャンパルスを供給するゲート駆動回路と、前記共通電極に複数のフレーム期間を周期として電位が反転される交流共通電圧を供給する共通電圧発生回路と、前記データ駆動回路、前記ゲート駆動回路及び前記共通電圧発生回路の動作タイミングを制御し、前記デジタルデータを前記データ駆動回路に供給するタイミングコントローラとを備える。

この発明に係る電気泳動表示装置とその駆動方法は、共通電圧をデータ電圧と連動して交流に発生するため、駆動電圧を低下させ、その結果、この発明は、データ電圧の貯蔵度はメモリの記憶容量を減らすことができると共に、データ駆動集積回路の大きさを小さくし、かつ回路のコストを低減することができる。

前記目的の他、この発明の他の目的及び特徴は、添付した図面を参照した実施の形態についての説明を通じて明らかに表れるはずである。

以下、図３〜図９を参照して、この発明の好ましい実施の形態に対して説明する。

図３及び図４は、それぞれ、この発明の実施の形態に係る電気泳動表示装置とそのセルを示す図面である。

図３及び図４を参照すると、この発明の実施の形態に係る電気泳動表示装置は、複数のデータラインＤ１〜Ｄｍと複数のゲートラインＧ１〜Ｇｎとが交差して、それらによって定義されるｍ×ｎ個のセル１６が配列された表示パネル１４と、データ電圧を表示パネル１４のデータラインＤ１〜Ｄｍに供給するデータ駆動回路１２と、表示パネル１４のゲートラインＧ１〜Ｇｎにスキャンパルスを供給するためのゲート駆動回路１３と、表示パネル１４の共通電極１８に交流共通電圧Ｖｃｏｍ２を供給する共通電圧発生回路１５と、データ駆動回路１２及びゲート駆動回路１３と共通電圧発生回路１５とを制御するためのタイミングコントローラ１１とを備える。なお、１７は画素電極であり、セル１６は、画素電極１７と共通電極１８とに印加される電圧によって駆動される。

表示パネル１４は、図４に示すように、複数のマイクロカプセル２０が２枚の基板間に注入されて構成されている。マイクロカプセル２０のそれぞれは、陽に帯電された白色粒子２１と陰に帯電された黒色粒子２２とを含む。また、図３に示すように、この表示パネル１４の下部基板上には、ｍ個のデータラインＤ１〜Ｄｍとｎ個のゲートラインＧ１〜Ｇｎとが形成され、それらは互いに交差している。データラインＤ１〜ＤｍとゲートラインＧ１〜Ｇｎとの交差部には薄膜トランジスタ（以下、ＴＦＴとする。）が接続される。ＴＦＴのソース電極はデータラインＤ１〜Ｄｍに接続され、そのドレイン電極はセル１６の画素電極１７に接続される。そして、ＴＦＴのゲート電極はゲートラインＧ１〜Ｇｎに接続される。ＴＦＴは、ゲートラインＧ１〜Ｇｎからのスキャンパルスに応じてターンオンされることにより、表示しようとする一ラインのセル１６を選択する。表示パネル１４の上部透明基板上には全セル１６に対して交流共通電圧Ｖｃｏｍ２を同時に供給するための共通電極１８が形成されている。

なお、マイクロカプセル２０は、上記の場合に限らず、陰に帯電された白色粒子と陽に帯電された黒色粒子とを含むようにしてもよい。但し、この場合、後述する駆動波形の位相と電圧が変化する。これについては後述する。

データ駆動回路１２は、シフトレジスタ、ラッチ回路、デジタル−アナログ変換器及び出力バッファ等をそれぞれ含む複数のデータドライブ集積回路から構成される。このデータ駆動回路１２は、タイミングコントローラ１１の制御下でデジタルデータをラッチし、そのデジタルデータをガンマ補償電圧に変換してデータ電圧を生じ、そのデータ電圧をデータラインＤ１〜Ｄｍに供給する。

ゲート駆動回路１３は、シフトレジスタと、そのシフトレジスタの出力信号のスイング幅をＴＦＴの駆動に適するスイング幅に変換するためのレベルシフタと、レベルシフタとゲートラインＧ１〜Ｇｎとの間に接続される出力バッファとをそれぞれ含む複数のゲートドライブ集積回路から構成される。このゲート駆動回路１３は、データラインＤ１〜Ｄｍに供給されるデータ電圧に同期されるスキャンパルスを順次出力する。

タイミングコントローラ１１は、垂直同期信号Ｖ、水平同期信号Ｈ、および、クロック信号ＣＬＫの入力を受け、データ駆動回路１２とゲート駆動回路１３の動作タイミングを制御するための制御データと、共通電圧発生回路１５の動作タイミングを制御するための制御データＣ１とを発生する。また、タイミングコントローラ１１は、メモリ２，３に記憶された以前のフレームのイメージと現在のフレームのイメージとを比較し、その比較の結果によってデータ電圧と交流共通電圧Ｖｃｏｍ２と駆動波形とを決めるルックアップテーブル１、及び、フレーム数をカウントするフレームカウンター５を用いて、データ電圧の駆動波形に対応するデジタルデータを発生し、そのデジタルデータをデータ駆動回路１２に供給する。

共通電圧発生回路１５は、タイミングコントローラ１１からの制御データＣ１に応じて、高電位共通電圧Ｖｃｏｍ＋と低電圧共通電圧Ｖｃｏｍ−との間でスイングする交流共通電圧Ｖｃｏｍ２を発生し、その交流共通電圧Ｖｃｏｍ２を共通電極１８に供給する。交流共通電圧Ｖｃｏｍ２は、Ｎ（Ｎは３以上の整数）フレーム単位に電位が反転されて、フレームによって、かつ、以前のフレームのイメージと現在のフレームのイメージの階調によって異なるようになる。

図５は、タイミングコントローラ１１からデジタルデータと交流共通電圧Ｖｃｏｍ２の制御データとを発生する回路を詳細に示す図面である。

図５を参照すると、タイミングコントローラ１１は、現在のフレームＦｎのイメージを記憶する第１フレームメモリ１１２と、次のフレームＦｎ＋１のイメージを記憶する第２フレームメモリ１１３と、フレームメモリ１１２，１１３に接続したルックアップテーブル１１１と、フレーム数をカウントするフレームカウンター１１５と、ルックアップテーブル１１１から出力されたデジタルデータを記憶するデータメモリ１１４とを備える。データメモリ１１４は、後述するデータ駆動回路１２の集積回路ＩＣに含まれたラッチ回路である。

ルックアップテーブル１１１は、各フレーム別に現在のフレームＦｎのイメージとその次のフレームＦｎ＋１のイメージによって、複数のフレーム期間の間、各セルに供給されるデータ電圧の駆動波形と交流共通電圧の駆動波形に対する情報が登載された複数のルックアップテーブルを記憶する。このルックアップテーブル１１１は、フレームカウンター１１５からのフレーム数の情報によって、そのフレーム数が指すフレームごとに現在のフレームＦｎのイメージと次のフレームのイメージとをセル単位に比較し、その比較結果によって各セル単位に１ビットのデジタルデータを選択する。ルックアップテーブル１１１により選択された各セルのデジタルデータは、以前のセルの状態を初期化するためのリセットデータと、セル内の双安定状態を安定化するための安定化データと、階調（Ｇｒａｙ ｓｃａｌｅ）を表現するためのエントリデータとを含む。また、ルックアップテーブル１１１は予め定められた交流共通電圧Ｖｃｏｍ２の駆動波形を指す１ビットの制御データＣ１を選択し、その制御データＣ１を共通電圧発生回路１５に供給する。

図６は、ルックアップテーブル１１１に登載されたデータ電圧の駆動波形の情報と、交流共通電圧の駆動波形の情報の一例を示す図面である。

図６を参照すると、ルックアップテーブル１１１は、現在のフレームのイメージと、その次のフレームのイメージを階調別（Ｗ（１１）、ＬＧ（１０）、ＤＧ（０１）、Ｂ（００））に比較し、その比較の結果によって選択される実線で示されたデータ電圧Ｓｏｕｒｃｅの駆動波形と破線で示された交流共通電圧Ｖｃｏｍの駆動波形に対する情報を記憶する。

データ電圧の駆動波形は、略々３５個のフレーム期間を含むリセット期間Ｐ１の間に発生されるリセットデータの駆動波形と、略々２５個のフレーム期間を含む第１安定化期間Ｐ２の間に発生される第１安定化データの駆動波形と、略々２５個のフレーム期間を含む第２安定化期間Ｐ３の間に発生される第２安定化データの駆動波形と、略々３５個のフレーム期間を含む階調記入期間Ｐ４の間に発生されるエントリデータの駆動波形とを含む。

リセットデータは、以前の状態によって、マイクロカプセル２０内に陽に帯電された白色粒子２１と陰に帯電された黒色粒子２２とがセルごとに異なるため、全セルの画素電極１７にリセット期間Ｐ１に含まれた複数のフレーム期間の間に白色表示電圧を供給し、全セルからマイクロカプセル２０内の粒子配列を１次初期化する。リセットデータの駆動波形は現在のフレームイメージの階調が低いほどフレーム数が増加する。

第１及び第２安定化データは、第１及び第２安定化期間Ｐ２、Ｐ３の間に白色表示電圧と黒色表示電圧とを交互に供給し、マイクロカプセル２０内で陽に帯電された白色粒子２１と陰に帯電された黒色粒子２２とを分離し、マイクロカプセル２０内の帯電粒子を双安定状態で２次初期化する。第１及び第２安定化期間Ｐ２、Ｐ３は現在のフレームイメージと以前のフレームイメージとの階調差とは関係なく同一である。

エントリデータは、双安定状態のマイクロカプセル２０の画素電極に四つの階調のいずれかを表現する電圧を供給して階調を表現する電圧である。エントリデータは、次のフレームイメージの階調が高いほど白色表示電圧が供給されるフレーム数が増加する反面、階調が低いほど黒色表示電圧が供給されるフレーム数が増加する。即ち、この発明の実施の形態に係る電気泳動表示装置は、駆動波形のパルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）の制御により、階調記入期間Ｐ４内でデータ電圧が供給されるフレーム数によって階調を表現する。白色電圧は、図４に示すように、白色粒子が陽に帯電されると仮定すると、図７に示すような高電位データ電圧Ｖｄａｔａ＋であり、黒色電圧は、図４に示すように、白色粒子が陽に帯電されると仮定すると、図７に示すような低電位データ電圧Ｖｄａｔａ−である。一方、白色粒子が陰に帯電されると、白色電圧と黒色電圧は前記電圧とは反対となる。

このように、複数のフレーム期間、例えば、１２８個のフレーム期間の間、初期化、安定化、データの入力過程（エントリ過程）を含み、各セル単位に次のフレームイメージのデータが入力（エントリ）される。

交流共通電圧Ｖｃｏｍ２は、リセット期間Ｐ１の間に低電位共通電圧Ｖｃｏｍ−に保持された後に反転され、第１安定化期間Ｐ２の間に高電位共通電圧Ｖｃｏｍ＋に保持された後に、また反転され、第２安定化期間Ｐ３の間に低電位共通電圧Ｖｃｏｍ−に保持される。そして、交流共通電圧Ｖｃｏｍ−は第２安定化期間Ｐ３と階調記入期間Ｐ４との間で反転され、階調記入期間Ｐ４の間に高電位共通電圧Ｖｃｏｍ＋に保持される。

図７は、データ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２との相互関係によってマイクロカプセル２０に印加される実効電圧Ｖｒｍｓを示す図面である。

図７を参照すると、データ電圧Ｖｄａｔａが高電位データ電圧Ｖｄａｔａ＋と低電位データ電圧Ｖｄａｔａ−との間でスイングすると同時に、交流共通電圧Ｖｃｏｍ２が高電位共通電圧Ｖｃｏｍ＋と低電位共通電圧Ｖｃｏｍ−との間でスイングする。従って、マイクロカプセル２０に印加される実効電圧Ｖｒｍｓは｜Ｖｄａｔａ−Ｖｃｏｍ｜であるため、その実効電圧Ｖｒｍｓはデータ電圧Ｖｄａｔａより絶対値が高くなる。このような実効電圧の駆動波形は、図２において、現状態のＬＧ階調と次の状態のＤＧ階調により選択されるデータ電圧の駆動波形と、図６において、現状態のＬＧ階調と次の状態のＤＧ階調により選択されるデータ電圧の駆動波形との比較から分かるように、電圧が更に大きくて、その形状が図２のデータ電圧駆動波形と実質的に同一であるため、初期化、安定化及びデータ入力動作（エントリ動作）を正常的に行うことができる。

図８は、表示パネルに供給される駆動波形の一例を示す波形図である。

図８を参照すると、データ駆動回路１２はスキャンパルスに同期されるデータ電圧Ｖｄａｔａを発生し、そのデータ電圧Ｖｄａｔａは高電位データ電圧Ｖｄａｔａ＋と低電位データ電圧Ｖｄａｔａ−との間でスイングする。高電位データ電圧Ｖｄａｔａ＋と低電位データ電圧Ｖｄａｔａ−は、図７に示すように、交流共通電圧Ｖｃｏｍ２によりマイクロカプセル２０に印加される実効電圧Ｖｒｍｓが高くなるため、従来のデータ電圧に比べて約１/２、例えば、＋７．５Ｖと−７．５Ｖに決められる。

交流共通電圧Ｖｃｏｍ２は共通電極１８に同時供給され、マイクロカプセル２０に印加される実効電圧Ｖｒｍｓが大きくなるように、高電位共通電圧Ｖｃｏｍ＋と低電位共通電圧Ｖｃｏｍ−との間でスイングする。高電位共通電圧Ｖｃｏｍ＋は略々７〜８Ｖ、低電位共通電圧Ｖｃｏｍ−は略々−７〜−８Ｖに決められる。

図９は、データ駆動回路１２を詳細に示す回路図である。

図９を参照すると、データ駆動回路１２は複数のデータドライブ集積回路を含み、それぞれの集積回路は、タイミングコントローラ１１から１ビットデジタルデータの入力を受けるレジスタ１０６と、サンプリング信号を順次発生するシフトレジスタ１０１と、レジスタ１０６とデータラインＤ１〜Ｄｍとの間に従属的に接続したラッチ回路１０２と、デジタル−アナログ変換器（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｏｒ：ＤＡＣ）１０３と、出力バッファ１０４とを備える。

レジスタ１０６は、タイミングコントローラ１１から直列に入力される１ビットデジタルデータを一時貯蔵し、そのデジタルデータを並列にラッチ回路１０２に供給する。

シフトレジスタ１０１は、タイミングコントローラ１１からのソーススタートパルスをソースシフトクロック信号に従ってシフトしてサンプリング信号を発生する。また、シフトレジスタ１０１はソーススタートパルスをシフトして次の段の集積回路にキャリ信号を伝える。

ラッチ回路１０２は、シフトレジスタ１０１から入力されるサンプリング信号に従って１ビットのデジタルデータを順次サンプリングしてラッチした後、ラッチされた１ビットのデジタルデータを同時にＤＡＣ１０３に供給する。

ＤＡＣ１０３は、ラッチ回路１０２からの１ビットデジタルデータをガンマ補償電圧である高電位データ電圧Ｖｄａｔａ＋と低電位データ電圧Ｖｄａｔａ−に変換する。

出力バッファ１０４は、ＤＡＣ１０３から出力されるデータ電圧Ｖｄａｔａ＋、Ｖｄａｔａ−を損失なしにデータラインＤ１〜Ｄｍに供給する。

前述のように、この発明の実施の形態に係る電気泳動表示装置とその駆動方法は、複数のフレーム期間の間に選択された駆動波形によってデータ電圧を高電位電圧と低電位電圧との間でスイングすると同時に、共通電圧の電位をＮ（Ｎは３以上の正の整数）フレーム単位に反転させてデータ電圧を低下し、データ電圧を二つの状態の電圧に発生し、そのデータ電圧を発生するためのデジタルデータを１ビットに発生する。従って、この発明はメモリの記憶容量を減らすことができると共に、データ電圧を低下してデータ駆動集積回路の大きさを小さくし、かつ、回路のコストを低減することができる。

以上、説明した内容を通じて、当業者であれば本発明の技術思想を逸脱しない範囲内で種々なる変更および修正が可能であることが分かる。従って、本発明の技術的範囲は、明細書の詳細な説明に記載した内容に限定されるものではなく、特許請求の範囲により定めなければならない。

従来の電気泳動表示装置において、データ電圧波形を発生するための回路を示す説明図である。 図１に示すルックアップテーブルに記憶されたデータ電圧波形の一例を示す説明図である。 この発明の実施の形態に係る電気泳動表示装置を示すブロック図である。 図３に示す電気泳動表示装置のセルのマイクロカプセルの構造を詳細に示す説明図である。 図３に示す電気泳動表示装置のタイミングコントローラにおいて、デジタルデータと交流共通電圧の制御データとを発生する回路を詳細に示す回路図である。 図５に示すタイミングコントローラのルックアップテーブルに記憶されたデータ電圧の駆動波形の情報と交流共通電圧の駆動波形の情報の一例を示す説明図である。 この発明の実施の形態に係るデータ電圧、交流共通電圧及び実効電圧を示す波形図である。 図３に示す電気泳動表示装置の表示パネルに供給される駆動波形を示す波形図である。 図３に示す電気泳動表示装置のデータ駆動回路を詳細に示すブロック図である。

符号の説明

１１ タイミングコントローラ、１２ データ駆動回路、１３ ゲート駆動回路、１４ 電気泳動表示パネル、１５ 共通電圧発生回路、１６ セル、１７ 画素電極、１８ 共通電極、２０ マイクロカプセル、２１ 白色粒子、２２ 黒色粒子、１０１ シフトレジスタ、１０２ ラッチ回路、１０３ デジタル−アナログ変換器、１０４ 出力バッファ、１０６ レジスタ、１１１ ルックアップテーブル、１１２ 第１フレームメモリ、１１３ 第２フレームメモリ、１１４ データメモリ、１１５ フレームカウンター。

Claims (12)

1. 複数のデータラインと複数のゲートラインとが交差し、画素電極と共通電極に印加される電圧によって駆動されるセルを含む電気泳動表示パネルと、
   デジタルデータをデータ電圧に変換して前記データラインに供給するデータ駆動回路と、
   前記ゲートラインにスキャンパルスを供給するゲート駆動回路と、
   前記共通電極に複数のフレーム期間を周期として電位が反転される交流共通電圧を供給する共通電圧発生回路と、
   前記データ駆動回路、前記ゲート駆動回路及び前記共通電圧発生回路の動作タイミングを制御し、前記デジタルデータを前記データ駆動回路に供給するタイミングコントローラと
   を備えることを特徴とする電気泳動表示装置。
2. 前記セルのそれぞれは、
   前記画素電極と前記共通電極に供給される電圧によって駆動することができる陽に帯電された白色粒子と陰に帯電された黒色粒子とを含むマイクロカプセルを含むことを特徴とする請求項１に記載の電気泳動表示装置。
3. 前記セルのそれぞれは、
   前記画素電極と前記共通電極に供給される電圧によって駆動することができる陰に帯電された白色粒子と陽に帯電された黒色粒子とを含むマイクロカプセルを含むことを特徴とする請求項１に記載の電気泳動表示装置。
4. 前記タイミングコントローラは、
   現在のフレームイメージと次のフレームイメージとを記憶するメモリと、
   前記現在のフレームイメージと前記次のフレームイメージとを前記セル単位に比較し、その比較の結果に基づいて、前記データ電圧の駆動波形に対応する１ビットのデジタルデータを出力すると共に、前記交流駆動電圧の駆動波形をフレーム単位に指示する１ビットの共通電圧制御データを出力するルックアップテーブルと、
   前記ルックアップテーブルから出力されたデジタルデータを一時的に保持した後、当該デジタルデータを前記データ駆動回路に供給するデータメモリと
   を備えることを特徴とする請求項１ないし３のいずれか１項に記載の電気泳動表示装置。
5. 前記データ電圧の駆動波形は、
   複数のフレーム期間を含むリセット期間の間に発生され、前記マイクロカプセルを初期化するリセット電圧波形と、
   前記リセット期間に続く複数のフレーム期間を含む第１安定化期間の間、前記マイクロカプセル内の帯電した粒子を分離するための第１安定化電圧波形と、
   前記第１安定化期間に続く複数のフレーム期間を含む第２安定化期間の間、前記第１安定化期間とは逆に、前記マイクロカプセル内の帯電した粒子を分離するための第２安定化電圧波形と、
   前記第２安定化期間に続く複数のフレーム期間を含むデータ書込期間の間、前記セルで階調を表現するエントリデータ電圧波形と
   を含むことを特徴とする請求項４に記載の電気泳動表示装置。
6. 前記交流共通電圧は、
   前記リセット期間の間は低電位電圧に保持され、
   前記リセット期間経過後に反転され、前記第１安定化期間の間は高電位電圧に保持され、
   前記第１安定化期間経過後に反転され、前記第２安定化期間の間は低電位電圧に保持され、
   前記第２安定化期間経過後に反転され、前記データ書込期間の間に高電位電圧に保持されることを特徴とする請求項５に記載の電気泳動表示装置。
7. 複数のデータラインと複数のゲートラインとが交差し、画素電極と共通電極に印加される電圧によって駆動されるセルを含む電気泳動表示パネルを有する電気泳動表示装置の駆動方法であって、
   デジタルデータをデータ電圧に変換して前記データラインに供給するステップと、
   前記ゲートラインにスキャンパルスを供給するステップと、
   前記共通電極に複数のフレーム期間を周期として電位が反転される交流共通電圧を供給するステップと
   を備えたことを特徴とする電気泳動表示装置の駆動方法。
8. 前記セルのそれぞれは、
   前記画素電極と前記共通電極に供給される電圧によって駆動することができる陽に帯電された白色粒子と陰に帯電された黒色粒子とを含むマイクロカプセルを含むことを特徴とする請求項７に記載の電気泳動表示装置の駆動方法。
9. 前記セルのそれぞれは、
   前記画素電極と前記共通電極に供給される電圧によって駆動することができる陰に帯電された白色粒子と陽に帯電された黒色粒子とを含むマイクロカプセルを含むことを特徴とする請求項７に記載の電気泳動表示装置の駆動方法。
10. 現在のフレームイメージと次のフレームイメージとを前記セル単位に比較し、その比較の結果に基づいて、前記データ電圧の駆動波形に対応する１ビットのデジタルデータを出力するステップと、
    前記交流駆動電圧の駆動波形をフレーム単位に指示する１ビットの共通電圧制御データを出力するステップと
    を更に備え、
    前記交流共通電圧の電位は前記共通電圧制御データによって反転されることを特徴とする請求項７ないし９のいずれか１項に記載の電気泳動表示装置の駆動方法。
11. 前記データ電圧の駆動波形は、
    複数のフレーム期間を含むリセット期間の間に発生され、前記マイクロカプセルを初期化するリセット電圧波形と、
    前記リセット期間に続く複数のフレーム期間を含む第１安定化期間の間、前記マイクロカプセル内の帯電した粒子を分離するための第１安定化電圧波形と、
    前記第１安定化期間に続く複数のフレーム期間を含む第２安定化期間の間、前記第１安定化期間とは逆に、前記マイクロカプセル内の帯電した粒子を分離するための第２安定化電圧波形と、
    前記第２安定化期間に続く複数のフレーム期間を含むデータ書込期間の間、前記セルで階調を表現するエントリデータ電圧波形を含むことを特徴とする請求項１０に記載の電気泳動表示装置の駆動方法。
12. 前記交流共通電圧は、
    前記リセット期間の間は低電位電圧に保持され、
    前記リセット期間経過後に反転され、前記第１安定化期間の間は高電位電圧に保持され、
    前記第１安定化期間経過後に反転され、前記第２安定化期間の間は低電位電圧に保持され、
    前記第２安定化期間経過後に反転され、前記データ書込期間の間は高電位電圧に保持されることを特徴とする請求項１１に記載の電気泳動表示装置の駆動方法。

Images