JP5712534B2 - 制御装置、表示装置及び表示装置の制御方法 - Google Patents

Description

本発明は、制御装置、表示装置及び表示装置の制御方法に関する。

電気泳動表示装置等の表示装置には、複数回の電圧印加により１回の書換を行うものがある。このような書換は、表示素子において表示状態（すなわち階調）が変化するのに比較的時間を要する場合などに行われる。このような書換を行う場合、表示素子は、１回の書換が終了しなければ（すなわち、複数回の電圧印加の時間が経過しなければ）、次の書換を開始することができない。

特許文献１には、電気泳動表示装置等の表示装置において、パイプライン処理によって画像を部分的な領域毎に書き換えるための技術が記載されている。このようにすれば、書換が行われていない領域については、他の領域の書換に依存することなく書換を開始することができるため、画像全体を書き換える場合に比べ、書換に要する時間を短縮できる場合がある。

特開２００９−２５１６１５号公報

ところで、電気泳動表示装置で書換が複数回行われた領域においては、電気泳動粒子の動作不良により画像の残像が残ることがあるが、このような残像を消去するために、対象領域の全域を黒で表示したり対象領域の全域を白で表示したりという、いわゆるリフレッシュが行われることがある。しかし、特許文献１に記載された技術の場合、部分的にリフレッシュを行うことは開示されておらず、表示領域の全域に渡ってリフレッシュが行われるため、リフレッシュを行っている最中は、他の書換処理が停止してしまう。
本発明の目的の一つは、表示装置において、リフレッシュの対象である領域において進行中のリフレッシュ処理に依存せずに、リフレッシュの対象でない領域における他の書換処理を可能とすることにある。

本発明は、表示部を構成する複数の画素に対し、画像データに応じた画像を書き込む書込手段と、前記複数の画素のうち、リフレッシュの対象となる画素群を特定する特定手段と、前記特定手段が特定した画素群に対して前回のリフレッシュ時から前記書込手段によってなされた画像の書込回数に関する値が閾値以上である場合に、当該画素群に対してリフレッシュを行うリフレッシュ処理手段とを有し、前記書込手段は、前記リフレッシュ処理手段によってリフレッシュがなされている期間において、当該リフレッシュの対象となっている画素群に対しては画像の書込を行わず、当該リフレッシュの対象となっていない画素群に対しては画像の書込を行うことを特徴とする制御装置を提供する。
この制御装置によれば、表示装置において、リフレッシュの対象である領域において進行中のリフレッシュ処理に依存せずに、リフレッシュの対象でない領域における他の書換処理が可能となる。

好ましい態様において、前記複数の画素の各々は、前記書込手段の書込により、第１の表示状態及び第２の表示状態を少なくとも含む複数の表示状態のうちのいずれかの表示状態になり、前記画像の書込回数に関する値は、前記特定手段が特定した画素群のうちの少なくともいずれか１つの画素に対し、前記第１の表示状態から前記第２の表示状態への書込がなされた回数、及び、前記特定手段が特定した画素群のうちの少なくともいずれか１つの画素に対し、前記第２の表示状態から前記第１の表示状態への書込がなされた回数であってもよい。
この態様によれば、リフレッシュを行う時期を表示部における視認性が低下する可能性が高まったときに限定することができる。

別の好ましい態様において、前記複数の画素の各々は、前記書込手段による書込により、第１の表示状態及び第２の表示状態を少なくとも含む複数の表示状態のうちのいずれかの表示状態になり、前記画像の書込回数に関する値は、前記特定手段が特定した画素群において前記第１の表示状態から前記第２の表示状態への書込がなされた画素の数、及び、前記特定手段が特定した画素群において前記第２の表示状態から前記第１の表示状態への書込がなされた画素の数であってもよい。
この態様によれば、画素単位で書込予定の回数が閾値以上となったタイミング、すなわち表示部における視認性が低下する可能性が高まったタイミングでリフレッシュを行うことができる。

また、別の好ましい態様において、前記複数の画素の各々は、前記書込手段による書込により、第１の表示状態及び第２の表示状態を少なくとも含む複数の表示状態のうちのいずれかの表示状態になり、前記画像の書込回数に関する値は、前記特定手段が特定した画素群において前記第１の表示状態から前記第２の表示状態への書込がなされた画素の数、前記特定手段が特定した画素群において前記第２の表示状態から前記第１の表示状態への書込がなされた画素の数、前記特定手段が特定した画素群において前記第１の表示状態から前記第１の表示状態への書込がなされた画素の数、及び、前記特定手段が特定した画素群において前記第２の表示状態から前記第２の表示状態への書込がなされた画素の数であってもよい。
この態様によっても、表示部における視認性が低下する可能性が高まったタイミングでリフレッシュを行うことができる。

さらに別の好ましい態様において、前記書込手段は、前記複数の画素のうち一の画素に対して新規の書込指示が発生したか否かを判断する書換判断手段と、前記新規の書込指示が発生したと判断された場合に、当該一の画素に対して画像の書込動作が進行中か否かを判断する書込状態判断手段と、前記書込状態判断手段において、前記一の画素に対する書込動作が進行中ではないと判断された場合には、前記画素の表示状態を前記第１の表示状態から前記第２の表示状態へ変化させるときの駆動電圧の印加回数である第１書込データ、又は前記画素の表示状態を前記第２の表示状態から前記第１の表示状態へ変化させるときの駆動電圧の印加回数である第２書込データを第１の記憶領域に保存し、当該第１の記憶領域に保存されている前記第１書込データ及び前記第２書込データに基づき前記一の画素に駆動電圧を複数回印加する書込制御を行う一方、前記書込状態判断手段において、前記一の画素に対して書込動作が進行中であると判断された場合には、進行中の書込動作を継続し、当該書込動作が終了した後、前記書込制御を行う書込制御手段とを有するようにしてもよい。
この態様によれば、リフレッシュの対象ではない領域においては、各画素において新規の書込指示が発生したときに、当該画素の書換動作が進行中でない場合には書込を開始するとともに、当該画素の書換動作が進行中である場合には当該書換動作を継続することが可能となる。

また、本発明は、かかる制御装置を備える表示装置を提供する。
この表示装置によれば、リフレッシュ対象の領域以外の他の領域については画像の表示を進められるため、全ての領域の画素について同色の表示を行うようなリフレッシュを行う表示装置と比較して、画像の内容を認識するまでの体感的な応答速度が向上する。

さらに、本発明は、複数の画素によって構成される表示部を備える表示装置の制御方法であって、前記複数の画素のうち、リフレッシュの対象となる画素群を特定する特定ステップと、前記特定ステップにより特定された画素群に対して前回のリフレッシュ時から、画像データに応じた画像の書込に関する回数が閾値以上である場合に、当該画素群に対してリフレッシュを行うリフレッシュ処理ステップと、前記リフレッシュ処理ステップによりリフレッシュがなされている期間において、当該リフレッシュの対象となっている画素群に対しては画像データに応じた画像の書込を行わず、当該リフレッシュの対象となっていない画素群に対しては画像データに応じた画像の書込を行う書込ステップとを備えることを特徴とする表示装置の制御方法を提供する。
この制御方法によれば、表示装置において、リフレッシュの対象ではない領域において進行中の画像書込処理に依存せずに、そのリフレッシュの対象である領域におけるリフレッシュを可能とすることができる。

電気泳動表示装置１００のハードウェア構成を示すブロック図。 表示部１の断面を示す図。 表示部１の回路構成を概略的に説明する図。 表示部１が備える各画素駆動回路の構成を説明する図。 コントローラー２で実現する機能の構成を示すブロック図。 第１実施形態におけるコントローラー２が行う処理の流れを示したフローチャート。 リフレッシュの処理の流れを示したフローチャート。 リフレッシュの処理の流れを示したフローチャート。 電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００の動作を説明する図。 第２実施形態におけるコントローラー２が行う処理の流れを示したフローチャート。 第２実施形態における電気泳動表示装置１００の動作を説明する図。 第２実施形態における電気泳動表示装置１００の動作を説明する図。 第２実施形態における電気泳動表示装置１００の動作を説明する図。 第２実施形態における電気泳動表示装置１００の動作を説明する図。 第２実施形態における電気泳動表示装置１００の動作を説明する図。 第２実施形態における電気泳動表示装置１００の動作を説明する図。 第２実施形態における電気泳動表示装置１００の動作を説明する図。 第２実施形態における電気泳動表示装置１００の動作を説明する図。 電気泳動表示装置１００Ａのハードウェア構成を示すブロック図。 第３実施形態におけるコントローラー２が行う処理の流れを示したフローチャート。 第３実施形態におけるリフレッシュの処理の流れを示したフローチャート。 第３実施形態におけるリフレッシュの処理の流れを示したフローチャート。 第３実施形態における電気泳動表示装置１００Ａの動作を説明する図。 第３実施形態における電気泳動表示装置１００Ａの動作を説明する図。 第３実施形態における電気泳動表示装置１００Ａの動作を説明する図。 第３実施形態における電気泳動表示装置１００Ａの動作を説明する図。 第３実施形態における電気泳動表示装置１００Ａの動作を説明する図。 第３実施形態における電気泳動表示装置１００Ａの動作を説明する図。 第３実施形態における電気泳動表示装置１００Ａの動作を説明する図。 第３実施形態における電気泳動表示装置１００Ａの動作を説明する図。 本発明の電気泳動表示装置１００の適用例を説明する図。

以下、本発明の第１実施形態について説明する。
＜第１実施形態＞
（電気泳動表示装置１００の構成）
図１は、第１実施形態に係る電気泳動表示装置１００の構成を示すブロック図である。図１に示すように、電気泳動表示装置１００は、表示部１、コントローラー２、ＣＰＵ（Central Processing Unit）３、ＶＲＡＭ（Video RAM）４、ＲＡＭ（Random Access Memory）５、及びＲＯＭ８を備えている。これらの各部はバスを介して接続されている。コントローラー２は、電気泳動表示装置１００の制御装置に相当する。なお、コントローラー２、ＣＰＵ３を合わせた部分を電気泳動表示装置１００の制御装置と定義することもできる。あるいは、コントローラー２、ＣＰＵ３、ＶＲＡＭ４、ＲＡＭ５、ＲＯＭ８の全体を、電気泳動表示装置１００の制御装置と定義することもできる。

表示部１は、メモリー性を有する表示素子を有しており、書込を行わない状態においても表示状態が維持される表示デバイスである。第１実施形態では、表示部１は、メモリー性を有する表示素子として電気泳動素子を備える、電気泳動方式による画像表示デバイスであり、複数の走査線と、複数のデータ線と、複数の画素とを含む。各々の画素の表示状態を例えば黒（第１の表示状態）から白（第２の表示状態）へ変化させる場合、各画素に対して複数回（第１実施形態では７回）の駆動電圧の印加動作が必要とされる。白（第１の表示状態）から黒（第２の表示状態）へ変化させる場合も同様に、各画素に対して複数回（第１実施形態では７回）の駆動電圧の印加動作が必要とされる。

コントローラー２は、表示部１に表示させる画像を示す画像信号やその他各種信号（クロック信号等）を出力することによって表示部１を制御する。ＣＰＵ３は、電気泳動表示装置１００の動作を制御するプロセッサーであり、特に、表示部１に表示させる画像データをＶＲＡＭ４に記憶させる。ＶＲＡＭ（第２の記憶領域）４は、フレームバッファーであり、ＣＰＵ３の制御に基づいて、表示部１に表示する画像データを記憶する。ここで画像データとは、表示部１における、全ての画素の集合からなる画像を表すデータを指す。また、後述する各記憶領域においても、便宜上、一の画素に対応するデータではなく、画素全ての集合に対応するデータに対して、画像データという呼称を用いる。

ＲＡＭ５は、書込データ記憶領域（第１の記憶領域）６、及び予定画像データ記憶領域（第３の記憶領域）７を含む。書込データ記憶領域６は、ＶＲＡＭ４に記憶されている画像データに基づいて行われる書込の内容を記憶する。コントローラー２は、書込データ記憶領域６を参照し、参照した書込データ記憶領域６に記憶されている内容に基づき、表示部１の各画素に対する駆動電圧の印加を行う。予定画像データ記憶領域７には、書込データ記憶領域６に記憶された内容に基づいて各々の画素に対して行われる書込が完了したときに表示部１に表示される予定の画像データ（予定画像データという）が記憶される。なお以降の説明では、画素毎あるいは画素に対応する記憶領域毎に、各記憶領域に記憶されているデータの事を、画素データと呼ぶ。ＲＯＭ８は、電気泳動表示装置１００の各部を制御するためのプログラム等を記憶する。

（表示部１の構成）
表示部１の詳しい構成について、図２〜４を用いて説明する。
図２は、表示部１の断面を示す図である。図に示されるように、表示部１は、大別して第１基板１０、電気泳動層２０、第２基板３０によって構成される。第１基板１０は、電気回路を形成する絶縁性下地基板としての可撓性基板１１上に薄膜半導体回路層１２が形成されたものである。可撓性基板１１は、例えばポリカーボネート基板である。この可撓性基板１１上に、接着層１１ａを介して薄膜半導体回路層１２が積層されている。可撓性基板１１の材料としては、軽量性、可撓性、弾性などに優れた樹脂材料を用いることができる。なお、可撓性基板１１に代えて、可撓性をもたないガラス基板等を用いてもよい。この場合は、基板上に接着層を介さず直接薄膜半導体回路層１２が形成される。

薄膜半導体回路層１２は、行方向及び列方向にそれぞれ複数配列された配線群、画素電極群、画素駆動回路及び接続端子のほか、駆動画素を選択する行デコーダー５１及び列デコーダー（図示せず）等を含んで構成されている。画素駆動回路は、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）等の回路素子を含んで構成されている。画素電極群は、マトリクス状に配列された複数の画素電極１３ａを含んでおり、画像表示領域を形成する。薄膜半導体回路層１２には、各画素電極１３ａに個別の駆動電圧が印加できるようなアクティブマトリクス回路が形成されている。接続電極１４は、第２基板３０の透明電極層３２と第１基板１０の回路配線とを電気的に接続するためのものであり、薄膜半導体回路層１２の外周部に形成されている。

電気泳動層２０は、画素電極１３ａ上及びその外周領域に渡って形成されている。電気泳動層２０は、バインダー２２によって固定された多数のマイクロカプセル２１を含んで構成されている。マイクロカプセル２１内には電気泳動分散媒、電気泳動粒子が含まれている。バインダー２２によって固定されたマイクロカプセル２１と、画素電極１３ａとの間に、さらに接着層が設けられていてもよい。電気泳動粒子は印加電圧に応じて電気泳動分散媒中を移動する性質を有し、１種類以上（ここでは２種類）の電気泳動粒子が使用される。電気泳動層２０は、上述のマイクロカプセル２１をバインダー２２中に所望の誘電率調節剤とともに混合し、得られた樹脂組成物の基材上に公知のコーティング法を用いて形成することができる。

ここで、電気泳動分散媒としては、例えば、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などのいずれかを用いることができ、また、分散媒は、その他の油類であってもよい。また、これらの物質は単独又は混合して分散媒に用いることができ、さらに界面活性剤などを配合して分散媒としてもよい。

電気泳動粒子は、前述したように、電気泳動分散媒中で電位差による電気泳動を行って所望の電極側に移動する性質を有する粒子（高分子あるいはコロイド）である。電気泳動粒子には、例えば、アニリンブラックやカーボンブラック等の黒色顔料、二酸化チタンや酸化アルミニウム等の白色顔料の他、黄色顔料、赤色顔料、青色顔料等を用いることができる。これらの粒子は単独で使用しても良いし、二種類以上を共に用いても良い。第１実施形態では、電気泳動粒子として、正電荷を有する黒色粒子と、負電荷を有する白色粒子とを用いている。もちろん、負電荷を有する黒色粒子と、正電荷を有する白色粒子とを用いることもできる。

マイクロカプセル２１を構成する材料としては、アラビアゴム・ゼラチン系の化合物やウレタン系の化合物等の柔軟性を有するものを用いるのが好ましい。バインダー２２としては、マイクロカプセル２１と親和性が良好で電極との密着性に優れ、かつ絶縁性を有するものであれば、特に制限はない。

第２基板３０は、下面に透明電極層３２が形成された薄膜フイルム３１からなり、電気泳動層２０上を覆うように形成されている。透明電極層３２は、複数の画素電極１３ａに対向する共通電極である。薄膜フイルム３１は、電気泳動層２０の封止及び保護の役割を担うものであり、例えばポリエチレンテレフタレート（ＰＥＴ：Polyethylene terephthalate）フイルムを用いて構成される。薄膜フイルム３１は、絶縁性の透明材により形成される。透明電極層３２は、例えば、錫がドープされた酸化インジウム膜（ＩＴＯ：Indium Tin Oxide膜）などの透明導電膜を用いて構成されている。第１基板１０の回路配線と第２基板３０の透明電極層３２とは、電気泳動層２０の形成領域の外側にて接続されている。具体的には、透明電極層３２と薄膜半導体回路層１２の接続電極１４とが導電性接続体２３を介して接続される。

図３は、表示部１の回路構成を概略的に説明する図である。
コントローラー２は、画像表示領域５５に表示させる画像を示す画像信号、画像書換時のリセットを行うためのリセットデータ、画像表示領域５５における特定の部分的な表示領域に含まれる画素について全黒表示及び全白表示の処理を行う（リフレッシュという）ためのリフレッシュデータ、その他各種信号（クロック信号等）を生成し、走査線駆動回路５３又はデータ線駆動回路５４へ出力する。ここでいう全黒表示とは、対象領域に含まれる全画素を黒で表示することをいい、全白表示とは、対象領域に含まれる全画素を白で表示することをいう。画像表示領域５５は、Ｘ方向に沿って平行に配列された複数本のデータ線と、Y方向に沿って平行に配列された複数本の走査線と、これらのデータ線と走査線の各交点に配置される画素駆動回路とを備えている。

図４は、表示部１が備える画素駆動回路の構成を説明するための図である。なお、第１実施形態では、各走査線６４を区別するために、図３に示した走査線を上から順に１、２、３、・・・、（ｍ−１）、ｍ行目という呼び方をする場合がある。また同様に、各データ線６５を区別するために、図３に示したデータ線を左から順に１、２、３、・・・、（ｎ−１）、ｎ列目という呼び方をする場合がある。

図４においては、１行目の走査線６４と１列目のデータ線６５との交差に対応した画素駆動回路を示している。他のデータ線６５と走査線６４との交差についても同じ画素駆動回路が設けられているが、各画素駆動回路の構成は同じであるため、ここでは、代表して１行目のデータ線と１列目の走査線との交差に対応した画素駆動回路について説明し、他の画素駆動回路については説明を省略する。
画素駆動回路では、トランジスター６１のゲートが走査線６４に接続され、トランジスター６１のソースがデータ線に接続されている。また、トランジスター６１のドレインが画素電極１３ａに接続されている。画素電極１３ａは、透明電極層３２と対向し、画素電極１３ａと透明電極層３２との間には電気泳動層２０が挟まれている。この一の画素電極１３ａと透明電極層３２との間にあるマイクロカプセル２１が、表示部１において一の画素となる。なお、画素駆動回路においては、電気泳動層２０と並列に保持容量６３が接続されている。また、透明電極層３２の電位は予め定められた電位Ｖｃｏｍにされている。

走査線駆動回路５３は、表示領域５５の各走査線６４と接続されており、１、２、・・・、ｍ行目の走査線６４に走査信号Ｙ１、Ｙ２、・・・、Ｙｍを供給する。具体的には、走査線駆動回路５３は、走査線６４を１、２、・・・、ｍ行目という順番で選択し、選択した走査線６４の走査信号の電圧を選択電圧ＶＨ（Ｈレベル）とし、選択されていない走査線の走査信号の電圧を非選択電圧ＶＬ（Ｌレベル）とする。

データ線駆動回路５４は、表示領域の各データ線と接続されており、１、２、・・・、ｎ列目のデータ線６５にデータ信号Ｘ１、Ｘ２、・・・、Ｘｎを供給する。電位が選択電圧ＶＨとなっている走査線６４に接続されている画素駆動回路に対しては、データ線６５からデータ信号が供給される。具体的には、走査線６４がＨレベルとなると、当該走査線６４にゲートが接続されたトランジスター６１がオン状態になり、画素電極１３ａがデータ線６５に接続される。このため、走査線６４がＨレベルであるときに、データ線６５にデータ信号を供給すると、当該データ信号は、オン状態になったトランジスター６１を介して画素電極１３ａに印加される。走査線６４がＬレベルになると、トランジスター６１はオフ状態になるが、データ信号によって画素電極１３ａに印加された電圧は、保持容量６３に蓄積され、画素電極１３ａの電位及び透明電極層３２の電位との電位差（電圧）に応じて電気泳動粒子が移動する。
例えば、透明電極層３２の電位Ｖｃｏｍに対して画素電極１３ａの電位が＋１５Ｖ（プラスの電位）である場合、負に帯電している白の電気泳動粒子が画素電極１３ａ側に移動し、正に帯電している黒の電気泳動粒子が透明電極層３２側に移動して画素が黒の表示となる。また、透明電極層３２の電位Ｖｃｏｍに対して画素電極１３ａの電位が−１５Ｖ（マイナスの電位）である場合、正に帯電している黒の電気泳動粒子が画素電極１３ａ側に移動し、負に帯電している白の電気泳動粒子が透明電極層３２側に移動して画素が白の表示となる。

なお、以下の説明においては、走査線駆動回路５３が１行目の走査線を選択してからＹ行目の走査線の選択が終了するまでの期間を「フレーム期間」又は単に「フレーム」と称する。各走査線６４は、１フレームに一回づつ選択され、各画素駆動回路には１フレームに一回づつデータ信号が供給される。
また、第１実施形態においては、各画素の表示状態を白（低濃度）から黒（高濃度）又は黒から白へ変化させる際には、１フレームだけで画素駆動回路を駆動して表示状態を変化させるのではなく、複数フレームに渡って画素へ電圧を印加する書込動作により表示状態を変化させる。例えば、画素の表示状態を白から黒へ変化させる場合、画素に黒を表示させるためのデータ信号が複数フレームに渡って画素駆動回路へ供給され、画素の表示状態を黒から白へ変化させる場合には、画素に白を表示させるためのデータ信号が複数フレームに渡って供給される。

次に、書込データ記憶領域６について詳細を説明する。
書込データ記憶領域６には、各画素について黒（第１の表示状態）から白（第２の表示状態）へ表示状態を変更する動作が進行中であるか否かを示すデータ（第１書込データ）を記憶する白書込データ記憶領域６Ａと、各画素について白から黒へ表示状態を変更する動作が進行中であるか否かを示すデータ（第２書込データ）を記憶する黒書込データ記憶領域６Ｂとが設けられている。

第１書込データ及び第２書込データは、その書込動作において既に駆動電圧が印加された回数に伴って変動する値であり、その書込における最後の駆動電圧印加後には、書込データが、一の画素に対して書込動作が進行中ではないことを示す値になっている。ここでは、書込データは、書込が終了するまでの残りの印加回数とする。従って、ここでは残り印加回数について、「０」は書込動作が進行中でないことを示す値に相当し、「０以外」の値は書込動作が進行中であることを示す値に相当する。

（コントローラー２の構成）
図５は、コントローラー２で実現する機能の構成を示すブロック図である。図５に示すように、コントローラー２は、書換判断部２０１、書込状態判断部２０２、書込制御部２０３、データ更新部２０４、予定画像更新部２０５、リフレッシュ領域特定部２０６、リフレッシュ判断部２０７、及びリフレッシュ処理部２０８を備えている。これらの書換判断部２０１、書込状態判断部２０２、書込制御部２０３、データ更新部２０４、予定画像更新部２０５、リフレッシュ領域特定部２０６、リフレッシュ判断部２０７、及びリフレッシュ処理部２０８は、コントローラー２のプロセッサーにおいてプログラムが実行されることにより実現される機能に対応する。

書換判断部２０１は、一の画素に対して新規の書込指示が発生したか否かを判断する。より詳しく説明すると、まず、書換判断部２０１は、一の画素について、ＶＲＡＭ４に記憶されている表示画像の画素データと、予定画像データ記憶領域７に記憶されている予定画像の画素データとを比較する。そして書換判断部２０１は、比較の結果から予定画像データ記憶領域７を更新する必要があるか否か、また、画素に対して新規の書込が発生するか否かを判断する。ここで、ＶＲＡＭ４に記憶されている表示画像の画素データが最新の情報であるから、表示画像の画素データと予定画像の画素データとが一致しないという場合は、それまでの予定画像とは異なる内容の画像の表示が指示されたことを意味する。つまり、表示画像の画素データと予定画像の画素データとが一致しない場合は、画素に対して新規の書込指示が発生している状態、換言すれば画素に対して新規の書込が発生する状態であり、そのため、予定画像データ記憶領域７の内容も更新する必要があるということになる。このように、書換判断部２０１は、複数の画素のうち一の画素に対して新規の書込指示が発生したか否かを判断する書換判断手段の一例として機能する。

書込状態判断部２０２は、一の画素について、書込データ記憶領域６に記憶されている書込の内容を参照し、書込動作が進行中か否か判断する。つまり、書込状態判断部２０２は、新規の書込指示が発生したと判断された場合に、当該一の画素に対して画像の書込動作が進行中か否かを判断する書込状態判断手段の一例として機能する。書込制御部２０３は、書込状態判断部２０２の判断結果に基づいて、画素電極１３ａに対してデータ信号が供給されるように走査線駆動回路５３及びデータ線駆動回路５４を制御する。つまり、書込制御部２０３は、表示部を構成する複数の画素に対し、画像データに応じた画像を書き込む書込手段の一例として機能する。データ更新部２０４は、白書込データ記憶領域６Ａ、及び黒書込データ記憶領域６Ｂに前述した書込データを書き込む。予定画像更新部２０５は、予定画像データ記憶領域７に記憶されている予定画像データを、書込データ記憶領域６に記憶されている書込の内容に従って書込制御部２０３が書込を全て終えた場合の画像データで更新する。

次に、リフレッシュ領域特定部２０６について説明を行う前に、リフレッシュについて説明をする。リフレッシュとは、上述したように、画像表示領域５５における特定の表示領域の画素について全黒表示及び全白表示の処理を行うことであるが、この処理を行う理由は以下のとおりである。
電気泳動表示装置１００においては、白から黒への書換、及び黒から白への書換が繰り返し行われた場合、与えられた画像データに応じて画素電極１３ａに所定の回数の電位差を与えても、黒又は白の電気泳動粒子が、表示側（観察者から視認される側）あるいは画素電極１３ａ側に完全には移動しきらない状態が発生することがある。この場合、与えられた電位差に従って白が表示されるべき表示領域であっても、表示側に黒色粒子が残ってしまうことで、表示部１に表示される画像の階調が画像データのとおりにならずに、その画像が乱れたものとなり、視認性が低くなる。一方、黒が表示されるべき表示領域においても、表示側に白色粒子が残ってしまい、同様に視認性が低くなる場合がある。そこで、この問題を解決するために行われる処理がリフレッシュである。要するに、リフレッシュとは、表示部に表示される画像の階調を画像データに記述されている階調に近づけるようにするための処理であって、その具体的なやり方は、リフレッシュの対象となる画素群の全域が同じ階調となるような電圧を、この画素群の全域に対して印加する処理を１回または複数回繰り返して行う、というものである。特に電圧の印加処理を複数回繰り返すときは、それぞれの電圧印加処理における画素群の階調を異ならせることが望ましい。

本実施形態におけるリフレッシュの動作は、以下のようなものである。特定のタイミングでリフレッシュ処理部２０８は、指定された表示領域に含まれる画素電極１３ａに、白から黒への書換に必要な回数のフレームに渡って、透明電極層３２の電位Ｖｃｏｍに対するプラスの駆動電圧を印加する。その後、リフレッシュ処理部２０８は、上記の画素電極１３ａに、黒から白への書換に必要な回数のフレームに渡って、透明電極層３２の電位Ｖｃｏｍに対するマイナスの駆動電圧を印加する。つまり、本実施形態では、リフレッシュ対象領域の全域に黒を書き込むための電圧印加処理を行ったのち、リフレッシュ対象領域の全域に白を書き込むための電圧印加処理を行う。このようにして、指定された表示領域において、全黒表示及び全白表示の処理が行われることで、表示側に残っていた電気泳動粒子が画素電極１３ａ側へ移動する。これにより、低くなっていた視認性が回復する。

リフレッシュ領域特定部２０６は、画像表示領域５５のうち、リフレッシュを行うべき画素で構成される領域（リフレッシュ領域という）を特定し、特定したリフレッシュ領域の位置をＲＡＭ５に記憶する。このリフレッシュ領域は、矩形で表される。第１実施形態においては、リフレッシュ領域特定部２０６は、画像表示領域５５のうちリフレッシュが行われるべき矩形の領域の頂点に位置する４つの画素のうち、お互いに対角（例えば表示部１を正面真上から見たときの左上と右下）に位置する２つの画素の位置を示す位置情報をＣＰＵ３から受け取る。そしてリフレッシュ領域特定部２０６は、上述の位置情報に基づいて、矩形のリフレッシュ領域を特定する。上述のリフレッシュが行われるべき矩形の領域とは、代表的には、ユーザーの操作によって頻繁に書換が行われるテキスト入力ボックスに該当する領域である。ここで、ＣＰＵ３からリフレッシュ領域特定部２０６に受け渡される位置情報は、１つの矩形に関する位置情報に限ったものではない。例えば、表示部１に表示される画像データにおいて、テキスト入力ボックスに該当する領域が複数存在する場合、ＣＰＵ３は、それぞれの領域を表す矩形について、上述の位置情報をリフレッシュ領域特定部２０６に受け渡す。このように、リフレッシュ領域特定部２０６は、複数の画素のうち、リフレッシュの対象となる画素群を特定する特定手段の一例として機能する。

リフレッシュ判断部２０７は、リフレッシュ領域について、リフレッシュを行うべきか否かを判断する。具体的には、リフレッシュ判断部２０７は、リフレッシュ領域について書込が行われたフレーム数をカウントしてＲＡＭ５に記憶させる。以降、上述のリフレッシュ領域について書込が行われたフレーム数のカウントを、単にフレーム数カウントと呼ぶ。そしてリフレッシュ判断部２０７は、フレーム数カウントが、ＲＯＭ８に記憶されている、予め定められた閾値以上となると、リフレッシュを行うべきであると判断し、その旨をリフレッシュ処理部２０８に通知する。つまり、フレーム数カウントは、書込回数に関する値であって、特定手段が特定した画素群のうちの少なくともいずれか１つの画素に対し、第１の表示状態から第２の表示状態への書込がなされた回数、及び、特定手段が特定した画素群のうちの少なくともいずれか１つの画素に対し、第２の表示状態から第１の表示状態への書込がなされた回数の一例である。

リフレッシュ処理部２０８は、リフレッシュ判断部２０７からリフレッシュを行う旨の通知を受けると、リフレッシュ領域を占有して、書込制御部２０３がアクセスできないようにすると共に、ＲＡＭ５に記憶された、リフレッシュが進行中であるか否かを表すリフレッシュフラグを、リフレッシュが進行中であることを意味する１に上書する。なお、リフレッシュフラグが０である場合、リフレッシュが進行中でないことを意味する。そしてリフレッシュ処理部２０８は、リフレッシュ領域について、上述したリフレッシュを行う。この際、リフレッシュ処理部２０８は、リフレッシュ領域以外の他の表示領域における、書込制御部２０３による書込動作と並行して、リフレッシュ領域に対してリフレッシュを行う。リフレッシュ処理部２０８は、リフレッシュを完了すると、占有していたリフレッシュ領域を開放すると共に、リフレッシュフラグを０で上書する。このように、リフレッシュ判断部２０７及びリフレッシュ処理部２０８は、特定手段が特定した画素群に対して前回のリフレッシュ時から前記書込手段によってなされた画像の書込回数に関する値が閾値以上である場合に、当該画素群に対してリフレッシュを行うリフレッシュ処理手段の一例として機能する。

（第１実施形態の動作）
次に、第１実施形態における電気泳動表示装置１００の動作について図６〜図２６を用いて説明する。なお、図８〜図２６においては、画像Ａは、表示部１において表示されている画像を示している。また、画素Ｐｉｊは、一つの画素を表している。ここで、添字のｉは、行列に配置された画素の行番号を表し、ｊは、列番号を表しており、以下、画素を特定して説明する場合、例えば１行１列目の画素は画素Ｐ１１と称する。なお、画像Ａにおいては、各画素について階調を容易に理解できるように黒から白までの８段階の階調を０から７までの数字で示しているが、実際にはこの数字は表示部１には表示されない。また、表示部１においては、画素はｍ本の走査線６４とｎ本のデータ線６５の交差毎に存在するが、図面が繁雑になるのを防ぐために、図８〜図２６においては、表示部１の一部にある４行４列の画素Ｐ１１〜Ｐ４４について図示している。

また、図８〜図２６においては、ＶＲＡＭ４において画素Ｐ１１〜Ｐ４４に対応する記憶領域Ａｉｊの内容、予定画像データ記憶領域７において画素Ｐ１１〜Ｐ４４に対応する記憶領域Ｂｉｊの内容、白書込データ記憶領域６Ａにおいて画素Ｐ１１〜Ｐ４４に対応する記憶領域Ｃｉｊの内容、及び黒書込データ記憶領域６Ｂにおいて画素Ｐ１１〜Ｐ４４に対応する記憶領域Ｄｉｊの内容を図示している。なお、各記憶領域の添字のｉ及びｊは、行列に配置された記憶領域の行番号を表し、ｊは、列番号を表している。例えば、記憶領域を特定して説明する場合、例えば１行１列目の記憶領域Ａｉｊは記憶領域Ａ１１と称する。

ＶＲＡＭ４の記憶領域Ａ１１〜Ａ４４には、表示部１に表示する画像の各画素の階調が記憶され、予定画像データ記憶領域７の記憶領域Ｂ１１〜Ｂ４４には、表示部１に表示させる予定の画像について各画素の階調が記憶される。白書込データ記憶領域６Ａの記憶領域Ｃ１１〜Ｃ４４には、画素Ｐ１１〜Ｐ４４を白にするまでに必要な電圧の印加回数が第１書込データとして記憶され、黒書込データ記憶領域６Ｂの記憶領域Ｄ１１〜Ｄ４４には、画素Ｐ１１〜Ｐ４４を黒にするまでに必要な電圧の印加回数が第２書込データとして記憶される。なお、第１書込データ及び第２書込データは、０でなければ画素に対する書換動作が進行中であることを表し、０であれば画素に対する書換動作が終了していることを表す。

コントローラー２は、画素の駆動を行う際に図６及び図７Ａ，図７Ｂに示したフローチャートに沿って処理を行う。図６は、第１実施形態におけるコントローラー２が行う処理の流れを示したフローチャートである。図７Ａ，図７Ｂは、リフレッシュの処理の流れを示したフローチャートである。なお、図６に示した処理フローと図７Ａ，図７Ｂに示した処理フローは、並行して行われる。まず図６に示したフローチャートについて説明する。

初めに書込状態判断部２０２は、変数ｉ，ｊの値を初期化して１にする（ステップＳ１１，Ｓ１２）。次に書込状態判断部２０２は、変数ｉ，ｊで特定される画素Ｐｉｊを選択する（ステップＳ１３）。例えば、変数ｉの値が１であり、変数ｊの値が１である場合、画素Ｐ１１が選択される。次に、書込制御部２０３は、選択した画素Ｐｉｊにおいてリフレッシュが進行中であるか否かを判断する（ステップＳ１４）。具体的には、ステップＳ１４において、画素Ｐｉｊがリフレッシュ領域に含まれ、且つ、リフレッシュフラグが１である場合には、リフレッシュが進行中であると判断され、両方の条件を満たさない場合には、リフレッシュが進行中でないと判断される。選択した画素Ｐｉｊにおいてリフレッシュが進行中である場合（ステップＳ１４；ＹＥＳ）、ステップＳ２０に移行する。選択した画素Ｐｉｊにおいてリフレッシュが進行中でない場合（ステップＳ１４；ＮＯ）、書込状態判断部２０２は、選択した画素Ｐｉｊに対応する記憶領域Ｃｉｊに記憶されている第１書込データと、記憶領域Ｄｉｊに記憶されている第２書込データの両方が０であるか否か判断する（ステップＳ１５）。書込状態判断部２０２は、選択した画素Ｐｉｊについて対応する記憶領域Ｃｉｊの第１書込データと記憶領域Ｄｉｊの第２書込データの両方が０である場合には（ステップＳ１５；ＹＥＳ）ステップＳ１７へ移行し、第１書込データと第２書込データの一方が０以外である場合には（ステップＳ１５；ＮＯ）、ステップＳ１６へ移行する。ステップＳ１６へ移行すると、データ更新部２０４は、記憶領域Ｃｉｊに記憶されている第１書込データ又は記憶領域Ｄｉｊに記憶されている第２書込データのうち値が０以外のデータから１を減算する。なお、値が０となっている第１書込データ又は第２書込データについては１を減算しない。

一方、ステップＳ１７へ移行すると、書換判断部２０１が、記憶領域Ａｉｊに記憶されているデータと、記憶領域Ｂｉｊに記憶されているデータとを比較する。ここで、書換判断部２０１は、両者が異なっている場合には（ステップＳ１７；ＮＯ）、画素Ｐｉｊを新たに表示状態を変更する画素として特定し、ステップＳ１８へ移行する。
ステップＳ１８では、データ更新部２０４が、画素Ｐｉｊの階調を記憶領域Ａｉｊの階調に変更するまでに必要な画素への電圧の印加回数を書込データ記憶領域６に書き込む。また、予定画像更新部２０５が、記憶領域Ｂｉｊの内容を記憶領域Ａｉｊに記憶されている内容で上書きする（ステップＳ１９）。
上述したように、書込制御部２０３及びデータ更新部２０４は、書込状態判断手段において、一の画素に対する書込動作が進行中ではないと判断された場合には、画素の表示状態を第１の表示状態から第２の表示状態へ変化させるときの駆動電圧の印加回数である第１書込データ、又は画素の表示状態を第２の表示状態から第１の表示状態へ変化させるときの駆動電圧の印加回数である第２書込データを第１の記憶領域に保存し、当該第１の記憶領域に保存されている第１書込データ及び第２書込データに基づき一の画素に駆動電圧を複数回印加する書込制御を行う一方、書込状態判断手段において、一の画素に対して書込動作が進行中であると判断された場合には、進行中の書込動作を継続し、当該書込動作が終了した後、前記書込制御を行う書込制御手段の一例として機能する。

次に、書込制御部２０３は、ステップＳ２０において変数ｊの値がデータ線の本数ｎと同じであるか否か判断する。ここで変数ｊの値がｎと同じでなければ（ステップＳ２０；ＮＯ）、書込制御部２０３は、変数ｊの値に１を加え（ステップＳ２１）、ステップＳ１３へ移行する。変数ｊの値がｎである場合（ステップＳ２０；ＹＥＳ）、書込制御部２０３は、変数ｉの値が走査線の本数ｍと同じであるか否か判断する（ステップＳ２２）。ここで変数ｉの値がｍでなければ（ステップＳ２２；ＮＯ）、書込制御部２０３は、変数ｉの値に１を加え（ステップＳ２３）、ステップＳ１２へ移行する。変数ｉの値がｍである場合（ステップＳ２２；ＹＥＳ）、書込制御部２０３は、リフレッシュフラグの内容に基づいてリフレッシュが進行中であるか否かの判断を行う（ステップＳ２４）。リフレッシュフラグが０の場合（ステップＳ２４；ＮＯ）、リフレッシュが進行中でないため、全表示領域の画素を対象として、書込制御部２０３が、走査線駆動回路５３とデータ線駆動回路５４とを制御して画素駆動回路を駆動し（ステップＳ２５）、ステップＳ２７へ移行する。リフレッシュフラグが１の場合（ステップＳ２４；ＹＥＳ）、リフレッシュが進行中であるため、リフレッシュ領域を除く領域の画素を対象として、書込制御部２０３が、走査線駆動回路５３とデータ線駆動回路５４とを制御して画素駆動回路を駆動し（ステップＳ２６）、ステップＳ２７へ移行する。このように、書込制御部２０３は、リフレッシュ処理手段によってリフレッシュがなされている期間において、当該リフレッシュの対象となっている画素群に対しては画像の書込を行わず、当該リフレッシュの対象となっていない画素群に対しては画像の書込を行う書込手段の一例としても機能する。

次に、リフレッシュ判断部２０７は、リフレッシュ領域を構成する画素Ｐｉｊにおいて、白への書込、又は黒への書込が行われたかを判断する（ステップＳ２７）。具体的には、ステップＳ２５あるいはステップＳ２６において、リフレッシュ領域を構成する画素Ｐｉｊについて、プラス若しくはマイナスの電圧印加が行われた場合、リフレッシュ判断部２０７は、リフレッシュ領域で書込が行われたと判断する。ここで、リフレッシュ領域を構成する画素Ｐｉｊについてプラス若しくはマイナスの電圧印加が行われていた場合（ステップＳ２７；ＹＥＳ）、リフレッシュ判断部２０７は、フレーム数カウントに１を加算して（ステップＳ２８）、ステップＳ１１に移行する。一方、リフレッシュ領域を構成する画素Ｐｉｊについてプラス若しくはマイナスの電圧印加が行われていなかった場合（ステップＳ２７；ＮＯ）、処理はステップＳ１１に移行する。以上が図６における処理フローである。

次に図７Ａ，図７Ｂを参照して、リフレッシュ領域に対してリフレッシュが行われる際の処理フローを説明する。まず、リフレッシュ領域特定部２０６は、ＣＰＵ３から受け取る画素の位置情報に基づいて、矩形のリフレッシュ領域を特定すると、この特定したリフレッシュ領域を構成する画素Ｐｉｊの情報を、ＲＡＭ５に記憶する（図７ＡステップＳ４０）。ここで、画素Ｐｉｊの情報とは、具体的には、変数ｉ及び変数ｊの組み合わせである。また、ここにおいて、リフレッシュ領域は、表示部１を正面真上から見たときに、Ｐｑｒを左上とし、Ｐｑｔを右上とし、Ｐｓｒを左下とし、Ｐｓｔを右下とする矩形で表されるものとする。

次に、リフレッシュ判断部２０７は、リフレッシュの条件を満たしているかを判断する。第１実施形態においては、フレーム数カウントが、ＲＯＭ８に記憶された閾値以上である場合、リフレッシュの条件を満たしていると判断され、フレーム数カウントが、ＲＯＭ８に記憶された閾値未満である場合は、リフレッシュの条件を満たしていないと判断される（図７ＡステップＳ４１）。図７ＡステップＳ４１でＹＥＳの場合、リフレッシュ処理部２０８は書込制御部２０３に対して割り込みを行い、リフレッシュ領域を占有して書込制御部２０３がリフレッシュ領域にアクセスできないようにすると共に、リフレッシュフラグの内容を１で上書きする（図７ＡステップＳ４２）。なお、図７ＡステップＳ４１でＹＥＳとなるタイミングは、図６におけるステップＳ２８で、フレーム数カウントに１が加算された後となる。

次に、リフレッシュ処理部２０８が、リフレッシュ領域を構成する全ての画素Ｐｉｊの階調を黒（０）に変更するまでに必要な、画素への電圧の印加回数である「７」を、黒書込データ記憶領域６Ｂに書き込む（図７ＡステップＳ４３）。また、リフレッシュ処理部２０８は、リフレッシュ領域に相当する全ての記憶領域Ｂｉｊを黒に上書きする（図７ＡステップＳ４４）。次に、リフレッシュ処理部２０８は、変数ｉ，ｊの値を初期化する（図７ＡステップＳ４５，Ｓ４６）。そして、リフレッシュ処理部２０８は、変数ｉ，ｊで特定される画素Ｐｉｊを選択する（図７ＡステップＳ４７）。例えば、変数ｉの値がｑであり、変数ｊの値がｒである場合、画素Ｐｑｒが選択される。リフレッシュ処理部２０８は、選択した画素Ｐｉｊに対応する記憶領域Ｄｉｊに記憶されている第２書込データが０であるか否か判断する（図７ＢステップＳ４８）。リフレッシュ処理部２０８は、選択した画素Ｐｉｊについて対応する記憶領域Ｄｉｊの第２書込データが０である場合には（図７ＢステップＳ４８；ＹＥＳ）、ステップＳ５５へ移行し、第２書込データが０以外である場合には（図７ＢステップＳ４８；ＮＯ）、図７ＢステップＳ４９へ移行する。図７ＢステップＳ４９へ移行すると、リフレッシュ処理部２０８は、記憶領域Ｄｉｊに記憶されている第２書込データのうち値が０以外の第２書込データから１を減算する。つまり、値が０となっている第２書込データについては１を減算しない。

図７ＢステップＳ４９の次に、リフレッシュ処理部２０８は、ステップＳ５０において変数ｊの値が、表示部１を正面真上から見た際にリフレッシュ領域の右下を構成する画素における変数ｊの内容（つまりｔ）と同じであるか否か判断する。ここで変数ｊの値がｔと同じでなければ（図７ＢステップＳ５０；ＮＯ）、リフレッシュ処理部２０８は、変数ｊの値に１を加え（図７ＢステップＳ５１）、図７ＡステップＳ４７へ移行する。変数ｊの値がｔである場合（図７ＢステップＳ５０；ＹＥＳ）、リフレッシュ処理部２０８は、変数ｉの値が、表示部１を正面真上から見た際にリフレッシュ領域の右下を構成する画素における変数ｉの内容（つまりｓ）と同じであるか否か判断する（図７ＢステップＳ５２）。ここで変数ｉの値がｓでなければ（図７ＢステップＳ５２；ＮＯ）、リフレッシュ処理部２０８は、変数ｉの値に１を加え（図７ＢステップＳ５３）、図７ＡステップＳ４６へ移行する。変数ｉの値がｓである場合（図７ＢステップＳ５２；ＹＥＳ）、リフレッシュ処理部２０８が、走査線駆動回路５３とデータ線駆動回路５４とを制御して画素駆動回路を駆動する（図７ＢステップＳ５４）。なお、ステップ図７ＢステップＳ５４の処理は、図６におけるステップＳ２６の処理と同期を取って行われる。

１回のリフレッシュにおいて、リフレッシュ領域を構成する全ての画素Ｐｉｊが、黒（階調が０）の表示となると、リフレッシュ領域に対応する記憶領域Ｄｉｊにおいては、全ての第２書込データが０となっている。従って、このタイミングで、図７ＢステップＳ４８における判断結果がＹＥＳとなり、図７ＢステップＳ５５に処理が移行する。図７ＢステップＳ５５で、リフレッシュ処理部２０８は、ＲＡＭ５に記憶された白書込開始フラグなるものの内容が１であるか否かを判断する。白書込開始フラグは、リフレッシュ領域における全ての画素Ｐｉｊを白に書き換える処理が開始済みであるか否かを表すものであり、その内容が１の値を取るときには、上述の白に書き換える処理が進行中であることを意味する。一方、リフレッシュフラグの内容が０の値を取るときには、上述の白に書き換える処理が進行中でないことを意味する。リフレッシュ処理部２０８は、白書込開始フラグが０である場合には（図７ＢステップＳ５５；ＮＯ）、ステップＳ５６へ移行し、白書込開始フラグが１である場合には（図７ＢステップＳ５５；ＹＥＳ）、図７ＢステップＳ５９へ移行する。

図７ＢステップＳ５６へ移行すると、リフレッシュ処理部２０８は、リフレッシュ領域を構成する全ての画素Ｐｉｊの階調を白（７）に変更するまでに必要な、画素への電圧の印加回数である「７」を白書込データ記憶領域６Ａに書き込む（図７ＢステップＳ５６）。また、リフレッシュ処理部２０８は、リフレッシュ領域に相当する全ての記憶領域Ｂｉｊを白に上書きする（図７ＢステップＳ５７）。そしてリフレッシュ処理部は、白書込開始フラグの内容を１に上書して（図７ＢステップＳ５８）、図７ＢステップＳ５５に移行する。ここで白書込開始フラグの内容が１であるため（図７ＢステップＳ５５；ＹＥＳ）、処理が図７ＢステップＳ５９に移行する。
リフレッシュ処理部２０８は、選択した画素Ｐｉｊに対応する記憶領域Ｃｉｊに記憶されている第１書込データが０であるか否か判断する（図７ＢステップＳ５９）。リフレッシュ処理部２０８は、選択した画素Ｐｉｊについて対応する記憶領域Ｃｉｊの第１書込データが０である場合には（図７ＢステップＳ５９；ＹＥＳ）、ステップＳ６１へ移行し、第１書込データが０以外である場合には（図７ＢステップＳ５９；ＮＯ）、図７ＢステップＳ６０へ移行する。図７ＢステップＳ６０へ移行すると、リフレッシュ処理部２０８は、記憶領域Ｃｉｊに記憶されている第１書込データのうち値が０以外の第１書込データから１を減算する。つまり、値が０となっている第１書込データについては１を減算しない。

図７ＢステップＳ６０の後、処理は図７ＢステップＳ５０に移行し、黒への書換が行われたときと同様に、リフレッシュ処理部２０８は、図７Ａ及び図７Ｂの処理フローに沿って、選択する画素を変更しながらリフレッシュ領域が全白表示となるように動作する。リフレッシュ領域について全白表示が完了された状態で、図７ＢステップＳ５９に移行したとする。このとき、リフレッシュ領域を構成する全ての画素Ｐｉｊが、白（階調が７）の表示となっており、リフレッシュ領域に対応する記憶領域Ｃｉｊにおいては、全ての第１書込データが０となっている。従って、図７ＢステップＳ５９でＹＥＳと判断され、図７ＢステップＳ６１へ移行する。図７ＢステップＳ６１で、リフレッシュ判断部２０７は、リフレッシュの開始条件に対応する変数をリセットする。第１実施形態においては、図７ＢステップＳ６１で、リフレッシュ判断部２０７は、フレーム数カウントを０に上書きする。次に、リフレッシュ処理部２０８は、占有していたリフレッシュ領域を開放して書込制御部２０３がリフレッシュ領域にアクセスできるようにし、さらに、リフレッシュフラグの内容を０に上書すると（図７ＢステップＳ６２）、図７ＡステップＳ４０に移行する。

次に、図８〜図２６を参照し、ＶＲＡＭ４に画像データが書き込まれてから画像データの画像が表示部１に表示されるまでの表示部１における表示の変化、ＶＲＡＭ４の内容の変化、予定画像データ記憶領域７の内容の変化、及び、書込データ記憶領域６の内容の変化について説明する。なお、ここでは、リフレッシュ領域特定部２０６によって、画素Ｐ１２及びＰ１３がリフレッシュ領域として特定されているものとする。また、ここでは、ＲＯＭに記憶された、リフレッシュを行う判断基準となるフレーム数カウントの閾値は、「７」であるとする。

表示部１の表示と、ＶＲＡＭ４、書込データ記憶領域６及び予定画像データ記憶領域７の状態が図８の状態となっている時にＣＰＵ３がＶＲＡＭ４に画像データを書き込むと、画像データに応じてＶＲＡＭ４の状態が図９に示した状態となる。
図９の状態でステップＳ１３において画素Ｐ１１が選択されると、ステップＳ１４でＮＯと判断され、ステップＳ１５でＹＥＳと判断され、ステップＳ１７でＮＯと判断される。ここで、記憶領域Ｂ１１の内容が黒を表し、記憶領域Ａ１１の内容が白を表しているため、画素Ｐ１１を黒から白に変更することとなり、ステップＳ１８で、記憶領域Ｃ１１に７が書き込まれ、ステップＳ１９で記憶領域Ｂ１１に記憶領域Ａ１１の内容が書き込まれて図１０に示した状態となる。

次に、画素Ｐ１２が選択されると、図６ステップＳ１４でＮＯと判断され、図６ステップＳ１５でＹＥＳと判断され、図６ステップＳ１７でＮＯと判断される。これにより、図６ステップＳ１８で、記憶領域Ｃ１２に７が書き込まれ、図６ステップＳ１９で記憶領域Ｂ１２に記憶領域Ａ１２の内容が書き込まれて図１１に示した状態となる。また、画素Ｐ３３が選択されると、図６ステップＳ１４でＮＯと判断され、図６ステップＳ１５でＹＥＳと判断され、図６ステップＳ１７でＮＯと判断される。記憶領域Ｂ３３の内容が白を表し、記憶領域Ａ３３の内容が黒を表しているため、画素Ｐ３３を白から黒に変更することとなり、図６ステップＳ１８で、記憶領域Ｄ３３に７が書き込まれ、図６ステップＳ１９で記憶領域Ｂ３３に記憶領域Ａ３３の内容が書き込まれる。この後、画素Ｐ４４まで選択されると、図１２に示したように予定画像データ記憶領域７の内容はＶＲＡＭ４の内容と同じとなる。また、白書込データ記憶領域６Ａにおいては、記憶領域Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２に７が書き込まれ、黒書込データ記憶領域６Ｂにおいては、記憶領域Ｄ３３，Ｄ３４，Ｄ４３，Ｄ４４に７が書き込まれた状態となる。

この後、図６ステップＳ２４でＮＯと判断され、図６ステップＳ２５の処理が行われると、画素Ｐ１１に対応する画素駆動回路（１行目の走査線６４と１列目のデータ線６５の交差に対応する画素駆動回路）においては、記憶領域Ｃ１１の内容が０以外であるため、走査線６４が選択された時に画素電極１３ａの電位が透明電極層３２の電位Ｖｃｏｍに対して−１５Ｖとなるようにデータ線６５に電圧が印加される。また、画素Ｐ１２，Ｐ２１，Ｐ２２に対応する画素駆動回路においても、記憶領域Ｃ１２，Ｃ２１，Ｃ２２の内容が０以外であるため、走査線６４が選択された時に画素電極１３ａの電位が透明電極層３２の電位Ｖｃｏｍに対して−１５Ｖとなるようにデータ線６５に電圧が印加される。
また、画素Ｐ３３に対応する画素駆動回路（３行目の走査線６４と３列目のデータ線６５の交差に対応する画素駆動回路）においては、記憶領域Ｄ３３の内容が０以外であるため、走査線６４が選択された時に画素電極１３ａの電位が透明電極層３２の電位Ｖｃｏｍに対して＋１５Ｖとなるようにデータ線６５に電圧が印加される。また、画素Ｐ３４，Ｐ４３，Ｐ４４に対応する画素駆動回路においても、記憶領域Ｄ３４，Ｄ４３，Ｄ４４の内容が０以外であるため、走査線６４が選択された時に画素電極１３ａの電位が透明電極層３２の電位Ｖｃｏｍに対して＋１５Ｖとなるようにデータ線６５に電圧が印加される。

なお、他の画素については、白書込データ記憶領域６Ａにおいて対応する記憶領域の内容が０であり、且つ黒書込データ記憶領域６Ｂにおいて対応する記憶領域の内容が０であるため、走査線６４が選択された時に画素電極１３ａの電位と透明電極層３２の電位Ｖｃｏｍとの差が０Ｖとなるようにデータ線６５に電圧が印加される。次に、リフレッシュ領域であるＰ１２，Ｐ１３において、白への書込、又は黒への書込が行われたか否かについて、図６ステップＳ２７でＹＥＳと判断されるため、図６ステップＳ２８で、リフレッシュ判断部２０７は、フレーム数カウントに１を加算する。このようにデータ線６５に電圧が印加されると、画素において白粒子と黒粒子が移動して表示部１の表示は図１３に示した状態となる。

図６ステップＳ２８が終了すると、書込制御部２０３は、処理を図６ステップＳ１１へ戻す。図１３の状態で図６ステップＳ１３において画素Ｐ１１が選択されると、図６ステップＳ１４でＮＯと判断され、図６ステップＳ１５でＮＯと判断され、記憶領域Ｃ１１に書き込まれている値から１が減算され、記憶領域Ｃ１１の内容は６となる。次に、図６ステップＳ１３において画素Ｐ１２が選択されると、図６ステップＳ１４でＮＯと判断され、図６ステップＳ１５でＮＯと判断され、記憶領域Ｃ１２に書き込まれている値から１が減算され、記憶領域Ｃ１２の内容は６となる。この後、画素Ｐ４４まで選択されると、図１４に示したように記憶領域Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２の内容が６となり、記憶領域Ｄ３３，Ｄ３４，Ｄ４３，Ｄ４４の内容が６となる。

図１５は、図１４に示した状態から２回目の図６ステップＳ２５の処理が行われた直後の状態を示した図である。ここで、図１６に示したようにＶＲＡＭ４の内容が書き換えられた場合について考える。図１６の状態から図６ステップＳ１３において画素Ｐ２１が選択されると、図６ステップＳ１４でＮＯと判断され、図６ステップＳ１５でＮＯと判断されて、図６ステップＳ１６で記憶領域Ｃ２１に書き込まれている値から１が減算され、記憶領域Ｃ２１の内容は４となる。一方、図６ステップＳ１３において画素Ｐ２３が選択されると、ステップＳ１４でＮＯと判断され、図６ステップＳ１５でＹＥＳと判断され、図６ステップＳ１７でＮＯと判断される。これにより、図６ステップＳ１８で、記憶領域Ｄ２３に７が書き込まれ、図６ステップＳ１９で記憶領域Ｂ２３に記憶領域Ａ２３の内容が書き込まれる。このように、ＶＲＡＭ４の内容が白から黒に書き換えられても、白への書換が進行中の画素については白への書換が進められ、書換が行われていない画素については黒書込データ記憶領域６Ｂに第２書込データが記憶される。また、図１６の状態から図６ステップＳ１３において画素Ｐ４３が選択されると、図６ステップＳ１４でＮＯと判断され、図６ステップＳ１５でＮＯと判断されて、図６ステップＳ１６で記憶領域Ｄ４３に書き込まれている値から１が減算され、記憶領域Ｄ４３の内容は４となる。このように、ＶＲＡＭ４の内容が黒から白に書き換えられても、黒への書換が進行中の画素については書換が進められる。

図１６の状態から図６ステップＳ２２でＹＥＳと判断されるまで処理が行われると、ＶＲＡＭ４と各記憶領域の状態は図１７に示した状態となる。また、図１７に示した状態から図６ステップＳ２４〜ステップＳ２８の処理が行われると表示部１の状態は、図１８に示した状態となり、ＶＲＡＭ４で内容が書き換えられた部分に対応する画素について、書換が進行中の画素については進行中の書換が進められ、書換が行われていなかった画素については新たに画素の書換が開始される。

図１９は、図１８に示した状態から３回目の図６ステップＳ２５の処理が行われた直後の状態を示した図である。その後、図６ステップＳ２７でＹＥＳと判断され、図６ステップＳ２８で、リフレッシュ判断部２０７は、フレーム数カウントに１を加算する。ここまでの処理において、リフレッシュ領域を構成する画素Ｐ１２においては、７フレーム分の書込がなされている。ここで、フレーム数カウントの値が「７」となり、閾値以上であるため、図７ＡステップＳ４１でＹＥＳと判断される。従って、リフレッシュ処理部２０８は、書込制御部２０３に対して割り込みを行い、リフレッシュ領域である画素Ｐ１２、Ｐ１３を占有すると、リフレッシュフラグを１で上書する。そして、書込制御部２０３によるリフレッシュ領域以外の表示領域に対する書込と並行して、リフレッシュ処理部２０８は、リフレッシュ領域に対するリフレッシュを開始する。ここで、リフレッシュ処理部２０８によって、図７ＡステップＳ４３で記憶領域Ｄ１２、Ｄ１３に７が書き込まれ、図７ＡステップＳ４４で記憶領域Ｂ１２、Ｂ１３が黒に書き換えられる。そして、さらに図６における処理が進められて、先に書換が開始された画素について、第１書込データと第２書込データの値が０になると各記憶領域と表示部１の表示は図２０に示した状態となる。

図２０の状態から図６ステップＳ１３において画素Ｐ２１が選択されると、図６ステップＳ１４でＮＯと判断され、図６ステップＳ１５でＹＥＳと判断されて図６ステップＳ１７でＮＯと判断される。これにより、図６ステップＳ１８で、記憶領域Ｄ２１に７が書き込まれ、図６ステップＳ１９で記憶領域Ｂ２１に記憶領域Ａ２１の内容が書き込まれる。また、図６ステップＳ１３において画素Ｐ４３が選択されると、図６ステップＳ１４でＮＯと判断され、図６ステップＳ１５でＹＥＳと判断されて図６ステップＳ１７でＮＯと判断される。これにより、図６ステップＳ１８で、記憶領域Ｃ４３に７が書き込まれ、図６ステップＳ１９で記憶領域Ｂ４３に記憶領域Ａ４３の内容が書き込まれる。この後、図６ステップＳ２２及び図７ＢステップＳ５２でＹＥＳと判断されるまで処理が行われると、各記憶領域の内容は図２１に示した状態となり、図６ステップＳ２６及び図７ＢステップＳ５４の処理が行われると図２２の状態となる。

この後、処理が進められて、画素Ｐ２３，Ｐ２４，Ｐ３１，Ｐ３２の書換が終了すると、図２３の状態となる。また、さらに処理が進められて、画素Ｐ１２，Ｐ１３，Ｐ２１，Ｐ２２，Ｐ４３，Ｐ４４の書換が進められると、図２４に示した状態となる。ここで、図７ＡステップＳ４７で画素Ｐ１２が選択されると、図７ＢステップＳ４８でＹＥＳと判断され、図７ＢステップＳ５５でＮＯと判断される。従って、リフレッシュ処理部２０８によって、図７ＢステップＳ５６で記憶領域Ｃ１２、Ｃ１３に７が書き込まれ、図７ＢステップＳ５７で記憶領域Ｂ１２、Ｂ１３が白に書き換えられることで、図２５に示した状態となる。この後、処理が進められると、画素Ｐ１２，Ｐ１３の書換が進められ、最終的には図２６に示した状態となる。ここで、図７ＡステップＳ４７において画素Ｐ１２が選択されると、図７ＢステップＳ４８でＹＥＳと判断され、図７ＢステップＳ５５でＹＥＳと判断され、図７ＢステップＳ５９でＹＥＳと判断された結果、リフレッシュ判断部２０７は、フレーム数カウントを０で上書きする。そしてリフレッシュ処理部２０８は、占有していたリフレッシュ領域（ここでは画素Ｐ１２，Ｐ１３）を開放し、リフレッシュフラグを０で上書する。

このように、第１実施形態によれば、書込制御部２０３によって画素に対する書込が行われている場合であっても、予め定められた領域においてリフレッシュを行うべきタイミングが訪れると、リフレッシュ処理部２０８が、書込制御部２０３による書込が進行中であるか否かに関わらず処理の割り込みを行い、上述の領域についてリフレッシュを行う。このとき、フレーム数カウントが閾値以上になったときにリフレッシュを行うので、リフレッシュを行う時期を表示部における視認性が低下する可能性が高まったときに限定することができる。また、第１実施形態においては、フレーム単位の画素駆動が終わったタイミングでリフレッシュを行うことができる。また、このとき、リフレッシュ対象である予め定められた領域以外の他の領域については、書込制御部２０３が通常通り書込処理を行う。つまり、リフレッシュ対象の領域以外の他の領域については画像の表示を進められるため、全ての領域の画素について黒表示又は白表示を行うようなリフレッシュと比較して、画像の内容を認識するまでの体感的な応答速度が向上する。

＜第２実施形態＞
次に、本発明の第２実施形態について説明する。
第２実施形態と第１実施形態とでは、リフレッシュ判断部２０７の処理内容と、フローチャートの一部とが異なる。その他の第１実施形態と同様な点については、詳細な説明を省略する。

第２実施形態において、リフレッシュ判断部２０７は、リフレッシュ領域において、白から黒へ、あるいは黒から白へと表示状態が変更される画素の数を求め、この画素の数を積算してＲＡＭ５に記憶する。このようにして求められた、リフレッシュ領域において表示状態が変更される画素の数を積算したものを、積算更新画素数という。そしてリフレッシュ判断部２０７は、積算更新画素数が、ＲＯＭ８に記憶された、予め定められた閾値以上となった場合に、リフレッシュ領域についてリフレッシュを行うべきである、と判断する。つまり、積起算更新画素数は、書込回数に関する値の一例であって、特定手段が特定した画素群において前記第１の表示状態から前記第２の表示状態への書込がなされた画素の数、及び、前記特定手段が特定した画素群において前記第２の表示状態から前記第１の表示状態への書込がなされた画素の数の一例である。

図２７は、第２実施形態におけるコントローラー２が行う処理の流れを示したフローチャートである。ここで、画素Ｐｉｊが選択され（ステップＳ１３）、ステップＳ１４でＮＯと判断され、ステップＳ１５でＹＥＳと判断され、ステップＳ１７でＮＯと判断されたとする。つまり、選択した画素Ｐｉｊに対応する、ＶＲＡＭ４における記憶領域Ａｉｊの内容と、予定画像データ記憶領域７における記憶領域Ｂｉｊの内容が異なる状態である。従って、選択した画素Ｐｉｊについて、白から黒へ、あるいは黒から白への書込が行われることとなる。ステップＳ１８及びステップＳ１９の処理が完了すると、書込制御部２０３は、選択された画素Ｐｉｊが、リフレッシュ領域に含まれるか否かを判断する（ステップＳ１９ｂ）。選択された画素Ｐｉｊが、リフレッシュ領域に含まれない場合（ステップＳ１９ｂ；ＮＯ）、ステップＳ２０へ移行する。選択された画素Ｐｉｊが、リフレッシュ領域に含まれる場合（ステップＳ１９ｂ；ＹＥＳ）、リフレッシュ判断部２０７は、積算更新画素数に１を加算して（ステップＳ１９ｃ）、ステップＳ２０へ移行する。

次に、図７Ａ及び図７Ｂを用いて、第２実施形態における、リフレッシュ領域に対してリフレッシュが行われる際の処理フローを説明する。リフレッシュ領域特定部は、特定したリフレッシュ領域を構成する画素Ｐｉｊの情報をＲＡＭ５に記憶させる（図７ＡステップＳ４０）。リフレッシュ判断部２０７は、ＲＡＭ５に記憶された積算更新画素数が、ＲＯＭ８に記憶された、予め定められた閾値以上であるか否かを判断する（図７ＡステップＳ４１）。積算更新画素数が上述の閾値以上であると判断された場合（図７ＡステップＳ４１；ＹＥＳ）、図７ＡステップＳ４２へ処理が移行し、リフレッシュが開始される。処理が進み、図７ＢステップＳ５９でＹＥＳとなる状態、つまり、リフレッシュが完了した状態となると、リフレッシュ判断部２０７は積算更新画素数を０で上書きする（図７ＢステップＳ６１）。

次に、第２実施形態における電気泳動表示装置１００の動作について、図７Ａ、図７Ｂ及び図２７のフローチャート、及び図８〜図１７，図２８〜図３４を参照し、ＶＲＡＭ４に画像データが書き込まれてから画像データの画像が表示部１に表示されるまでの表示部１における表示の変化、ＶＲＡＭ４の内容の変化、予定画像データ記憶領域７の内容の変化、書込データ記憶領域６の内容の変化について説明する。なお、ここでは、リフレッシュ領域特定部２０６によって、画素Ｐ２２，Ｐ２３，Ｐ２４，Ｐ３２，Ｐ３３，Ｐ３４，Ｐ４２，Ｐ４３，Ｐ４４がリフレッシュ領域として特定されているものとする。また、ここでは、ＲＯＭに記憶された、リフレッシュを行う判断基準となる積算更新画素数の閾値は、「８」であるとする。

表示部１の表示と、ＶＲＡＭ４、書込データ記憶領域６及び予定画像データ記憶領域７の状態が図８の状態から、処理が進んで図１２の状態になったとする。ここで、図１１から図１２の状態に移行する過程において、図２７ステップＳ１３で画素Ｐ２２，Ｐ３３，Ｐ３４，Ｐ４３，Ｐ４４の各々が選択された際に、図２７ステップＳ１９ｂでＹＥＳと判断され、リフレッシュ判断部２０７により積算更新画素数に加算が行われる。この結果、図１２の状態では、積算更新画素数が「５」となる。図１２の状態からさらに処理が進み、図１７の状態になったとする。ここで、図１６から図１７の状態に移行する過程において、図２７ステップＳ１３で画素Ｐ２３，Ｐ２４，Ｐ３２の各々が選択された際に、図２７ステップＳ１９ｂでＹＥＳと判断され、リフレッシュ判断部２０７により積算更新画素数に加算が行われる。この結果、図１７の状態では、積算更新画素数が「８」となる。ここにおいて、積算更新画素数が閾値以上であるため、図７ＡステップＳ４１でＹＥＳと判断される。従って、リフレッシュ処理部２０８は、書込制御部２０３に対して割り込みを行い、リフレッシュ領域である画素Ｐ２２，Ｐ２３，Ｐ２４，Ｐ３２，Ｐ３３，Ｐ３４，Ｐ４２，Ｐ４３，Ｐ４４を占有して、リフレッシュフラグを１で上書する。そして、書込制御部２０３によるリフレッシュ領域以外の表示領域に対する書込と並行して、リフレッシュ処理部２０８は、リフレッシュ領域に対するリフレッシュ処理を開始する。

ここで、リフレッシュ処理部２０８によって、図７ＡステップＳ４３で記憶領域Ｄ２２，Ｄ２３，Ｄ２４，Ｄ３２，Ｄ３３，Ｄ３４，Ｄ４２，Ｄ４３，Ｄ４４に７が書き込まれ、図７ＡステップＳ４４で、リフレッシュ領域に含まれる画素に相当する記憶領域のうち、黒（０）でない記憶領域Ｂ２２，Ｂ４２が黒に書き換えられた結果、図２８の状態となる。その後処理が進められて、図２７ステップＳ２６及び図７ＢステップＳ５４における処理が４回行われると、図２９の状態となる。その後、処理が進められて、画素Ｐ２３，Ｐ２４，Ｐ３１，Ｐ３２，Ｐ４２の書換が終了すると、図３０の状態となる。ここで、図７ＡステップＳ４７で画素Ｐ２２が選択されると、図７ＢステップＳ４８でＹＥＳと判断され、図７ＢステップＳ５５でＮＯと判断される。従って、リフレッシュ処理部２０８によって、図７ＢステップＳ５６で記憶領域Ｃ２２，Ｃ２３，Ｃ２４，Ｃ３２，Ｃ３３，Ｃ３４，Ｃ４２，Ｃ４３，Ｃ４４に７が書き込まれ、図７ＢステップＳ５７で記憶領域Ｂ２２，Ｂ２３，Ｂ２４，Ｂ３２，Ｂ３３，Ｂ３４，Ｂ４２，Ｂ４３，Ｂ４４が白に書き換えられることで、図３１に示した状態となる。

その後、画素Ｐ２１の書換が終了すると、図３２の状態となる。また、さらに処理が進められると、画素Ｐ２２，Ｐ２３，Ｐ２４，Ｐ３２，Ｐ３３，Ｐ３４，Ｐ４２，Ｐ４３，Ｐ４４の書換が終了して、図３３の状態となる。そして、図７ＡステップＳ４７において画素Ｐ２２が選択されると、図７ＢステップＳ４８でＹＥＳと判断され、図７ＡステップＳ５５でＹＥＳと判断され、図７ＡステップＳ５９でＹＥＳと判断された結果、リフレッシュ判断部２０７は、ＲＡＭに記憶された積算更新画素数を０で上書きする。そしてリフレッシュ処理部２０８は、占有していたリフレッシュ領域（ここでは画素Ｐ２２，Ｐ２３，Ｐ２４，Ｐ３２，Ｐ３３，Ｐ３４，Ｐ４２，Ｐ４３，Ｐ４４）を解放し、リフレッシュフラグを０で上書する。

その後、処理が進められると、選択された画素Ｐ２２，Ｐ２３，Ｐ２４，Ｐ３２，Ｐ３３，Ｐ３４の各々について、図２７ステップＳ１４でＮＯと判断され、図２７ステップＳ１５でＹＥＳと判断され、図２７ステップＳ１７でＮＯと判断される。これにより、図２７ステップＳ１８で、記憶領域Ｄ２２，Ｄ２３，Ｄ２４，Ｄ３２，Ｄ３３，Ｄ３４の各々に７が書き込まれ、図２７ステップＳ１９で記憶領域Ｂ２２，Ｂ２３，Ｂ２４，Ｂ３２，Ｂ３３，Ｂ３４の各々に、対応する記憶領域Ａ２２，Ａ２３，Ａ２４，Ａ３２，Ａ３３，Ａ３４の内容が書き込まれる。この結果、図３４の状態となる。その後、さらに処理が進められると最終的に図３５の状態となる。

このように、第２実施形態によれば、第１実施形態と同様の効果を奏することが可能となる。また、第２実施形態においては、画素単位で書換予定の回数が閾値以上となったタイミングでリフレッシュを行うことができる。

＜第３実施形態＞
第３実施形態と、第１及び第２実施形態とでは、電気泳動表示装置１００のハードウェア構成、リフレッシュ判断部２０７の処理内容、及びフローチャートの一部とが異なる。その他の第１及び第２実施形態と同様な点については、詳細な説明を省略する。

図３６は電気泳動表示装置１００Ａのハードウェア構成を示すブロック図である。電気泳動表示装置１００Ａにおける電気泳動表示装置１００との違いは、ＭＭＵ（Memory Management Unit）９を備えていることである。ＭＭＵ９は、ＣＰＵ３の要求するメモリーアクセスを処理する。具体的には、ＭＭＵ９は、ＶＲＡＭ４における、リフレッシュ領域に相当する記憶領域に含まれる一の画素についてＣＰＵ３によって書換が行われると、この旨をリフレッシュ判断部２０７に通知する。リフレッシュ判断部２０７は、この通知を受けると、ＲＡＭ５に記憶されたＶＲＡＭ書換回数なる変数に１を加算する。ここで、ＶＲＡＭ書換回数とは、ＣＰＵ３が、ＶＲＡＭ４における、リフレッシュ領域に相当する記憶領域に含まれる一の画素を書き換えた回数である。また、ここにおいて、ＶＲＡＭ４における、リフレッシュ領域に相当する記憶領域に含まれる一の画素が書き換えられた場合とは、白から黒、又は黒から白へ書換が行われた場合に限らず、黒から黒、又は白から白へ書換（要するに上書き）が行われた場合をも含む。
また、リフレッシュ判断部２０７は、ＶＲＡＭ書換回数の値が、ＲＯＭ８に記憶された、予め定められた閾値以上である場合、リフレッシュの条件を満たしていると判断し、閾値に満たない場合、リフレッシュの条件を満たしていないと判断する。
つまり、ＶＲＡＭ書換回数は、書込回数に関する値の一例であって、特定手段が特定した画素群において第１の表示状態から第２の表示状態への書込がなされた画素の数、特定手段が特定した画素群において第２の表示状態から第１の表示状態への書込がなされた画素の数、特定手段が特定した画素群において第１の表示状態から第１の表示状態への書込がなされた画素の数、及び、特定手段が特定した画素群において第２の表示状態から第２の表示状態への書込がなされた画素の数の一例である。

図３７は、第３実施形態におけるコントローラー２が行う処理の流れを示したフローチャートである。図３７においては、第１実施形態の図６におけるステップＳ２７及びＳ２８の処理が存在せず、また、第２実施形態の図２７におけるステップＳ１９ｂ及びＳ１９ｃの処理が存在しない。

図３８Ａ及び図３８Ｂは、第３実施形態におけるリフレッシュの処理の流れを示したフローチャートである。リフレッシュ領域特定部は、特定したリフレッシュ領域を構成する画素Ｐｉｊの情報をＲＡＭ５に記憶させる（図３８ＡステップＳ４０）。次に、ＶＲＡＭ４における、リフレッシュ領域に相当する記憶領域に含まれる一の画素について、ＣＰＵ３によって書換が行われた旨が、ＭＭＵ９からリフレッシュ判断部２０７に通知されると（図３８ＡステップＳ４０ｂ；ＹＥＳ）、リフレッシュ判断部２０７は、ＲＡＭ５に記憶されたＶＲＡＭ書換回数に１を加算する（図３８ＡステップＳ４０ｃ）。そして、ＶＲＡＭ書換回数の値が、ＲＯＭ８に記憶された予め定められた閾値以上であるとリフレッシュ判断部２０７が判断すると（図３８ＡステップＳ４１；ＹＥＳ）、図３８ＡステップＳ４２へ処理が移行し、リフレッシュが開始される。処理が進み、図３８ＢステップＳ５９でＹＥＳとなる状態、つまりリフレッシュが完了した状態となると、リフレッシュ判断部２０７は、ＲＡＭ５に記憶されたＶＲＡＭ書換回数を０で上書きする（図３８ＢステップＳ６１）。

次に、第３実施形態における電気泳動表示装置１００の動作について、図３７、図３８Ａ、図３８Ｂのフローチャート、及び図８〜図１９，図３９〜図４６を参照し、ＶＲＡＭ４に画像データが書き込まれてから画像データの画像が表示部１に表示されるまでの表示部１における表示の変化、ＶＲＡＭ４の内容の変化、予定画像データ記憶領域７の内容の変化、書込データ記憶領域６の内容の変化について説明する。なお、ここでは、リフレッシュ領域特定部２０６によって、画素Ｐ２２，Ｐ２３，Ｐ２４，Ｐ３２，Ｐ３３，Ｐ３４がリフレッシュ領域として特定されているものとする。また、ここでは、ＲＯＭに記憶された、リフレッシュを行う判断基準となるＶＲＡＭ書換回数の閾値は、「１３」であるとする。

表示部１の表示と、ＶＲＡＭ４、書込データ記憶領域６及び予定画像データ記憶領域７の状態が図８の状態となっている時にＣＰＵ３がＶＲＡＭ４に画像データを書き込むと）、画像データに応じてＶＲＡＭ４の状態が図９に示した状態となる。ここで、記憶領域Ａ２２，Ａ３３，Ａ３４の各々について、図３８ＡのステップＳ４０ｂでＹＥＳと判断され、ＶＲＡＭ書換回数に１ずつ加算が行われた結果、ＶＲＡＭ書換回数の値は「３」となる。図９の状態から、さらに処理が進み、表示部１の表示と、ＶＲＡＭ４、書込データ記憶領域６及び予定画像データ記憶領域７の状態が図１５の状態となっている時にＣＰＵ３がＶＲＡＭ４に画像データを書き込むと、画像データに応じてＶＲＡＭ４の状態が図１６に示した状態となる。ここで、記憶領域Ａ２２，Ａ２３，Ａ２４，Ａ３２，Ａ３３，Ａ３４の各々について、図３８ＡのステップＳ４０ｂでＹＥＳと判断され、ＶＲＡＭ書換回数に１ずつ加算が行われた結果、ＶＲＡＭ書換回数の値は「９」となる。

図１６の状態から、さらに処理が進み、図１９の状態を経て図３９に示した状態となったとする。表示部１の表示と、ＶＲＡＭ４、書込データ記憶領域６及び予定画像データ記憶領域７の状態が図３９の状態となっている時にＣＰＵ３がＶＲＡＭ４に画像データを書き込むと、画像データに応じてＶＲＡＭ４の状態が図４０に示した状態となる。ここで、記憶領域Ａ２３，Ａ２４，Ａ３３，Ａ３４の各々について、図３８ＡのステップＳ４０ｂでＹＥＳと判断され、ＶＲＡＭ書換回数に１ずつ加算が行われた結果、ＶＲＡＭ書換回数の値は「１３」となる。ここにおいて、ＶＲＡＭ書換回数の値が閾値以上であるため、図３８ＡのステップＳ４１でＹＥＳと判断される。従って、リフレッシュ処理部２０８は、書込制御部２０３に対して割り込みを行い、リフレッシュ領域である画素Ｐ２２，Ｐ２３，Ｐ２４，Ｐ３２，Ｐ３３，Ｐ３４を占有して、リフレッシュフラグを１で上書する。そして、書込制御部２０３による、リフレッシュ領域以外の表示領域に対する書込と並行して、リフレッシュ処理部２０８は、リフレッシュ領域に対するリフレッシュを開始する。

そして、リフレッシュ処理部２０８によって、図３８ＡのステップＳ４３で記憶領域Ｄ２２，Ｄ２３，Ｄ２４，Ｄ３２，Ｄ３３，Ｄ３４に７が書き込まれる。また、図３８ＡのステップＳ４４で、記憶領域Ｂ２２，Ｂ２３，Ｂ２４，Ｂ３２，Ｂ３３，Ｂ３４が黒に書換られる。また、図３８Ａ及び図３８Ｂのフローと図３７のフローとが並行して、処理が進められた結果、図４１の状態となる。さらに図３７及び図３８Ａ，図３８Ｂの処理フローが並行して進められ、リフレッシュ領域について黒への書込が完了すると、図４２の状態となる。ここで、図３８ＡのステップＳ４７で画素Ｐ２２が選択されると、図３８ＢステップＳ４８でＹＥＳと判断され、図３８ＢステップＳ５５でＮＯと判断される。従って、リフレッシュ処理部２０８によって、図３８ＢステップＳ５６で記憶領域Ｃ２２，Ｃ２３，Ｃ２４，Ｃ３２，Ｃ３３，Ｃ３４に７が書き込まれ、ステップＳ５７で記憶領域Ｂ２２，Ｂ２３，Ｂ２４，Ｂ３２，Ｂ３３，Ｂ３４が白に書き換えられることで、図４３に示した状態となる。

そして、さらに図３７及び図３８Ａ，図３８Ｂの処理フローが並行して進められ、リフレッシュ領域について白への書込が完了すると、図４４の状態となる。ここで、図３８ＡステップＳ４７において画素Ｐ２２が選択されると、図３８ＢステップＳ４８でＹＥＳと判断され、図３８ＢステップＳ５５でＹＥＳと判断され、図３８ＢステップＳ５９でＹＥＳと判断された結果、リフレッシュ判断部２０７は、ＲＡＭに記憶されたＶＲＡＭ書換回数を０で上書きする。そしてリフレッシュ処理部２０８は、占有していたリフレッシュ領域（ここでは画素Ｐ２２，Ｐ２３，Ｐ２４，Ｐ３２，Ｐ３３，Ｐ３４）を解放し、リフレッシュフラグを０で上書する。

その後、処理が進められると、選択された画素Ｐ２３，Ｐ２４，Ｐ３３，Ｐ３４の各々について、図３７ステップＳ１４でＮＯと判断され、図３７ステップＳ１５でＹＥＳと判断され、図３７ステップＳ１７でＮＯと判断される。これにより、図３７ステップＳ１８で、記憶領域Ｄ２３，Ｄ２４，Ｄ３３，Ｄ３４の各々に７が書き込まれ、図３７ステップＳ１９で記憶領域Ｂ２３，Ｂ２４，Ｂ３３，Ｂ３４の各々に、対応する記憶領域Ａ２３，Ａ２４，Ａ３３，Ａ３４の内容が書き込まれる。この結果、図４５の状態となる。その後、さらに処理が進められると最終的に図４６の状態となる。

このように、第３実施形態によれば、第１実施形態と同様の効果を奏することが可能となる。また、第３実施形態においては、画素単位でＶＲＡＭの書換回数が閾値以上となったタイミングでリフレッシュを行うことができる。

図４７は、本発明の制御装置を備えた表示装置の適用例を説明する斜視図である。
図４７（Ａ）は、電子ブックを示す斜視図である。この電子ブック１０００は、ブック形状のフレーム１００１と、このフレーム１００１に対して回動自在に設けられた（開閉可能な）カバー１００２と、操作部１００３と、本発明の制御装置を備えた表示装置によって構成された表示部１００４と、を備えている。
図４７（Ｂ）は、腕時計を示す斜視図である。この腕時計１１００は、本発明の制御装置を備えた表示装置によって構成された表示部１１０１を備えている。
図４７（Ｃ）は、電子ペーパーを示す斜視図である。この電子ペーパー１２００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体部１２０１と、本発明の制御装置を備えた表示装置によって構成された表示部１２０２を備えている。
なお、本発明の制御装置を備えた表示装置の適用例はこれに限定されず、その他、パーソナルコンピュータ、ＰＤＡ、携帯電話機等、帯電粒子の移動に伴う視覚上の色調の変化を利用した装置を広く含むものである。

以上の実施形態は次のように変形可能である。尚、以下の変形例は適宜組み合わせて実施しても良い。
＜変形例１＞
本実施形態では、リフレッシュ領域の代表的な例として、ユーザーにより頻繁に書込が行われるテキスト入力ボックスを挙げていたが、リフレッシュ領域はこれに限ったものではない。例えば、ユーザーの操作に依らず、頻繁に表示内容が変更される領域がリフレッシュ領域として特定されてもよい。

＜変形例２＞
本実施形態では、コントローラー２は書換判断部２０１と予定画像更新部２０５を有しているが、書換判断部２０１と予定画像更新部２０５は、ＣＰＵ３の機能としてもよい。この場合は、コントローラー２はＶＲＡＭ４の内容を参照する必要がなくなる。

＜変形例３＞
第１実施形態〜第３実施形態においては、コントローラー２に、書換判断部２０１、書込状態判断部２０２、書込制御部２０３、データ更新部２０４、予定画像更新部２０５、リフレッシュ領域特定部２０６、リフレッシュ判断部２０７、及びリフレッシュ処理部２０８といった機能を設けていた。これらの各機能は、ハードウェアにより実現されてもよいし、コントローラー２にＣＰＵを設け、このＣＰＵでプログラムを実行することにより各機能が実現されるようにしてもよい。

＜変形例４＞
また、本実施形態は、電気泳動粒子として、一方が正電荷、他方が負電荷を有する白黒２種類の電気泳動粒子を用いて白黒の表示を行う場合を想定しているが、白黒の表示のみならず、濃度の差による赤白や青黒など、２方向の濃度変化による表示に適用できる。

＜変形例５＞
また、表示部１の構成は図２〜４に示すものに限られない。例えば、電気泳動層は、多数のマイクロカプセルを含む構成に限られず、隔壁によって仕切られた空間に電気泳動分散媒と電気泳動粒子が含まれる構成であってもよい。
また、上記では表示装置として電気泳動方式による表示部１を備えた電気泳動表示装置１００を例に説明したが、表示部１の表示方式は電気泳動方式に限られない。表示部１の表示方式は、比較的低速な表示方式であって、表示完了までに複数フレームで電圧を印加する方法により制御されるものであればよく、例えば、コレステリック液晶、エレクトロクロミック、電子粉流体等を用いることもできる。

＜変形例６＞
また、本発明は、画素電極の電位のみを高電位と低電位に制御することにより、電気泳動流粒子を移動させる方式（両極駆動）の電気泳動表示装置にも、画素電極と共通電極の両方を高電位と低電位に制御する方式（片極駆動）の電気泳動表示装置にも適用できる。

＜変形例７＞
また、コントローラー２とＣＰＵ３は異なるデバイスに実装されていてもよいし、ＳｏＣ（Ｓｙｓｔｅｍ−ＯＮ−ａ−Ｃｈｉｐ）のように、１つのチップ上に実装されていてもよい。

＜変形例８＞
書込データ記憶領域６において駆動電圧の印加対象である画素データが存在しなくなり、ＶＲＡＭ４の内容と予定画像データ記憶領域７の内容とが一致したとき、即ち当分電圧印加の必要がなくなったとき、外部からの新たな画像データが送られてくるまで、例えば省電力状態のような、別の状態に移行しても良い。

＜変形例９＞
上記実施形態では、書込データ記憶領域６、予定画像データ記憶領域７を独立した異なる面として構成しているが（プレーナ方式）、書込データ記憶領域６、予定画像データ記憶領域７は、それぞれ別の面として扱わず、全てをひとまとめにした状態で１面を構成しても良い（パックトピクセル方式）。

＜変形例１０＞
上記各実施形態では、フレーム数カウント、積算更新画素数、又はＶＲＡＭ書換回数が閾値以上となった場合には、リフレッシュ処理部２０８は、書込制御部２０３に対して割り込みを行い、リフレッシュ領域を占有して、リフレッシュフラグを１で上書し、リフレッシュ処理を開始しているが、これに限定する趣旨ではない。上記に代えて、フレーム数カウント、積算更新画素数、又はＶＲＡＭ書換回数が閾値以上となった場合であっても割り込みを行わずに、リフレッシュ領域のすべての画素について書込データ記憶領域６の値が０になるまで通常の書き込みを行い、その後、リフレッシュ処理を開始してもよい。このようにすれば、リフレッシュ処理終了時におけるリフレッシュ領域内の各画素の階調移行履歴がばらつかないため、リフレッシュ処理終了時に階調移行履歴に基づく残像が生じる不具合を抑制できる。
本変形例によれば、リフレッシュ直前の各画素は、白表示又は黒表示のいずれかとなる。その際、リフレッシュ処理は、リフレッシュ対象の画素の階調を、リフレッシュ直前の階調とは反対側の階調に移行させるステップから開始するのが好ましい。例えば、リフレッシュ直前に白表示であった画素を黒表示に移行させ、黒表示であった画素を白表示に移行させるようなステップからリフレッシュ処理を開始する。もちろん、その後に各画素を白表示又は黒表示に複数回移行させてもよい。このようにすれば、例えば白表示状態の画素に白表示のための電圧が上書きされること等によりＤＣバランスが崩れる不具合を抑制することができる。

１…表示部、２…コントローラー、３…ＣＰＵ、４…ＶＲＡＭ、５…ＲＡＭ、６Ａ…白書込データ記憶領域、６Ｂ…黒書込データ記憶領域、７…予定画像データ記憶領域、８…ＲＯＭ、９…ＭＭＵ、１０…第１基板、１１…可撓性基板、１１ａ…接着層、１２…薄膜半導体回路層、１３ａ…画素電極、１４…接続電極、２０…電気泳動層、２１…マイクロカプセル、２２…バインダー、２３…導電性設俗体、３０…第２基板、３１…薄膜フイルム、３２…透明電極層、５１…行デコーダー、５３…走査線駆動回路、５４…データ線駆動回路、５５…画像表示領域、６１…トランジスター、６３…保持容量、６４…走査線、６５…データ線、１００，１００Ａ…電気泳動表示装置、２０１…書換判断部、２０２…書込状態判断部、２０３…書込制御部、２０４…データ更新部、２０５…予定画像更新部、２０６…リフレッシュ領域特定部、２０７…リフレッシュ判断部、２０８…リフレッシュ処理部、１０００…電子ブック、１００１…フレーム、１００２…カバー、１００３…操作部、１００４…表示部、１１００…腕時計、１１０１…表示部、１２００…電子ペーパー、１２０１…本体部、１２０２…表示部、Ａ…画像、Ａｉｊ，Ｂｉｊ，Ｃｉｊ，Ｄｉｊ…記憶領域、Ｐｉｊ…画素

Claims (11)

1. 表示部を構成する複数の画素に対し、１フレーム期間において１回の電圧を印加し、複数の前記フレーム期間を用いて画像データに応じた画像を書き込む書込手段と、
   前記複数の画素のうち、リフレッシュの対象となる画素群を特定する特定手段と、
   前記特定手段が特定した画素群に対して前回のリフレッシュ時から前記書込手段によってなされた画像の書込に関する値が閾値以上である場合に、当該画素群に対してリフレッシュを行うリフレッシュ処理手段と
   を有し、
   前記書込手段は、前記リフレッシュ処理手段によってリフレッシュがなされている期間において、当該リフレッシュの対象となっている画素群に対しては画像の書込を行わず、当該リフレッシュの対象となっていない画素群に対しては画像の書込を行い、
   前記リフレッシュ処理手段は、前記書込手段による、前記複数のフレーム期間を用いた画像の書込みが完了していない場合であっても、前記書込に関する値が前記閾値以上となったときは、前記画素群に対して前記リフレッシュを開始する
   ことを特徴とする制御装置。
2. 前記複数の画素の各々は、前記書込手段による電圧の印加が行われると、第１の表示状態及び第２の表示状態を少なくとも含む複数の表示状態のうちのいずれかの表示状態になり、
   前記書込に関する値は、前記特定手段が特定した画素群の少なくとも一部の画素に対し前記第１の表示状態および前記第２の表示状態の一方から他方へ遷移させるための電圧の印加がなされたフレーム期間の数である
   ことを特徴とする請求項１に記載の制御装置。
3. 前記複数の画素の各々は、前記書込手段による電圧の印加により、第１の表示状態及び第２の表示状態を少なくとも含む複数の表示状態のうちのいずれかの表示状態になり、
   前記書込に関する値は、前記特定手段が特定した画素群において前記第１の表示状態および前記第２の表示状態の一方から他方へ遷移させるための電圧の印加がなされた画素の数を複数のフレーム期間において積算した値である
   ことを特徴とする請求項１に記載の制御装置。
4. 前記複数の画素の各々は、前記書込手段による電圧の印加により、第１の表示状態及び第２の表示状態を少なくとも含む複数の表示状態のうちのいずれかの表示状態になり、
   前記書込に関する値は、前記複数の画素により表示されるべき画像のデータを記憶したメモリーにおいて、前記画素群に相当する記憶領域のデータの上書きが行われた回数である
   ことを特徴とする請求項１に記載の制御装置。
5. 前記書込手段は、
   前記複数の画素のうち新規の書込指示が発生した対象画素を判断する書換判断手段と、
   前記対象画素が判断された場合に、当該対象画素に対して画像の書込動作が進行中か否かを判断する書込状態判断手段と、
   前記書込状態判断手段において、前記対象画素に対する書込動作が進行中ではないと判断された場合には、前記画素の表示状態を前記第１の表示状態から前記第２の表示状態へ変化させるときの駆動電圧の印加回数である第１書込データ、又は前記画素の表示状態を前記第２の表示状態から前記第１の表示状態へ変化させるときの駆動電圧の印加回数である第２書込データを第１の記憶領域に保存し、当該第１の記憶領域に保存されている前記第１書込データ及び前記第２書込データに基づき前記対象画素に駆動電圧を複数回印加する書込制御を行う一方、前記書込状態判断手段において、前記対象画素に対して書込動作が進行中であると判断された場合には、進行中の書込動作を継続する書込制御手段と
   を有することを特徴とする請求項２〜４のいずれか一項に記載の制御装置。
6. 前記書込手段は、前記複数の画素により表示されるべき画像と、現時点で当該複数の画素により表示されている画像との比較結果に応じて、当該複数の画素に対する駆動電圧の印加の有無および駆動電圧の印加有の場合における当該駆動電圧の極性を決定する
   ことを特徴とする請求項１〜３のいずれか一項に記載の制御装置。
7. 前記書込手段は、前記複数の画素の各々に対して駆動電圧が印加されるフレーム期間数のカウンターを記憶する第１記憶領域に記憶されている当該カウンターの値に応じて、当該複数の画素に対する駆動電圧の印加の有無および駆動電圧の印加有の場合における当該駆動電圧の極性を決定する
   ことを特徴とする請求項５に記載の制御装置。
8. 前記書き込み手段は、前記複数の画素により表示されるべき画像のデータを記憶する第２記憶領域に記憶されているデータと、前記第１記憶領域に従った電圧印加が完了したときに当該複数の画像により表示される予定の画像のデータを記憶する第３記憶領域に記憶されているデータとの比較結果に応じて、前記複数の画素に対する駆動電圧の印加の有無および駆動電圧の印加有の場合における当該駆動電圧の極性を決定する
   ことを特徴とする請求項７に記載の制御装置。
9. 前記書込手段は、前記複数の画素の各々について、前記第２記憶領域に記憶されているデータと前記第３記憶領域に記憶されているデータとが異なっていた場合、前記カウンターの値を所定値にセットする
   ことを特徴とする請求項８に記載の制御装置。
10. 請求項１〜９のいずれか一項に記載の制御装置と、
    前記複数の画素を有する表示部と
    を備える表示装置。
11. 複数の画素によって構成される表示部を備える表示装置の制御方法であって、
    前記複数の画素のうち、リフレッシュの対象となる画素群を特定する特定ステップと、
    前記特定ステップにより特定された画素群に対して前回のリフレッシュ時から、画像データに応じた書込回数に関する値が閾値以上である場合に、当該画素群に対してリフレッシュを行うリフレッシュ処理ステップと、
    前記リフレッシュ処理ステップによりリフレッシュがなされている期間において、当該リフレッシュの対象となっている画素群に対しては画像データに応じた画像の書込を行わず、当該リフレッシュの対象となっていない画素群に対しては画像データに応じた画像の書込を行う書込ステップと
    を備え、
    前記書込ステップにおける前記複数のフレーム期間を用いた画像の書込みが完了していない場合であっても、前記書込に関する値が前記閾値以上となったときは、前記画素群に対して前記リフレッシュを開始する
    ことを特徴とする表示装置の制御方法。

Images