JP2005115066A - 電気泳動表示装置 - Google Patents

Abstract

【課題】 中間調表示品質の低下を防止する。
【解決手段】 電気泳動表示素子では、印加する電圧の大きさを符号Ｖ_２Ａ，Ｖ_２Ｂに例示するように変えることにより、帯電泳動粒子の移動量を制御し、所望の中間調を表示するようになっている。この書き込み駆動ｔ２を行う前にはリセット駆動ｔ１を行ない、書き込み駆動ｔ２を行った後には、印加電圧を符号ｖ_３に示すように徐々に減少させて行って、帯電泳動粒子の移動を止めるようにする。このような駆動を行うことによって、所望の中間調を表示することができ、その表示品質を良好にすることができる。
【選択図】 図１

Description

本発明は、帯電泳動粒子を移動させて表示を行う電気泳動表示装置に関する。

従来、表示装置としては、ＣＲＴに比べて低消費電力かつ薄型でありながらも表示品位が優れる透過型液晶表示装置が広く用いられつつある。しかし、この透過型液晶表示装置も、バックライトを必要とするため、低消費電力化や薄型化に限界があり、非発光型で消費電力が少なく、しかも紙のように薄い表示装置（ペーパーライクディスプレイ）が注目されている。

かかるペーパーライクディスプレイとしては様々な構造のものが提案されているが、その１つとして、絶縁性液体中に帯電泳動粒子を分散させ、該粒子の位置を画素毎に制御することに基づき表示を行うようにした電気泳動表示素子がある。

かかる電気泳動表示素子にて中間調を表示し制御する方法としては、電圧印加時間を制御して帯電泳動粒子の移動量を変えるようにする方法が提案されている（例えば、特許文献１参照）。また、そのような電気泳動表示素子では、電圧印加時間経過時点で帯電泳動粒子を完全に停止させるため（慣性による帯電泳動粒子の移動を阻止して停止精度を上げるため）に、単に電圧を０Ｖにするのではなく逆極性の電圧を印加するような制御も行われている。

特開２００２−１１６７３３号公報

しかしながら、上述した中間調表示方法によれば、電気泳動表示素子の応答時間が長い場合には電圧印加時間（すなわち、水平走査時間）も長くしなければならず、フレーム周波数が低くなってしまうという問題があった。

また、上述のように逆極性の電圧を印加しようとしても、その電圧の大きさや、逆極性電圧の印加時間を設定すること自体が困難で帯電泳動粒子を精度良く停止させることができず、所望の中間調を得にくいという問題があった。

さらに、中間調表示の精度を出すためには一度表示をリセットしてから書き込むのが望ましいが、画面全体（全ての画素）に対してリセットを行うと、表示画面全体でチラツキが視認されてしまうという問題もあった。

そこで、本発明は、フレーム周波数の低下や中間調の表示品質低下や表示画面のチラツキを防止する電気泳動表示装置を提供することを目的とするものである。

本発明は上記事情を考慮してなされたものであり、移動自在な複数の帯電泳動粒子を有する電気泳動表示素子と、該電気泳動表示素子に信号を送って帯電泳動粒子の位置を画素毎に制御する信号印加手段と、を備えた電気泳動表示装置において、
該信号印加手段が、リセット信号を送って前記電気泳動表示素子の表示をリセットするリセット駆動と、階調信号を送って前記電気泳動表示素子に階調表示を行わせる書き込み駆動と、画素に印加する電圧を徐々に減少させて行って前記書き込み駆動による表示状態を保持する画像保持駆動と、を順次行う、ことを特徴とする。

本発明によると、電圧印加時間により表示階調を制御する方式ではないので、水平走査時間を短くし、フレーム周波数を高くできる。

また、本発明によれば、中間調表示前にリセット駆動を行うため、中間調の表示精度を良好にして、表示品質を向上させることができる。

さらに、本発明によれば、書き込み駆動後の画像保持駆動では、画素に印加する電圧は徐々に減少されるため、帯電泳動粒子の停止精度を良好にし、表示品質を良好にすることができる。

またさらに、本発明によれば、前記リセット駆動や書き込み駆動等は、画面全体で行われるのではなく、画像書き換えの必要な画素に対して行われるため、表示画面全体でチラツキが視認されてしまうことを防止できる。

以下、図１乃至図４を参照して、本発明の実施の形態について説明する。

本発明に係る電気泳動表示装置は、図２に示すように、移動自在な複数の帯電泳動粒子（図３の符号１２参照）を有する電気泳動表示素子１と、該電気泳動表示素子１に信号を送って帯電泳動粒子１２の位置を画素毎に制御する信号印加手段２と、を備えている。

そして、この信号印加手段２は、
・ リセット信号Ｖ_１を送って前記電気泳動表示素子１の表示をリセットするリセット駆動（図１の符号ｔ１参照）と、
・ 階調信号（Ｖ_２ＡやＶ_２Ｂなどの表示階調に対応させた信号）を送って前記電気泳動表示素子１に階調表示を行わせる書き込み駆動（図１の符号ｔ２参照）と、
・ 画素に印加する電圧Ｖ_３を徐々に減少させて行って前記書き込み駆動による表示状態を保持する画像保持駆動（図１の符号ｔ３参照）と、
を順次行うように構成されている。

電気泳動表示装置Ｄには、フレーム期間経過に伴ってフラグを減算していくフラグ演算手段２０Ｓを設け、前記信号印加手段２は、前記フラグ演算手段２０Ｓからのフラグに基づき、前記リセット駆動、前記書き込み駆動及び前記画像保持駆動を切り替える、ようにすると良い。

また、前記信号印加手段２は、前記リセット信号Ｖ_１を前記電気泳動表示素子１に送るリセット信号出力部２１、を有し、該リセット信号出力部２１は、前記フラグが一定範囲にある場合にのみ前記リセット信号を前記電気泳動表示素子１に対して送る、ようにすると良い。

さらに、前記信号印加手段２は、階調信号及び前記フラグ演算手段２０Ｓからのフラグを一時的に記憶するメモリ部２２Ｓ，２２Ｒ，２２Ｇ，２２Ｂ、を有する、ようにすると良い。

また、前記信号印加手段２は、画素に印加する電圧をフレーム期間経過に伴って減衰させるような画像保持駆動を行う、ようにすると良い（詳細は後述）。

さらに、前記リセット駆動、前記書き込み駆動及び前記画像保持駆動は、画像書き換えの必要な画素に対して行われるようにすると良い。

ところで、上述した電気泳動表示素子１は、図３(a) (b) に示すように、所定間隙を開けた状態に配置された一対の基板１０ａ，１０ｂを備えており、これらの基板１０ａ，１０ｂの間隙には絶縁性液体１１や複数の帯電泳動粒子１２が配置されている。また、各画素には、絶縁性液体１１に近接する位置に第１及び第２電極１３ａ，１３ｂが配置されている。

すなわち、下基板１０ｂの上面には第１電極１３ａが形成されており、その上面には、入射した光を散乱させる白色散乱絶縁層１４が形成され、さらにその上面にはストライプ状の第２電極１３ｂが形成されている、また、上基板１０ａとの間には透明な絶縁性液体１１が充填されていて、その液体中には、着色された帯電泳動粒子１２が分散されている。図３(a) では、帯電泳動粒子１２は第２電極１３ｂに引き付けられて集積されるので、画素は白表示を行うこととなる。図３(b) では、帯電泳動粒子１２は第１電極１３ａに引き付けられて白色散乱絶縁層１４を覆うように配置されるので、画素は黒表示を行うこととなる。なお、第１電極１３ａ又は第２電極１３ｂには薄膜トランジスタ（ＴＦＴ）を接続して、図４に示すようなアクティブマトリクス型とすると良い。図中ＧはＴＦＴのゲート電極、Ｓはソース電極、Ｄはドレイン電極を示し、Ｖｃｏｍは共通電極（第１電極）を示す。また、画素と画素とを仕切るように隔壁（不図示）を配置しても良い。さらに、各画素にカラーフィルターを配置してカラー表示を行えるようにしても良い。

いま、第１電極１３ａの電位を基準電位に保持しておいて、第２電極１３ｂの電位を図１に示すように変化させたとする。説明の便宜上、帯電泳動粒子１２は正極性の黒色粒子とする。

最初の期間（以下、“表示リセット期間”とする）ｔ１では、第２電極１３ｂに負の電圧Ｖ_１を加えると、正に帯電している泳動粒子１２はこれに引き寄せられ移動し第２電極１３ｂ上に集まる（図３(a) 参照）。この状態では、観察者側から入射した光は白色散乱絶縁層１４で反射され、画素は白表示となる。

次の期間ｔ２（以下、“書き込み期間”とする）において第２電極１３ｂに正の電圧を加えると、帯電泳動粒子１２は第１電極１３ａに引き付けられて白色散乱絶縁層１４を覆い、黒表示を行う（図３(b) 参照）。このときの電圧が図１に符号Ｖ_２Ａに示すように大きければ、帯電泳動粒子１２の移動量も多くなって濃い黒色を表示でき、符号Ｖ_２Ｂに示すように小さければ、帯電泳動粒子１２の移動量は少なくなって薄い黒色を表示することとなる。このようにｔ２の期間の電圧を介して中間調表示の明るさを制御することができる。

次の期間（以下、“保持状態形成期間”とする）ｔ３においては、第２電極１３ｂの電圧を徐々に０Ｖに近づけてゆくようにする。ｔ２の期間のあと第２電極１３ｂに加える電圧を切り急に０Ｖにすると移動中の泳動粒子１２が静止するまでの挙動が不安定になり中間調表示の明るさが不安定になる、これを防止するために上述のような電圧制御（徐々に０Ｖに近づけてゆくような制御）が必要となる。

画像保持駆動を行って電圧を０Ｖとした後の次の期間（以下、“静止画像保持期間”とする）ｔ４では、前記電気泳動表示素子１へ信号を送ることを休止するか、画素への電圧印加を休止する、ようにすると良い。

なお、白黒画像を表示する場合には１つ１つの画素に対して前記駆動（すなわち、リセット駆動、書き込み駆動、画像保持駆動）を適宜行えば良いが、カラーフィルターを配置している場合はカラーフィルターを配置した１組の画素に対して（例えば、３つの画素にＲＧＢのカラーフィルターをそれぞれ配置している場合にはそれら３つの画素に対して）前記駆動を行う必要がある。

次に、本実施の形態の効果について説明する。

本実施の形態によれば、背景技術で説明したように、電圧印加時間により表示階調を制御する方式ではないので、水平走査時間を短くし、フレーム周波数を高くできる。

また、本実施の形態によれば、中間調表示前にリセット駆動を行うため、中間調の表示精度を良好にして、表示品質を向上させることができる。

さらに、本実施の形態によれば、書き込み駆動後の画像保持駆動では、画素に印加する電圧は徐々に減少されるため、帯電泳動粒子の停止精度を良好にし、表示品質を良好にすることができる。

またさらに、本実施の形態によれば、前記リセット駆動や書き込み駆動等は、画面全体で行われるのではなく、画像書き換えの必要な画素に対して行われるため、表示画面全体でチラツキが視認されてしまうことを防止できる。

以下、実施例に沿って本発明を更に詳細に説明する。

（実施例１）
本実施例では、図５に示す構造の情報処理システム（電気泳動表示装置）を作製した。

図中の符号３０は、情報処理システム全体の制御を実行するＣＰＵを示し、符号１は電気泳動表示素子（以下“ＰＬＤ”とする）を示し、符号３１は、ＰＬＤ１に表示させる情報をデータとして記憶するビデオメモリＶＲＡＭを示し、符号２は、ＰＬＤ１の表示を制御するＰＬＤコントローラ（信号印加手段）を示し、符号３２は、ＣＰＵ３０が実行するプログラムを記憶したり、この実行の際のワーク領域として用いられるメモリであるＲＡＭを示し、符号３３は、プログラムやデータを保存しておく書き換え可能なＥＥＰＲＯＭを示す。また、符号３４は、各種文字情報、制御情報などを入力するためのキーボードを示し、符号３５は、手書き入力などを行うタッチパネルを示し、符号３６は、各種入出力機器や、プログラムやデータを入出力するＵＳＢポートや、ＲＳ−２３２Ｃポートの制御を行うＩ／Ｏ制御装置を示す。符号３７は上記各機器間を信号接続するためのデータバス，コントロールバス，アドレスバスからなるシステムバスである。

そして、上述したＰＬＤコントーローラ２は図２に示すように構成した。

図において２３はアドレスバス、２４はデータバス、２５は、ＶＲＡＭに入力されるアドレスを切り替えるセレクタ、２６は、ＶＲＡＭのデータバスにつながる信号を切り替えるセレクタ、２２Ｓ，２２Ｒ，２２Ｇ，２２ＢはＶＲＡＭ３１より読み出したデータを一時的に記憶するラッチ回路、２１はステータスＳがある値のときリセット信号を発生するデコーダ、２０Ｓ，２０Ｒ，２０Ｇ，２０ＢはＶＲＡＭから読み出された値に演算を加える演算装置、２７はＰＬＤコントローラ全体の制御をするタイミング信号を作る表示タイミング制御回路を示す。なお、Ｖ_２はＰＬＤに入力される表示データ、Ｖ_４は垂直、水平同期信号などの制御信号、Ｖ_１は画素のリセット信号である。

以上説明した各種機器などを接続してなる情報処理システムでは、一般にシステムのユーザーは、ＰＬＤ１の表示画面に表示される各種情報に対応しながら操作を行う。すなわち、Ｉ／Ｏ制御装置３６によりＵＳＢ、ＲＳ−２３２Ｃによって接続される外部機器から提供されるプログラムや文字や画像情報などのデータがＲＡＭ３２やＥＥＰＯＭ３３に保存され、ＣＰＵ３０がプログラムを実行することにより情報がＰＬＤ１に表示されユーザーはこの表示を見ながらキーボード３４、タッチパネル３５、を用いて情報の編集，システムに対する指示操作を行う。

また、ＰＬＤ１は図３に示す構成とし、３つの画素を１組として、ＲＧＢ色のカラーフィルターを各画素に配置してカラー表示を行えるようにした。

さらに、表示リセット期間ｔ１、書き込み期間ｔ２、保持状態形成期間ｔ３をそれぞれ４フレーム（１フレームの長さは１０数ｍＳ程度）ずつとし、
(1) 表示リセット期間ｔ１の４フレーム（１フレーム目〜４フレーム目）では、ＲＧＢの３画素に対してリセット駆動を行い、
(2) 書き込み期間ｔ２の４フレーム（５フレーム目〜８フレーム目）では、ＲＧＢの３画素に対して書き込み駆動を行い、
(3) 保持状態形成期間ｔ３の４フレーム（９フレーム目〜１２フレーム目）では、ＲＧＢの３画素に対して画像保持駆動を行い、
(4) 静止画像保持期間ｔ４では、電極１３ａ，１３ｂへの電圧印加を停止してメモリ表示を行わせた。

ＣＰＵ３０がＶＲＡＭ３１に書き込むデータ形式は、図６のようにＲＧＢ各色４ｂｉｔとステータス４ｂｉｔを含む１６ｂｉｔとした。各画素データは４ｂｉｔのデータが０ｈが白、０ＦＦｈが黒に対応する。また、画像保持駆動では、階調信号をフレームごとに１／２ずつ減衰させて行くような駆動を行った。

上述した情報処理システムＤでは、フレーム毎に、ステータスデータＳと表示データＲ，Ｇ，Ｂ（階調データＶ_２に相当）とがＶＲＡＭ３１から読み出されてラッチ回路２２Ｓ，２２Ｒ，２２Ｇ，２２Ｂに一時的に保存される。このうち、ステータスデータＳは、演算装置２０Ｓに送られ、
・ 該データＳが０以外の場合には１だけ引かれた値が、
・ 該データＳが０の場合には０が、
ＶＲＡＭ３１に送られて（同じアドレスに）上書きされるようになっている。このデータＳは、次のフレームにおいて上述と同様にラッチ回路２２Ｓに送られて同様の操作がなされる。他方の表示データＲ，Ｇ，Ｂは、ラッチ回路２２Ｒ，２２Ｇ，２２Ｂに保存された後、演算装置２０Ｒ，２０Ｇ，２０Ｂを経由してＶＲＡＭ３１に送られるが、ステータスデータＳが１２〜５のフレームでは演算されずにそのままの値が送られ、ステータスデータＳが４〜１のフレームでは１／２したものが送られ、ステータスデータＳが０の場合には０が送られるようになっている。送られたデータは、すぐＶＲＡＭの読み出されたと同じアドレスに上書される。そして、本実施例では、以下の制御が行われるようになっている。
(1) ステータスデータＳが１１〜８の場合は、デコーダ２１からのリセット信号に基づきＰＬＤ１がリセット駆動され、
(2) ステータスデータＳが７〜４の場合は、リセット信号は発生されずに、表示データＲ，Ｇ，Ｂに基づく階調表示がなされ、
(3) ステータスデータＳが３〜０の場合は、画素に印加する電圧が１／２ずつ減らされて行く。

以下、詳述する。

表示タイミング制御回路２９は、データをＶＲＡＭ３１より順番に読み出し、ラッチ回路２２Ｒ，２２Ｇ，２２Ｂに一時的に保存した後ＰＬＤ１に転送する。垂直、水平同期信号、データ転送クロックなどの制御信号Ｖ_４も同時に転送される。１つのフレーム時間に全表示画素分のデータを読み出しＰＬＤ１に転送する。

例えば、ＰＬＤ１の画面のある位置（３画素により構成される領域）に赤を表示したい場合、ＶＲＡＭ３１が表示のための読み出しの空いている時間に、ＶＲＡＭ３１にアドレスバス２３、データバス２４がつながるようにセレクタ２５、２６が切り替わり、ＣＰＵ３０がＶＲＡＭ３１の表示したい場所に対応するアドレスに、図７の１フレーム目に示したようなデータ（赤のデータの上位４ｂｉｔにステータスの１１をつけた０Ｂ０ＦＦｈのデータ）を書き込む。その後、ＰＬＤコントローラ２は次のような動作を行う。

<１フレーム目>
表示タイミング制御回路２７は表示データをＰＬＤ１に送るためにＶＲＡＭから読み出していてＣＰＵが書き込んだあと最初に赤をデータが格納されているアドレスに達したとき読み出されるデータは書き込んだデータと同じで、図７の１フレーム目に示した値がラッチ回路２２Ｓ，２２Ｒ，２２Ｇ，２２Ｂに格納される。

１フレーム目では、ラッチ回路２２ＳのステータスＳの値が１１なので、デコーダ２１はリセット信号を発生しこれが表示データとともにＰＬＤ１に送られる。ＰＬＤ１は、ＲＧＢの画素に（表示データの内容にかかわらず）リセット電圧を加えリセットが始まる。

ところで、ラッチ回路２２ＳのステータスＳは演算装置２０Ｓにも入力され、その演算装置２０Ｓからは１１−１＝１０の値がＶＲＡＭ３１に出力される。また、ラッチ回路２２Ｒ，２２Ｇ，２２ＢのＲ，Ｇ，Ｂは演算装置２０Ｒ，２０Ｇ，２０Ｂにも入力され、（ステータスＳの値が１１なので１／２にはされず）そのままの値がＶＲＡＭ３１に出力される。結果として演算装置２０Ｓ，２０Ｒ，２０Ｇ，２０Ｂの出力は０Ａ０ＦＦｈで、これがＶＲＡＭ３１の読み出されたと同じアドレスに書き込まれる。

<２〜４フレーム目>
上述のように、ステータスＳは演算装置２０Ｓにより１つずつ減算されて、１０，９，８を示すが（図７参照）、デコーダ２１はＰＬＤ１にリセット信号を送り、リセット駆動が継続される。

<５フレーム目>
ＶＲＡＭ３１から読み出されるデータは、図７に示したように７０ＦＦｈとなるので（ステータスＳが７となるので）、デコーダ２１はリセット信号を発生しない。したがって、ＰＬＤ１は、送られてきた表示データＲ＝０、Ｇ＝０Ｆｈ、Ｂ＝０Ｆｈにより表示画素のＲに０Ｖ、Ｇ，Ｂに０Ｆｈに相当する電圧を加える。その結果、Ｒの画素はリセットされたまま保持され、Ｇ，Ｂの画素では黒の書き込みが始まる。結局、３つの画素全体では、赤色が表示されることとなる。なお、ＶＲＡＭ３１ではステータスデータＳが−１されて上書きされ、ＲＧＢは同じ値が上書きされる。

<６〜７フレーム目>
上述のように、ステータスＳは演算装置２０Ｓにより１つずつ減算されて６，５を示すが（図７参照）、ＰＬＤ１では５フレーム目と同様の赤表示駆動がなされる。

<８フレーム目>
ＶＲＡＭ３１から読み出されるデータは、図７に示したように４０ＦＦｈなので（ステータスＳが７以下なので）、デコーダ２１はリセット信号を発生せず、ＰＬＤ１では５〜７フレーム目と同様の赤表示駆動がなされる。

ところで、ラッチ回路２２Ｒ，２２Ｇ，２２ＢのＲ，Ｇ，Ｂは演算装置２０Ｒ，２０Ｇ，２０Ｂにも入力されるが、ステータスＳが４なので、上述したように、ＶＲＡＭ３１には１／２したものが送られて上書きされることとなる。つまり、ＶＲＡＭ３１には３０７７ｈが上書きされる。

<９フレーム目>
ＶＲＡＭ３１から読み出されるデータは、図７に示したように３０７７ｈなので（ステータスＳが７以下なので）、デコーダ２１はリセット信号を発生しない。

ＰＬＤ１は、送られてきた表示データＲ＝０、Ｇ＝０７ｈ、Ｂ＝０７ｈにより表示画素のＲに０Ｖ、Ｇ，Ｂに０７ｈに相当する電圧を加え保持状態形成期間が始まる。

そして、ＶＲＡＭ３１には、−１されたステータスＳと、１／２されたＲ，Ｇ，Ｂが上書きされる。

<１０フレーム目>
読み出されるデータは２０３３ｈで、９フレーム目と同じ駆動が行われる。

<１１フレーム目>
ＶＲＡＭ３１から読み出されるデータは図７に示したように１０１１ｈなので、デコーダ２１はリセット信号を発生しない。ＰＬＤ１は、送られてきた表示データＲ＝０、Ｇ＝０１ｈ、Ｂ＝０１ｈにより表示画素のＲに０Ｖ、Ｇ，Ｂに０１ｈに相当する電圧を加える。

そして、演算装置２０Ｓ，２０Ｒ，２０Ｇ，２０ＢからＶＲＡＭ３１に出力されるデータＳ，Ｒ，Ｇ，Ｂは、全て０となる。

<１２フレーム目以降>
ＶＲＡＭ３１から読み出されるデータは０なのでＰＬＤ１には０の電圧が送られ続け、ＶＲＡＭ３１にも０が上書きされつづけ静止画像保持期間がつづく。

本実施例では、以上のようにステータスＳの値を用いて表示リセット期間、書き込み期間、保持状態形成期間、静止画像保持期間の識別を行い、上述のような制御を行うことが可能となる。

この実施例ではＣＰＵによってＶＲＡＭが書き換えられ、ＰＬＤの書き込みが進んでいる（つまり、表示リセット期間、書き込み期間、保持状態形成期間、静止画像保持期間という一連のサイクルを実行することによって表示を行うように構成されている）が、一連のサイクルが終了する前に表示画像を書き換えることも可能であり（例えば、静止画像保持期間まで行っていない表示画素を書き換えることも可能であり）、その場合には、表示リセット期間から開始されることになる。

上述した実施例では、
・ “デコーダ２１がリセット信号を発生するステータスデータＳの値の範囲”を１１〜８とし、
・ “演算装置２０Ｒ，２０Ｇ，２０ＢがＲＧＢに演算を加えるステータスデータＳの値の範囲”を４〜０とし、
・ 表示データＲＧＢは１／２ずつに減らす、
ようにしたが、これらの条件は適宜変更しても良い。例えば、１／２以外の任意の数式を用いたり、ステータスの値によりＲＯＭから係数のテーブルを読み出し演算を行うようにする、これらにあわせてＣＰＵが最初に書き込むステータスの値を調整する。などを行うことによりＰＬＤの特性に合わせに表示リセット期間、書き込み期間、保持状態形成期間、静止画像保持期間の波形を調整することが可能となる。例えばＶＲＡＭから読み出す周期、フレーム周波数を変えずに温度変化によるＰＬＤの特性の変化を表示リセット期間、書き込み期間の長さなどを変えて補正することができる。

以上のように、この方法によれば、表示を変更しない部分をリセットすることがなくなり、表示の書き換えのちらつきを抑えることができる。また各画素ごとに書き込みの進行具合を制御できるため、タブレットを用いた手書き入力の様にゆっくり線が引かれた場合、例えば図８に示すように左上から右下に線を引いた場合、
・ 先に書かれた左上部分は書き込みが終了していて静止画像保持期間になっていて、
・ 書き込まれて間もない右下部分はこれからリセットが始まる
というように書き込みに表示が追随することが可能となる。

この実施例では、ＶＲＡＭ３１のデータは、ＰＬＤ１への書き込みが終了した時点で全て０になってしまうので、ＶＲＡＭ３１の全データが０の場合には、ＰＬＤの表示が完了したとしてデータ転送を休止すれば良い。かかる場合は、ＰＬＤではメモリー性による表示がなされるので問題はなく、消費電力を低減できるという効果も奏する。そして、ＣＰＵ３０からＶＲＡＭ３１に新たなデータが書き込まれた場合にデータ転送を再開すれば良い。

データ転送を休止するのではなく、制御信号Ｖ_４を用いてＰＬＤの電極間の電圧駆動を休止するような制御でも良い。

また、上述した実施例では、ＣＰＵ３０により書き込まれたデータは保存されないようになっているが、そのデータを後で利用した場合（例えば図９に示すように、前回の書き込みデータと今回の書き込みデータの両方を表示したい場合や、書き込んだデータとＯＲをとってから書き込みたい場合や、ＰＬＤの表示のメモリ性が不十分で定期的にリフレッシュしたい場合など）には、ＶＲＡＭ３１とは別のバッファ用のＲＡＭを設けておいて、そのバッファ用のＲＡＭに“書き込み表示のデータ”を残しておくと良い。図９に示す例では、「あ」をＰＬＤに書き込んだ後は、そのデータはＶＲＡＭ３１からは消去されて、バッファ用ＲＡＭにメモリされた状態となる。その状態で、新たに「い」という文字を表示したい場合には、ＣＰＵ３０からＶＲＡＭ３１に「い」についての表示データが書き込まれ、そのデータに基づきＰＬＤ１には「い」が書き込まれる。このとき、バッファ用ＲＡＭのデータを転送すれば、「い」と「あ」の両方の文字を表示することができる。

なお、バッファ用ＲＡＭの内容全部をＶＲＡＭ３１に転送すれば表示のリフレッシュ動作となる。

上述した実施例では、ＣＰＵ３０がＶＲＡＭ３１に書き込んだ全てのデータをＰＬＤ１に送り表示を書き換えていたが、このバッファＲＡＭを用いてＣＰＵが書こうとしているデータが前と同じ場合ＰＬＤの画素の書き換えないという処理が可能である。１例としてＣＰＵがバッファＲＡＭのあるアドレスに書き込みを行うとき、ハードかソフトの処理によりそのアドレスにすでにかかれているデータと比較し違う場合のみＶＲＡＭにも書き込みを行うことにより実現可能である。

（実施例２）
実施例１のように、ステータスＳ及び表示データを４ｂｉｔとした場合には、保持状態形成期間ｔ３の波形は、図１０に示すように段差を有するものとなってしまう。このような段差を低減するには、ＶＲＡＭ３１に容量の大きなものを用いて、データのビット数を図１１に示すような８ｂｉｔとすれば良い。また、ＶＲＡＭの読み出しや処理が間に合うならフレーム周波数を高く設定することにより保持状態形成期間の時間の分割数を多く設定できより滑らかな波形を作ることができる。

また、実施例１ではステータスＳをＲＧＢの３画素に対して１つ持ったが、書き換える色によってはＲＧＢのどれかだけを書き換えれば良い場合もある。図１２のようにＲＧＢの画素ごとにステータスを持ちＣＰＵが書き込みを行う際前と書き換わった色のみＶＲＡＭに書き込みを行うことによりリセットして書き換える画素の数を減らすことができる。

本発明に係る電気泳動表示装置の駆動方法を説明するための波形図。 本発明に係る電気泳動表示装置の構成の一例を示すブロック図。 電気泳動表示素子の構成の一例を示す分解斜視図。 電気泳動表示素子の構成の一例を示す回路図。 本発明に係る電気泳動表示装置の構成の一例を示すブロック図。 ＶＲＡＭ上のデータフォーマットを示す図。 ＶＲＡＭから出力されるデータの変化を説明するための図。 手書き入力データの表示状態を説明するための図。 バッファ用ＲＡＭを用いた表示状態を説明するための図。 電気泳動表示素子に印加される電圧の変化を説明するための波形図。 ＶＲＡＭ上のデータフォーマットを示す図。 ＶＲＡＭ上のデータフォーマットを示す図。

符号の説明

１ ＰＬＤ（電気泳動表示素子）
２ ＰＬＤコントローラ（信号印加手段）
１２ 帯電泳動粒子
２０Ｓ 演算装置（フラグ演算手段）
２１ デコーダ（リセット信号出力部）
２２Ｓ，２２Ｒ，２２Ｇ，２２Ｂ ラッチ回路（メモリ部）
Ｄ 情報処理システム（電気泳動表示装置）
Ｖ_１ リセット信号
Ｖ_２ 階調信号

Claims (7)

1. 移動自在な複数の帯電泳動粒子を有する電気泳動表示素子と、該電気泳動表示素子に信号を送って帯電泳動粒子の位置を画素毎に制御する信号印加手段と、を備えた電気泳動表示装置において、
   該信号印加手段が、リセット信号を送って前記電気泳動表示素子の表示をリセットするリセット駆動と、階調信号を送って前記電気泳動表示素子に階調表示を行わせる書き込み駆動と、画素に印加する電圧を徐々に減少させて行って前記書き込み駆動による表示状態を保持する画像保持駆動と、を順次行う、
   ことを特徴とする電気泳動表示装置。
2. フレーム期間経過に伴ってフラグを減算していくフラグ演算手段、を備え、
   前記信号印加手段は、前記フラグ演算手段からのフラグに基づき、前記リセット駆動、前記書き込み駆動及び前記画像保持駆動を切り替える、
   ことを特徴とする請求項１に記載の電気泳動表示装置。
3. 前記信号印加手段は、前記リセット信号を前記電気泳動表示素子に送るリセット信号出力部、を有し、該リセット信号出力部は、前記フラグが一定範囲にある場合にのみ前記リセット信号を前記電気泳動表示素子に対して送る、
   ことを特徴とする請求項２に記載の電気泳動表示装置。
4. 前記信号印加手段は、前記階調信号及び前記フラグ演算手段からのフラグを一時的に記憶するメモリ部、を有する、
   ことを特徴とする請求項２又は３に記載の電気泳動表示装置。
5. 前記信号印加手段は、画素に印加する電圧をフレーム期間経過に伴って減衰させるような画像保持駆動を行う、
   ことを特徴とする請求項１乃至４のいずれか１項に記載の電気泳動表示装置。
6. 前記リセット駆動、前記書き込み駆動及び前記画像保持駆動は、画像書き換えの必要な画素に対して行われる、
   ことを特徴とする請求項１乃至５のいずれか１項に記載の電気泳動表示装置。
7. 前記信号印加手段は、画像保持駆動を行って電圧を０Ｖとした後は、前記電気泳動表示素子へ信号を送ることを休止するか、画素への電圧印加を休止する、
   ことを特徴とする請求項１乃至６のいずれか１項に記載の電気泳動表示装置。
   

Images