JP2010039136A - 液晶表示装置 - Google Patents

Abstract

【課題】画質への悪影響を抑えつつ、高速な表示駆動動作を簡易に実現することが可能な液晶表示装置を提供する。
【解決手段】ゲートドライバ５２によるＴＦＴ素子２４の動作制御に応じて、同一のフレーム期間内で映像信号Ｄinに基づく駆動電圧が互いに逆極性に印加される液晶素子２２Ａ，２２Ｂ同士を、電気的に接続するようにする。これにより、前後のフレーム期間における駆動電圧の大きさには依存せずに、各液晶素子２２Ａ，２２Ｂに対し、映像信号Ｄinに基づく駆動電圧の印加前に、低輝度電圧が簡易に印加可能となる。
【選択図】図１

Description

本発明は、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）素子を用いて表示駆動を行う液晶表示装置に関する。

従来から液晶表示装置において、アクティブマトリクス型の構成を持つものが、数多く開発されている。また、近年、液晶表示装置が様々な用途に用いられるようになり、その中でも、特にテレビ用途として、パネルサイズの大型化や高精細化に応じて表示画素数が増加すると共に、表示性能向上のため、動作の高周波化が進んでいる。その結果、表示時間に占める１画素当りの書込時間が短くなり、十分な書き込み時間の確保が難しくなってきている。

しかし、単純に書込時間の変化分に応じて薄膜トランジスタ（ＴＦＴ）のサイズを大きくすると、開口率が低下し、表示輝度の低下を引き起こしてしまう。加えて、上記したような高精細化により画素サイズが小さくなってきているため、その影響はさらに大きくなる。

そこで、ＴＦＴを可能な限り大型化せずに、１画素当りの書き込み時間を短くする方法（高速な書き込み動作を行う方法）として、書込時のプリチャージ動作を行うようにしたものが提案されている（例えば、特許文献１）。

特許第３６３２８４０号明細書

ところが、プリチャージ動作を行う画素に接続されたデータ線にかかる電位は、その時点で書込を行っている他の画素に要求された電位であり、実際に書き込みたい電位とは異なる電位が印加されている場合が多い。したがって、実際には、プリチャージ期間において、ゲート電圧の調整や、パルス幅（ゲート電圧の印加期間）の調整を行う必要がある。あるいは、表示画素に対する本来の書き込み期間を短くすることにより、プリチャージ期間を作り出し、目的の電位を書き込む必要がある。

その結果、プリチャージ動作による効果は、プリチャージ時点での画素に書き込まれている電位と、書込を行っている画素の電位との２つの影響（プリチャージ前後の電位の影響）を受けることになる。したがって、その効果は必ずしも一定ではなく、前後のフレーム期間における駆動電圧の大きさに依存してしまうという問題があった。また、このようなプリチャージ動作を行うための駆動方法も必要となり、駆動動作が複雑になるという問題点もあった。また、上記したように表示画素に対する本来の書き込み期間を短くする場合には、任意の電位の書き込みは可能になるが、本来の表示画素への書き込み期間がその分短くなり、表示画素への書き込み不足等の問題が生じるうえ、駆動方法や動作に関しても前述の問題を解消できない。

本発明はかかる問題点に鑑みてなされたもので、その目的は、画質への悪影響を抑えつつ、高速な表示駆動動作を簡易に実現することが可能な液晶表示装置を提供することにある。

本発明の液晶表示装置は、全体としてマトリクス状に配置され、各々が液晶素子および第１のＴＦＴ素子を含む複数の画素と、各画素の液晶素子に対し、映像信号に基づく駆動電圧を極性反転させつつ印加することにより、反転表示駆動を行う駆動部と、この駆動部によって動作制御が行われる第２のＴＦＴ素子とを備えたものである。ここで、上記第１のＴＦＴ素子は、駆動部による動作制御に応じて、自画素内の液晶素子に対して映像信号に基づく駆動電圧を供給するためのものである。また、上記第２のＴＦＴ素子は、同一のフレーム期間内で映像信号に基づく駆動電圧が互いに逆極性に印加される液晶素子同士を、電気的に接続するためのものである。

本発明の液晶表示装置では、駆動部による第１のＴＦＴ素子の動作制御に応じて、各画素の液晶素子に対して映像信号に基づく駆動電圧が極性反転しつつ印加され、反転表示駆動が行われる。その際、駆動部による第２のＴＦＴ素子の動作制御に応じて、同一のフレーム期間内で映像信号に基づく駆動電圧が互いに逆極性に印加される液晶素子同士が電気的に接続され、それらの液晶素子に低輝度電圧が印加される。これにより、各液晶素子に対して映像信号に基づく駆動電圧が印加される前に、そのような低輝度電圧の印加動作が可能となる。また、従来のプリチャージ動作とは異なり、前後のフレーム期間における駆動電圧の大きさには依存せずに、低輝度電圧が印加される。さらに、このような低輝度電圧の印加により、回路構成や駆動動作が複雑化することはない。

本発明の液晶表示装置によれば、駆動部による第２のＴＦＴ素子の動作制御に応じて、同一のフレーム期間内で映像信号に基づく駆動電圧が互いに逆極性に印加される液晶素子同士を、電気的に接続するようにしたので、前後のフレーム期間における駆動電圧の大きさには依存せずに、各液晶素子に対して映像信号に基づく駆動電圧の印加前に、低輝度電圧を簡易に印加することができる。よって、画質への悪影響を抑えつつ、高速な表示駆動動作を簡易に実現することが可能となる。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

図１は、本発明の一実施の形態に係る液晶表示装置（液晶表示装置１）の全体構成を表すものである。この液晶表示装置１は、液晶表示パネル２と、バックライト部３と、画像処理部４１と、データドライバ５１と、ゲートドライバ５２と、タイミング制御部６１と、バックライト駆動部６２とを備えている。

バックライト部３は、液晶表示パネル２に対して光を照射する光源であり、例えばＣＣＦＬ（Cold Cathode Fluorescent Lamp：冷陰極蛍光ランプ）やＬＥＤ（Light Emitting Diode：発光ダイオード）などを含んで構成される。

液晶表示パネル２は、後述するゲートドライバ５２から供給される駆動信号に従って、データドライバ５１から供給される駆動電圧に基づいてバックライト部３から発せられる光を変調することにより、映像信号Ｄinに基づく映像表示を行うものである。この液晶表示パネル２は、全体としてマトリクス状に並んで配置された複数の画素２０を含んで構成されている。各画素２０は、Ｒ（Red：赤），Ｇ（Green：緑）またはＢ（Blue：青）に対応する画素（図示しないＲ，Ｇ，Ｂ用のカラーフィルタが設けられている画素であり、Ｒ，Ｇ，Ｂの色の表示光を射出する画素）により構成されている。

また、本実施の形態では、例えば図２に示したように、各画素２０において、いわゆるドット反転駆動動作がなされる。すなわち、各画素２０の液晶素子に対し、映像信号Ｄinに基づく駆動電圧が、画素２０単位で極性反転しつつ印加されるようになっている。

画像処理部４１は、外部からの映像信号Ｄinに対して所定の画像処理を施すことにより、ＲＧＢ信号である映像信号Ｄ１を生成するものである。

ゲートドライバ５２は、タイミング制御部６１によるタイミング制御に従って、液晶表示パネル２内の各画素２０を図示しない走査線（後述するゲート線Ｇ）に沿って線順次駆動するものである。

データドライバ５１は、液晶表示パネル２の各画素２０へそれぞれ、タイミング制御部６１から供給される映像信号Ｄ１に基づく駆動電圧を供給するものである。具体的には、このデータドライバ５１は、映像信号Ｄ１に対してＤ／Ａ変換を施すことにより、アナログ信号である映像信号（上記駆動電圧）を生成し、各画素２０へ出力するようになっている。

バックライト駆動部６２は、バックライト部３の点灯動作（発光動作）を制御するものである。タイミング制御部６１は、ゲートドライバ５２およびデータドライバ５１の駆動タイミングを制御すると共に、映像信号Ｄ１をデータドライバ５１へ供給するものである。

次に、図３および図４を参照して、各画素２０に形成された画素回路の構成について詳細に説明する。図３は、画素２０内の画素回路の回路構成例を表したものである。なお、図中の符号ｍ，ｎはそれぞれ自然数を表しており、例えば画素２０（ｍ，ｎ）は、複数の画素２０のうちの座標（ｍ，ｎ）に位置する画素を表している。

画素２０（ｍ，ｎ＋１）には、主容量素子である液晶素子２２Ａと、補助容量素子２３Ａと、ＴＦＴ素子２１Ａと、とからなる画素回路ユニットが形成されている。また、この画素２０（ｍ，ｎ＋１）には、駆動対象の画素回路ユニットを線順次で選択するための１本のゲート線Ｇ（ｎ＋１）と、駆動対象の画素回路ユニットに対して映像信号Ｄinに基づく駆動電圧を供給するための１本のデータ線Ｄ（ｍ）と、補助容量素子２３Ａに接続されたバスラインである１本の補助容量線Ｃｓ（ｎ＋１）と、共通接続線Ｖｃｏｍとが接続されている。

なお、画素２０（ｍ，ｎ＋１）に対してゲート線Ｇ（ｎ＋１）に沿って隣接する画素２０（ｍ＋１，ｎ＋１）にも、同様に、液晶素子２２Ａと、補助容量素子２３Ａと、ＴＦＴ素子２１Ａと、とからなる画素回路ユニットが形成されている。また、この画素２０（ｍ＋１，ｎ＋１）には、１本のゲート線Ｇ（ｎ＋１）と、１本のデータ線Ｄ（ｍ＋１）と、１本の補助容量線Ｃｓ（ｎ＋１）と、共通接続線Ｖｃｏｍとが接続されている。

液晶素子２２Ａ，２２Ｂは、データ線Ｄ（ｍ），Ｄ（ｍ＋１）からＴＦＴ素子２１Ａ，２１Ｂを介して一端に供給される駆動電圧に応じて表示のための動作を行う（表示光を射出する）表示要素として機能している。これら液晶素子２２Ａ，２２Ｂは、図示しない液晶層と、この液晶層を挟む一対の電極とを含んで構成されている。これら一対の電極のうちの一方（一端）側はＴＦＴ素子２１Ａ，２１Ｂのソースおよび補助容量素子２３Ａ，２３Ｂの一端と接続点Ｐａ，Ｐｂを介して接続され、他方（他端）側は、共通接続線Ｖｃｏｍに接続されている。なお、上記液晶層は、例えばＶＡ（Vertical Alignment：垂直配向）モードの液晶や、ＴＮ（Twisted Nematic）モードの液晶などにより構成されている。

補助容量素子２３Ａ，２３Ｂは、液晶素子２２Ａ，２２Ｂの蓄積電荷を安定化させるための容量素子であり、一端（一方の電極）が接続点Ｐａに接続されると共に、他端（対向電極）が補助容量線Ｃｓ（ｎ＋１）に接続されている。

ＴＦＴ素子２１Ａ，２１Ｂ（第１のＴＦＴ素子）は、ＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor−Field Effect Transistor）により構成されており、ゲートがゲート線Ｇ（ｎ＋１）に接続され、ソースが接続点Ｐａ，Ｐｂに接続され、ドレインがデータ線Ｄ（ｍ），Ｄ（ｍ＋１）に接続されている。これらＴＦＴ素子２１Ａ，２１Ｂは、液晶素子２２Ａ，２２Ｂの一端および補助容量素子２３Ａ，２３Ｂの一端に対して映像信号Ｄinに基づく駆動電圧を供給するためのスイッチング素子として機能している。具体的には、ゲートドライバ５２からゲート線Ｇ（ｎ＋１）を介して供給される選択信号（ゲート電圧）に応じて、データ線Ｄ（ｍ），Ｄ（ｍ＋１）と、液晶素子２２Ａ，２２Ｂおよび補助容量素子２３Ａ，２３Ｂの一端同士との間を、選択的に導通させるようになっている。

ＴＦＴ素子２４（第２のＴＦＴ素子）もまた、ＭＯＳ−ＦＥＴにより構成されており、ゲートがゲート線Ｇ（ｎ）に接続され、ソース，ドレインが接続点Ｐａ，Ｐｂに接続されている。このＴＦＴ素子２４は、例えば図４に示したように、ゲートドライバ５２の制御動作に応じて、同一のフレーム期間内で映像信号Ｄinに基づく駆動電圧が互いに逆極性に印加される液晶素子（例えば、液晶素子２２Ａ，２２Ｂの一端Ｐａ，Ｐｂ）同士を、電気的に接続するためのものである。また、ここでは、このＴＦＴ素子２４は、互いに異なる画素２０（例えば、画素２０（ｍ，ｎ＋１），２０（ｍ＋１，ｎ＋１））内の液晶素子２２同士を電気的に接続するようになっている。また、本実施の形態では、このＴＦＴ素子２４の動作状態および非動作状態を選択的に切り替えるための走査線（ゲート線；第２の走査線）が、このＴＦＴ素子２４が属する画素２０とは異なる走査ライン上の画素内のＴＦＴ素子２１に接続されたゲート線（ここでは、ゲート線Ｇ（ｎ）；第１の走査線）と、共有となっている。

次に、本実施の形態の液晶表示装置１の作用および効果について説明する。

まず、図１〜図４を参照して、液晶表示装置１の基本動作について説明する。

この液晶表示装置１では、図１に示したように、外部から供給された映像信号Ｄinが画像処理部４１により画像処理され、各画素２０用の映像信号Ｄ１が生成される。そしてこの映像信号Ｄ１は、タイミング制御部６１を介してデータドライバ５１へ供給される。データドライバ５１では、映像信号Ｄ１に対するＤ／Ａ変換が施され、アナログ信号である映像信号が生成される。そしてこの映像信号に基づき、ゲートドライバ５２およびデータドライバ５１から出力される各画素２０への駆動電圧によって、画素２０ごとに、線順次かつドット反転の表示駆動動作がなされる。

具体的には、図２および図３に示したように、ゲートドライバ５２からゲート線Ｇを介して供給される選択信号に応じて、ＴＦＴ素子２１Ａ，２１Ｂの動作状態および非動作状態（オン・オフ）が切り替えられ、データ線Ｄと液晶素子２２Ａ，２２Ｂおよび容量素子２３Ａ，２３Ｂとの間が選択的に導通される。これにより、データドライバ５１から供給される映像信号に基づく駆動電圧が液晶素子２２Ａ，２２Ｂへと供給され、表示駆動動作がなされる。

すると、データ線Ｄと液晶素子２２Ａ，２２Ｂおよび容量素子２３Ａ，２３Ｂとの間が導通された画素２０では、バックライト部３からの照明光が液晶表示パネル２において変調され、表示光として出力される。これにより、映像信号Ｄinに基づく映像表示が、液晶表示装置１において行われる。

次に、図５〜図１２を参照して、本発明の液晶表示装置の特徴的部分の作用および効果について、比較例と比較しつつ詳細に説明する。ここで、図５〜図７は、比較例１〜３に係る従来の液晶表示装置における表示駆動をタイミング波形図で表したものであり、（Ａ）〜（Ｃ）はそれぞれ、ｎライン，（ｎ＋１）ライン，（ｎ＋２）ラインにおける表示駆動を表している。

まず、図５に示した比較例１（タイミングｔ１０１〜ｔ１０４）は、従来の単純な表示駆動動作となっている。この場合、パネルサイズの大型化や高精細化に応じた表示画素数が増加や、表示性能向上を目的とした動作の高周波化により、表示時間に占める１画素当りの書込時間が短くなり、十分な書き込み時間の確保が難しくなってしまう。

しかし、単純に書込時間の変化分に応じてＴＦＴ素子のサイズを大きくすると、開口率が低下し、表示輝度の低下を引き起こしてしまう。加えて、上記したような高精細化により画素サイズが小さくなってきているため、その影響はさらに大きくなる。

そこで、図６および図７に示した比較例２，３（タイミングｔ２０１〜ｔ２０４，ｔ３０１〜ｔ３０４）では、ＴＦＴ素子を可能な限り大型化せずに、１画素当りの書き込み時間を短くする（高速な書き込み動作を行う）ため、書込時のプリチャージ動作がなされている。

ところが、これら比較例２，３では、以下のような問題点があった（ここでは、比較例２を挙げて説明する）。すなわち、まず、プリチャージ動作による効果は、プリチャージ時点での画素に書き込まれている電位と、書込を行っている画素の電位との２つの影響（プリチャージ前後の電位の影響）を受けることになる。その結果、例えば図８（Ａ），（Ｂ）中の電位差ΔＶ１０１，ΔＶ１０２に示したように、前フレームの表示により保持された画素電位に依存して、必要なプリチャージ量が異なってしまうことになる。

したがって、プリチャージを行う場合の電位が書き込み電位以上の場合、実際には例えば図９（Ａ），（Ｂ）に示したように、プリチャージ期間において、ゲート電圧の調整（矢印Ｐ１０１参照）や、パルス幅（ゲート電圧の印加期間）の調整（矢印Ｐ１０２参照）を行う必要がある。

このようにして、比較例２，３の表示駆動（プリチャージを用いた表示駆動）では、プリチャージ動作による効果は必ずしも一定ではなく、前後のフレーム期間における駆動電圧の大きさに依存してしまうという問題があった。また、このようなプリチャージ動作を行うための駆動方法も必要となり、駆動動作が複雑になるという問題点もあった。

これに対し、本実施の形態では、図１および図４に示したように、データドライバ５２およびゲートドライバ５１によるＴＦＴ素子２１Ａ，２１Ｂの動作制御に応じて、各画素２０の液晶素子２２Ａ，２２Ｂに対して、映像信号Ｄinに基づく駆動電圧が極性反転しつつ印加され、反転表示駆動が行われる。また、その際、ゲートドライバ５１によるＴＦＴ素子２４の動作制御に応じて、同一のフレーム期間内で映像信号Ｄinに基づく駆動電圧が互いに逆極性に印加される液晶素子２２Ａ，２２Ｂ同士が、電気的に接続される。

これにより、本実施の形態では、以下説明するような表示駆動が行われる。なお、ここでは、ＴＦＴ素子２４によって接続された画素をそれぞれ、画素Ａおよび画素Ｂ（例えば、画素２０（ｍ，ｎ＋１），２０（ｍ＋１，ｎ＋１））としたとき、基準電位に対して、画素Ａおよび画素Ｂそれぞれの画素電位をＶ_ＰＡおよびＶ_ＰＢ、ＴＦＴ素子２４の動作時の画素Ａ、画素Ｂの画素電位をＶ_ＡＢ、画素Ａおよび画素Ｂの合計の電荷量をＱ_ＡＢとする。

このとき、画素Ａの電荷量Ｑ_Ａは、画素Ａの電位Ｖ_ＰＡと容量に関する係数αとによって表されるとすると、Ｑ_Ａ＝α(Ｖ_ＰＡ)で表される。同様に、画素Ｂの容量に関する係数をβとすると、画素Ｂの電荷量Ｑ_Ｂは、Ｑ_Ｂ＝β(Ｖ_ＰＢ)となる。ここで、Ｑ_Ａ，Ｑ_Ｂは逆極性にそれぞれ保持された電荷であるので、Ｑ_ＡＢは、｜Ｑ_ＡＢ｜≒｜｜Ｑ_Ａ｜−｜Ｑ_Ｂ｜｜という関係を満たす。

このとき、互いに電気的に接続された画素Ａ，画素Ｂの電荷量Ｑ_ＡＢは、係数γにより、Ｑ_ＡＢ＝γＶ_ＡＢで示される。したがって、ＴＦＴ素子２４が動作した場合の画素Ａおよび画素Ｂの画素電位Ｖ_ＡＢは、一定の値となる。すなわち、ゲートドライバ５１によるＴＦＴ素子２４の動作制御に応じて、同一のフレーム期間内で映像信号Ｄinに基づく駆動電圧が互いに逆極性に印加される液晶素子２２Ａ，２２Ｂ同士が電気的に接続され、その結果、それら液晶素子２２Ａ，２２Ｂに一定の低輝度電圧が印加される。

また、ここでは、液晶素子２２Ａ，２２Ｂにおける液晶材料の閾値電圧をＶ_ｔｈＬＣとしたとき、以下の(１)式を満たすことが望ましい。すなわち、ＴＦＴ素子２４によって互いに電気的に接続されているときの液晶素子２２Ａ，２２Ｂの電位が、それらの液晶素子２２Ａ，２２Ｂにおける液晶の閾値電圧以下となっているのが望ましい。
Ｖ_ｔｈＬＣ≧｜Ｖ_ＡＢ｜ ……（１）

これは、液晶の閾値値電圧Ｖ_ｔｈＬＣ以下では、液晶素子２２Ａ，２２Ｂが一定の安定した状態表示を行うためある。このとき、閾値電圧Ｖ_ｔｈＬＣ以下で常に黒を表示するような液晶材料を選択していれば、ＴＦＴ素子２４が動作したとき、その画素２０の表示は必ず黒表示となるため、後述するように、従来とは異なり、黒表示を行う際の表示への悪影響が少なくなる。

また、上記（１）式を満たすとき、書込前の画素電位は、常に画素２０の基準電位から液晶材料の閾値値電圧Ｖ_ｔｈＬＣ以下であるという条件を満たすため、画素２０への書込みに対して必ず負荷を軽くする働きを犠牲にすることなく、画質への悪影響を抑えることが可能となる。

次に、図１０を参照して、本実施の形態における具体的な表示駆動波形例（タイミングｔ１〜ｔ４）について説明する。図１０は、本実施の形態の表示駆動をタイミング波形で表したものであり、（Ａ）〜（Ｄ）はそれぞれ、画素２０（ｍ，ｎ）、２０（ｍ＋１，ｎ）、２０（ｍ，ｎ＋１）、２０（ｍ＋１，ｎ＋１）における駆動波形を示している。また、図中のＶＧ（ｎ）等はゲート線Ｇ（ｎ）等の電圧波形（ゲート電圧波形）を、ＶＤ（ｍ）等はデータ線Ｄ（ｍ）等の電圧波形（データ電圧波形）を、Ｖｃｏｍは共通電極の電圧（コモン電圧）を、それぞれ表しており、以下同様である。

まず、図中の矢印Ｐ１１，Ｐ２１で示したように、画素２０（ｍ，ｎ＋１）および画素２０（ｍ＋１，ｎ＋１）では、ＴＦＴ素子２４が、ゲート線Ｇ（ｎ）のゲート電圧ＶＧ（ｎ）に応じて動作状態となり、駆動電圧が互いに逆極性に印加される液晶素子２２Ａ，２２Ｂ同士が電気的に接続される。これにより、それら液晶素子２２Ａ，２２Ｂに一定の低輝度電圧が印加される（低輝度電圧期間、黒表示期間）。

また、そののち、図中の矢印Ｐ１２，Ｐ２２で示したように、画素２０（ｍ，ｎ＋１）および画素２０（ｍ＋１，ｎ＋１）では、ＴＦＴ素子２１Ａ，２１Ｂが、ゲート線Ｇ（ｎ＋１）のゲート電圧ＶＧ（ｎ＋１）に応じて動作状態となる。これにより、映像信号Ｄinに基づく駆動電圧（データ線Ｄ（ｍ），Ｄ（ｍ＋１）の電圧ＶＤ（ｍ），ＶＤ（ｍ＋１））が、液晶素子２１Ａ，２１Ｂへ書き込まれ、画素電位Ｖ（ｍ，ｎ＋１），Ｖ（ｍ＋１，ｎ＋１）が生ずる。

すなわち、画素２０（ｍ，ｎ＋１）および画素２０（ｍ＋１，ｎ＋１）では、ＴＦＴ素子２１Ａ，２１Ｂに対して映像信号Ｄinに基づく駆動電圧が供給開始される前に、それらの画素内の液晶素子２２Ａ，２２Ｂと電気的に接続されたＴＦＴ素子２４が動作開始するようになっている。

このようにして、各液晶素子２２Ａ，２２Ｂに対して映像信号Ｄinに基づく駆動電圧が印加される前に、低輝度電圧（黒表示電圧）の印加動作が可能となる。また、従来のプリチャージ動作とは異なり、前後のフレーム期間における駆動電圧の大きさには依存せずに、そのような低輝度電圧が印加される。さらに、このような低輝度電圧の印加により、回路構成や駆動動作が複雑化することはない。

また、本実施の形態では、前述の（１）式を満たす場合において、ＴＦＴ素子２４が動作したときの画素電位が液晶の閾値電圧Ｖ_ｔｈＬＣ以下である場合、常に黒表示となる。したがって、この原理を利用することにより、１フレーム期間内での黒挿入動作が実現される。

ここで、図１１を参照して、本実施の形態における黒挿入表示（黒表示期間）について詳細に説明する。図１１（Ａ）〜図１１（Ｅ）はそれぞれ、本実施の形態の表示駆動を、ｎラインから（ｎ＋４）ラインまでのタイミング波形（タイミングｔ２１〜ｔ２４）で表したものである。

まず、ゲート線Ｇ（ｎ＋１）に接続された画素電位Ｖ（ｍ，ｎ＋１）は、ゲート線電圧ＶＧ（ｎ）によってＴＦＴ素子２４が動作状態となったときに、黒電位（液晶のしきい値以下の電位）となる。また、ゲート電圧ＶＧ（ｎ）によってＴＦＴ素子２４が非動作状態となり、かつゲート電圧ＶＧ（ｎ＋１）によってＴＦＴ素子２１Ａが動作状態となったときに、映像信号Ｄinに基づくデータ線電圧ＶＤ（ｍ）によって、目的とする書込電位となる（通常表示期間：ΔＴ１ｏｎ）。

この際、駆動電圧が互いに逆極性に印加される液晶素子２２Ａ，２２Ｂ同士が電気的に接続され、それら液晶素子２２Ａ，２２Ｂに一定の低輝度電圧が印加されると共に、前述の（１）式を満たすことから、画素２０（ｍ，ｎ＋１）は、黒表示状態となる（黒表示期間：ΔＴ２ｏｎ）。このようにして、例えば図１２（Ａ），（Ｂ）に示したように、１フレーム期間内での黒挿入動作が実現される。

なお、図１０では、ゲート電圧ＶＧが、立ち上がりから立下りまで一定となっている場合について説明したが、必ずしもその必要はない。すなわち、例えば図１１中に示したゲート電圧ＶＧ’（ｎ）〜ＶＧ’（ｎ＋４）のように、ＴＦＴ素子２４の動作期間内において、そのＴＦＴ素子２４に対して印加するゲート電圧を変化させるようにしてもよい。

以上のように本実施の形態では、ゲートドライバ５２によるＴＦＴ素子２４の動作制御に応じて、同一のフレーム期間内で映像信号Ｄinに基づく駆動電圧が互いに逆極性に印加される液晶素子２２Ａ，２２Ｂ同士を電気的に接続するようにしたので、前後のフレーム期間における駆動電圧の大きさには依存せずに、各液晶素子２２Ａ，２２Ｂに対して映像信号Ｄinに基づく駆動電圧の印加前に、低輝度電圧を簡易に印加することができる。よって、画質への悪影響を抑えつつ、高速な表示駆動動作を簡易に実現することが可能となる。

また、従来のプリチャージ動作とは異なり、データ線Ｄの電位に依存せずに液晶保持容量を変化させることが可能であるため、画質への悪影響を押さえ、常に次フレームの画素書込前に電位を大幅に変化させることが可能である。その結果として、書込時に必要な電荷量を抑えることが出来るため、倍速駆動等の高速駆動時に書込に対する駆動マージンが拡大される。また、どのような条件下でも書込性能が安定するため、プリチャージ動作のようにパターンに依存するフリッカ、または表示画面による得意不得意といった、表示画面の依存性を持たない。

また、ＴＦＴ素子２１Ａ，２１Ｂに対して映像信号Ｄinに基づく駆動電圧が供給開始される前に、それらの画素内の液晶素子２２Ａ，２２Ｂと電気的に接続されたＴＦＴ素子２４が動作開始するようにしたので、表示への影響を最小限にすることが可能となる。

さらに、ＴＦＴ素子２４のゲート線への電圧印加によって、ＴＦＴ素子２１Ａ，２１Ｂによる画素２０への書込時間を減少させることなく、表示される動画像の動画ぼやけを抑え、また、その表示輝度を十分に維持することができる。また、１フレーム期間内での黒挿入時間を、画素２０への書込時間を減らすことなく可変させることができる。

次に、本発明の変形例をいくつか挙げて説明する。なお、これらの変形例において、本実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。

（変形例１）
図１３（Ａ）〜（Ｅ）は、変形例１に係る表示駆動をタイミング波形図で表したものであり、上記実施の形態における図１１（Ａ）〜（Ｅ）に対応するものである。

本変形例では、図中の矢印Ｐ３，Ｐ４で示したように、ＴＦＴ素子２４の動作期間が走査ライン単位で変化することにより、液晶素子２１Ａ，２１Ｂの電位が液晶の閾値電圧Ｖ_ｔｈＬＣ以下となる低輝度電圧期間（黒表示期間）が、フレーム期間内において走査ライン単位で変化するようになっている。すなわち、ゲート電圧ＶＧ（ｎ＋１）が、ゲート電圧ＶＧ（ｎ）に対して、少なくとも同一フレーム内で先にオフ状態となることを条件とすれば、ゲート波形の立下りを固定し、立ち上がりを任意にずらすようにしてもよい。

これにより、例えば図１４（Ａ），（Ｂ）に示したように、ゲート電圧ＶＧ（ｎ＋１）の立下りをゲート電圧ＶＧ（ｎ）の立下りの１走査時間後とすることで、１画素への書込時間を変えることなく、１フレーム期間内に異なる黒表示時間をもつ部分の描画が可能となる。

したがって、表示画の輝度によって黒挿入時間を変更することができるため、コントラスト比の大きい表示画に対しても、必要な走査線のみに黒挿入をすることで、表示される動画像の動画ぼやけを抑え、かつ、黒挿入の不要な部分での輝度低下を抑えることで、表示輝度を維持することが可能になる。

なお、本変形例においても、例えば図１３中に示したゲート電圧ＶＧ’（ｎ）〜ＶＧ’（ｎ＋４）のように、ＴＦＴ素子２４の動作期間内において、そのＴＦＴ素子２４に対して印加するゲート電圧を変化させるようにしてもよい。

（変形例２）
図１５（Ａ）〜（Ｃ）は、変形例２に係る表示駆動をタイミング図で表したものであり、上記実施の形態における図１２および変形例１における図１４に対応するものである。

本変形例では、バックライト駆動部６２による駆動制御に応じて、低輝度電圧期間（黒表示期間）に同期して、バックライト部３からの照射光の輝度が低下するようになっている。また、バックライト部３からの照射光の積算光量は、黒挿入時を除く表示期間中、または、１表示時間内で、同様となるように制御されている。

これにより、黒挿入部分にあわせて、黒表示部分のバックライト部３の輝度を低下させることで、低消費電力化および黒表示による画質向上の効果をさらに大きくすることが可能である。

（変形例３，４）
図１６および図１７は、変形例３，４に係る画素２０の画素回路を表したものである。

図１６に示した変形例３では、ＴＦＴ素子２４の動作状態および非動作状態を選択的に切り替えるための走査線（例えば、ゲート線Ｇ２（ｎ＋１））が、ＴＦＴ素子２１Ａ，２２Ａに接続されたゲート線（例えば、ゲート線Ｇ（ｎ＋１））とは、別個に設けられている。

一方、図１７に示した変形例４では、ＴＦＴ素子２４の動作状態および非動作状態を選択的に切り替えるための走査線が、補助容量線（例えば、補助容量線Ｃｓ（ｎ＋１））と共有となっている。

このようにして、ＴＦＴ素子２４の動作状態および非動作状態を選択的に切り替えるための走査線は、上記実施の形態のように、ＴＦＴ素子２１Ａ，２２Ａに接続されたゲート線（例えば、ゲート線Ｇ（ｎ＋１））と共有となっていなくてもよい。

（変形例５〜８）
図１８〜図２１は、変形例５〜８に係る画素２０の画素回路を表したものである。これら変形例５〜８では、液晶表示装置の表示性能向上のため、各画素２０が、各々が液晶素子２２およびＴＦＴ素子２１を含む複数のサブ画素（ここでは、２つのサブ画素）により構成されている。

具体的には、図１８に示した変形例５では、ＴＦＴ素子２４は、同一画素２０における互いに異なるサブ画素２０ａ，２０ｂ内の液晶素子２２同士を電気的に接続するようになっている。

また、図１９および図２０に示した変形例６，７では、ＴＦＴ素子２４は、互いに異なる画素２０におけるサブ画素２０ａ，２０ｂ内の液晶素子２２同士を電気的に接続するようになっている。

また、図２１に示した変形例８においても、ＴＦＴ素子２４は、同一画素２０における互いに異なるサブ画素２０ａ，２０ｂ内の液晶素子２２同士を電気的に接続するようになっている。ただし、この変形例８では、上記変形例５〜７とは異なり、ＴＦＴ素子２４の動作状態および非動作状態を選択的に切り替えるための走査線（例えば、ゲート線Ｇ２（ｎ））が、ＴＦＴ素子２１に接続されたゲート線（例えば、ゲート線Ｇ（ｎ−１））とは、別個に設けられている。

このようにして、逆極性に書き込まれたサブ画素同士を用いることにより、複雑な動作なく、ＴＦＴ素子２４の動作後に、常に共通電位Ｖｃｏｍからごく限られた範囲内での画素電位を得ることができる。よって、どのような条件下でも書込性能が安定し、プリチャージ動作のようにパターンに依存するフリッカ、または表示画面による得意不得意といった、表示画面の依存性を持たなくなる。

（変形例９）
図２２は、変形例９に係る画素２０の画素回路を表したものである。

本変形例では、ＴＦＴ素子２４によって電気的に接続される液晶素子２１Ａ，２１Ｂ間に、保護素子２５（保護回路）として、抵抗素子が設けられている。

これにより、データドライバ５１やゲートドライバ５２を、電気的に保護することが可能となる。

なお、抵抗素子以外の他の保護素子を用いて、保護回路を構成してもよい。

以上、実施の形態およびその変形例をいくつか挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されるものではなく、種々の変形が可能である。

例えば、上記実施の形態等では、ドット反転駆動動作について説明したが、例えば図２３に示したような横ライン反転駆動動作や、図２４に示したような縦ライン反転駆動動作であってもよい。具体的には、横ライン反転駆動の場合には、例えば図２５に示したような画素回路構成となる。また、縦ライン反転駆動の場合には、例えば図２６に示したような画素回路構成となる。

また、上記実施の形態等では、互いに接続された液晶素子を含む画素同士の位置関係は左右に隣接しているが、この位置関係は、必ずしも隣接している必要はなく、上下左右、斜めのいずれの方向に位置していてもよい。

さらに、ＴＦＴ素子２４によって接続される液晶素子同士は、物理的には直接接続されていなくても、電気的に接続されていればよい。

本発明の一実施の形態に係る液晶表示装置の全体構成を表すブロック図である。 ドット反転駆動について説明するための模式図である。 実施の形態に係る画素の詳細構成例を表す回路図である。 図３に示した画素におけるドット反転駆動について説明するための回路図である。 比較例１に係る表示駆動について説明するためのタイミング波形図である。 比較例２に係る表示駆動について説明するためのタイミング波形図である。 比較例３に係る表示駆動について説明するためのタイミング波形図である。 比較例２，３に係る表示駆動の問題点について説明するためのタイミング波形図である。 比較例２，３に係る表示駆動の他の問題点について説明するためのタイミング波形図である。 実施の形態に係る表示駆動の一例を表すタイミング波形図である。 実施の形態に係る表示駆動の他の例を表すタイミング波形図である。 実施の形態に係る黒挿入表示（黒表示期間）について説明するためのタイミング図である。 本発明の変形例１に係る表示駆動を表すタイミング波形図である。 変形例１に係る黒挿入表示（黒表示期間）について説明するためのタイミング図である。 変形例２に係る黒挿入表示（黒表示期間）について説明するためのタイミング図である。 変形例３に係る画素の詳細構成を表す回路図である。 変形例４に係る画素の詳細構成を表す回路図である。 変形例５に係る画素の詳細構成を表す回路図である。 変形例６に係る画素の詳細構成を表す回路図である。 変形例７に係る画素の詳細構成を表す回路図である。 変形例８に係る画素の詳細構成を表す回路図である。 変形例９に係る画素の詳細構成を表す回路図である。 横ライン反転駆動について説明するための模式図である。 縦ライン反転駆動について説明するための模式図である。 横ライン反転駆動が適用された画素の一例を表す回路図である。 縦ライン反転駆動が適用された画素の一例を表す回路図である。

符号の説明

１…液晶表示装置、２…液晶表示パネル、２０…画素、２１Ａ，２１Ｂ…ＴＦＴ素子、２２Ａ，２２Ｂ…液晶素子、２３Ａ，２３Ｂ…補助容量素子、２４…ＴＦＴ素子、２５…保護素子、３…バックライト部、４１…画像処理部、５１…データドライバ、５２…ゲートドライバ、６１…タイミング制御部、６２…バックライト駆動部、Ｄin…映像信号、Ｇ，Ｇ２…ゲート線、Ｄ…データ線、Ｃｓ…補助容量線、Ｖｃｏｍ…共通電極線、Ｃｓｂ…結合容量。

Claims (14)

1. 全体としてマトリクス状に配置され、各々が液晶素子および第１のＴＦＴ素子を含む複数の画素と、
   各画素の液晶素子に対し、映像信号に基づく駆動電圧を極性反転させつつ印加することにより、反転表示駆動を行う駆動部と、
   前記駆動部によって動作制御が行われる第２のＴＦＴ素子と
   を備え、
   前記第１のＴＦＴ素子は、前記駆動部による動作制御に応じて、自画素内の液晶素子に対して前記映像信号に基づく駆動電圧を供給するためのものであり、
   前記第２のＴＦＴ素子は、同一のフレーム期間内で前記映像信号に基づく駆動電圧が互いに逆極性に印加される液晶素子同士を、電気的に接続するためのものである
   液晶表示装置。
2. 前記第２のＴＦＴ素子によって互いに電気的に接続されているときの液晶素子の電位が、それらの液晶素子における液晶の閾値電圧以下である
   請求項１に記載の液晶表示装置。
3. 前記駆動部は、前記第２のＴＦＴ素子の動作期間を走査ライン単位で変化させることにより、液晶素子の電位が前記閾値電圧以下となる低輝度電圧期間を、フレーム期間内において走査ライン単位で変化させる
   請求項２に記載の液晶表示装置。
4. 各画素の液晶素子に対して光を照射する光源を備え、
   前記低輝度電圧期間に同期して、前記光源からの光の輝度が低下するように構成されている
   請求項３に記載の液晶表示装置。
5. 前記駆動部は、前記第２のＴＦＴ素子の動作期間内において、その第２のＴＦＴ素子に対して印加するゲート電圧を変化させる
   請求項２に記載の液晶表示装置。
6. 前記第１のＴＦＴ素子には、その動作状態および非動作状態を選択的に切り替えるための第１の走査線が接続されており、
   前記第２のＴＦＴ素子の動作状態および非動作状態を選択的に切り替えるための第２の走査線が、その第２のＴＦＴ素子が属する画素とは異なる走査ライン上の画素内の第１のＴＦＴ素子に接続された前記第１の走査線と、共有となっている
   請求項１ないし請求項５のいずれか１項に記載の液晶表示装置。
7. 前記駆動部は、一の画素内で、前記第１のＴＦＴ素子に対して前記映像信号に基づく駆動電圧を供給開始する前に、その画素内の液晶素子と電気的に接続された第２のＴＦＴ素子が動作開始するように、第１および第２のＴＦＴ素子の動作制御を行う
   請求項６に記載の液晶表示装置。
8. 前記第１のＴＦＴ素子には、その動作状態および非動作状態を選択的に切り替えるための第１の走査線が接続されており、
   前記第２のＴＦＴ素子の動作状態および非動作状態を選択的に切り替えるための第２の走査線が、前記第１の走査線とは別個に設けられている
   請求項１に記載の液晶表示装置。
9. 各画素が補助容量素子を含んでおり、
   前記第２のＴＦＴ素子の動作状態および非動作状態を選択的に切り替えるための第２の走査線が、同一走査ライン上の画素内の前記補助容量素子に接続された補助容量線と、共有となっている
   請求項１に記載の液晶表示装置。
10. 前記駆動部は、一の画素内で、前記第１のＴＦＴ素子に対して前記映像信号に基づく駆動電圧を供給開始する前に、その画素内の液晶素子と電気的に接続された第２のＴＦＴ素子が動作開始するように、第１および第２のＴＦＴ素子の動作制御を行う
    請求項８または請求項９に記載の液晶表示装置。
11. 前記第２のＴＦＴ素子は、互いに異なる画素内の液晶素子同士を電気的に接続するためのものである
    請求項１に記載の液晶表示装置。
12. 各画素が、各々が前記液晶素子および前記第１のＴＦＴ素子を含む複数のサブ画素により構成され、
    前記第２のＴＦＴ素子は、同一画素における互いに異なるサブ画素内の液晶素子同士を電気的に接続するためのものである
    請求項１に記載の液晶表示装置。
13. 各画素が、各々が前記液晶素子および前記第１のＴＦＴ素子を含む複数のサブ画素により構成され、
    前記第２のＴＦＴ素子は、互いに異なる画素におけるサブ画素内の液晶素子同士を電気的に接続するためのものである
    請求項１に記載の液晶表示装置。
14. 前記第２のＴＦＴ素子によって電気的に接続される液晶素子間に、前記駆動部を電気的に保護するための保護回路が設けられている
    請求項１に記載の液晶表示装置。

Images