JP2017500594A

JP2017500594A - アレイ基板及び３ｄディスプレイ装置

Info

Publication number: JP2017500594A
Application number: JP2016519735A
Authority: JP
Inventors: 政鴻陳; 佳麗姜
Original assignee: Shenzhen China Star Optoelectronics Technology Co Ltd
Current assignee: TCL China Star Optoelectronics Technology Co Ltd
Priority date: 2013-10-22
Filing date: 2013-11-18
Publication date: 2017-01-05
Anticipated expiration: 2033-11-18
Also published as: GB2534064A; CN103531143A; KR20160036601A; GB201604516D0; EA031144B1; JP6340072B2; CN103531143B; WO2015058435A1; EA201690506A1

Abstract

アレイ基板及び３Ｄディスプレイ装置は提供されている。アレイ基板は、第１薄膜トランジスタ（21）、第２薄膜トランジスタ（22）、第１走査線（13）及び第２走査線（１４）を含む。まず、第１走査線（13）により第１薄膜トランジスタ（21）をオンし、画素電極（２３）を充電しており、次に、第２走査線（１４）により第２薄膜トランジスタ（22）をオンし、画素電極（２３）にコモン電圧を印加して、階調画面を挿入する効果を果たす。該３Ｄディスプレイ装置は、第２走査線（１４）の第２走査信号の持続時間を制御して、画素電極（２３）の電圧を異なる準位にプルして、黒画面だけを挿入するのではなく異なる階調輝度の画面の挿入も実現できる。

Description

本発明は、３Ｄ表示技術分野に関し、特にアレイ基板及び３Ｄディスプレイ装置に関する。

３Ｄアプリケーションの絶え間ない普及拡大に伴い、３Ｄ技術に対する要求が増大しつつある。

３Ｄのシャッターガラス（ＳｈｕｔｔｅｒＧｌａｓｓ）に一般的に用いられる技術は、黒画面挿入バックライトスキャンモード（ＢｌａｃｋＩｎｓｅｒｔｉｏｎ、ＢＬＵＢｌｉｎｋｉｎｇＭｏｄｅ）である。この３Ｄ技術は、黒画面を挿入するとき、通常、３ＤディスプレイのＴＣＯＮ（タイミングコントローラ）又はＳＤ（変換器）により制御を行い、左目及び右目の信号が切り替わるとき黒画面を挿入することにより実現され、例えば、右目フレームの終了後、１フレームの黒画面を挿入し、左目フレームの走査を行う。

当該技術は黒画面しか挿入できない、即ち、１種の輝度の階調画面（純粋な黒）しか表示できないため、３Ｄ（３ＤＭｏｄｅ）のモードにより異なる輝度の画面を表示できず、３Ｄ表示技術の発展を制限している。例えば、高輝度の階調画面が必要となるとき、黒画面だけを挿入すれば、３Ｄ表示画質全体が不良となり、例えば輝度が低くなる。

従って、従来技術における上述の技術的問題を解決する必要がある。

そこで、本発明は、黒画面挿入バックライトスキャンモードの３Ｄ表示技術が１種の階調画面しか表示できず、高輝度表示ときに画質不良が発生する従来技術における技術的問題を解決するためのアレイ基板及び３Ｄディスプレイ装置を提供する。

上述の技術的問題を解決するために、本発明が構築したアレイ基板は、列方向に沿って延びているデータ線及び行方向に延びているコモン電極線と走査線を含み、前記データ線と前記走査線とは相互に垂直インタリーブし、マトリクス状に配列され、且つ複数の画素セルを形成しており、前記画素セル内には画素電極、第１薄膜トランジスタ及び第２薄膜トランジスタが含まれ、
前記走査線は、第１走査線と第２走査線を含み、前記第１走査線は、前記第１薄膜トランジスタを介して前記画素電極に接続され、前記第２走査線は、前記第２薄膜トランジスタを介して前記画素電極に接続されており、
前記第１走査線は、第１走査信号を伝送して、前記第１薄膜トランジスタをオンすることに用いられており、
前記データ線は、前記第１薄膜トランジスタがオンされた後、前記薄膜トランジスタにより前記画素電極に画素電極電圧を提供し、前記画素電極を充電することに用いられており、
前記第２走査線は、前記データ線が前記画素電極を充電した後、第２走査信号を伝送して、前記第２薄膜トランジスタをオンすることに用いられており、
前記コモン電極線は、前記第２薄膜トランジスタがオンされた後、前記第２薄膜トランジスタにより前記画素電極にコモン電圧を提供して、前記画素電極電圧を前記コモン電圧にプルすることに用いられており、
前記第２走査線の第２走査信号の持続時間は予め決められた時間であり、これにより前記画素電極の電圧を異なる準位にプルする。

上述の技術的問題を解決するために、本発明が構築した３Ｄディスプレイ装置は、アレイ基板を含み、前記アレイ基板は、列方向に沿って延びているデータ線及び行方向に延びているコモン電極線と走査線を含み、前記データ線と前記走査線とは相互に垂直インタリーブし、マトリクス状に配列され、且つ複数の画素セルを形成しており、前記画素セル内には画素電極、第１薄膜トランジスタ及び第２薄膜トランジスタが含まれ、
前記走査線は、第１走査線と第２走査線を含み、前記第１走査線は、前記第１薄膜トランジスタを介して前記画素電極に接続され、前記第２走査線は、前記第２薄膜トランジスタを介して前記画素電極に接続されており、
前記第１走査線は、第１走査信号を伝送して、前記第１薄膜トランジスタをオンすることに用いられており、
前記データ線は、前記第１薄膜トランジスタがオンされた後、前記薄膜トランジスタにより前記画素電極に画素電極電圧を提供し、前記画素電極を充電することに用いられており、
前記第２走査線は、前記データ線が前記画素電極を充電した後、第２走査信号を伝送して、前記第２薄膜トランジスタをオンすることに用いられており、
前記コモン電極線は、前記第２薄膜トランジスタがオンされた後、前記第２薄膜トランジスタにより前記画素電極にコモン電圧を提供して、前記画素電極電圧を前記コモン電圧にプルすることに用いられており、
前記第２走査線の第２走査信号の持続時間は予め決められた時間であり、これにより前記画素電極の電圧を異なる準位にプルする。

本発明の実施例は、第１走査線と第２走査線を設けることによって、まず、第１走査線により対応する薄膜トランジスタをオンし、画素電極を充電しており、次に、第２走査線により対応する薄膜トランジスタをオンし、画素電極にコモン電圧を印加して、階調画面を挿入する効果を果たす。さらに、本発明の実施例は、第２走査線の第２走査信号の持続時間を制御して、画素電極の電圧を異なる準位にプルして、黒画面だけを挿入するのではなく異なる階調輝度の画面の挿入も実現できる。１種の階調画面しか表示できず、高輝度表示ときの画質不良が発生する従来技術における技術的問題を解決する。

本発明の上記内容を更に分かり易くするために、以下において実施例を挙げ、図面と併せて詳細に説明する。

図１は、本発明におけるアレイ基板の好ましい実施例の効果を示す図である。図２Ａは、本発明における１つの実施例による第１走査線と第２走査線の駆動波形図である。図２Ｂは、本発明における別の１つの実施例による第１走査線と第２走査線の駆動波形図である。図２Ｃは、対応して階調画面を挿入する時点の模式図である。図３Ａ−３Ｃは、本発明における実施例の効果を示す図である。

以下の各実施例の説明は、添付の図面を参照して、本発明が実施できる特定の実施例を例示する。本発明による方向の用語、例えば「上」、「下」、「前」、「後」、「左」、「右」、「内」、「外」、「側面」などは、単に図面の方向を参照するものである。従って、使用された方向用語は、本発明を説明し且つ理解するためのものであり、本発明を限定するものではない。図面では、構造的に類似の要素は同じ参照番号で示されている。

図１を参照する。図１は、本発明におけるアレイ基板の好ましい実施例の効果を示す図である。前記アレイ基板は、列方向Ａに沿って延びているデータ線１１を含み、行方向Ｂに沿って延びているコモン電極線１２、第１走査線１３及び第２走査線１４を更に含む。前記データ線１１は、前記第１走査線１３、前記第２走査線１４といずれも相互に垂直インタリーブし、マトリクス状に配列され、且つ複数の画素セル２０を形成している。当然のことながら、図１は１つの画素セルだけを示し、更なる画素セルの構造が図１と類似であるため、本明細書中では説明を省略する。

引き続き図１を参照する。前記画素セル２０は、第１薄膜トランジスタ２１、第２薄膜トランジスタ２２、液晶容量ＣＬＣ及び蓄積容量ＣＳＴを含み、画素電極２３を含むことは勿論である。図１に示された前記画素電極２３はただ効果を示す図であり、具体的な実施において、前記画素電極２３は前記アレイ基板と平行する層構造である。

前記第１走査線１３は、前記第１薄膜トランジスタ２１を介して前記画素電極２３に接続され、前記第２走査線１４は、前記第２薄膜トランジスタ２２を介して前記画素電極２３に接続されている。

具体的には、図１に示すように、前記第１薄膜トランジスタ２１は、第１ゲート電極Ｇ１、第１ソース電極Ｓ１及び第１ドレイン電極Ｄ１を含み、前記第１薄膜トランジスタ２１の第１ゲート電極Ｇ１は前記第１走査線１３１に電気的に接続され、前記第１薄膜トランジスタ２１の第１ソース電極Ｓ１は前記データ線１１に電気的に接続され、前記第１薄膜トランジスタ２１の第１ドレイン電極Ｄ１は前記画素電極２３に電気的に接続されている。

同様に、前記第２薄膜トランジスタ２２は、第２ゲート電極Ｇ２、第２ソース電極Ｓ２及び第２ドレイン電極Ｄ２を含み、前記第２薄膜トランジスタ２２の前記第２ゲート電極Ｇ２は前記第２走査線１４に電気的に接続され、前記第２薄膜トランジスタ２２の前記第２ソース電極Ｓ２は前記コモン電極線１２に電気的に接続され、前記第２薄膜トランジスタ２２の前記第２ドレイン電極Ｄ２は前記画素電極２３に電気的に接続されている。

具体的な実施形態では、前記第１走査線１３は第１走査信号を伝送して、前記第１薄膜トランジスタ２１の前記第１ゲート電極Ｇ１をオンしており、ここで、前記第１走査信号は例えばゲート駆動チップ（図示せず）から来るものである。前記データ線１１は、前記第１薄膜トランジスタ２１により前記画素電極２３に画素電圧を提供し、前記画素電極２３を充電して、対応する左眼用画素又は右眼用画素を表示する。充電終了後、前記画素電極２３は電量保持の状態にあり、このとき、前記第２走査線１４は第２走査信号を伝送して、前記第２薄膜トランジスタ２２の第２ゲート電極Ｇ２をオンしており、前記コモン電極線１２は前記第２薄膜トランジスタ２２により前記画素電極２３にコモン電圧を提供して、前記画素電極２３の電圧を前記コモン電圧にプルする。さらに、本発明の実施例において、前記第２走査線１４の持続時間は予め決められた時間であり、これにより前記画素電極２３の電圧を異なる準位にプルして、異なる輝度の階調画面の挿入も実現する。

図２Ａ〜２Ｃを参照する。図２Ａは、本発明における１つの実施例による前記第１走査線１３と前記第２走査線１４の駆動波形図である。図２Ｂは、本発明における別の１つの実施例による第１走査線１３と第２走査線１４の駆動波形図である。図２Ｃは、対応して階調画面を挿入する時点の模式図である。

前記第１走査線１３は、第１走査信号を伝送して前記第１薄膜トランジスタ２１の第１ゲート電極Ｇ１をオンしており、前記データ線１１は、オンされた第１薄膜トランジスタ２１により前記画素電極２３に電圧を提供し、前記画素電極２３を充電して、対応する左眼用画素（Ｌｅｆｔ）又は右眼用画素（Ｒｉｇｈｔ）をオンする。

充電終了後、即ち、対応する左眼用画素（Ｌｅｆｔ）又は右眼用画素（Ｒｉｇｈｔ）をオンした後、前記画素電極２３は電量保持の状態にあり、このとき、前記第２走査線１４は、第２走査信号を伝送して前記第２薄膜トランジスタ２２の第２ゲート電極Ｇ２をオンしており、前記コモン電極線１２は、オンされた前記第２薄膜トランジスタ２２により前記画素電極２３にコモン電圧を提供して、画素電極２３の電圧をコモン電圧にプルし、階調画面（Ｂｌａｃｋ）を挿入する効果を果たす。

前記第１走査信号は第１走査期間Ｔ１を有し、前記第２走査信号は第２走査期間Ｔ２を有する。図２Ａに示された実施例では、前記第２走査期間Ｔ２内において、前記第２走査信号は予め決められた時間ｔ１持続し、当該予め決められた時間ｔ１の範囲は０〜Ｔ２の間にある。図２Ｂに示された実施例では、前記第２走査期間Ｔ２内において、前記第２走査信号は予め決められた時間ｔ２持続し、当該予め決められた時間ｔ２の範囲は０〜Ｔ２の間にある。明らかに、ｔ２はｔ１より大きい。本発明の実施例において、前記予め決められた時間ｔ１、ｔ２...の変化に伴って、前記コモン電極線１２が入力したコモン電圧は、前記画素電極２３の電圧を異なる準位にプルでき、さらに異なる輝度の階調画面の挿入も実現できる。

要するに、本発明の実施例では、前記第２走査信号の持続時間（予め決められた時間）の長さを制御することによって、挿入画面の輝度を調整している。

ここで、本発明が前記第２走査信号Ｇａｔｅ２の持続時間の長さを制御することによって、挿入画面の輝度を調整する原理は以下のとおりである。
前記第１走査線１３は、第１走査信号を伝送して前記第１薄膜トランジスタ２１の第１ゲート電極Ｇ１をオンしており、前記データ線１１は、オンされた第１薄膜トランジスタ２１により前記画素電極２３に電圧を提供し、前記画素電極２３を充電する。充電終了後、前記画素電極２３は電量保持の状態にある。このとき、前記第２薄膜トランジスタ２２の両側において、前記画素電極２３の画素電極電圧と前記コモン電極線１２のコモン電極電圧の間に電圧差が存在する。前記第２薄膜トランジスタ２２の第２ゲート電極Ｇ２がオンされたとき、上述の電圧差は最も大きく、このときの挿入画面の輝度が最も明るい。前記第２薄膜トランジスタ２２の第２ゲート電極Ｇ２のオン時間が長くなるに伴って、上述の電圧差は徐々に小さくなり、前記第２薄膜トランジスタ２２の両辺の電荷が再分配されており、挿入画面の輝度は、上述の電圧差がゼロに減少するまで徐々に暗くなる。このとき、前記第２薄膜トランジスタ２２の両辺の電荷が平衡し、挿入画面の階調が最も暗い。

明らかに、本発明の実施例は、前記第２薄膜トランジスタ２２の第２ゲート電極Ｇ２のオン時間の長さを制御することによって、挿入画面の階調輝度を調整、即ち、前記第２走査信号の持続時間（予め決められた時間）を制御することによって、前記画素電極２３の電圧（Ｖｐｉｘｅｌ）を異なる準位にプルして、黒画面だけでなく異なる階調輝度の画面の挿入を実現する。

前記第２走査信号の第２走査期間Ｔ２と前記第２走査線の第２走査期間Ｔ１とは等しいことが好ましい。且つ、前記第２走査線１４は前記第１走査信号の（Ｔ１）／２の時点で前記第２走査信号を伝送し始めることが好ましい。当然のことながら、他の時点で前記第２走査信号を伝送してもよく、すべて本発明の保護範囲内にある。

図３Ａ〜３Ｃを参照する。図３Ａ〜３Ｃは、本発明の実施例の効果を示す図である。Ｌ１は、黒画面だけを挿入するときの画素電極電圧であり、Ｌ２は、本発明の実施例において前記第２走査信号の予め決められた時間ｔ（横軸）を制御して一定の範囲内で変化させるときの、前記画素極２３の電圧Ｖｐｉｘｅｌである。明らかに、従来技術に対して、本発明の実施例では、前記第２走査信号の予め決められた時間ｔ（横軸）が一定の範囲内で変化するとき、前記画素電極２３の電圧Ｖｐｉｘｅｌ（縦軸）は異なる数値となる、即ち、異なる輝度の階調を表示する。

本発明の実施例は、３Ｄディスプレイ装置を更に提供する。前記３Ｄディスプレイ装置は、本発明の実施例によるアレイ基板を含み、当該アレイ基板は詳細に説明されているため、ここでは説明を省略する。

本発明の実施例は、第１走査線と第２走査線を設けることによって、第１走査線により対応する薄膜トランジスタをオンし、画素電極を充電しており、次に、第２走査線により対応する薄膜トランジスタをオンし、画素電極にコモン電圧を印加して、階調画面を挿入する効果を果たす。さらに、本発明の実施例は、第２走査線の第２走査信号の持続時間を制御して、画素電極の電圧を異なる準位にプルして、黒画面だけを挿入するのではなく異なる階調輝度の画面の挿入も実現できる。

以上により、本発明では好適な実施例を前述の通り開示したが、上述の好適な実施例は本発明を限定するものでなく、当業者であれば、本発明の精神と範囲から逸脱しない限り、多様の変更や修正を加えることができる。従って、本発明の保護範囲は、特許請求の範囲で指定された範囲を基準とする。

Claims

アレイ基板であって、列方向に沿って延びているデータ線及び行方向に延びているコモン電極線と走査線を含み、前記データ線と前記走査線とは相互に垂直インタリーブし、マトリクス状に配列され、且つ複数の画素セルを形成しており、前記画素セル内には画素電極、第１薄膜トランジスタ及び第２薄膜トランジスタが含まれ、
前記走査線は、第１走査線と第２走査線を含み、前記第１走査線は、前記第１薄膜トランジスタを介して前記画素電極に接続され、前記第２走査線は、前記第２薄膜トランジスタを介して前記画素電極に接続されており、
前記第２薄膜トランジスタは、第２ゲート電極、第２ソース電極及び第２ドレイン電極を含み、前記第２薄膜トランジスタの前記ゲート電極は前記第２走査線に電気的に接続され、前記第２薄膜トランジスタの前記ソース電極は前記コモン電極線に電気的に接続され、前記第２薄膜トランジスタの前記第２ドレイン電極は前記画素電極に電気的に接続されており、
前記第１走査線は、第１走査信号を伝送して、前記第１薄膜トランジスタをオンすることに用いられており、
前記データ線は、前記第１薄膜トランジスタがオンされた後、前記薄膜トランジスタにより前記画素電極に画素電極電圧を提供し、前記画素電極を充電することに用いられており、
前記第２走査線は、前記データ線が前記画素電極を充電した後、第２走査信号を伝送して、前記第２薄膜トランジスタをオンすることに用いられており、
前記コモン電極線は、前記第２薄膜トランジスタがオンされた後、前記第２薄膜トランジスタにより前記画素電極にコモン電圧を提供して、前記画素電極電圧を前記コモン電圧にプルすることに用いられており、
前記第２走査線の第２走査信号の持続時間は予め決められた時間であり、これにより前記画素電極の電圧を異なる準位にプルしており、
前記第１走査線は第１走査期間Ｔ１を有し、前記予め決められた時間の範囲は０〜Ｔ１の間にあることを特徴とするアレイ基板。
前記第２走査線は第２走査期間Ｔ２を有し、前記第１走査期間Ｔ１は前記第２走査期間Ｔ２と等しいことを特徴とする請求項１に記載のアレイ基板。
前記第２走査線は、前記第１走査信号が（Ｔ１）／２に位置すると、前記第２走査信号を伝送することを特徴とする請求項２に記載のアレイ基板。
アレイ基板であって、列方向に沿って延びているデータ線及び行方向に延びているコモン電極線と走査線を含み、前記データ線と前記走査線とは相互に垂直インタリーブし、マトリクス状に配列され、且つ複数の画素セルを形成しており、前記画素セル内には画素電極、第１薄膜トランジスタ及び第２薄膜トランジスタが含まれ、
前記走査線は、第１走査線と第２走査線を含み、前記第１走査線は、前記第１薄膜トランジスタを介して前記画素電極に接続され、前記第２走査線は、前記第２薄膜トランジスタを介して前記画素電極に接続されており、
前記第１走査線は、第１走査信号を伝送して、前記第１薄膜トランジスタをオンすることに用いられており、
前記データ線は、前記第１薄膜トランジスタがオンされた後、前記薄膜トランジスタにより前記画素電極に画素電極電圧を提供し、前記画素電極を充電することに用いられており、
前記第２走査線は、前記データ線が前記画素電極を充電した後、第２走査信号を伝送して、前記第２薄膜トランジスタをオンすることに用いられており、
前記コモン電極線は、前記第２薄膜トランジスタがオンされた後、前記第２薄膜トランジスタにより前記画素電極にコモン電圧を提供して、前記画素電極電圧を前記コモン電圧にプルすることに用いられており、
前記第２走査線の第２走査信号の持続時間は予め決められた時間であり、これにより前記画素電極の電圧を異なる準位にプルすることを特徴とするアレイ基板。
前記第１走査線は第１走査期間Ｔ１を有し、前記予め決められた時間の範囲は０〜Ｔ１の間にあることを特徴とする請求項４に記載のアレイ基板。
前記第２走査線は第２走査期間Ｔ２を有し、前記第１走査期間Ｔ１は前記第２走査期間Ｔ２と等しいことを特徴とする請求項５に記載のアレイ基板。
前記第２走査線は、前記第１走査信号が（Ｔ１）／２に位置すると、前記第２走査信号を伝送することを特徴とする請求項６に記載のアレイ基板。
前記第２薄膜トランジスタは、第２ゲート電極、第２ソース電極及び第２ドレイン電極を含み、前記第２薄膜トランジスタの前記ゲート電極は前記第２走査線に電気的に接続され、前記第２薄膜トランジスタの前記ソース電極は前記コモン電極線に電気的に接続され、前記第２薄膜トランジスタの前記第２ドレイン電極は前記画素電極に電気的に接続されていることを特徴とする請求項４に記載のアレイ基板。
３Ｄディスプレイ装置であって、アレイ基板を含み、
前記アレイ基板は、列方向に沿って延びているデータ線及び行方向に延びているコモン電極線と走査線を含み、前記データ線と前記走査線とは相互に垂直インタリーブし、マトリクス状に配列され、且つ複数の画素セルを形成しており、前記画素セル内には画素電極、第１薄膜トランジスタ及び第２薄膜トランジスタが含まれ、
前記走査線は、第１走査線と第２走査線を含み、前記第１走査線は、前記第１薄膜トランジスタを介して前記画素電極に接続され、前記第２走査線は、前記第２薄膜トランジスタを介して前記画素電極に接続されており、
前記第１走査線は、第１走査信号を伝送して、前記第１薄膜トランジスタをオンすることに用いられており、
前記データ線は、前記第１薄膜トランジスタがオンされた後、前記薄膜トランジスタにより前記画素電極に画素電極電圧を提供し、前記画素電極を充電することに用いられており、
前記第２走査線は、前記データ線が前記画素電極を充電した後、第２走査信号を伝送して、前記第２薄膜トランジスタをオンすることに用いられており、
前記コモン電極線は、前記第２薄膜トランジスタがオンされた後、前記第２薄膜トランジスタにより前記画素電極にコモン電圧を提供して、前記画素電極電圧を前記コモン電圧にプルすることに用いられており、
前記第２走査線の第２走査信号の持続時間は予め決められた時間であり、これにより前記画素電極の電圧を異なる準位にプルすることを特徴とする３Ｄディスプレイ装置。
前記第１走査線は第１走査期間Ｔ１を有し、前記予め決められた時間の範囲は０〜Ｔ１の間にあることを特徴とする請求項９に記載の３Ｄディスプレイ装置。
前記第２走査線は第２走査期間Ｔ２を有し、前記第１走査期間Ｔ１は前記第２走査期間Ｔ２と等しいことを特徴とする請求項１０に記載の３Ｄディスプレイ装置。
前記第２走査線は、前記第１走査信号が（Ｔ１）／２に位置すると、前記第２走査信号を伝送することを特徴とする請求項１１に記載の３Ｄディスプレイ装置。
前記第２薄膜トランジスタは、第２ゲート電極、第２ソース電極及び第２ドレイン電極を含み、前記第２薄膜トランジスタの前記ゲート電極は前記第２走査線に電気的に接続され、前記第２薄膜トランジスタの前記ソース電極は前記コモン電極線に電気的に接続され、前記第２薄膜トランジスタの前記第２ドレイン電極は前記画素電極に電気的に接続されていることを特徴とする請求項９に記載の３Ｄディスプレイ装置。