CN104464680A - 一种阵列基板和显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板和显示装置，属于显示技术领域，可改善同一行各亚像素单元的出光量不一致的现象。该阵列基板包括若干阵列排布的亚像素单元和设置于阵列基板一侧的栅线驱动器，各亚像素单元对应设置有像素电极和公共电极线，所述像素电极和所述公共电极线部分相对形成存储电容；同一亚像素单元行中，各亚像素单元的存储电容自靠近所述栅线驱动器的一端向远离所述栅线驱动器的一端逐渐减小。本发明可用于液晶电视、液晶显示器、手机、平板电脑等显示装置。

Description

一种阵列基板和显示装置

技术领域

本发明涉及显示技术领域，具体地说，涉及一种阵列基板和显示装置。

背景技术

TFT(Thin Film Transistor，薄膜场效应晶体管)-LCD(Liquid Crystal Display，液晶显示器)主要由液晶面板、栅线驱动器(也称栅线驱动电路)、数据驱动器(也称数据驱动电路)、时序控制器、伽马电压生成器和背光源组成。液晶面板由阵列基板和彩膜基板以及液晶构成。数据线和栅线形成在阵列基板上，设置在数据线和栅线交叉处的TFT用于将数据驱动器输出的数据信号传送到阵列基板的像素电极上，以驱动像素电极对应的液晶。

栅线驱动器通过扇形走线连接各条栅线，为各栅线提供栅线驱动信号。但在同一条栅线上，从靠近栅线驱动器的初始段到远离栅线驱动器的末尾段，各位置的栅线驱动信号都存在一定的RC Delay(电阻电容延迟)，导致同一栅线末尾段的TFT的驱动时间小于初始段的TFT的驱动时间。进而将导致初始段对应的像素电极的充电量大于末尾段对应的像素电极的充电量，初始段对应的像素电极甚至可能出现过充的现象，使得同一行的各亚像素单元的出光量出现偏差，降低了LCD的显示效果。

发明内容

本发明的目的在于提供一种阵列基板和显示装置，可改善同一行各亚像素单元的出光量不一致的现象。

本发明第一方面提供了一种阵列基板，该阵列基板包括若干阵列排布的亚像素单元和设置于阵列基板一侧的栅线驱动器，各亚像素单元对应设置有像素电极和公共电极线，所述像素电极和所述公共电极线部分相对形成存储电容；

同一亚像素单元行中，各亚像素单元的存储电容自靠近所述栅线驱动器的一端向远离所述栅线驱动器的一端逐渐减小。

其中，同一亚像素单元行中，对于与所述栅线驱动器的距离最小的亚像素单元和与所述栅线驱动器的距离最大的亚像素单元而言，其二者的存储电容的比值与其二者的像素电极的实际充电时长的比值呈倒数。

其中，与所述栅线驱动器距离最小的亚像素单元和与所述栅线驱动器距离最大的亚像素单元的存储电容的比值为：

$\frac{T_1}{T_1-(n-1)\×T_2};$

其中，T₁为每一亚像素单元的理论充电时长，T₂为每一亚像素单元的延迟充电时长，n为亚像素单元行中的亚像素单元的个数。

其中，每一亚像素单元的理论充电时长为每一帧图像的显示时长与该阵列基板的栅线的条数的比值。

其中，每一亚像素单元的延迟时长为该亚像素单元对应的栅线电阻与寄生电容的乘积，所述寄生电容为栅线和源极、漏极构成的。

其中，同一亚像素单元行中，各亚像素单元的像素电极与公共电极线的相对面积自靠近所述栅线驱动器的一端向远离所述栅线驱动器的一端逐渐减小。

其中，同一亚像素单元行的任意两个相邻的亚像素单元中，距离所述栅线驱动器较近的亚像素单元的存储电容与距离所述栅线驱动器较远的亚像素单元的存储电容的差值固定不变。

其中，同一亚像素单元行的任意两个相邻的亚像素单元中，其二者存储电容的比值为其二者的实际充电时间的比值的倒数。

其中，每一亚像素单元行包括5760个亚像素单元。

本发明带来了以下有益效果：在本发明实施例的技术方案中，为了保证同一亚像素单元行中的各亚像素单元的像素电极的充电效果相同或近似相同，各亚像素单元的存储电容可自靠近栅线驱动器的一端向远离栅线驱动器的一端逐渐减小。虽然每一亚像素单元的TFT的驱动时间没变，但是存储电容的大小不一，且TFT的驱动时间越长的亚像素单元的存储电容越大。存储电容的存在，可延长像素电极充电至指定电位的时间。通过调节存储电容的大小，可使得同一亚像素单元行中的各亚像素单元的像素电极均充电至指定电位，保证了显示装置的显示效果。

本发明第二方面提供了一种显示装置，该显示装置包括上述的阵列基板、以及与所述阵列基板配合的彩膜基板。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍：

图1是阵列基板的结构示意图；

图2是亚像素单元的结构示意图。

附图标记说明：

1—第一亚像素单元；     2—第二亚像素单元；      3—栅线；

4—数据线；              5—源极；                 6—漏极；

7—像素电极；             8—公共电极线。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

本发明提供了一种阵列基板，如图1所示，该阵列基板包括若干阵列排布的亚像素单元和设置于阵列基板一侧的栅线驱动器。如图2所示，各亚像素单元1对应设置有像素电极7和公共电极线8，像素电极7和公共电极线8部分相对形成存储电容。

通常，一条栅线3对应一亚像素单元行设置，驱动该亚像素单元行中的各亚像素单元的薄膜晶体管(Thin Film Transistor，简称TFT)。各TFT被栅线3驱动后导通TFT的源极5和漏极6，向与漏极6连接的像素电极7提供来自与栅线3垂直的数据线4的电信号，为像素电极7充电。充电完毕后，像素电极7与公共电极存在一定电势，可共同驱动显示装置中的液晶分子偏转。各处的像素电极7的电势不同，使得显示装置中各处的液晶分子的偏转程度不同，因此显示装置可以显示图像。

由于在同一条栅线3上，从靠近栅线驱动器的初始段到远离栅线驱动器的末尾段，各亚像素单元对应的栅线驱动信号都存在一定的电阻电容延迟。电阻电容延迟是因为栅线3本身存在的电阻、以及亚像素单元中的寄生电容导致的，其中寄生电容是由亚像素单元中的TFT的源极5、漏极6与栅线3的重叠部分形成的。电阻电容延迟将导致与栅线驱动器距离最远的亚像素单元的TFT的驱动时间小于与栅线驱动器距离最近的亚像素单元的TFT的驱动时间，可能导致该与栅线驱动器距离最远的亚像素单元的像素电极7充电后的电位未到达指定电位，且与栅线驱动器距离最近的亚像素单元的像素电极7有可能出现充电饱和后仍继续充电的不良情况，影响显示装置的显示效果。特别是低灰阶显示时，有可能产生同一行亚像素单元的亮度不一，具体的，为靠近栅线驱动器的亚像素单元的显示效果偏白的显示现象。

因此，在本发明实施例的技术方案中，为了保证同一亚像素单元行中的各亚像素单元的像素电极的充电效果相同或近似相同，各亚像素单元的存储电容可自靠近栅线驱动器的一端向远离栅线驱动器的一端逐渐减小。虽然每一亚像素单元的TFT的驱动时间没变，但是存储电容的大小不一，且TFT的驱动时间越长的亚像素单元的存储电容越大。存储电容的存在，可延长像素电极充电至指定电位的时间。通过调节存储电容的大小，可使得同一亚像素单元行中的各亚像素单元的像素电极均充电至指定电位，保证了显示装置的显示效果。

为了方便描述，以下将与栅线驱动器的距离最小的亚像素单元简称为第一亚像素单元1，将与栅线驱动器的距离最大的亚像素单元简称为第二亚像素单元2。

在本发明的实施例中，可首先确定同一行亚像素单元行中的第一亚像素单元1和第二亚像素单元2的存储电容。之后再根据这一头一尾的两个亚像素单元的存储电容，通过渐变设计，确定位于这两个亚像素单元之间的各亚像素单元的存储电容的大小。具体的，可使得同一亚像素单元行的任意两个相邻的亚像素单元中，距离栅线驱动器较近的亚像素单元的存储电容与距离栅线驱动器较远的亚像素单元的存储电容的差值固定不变。

具体的，同一亚像素单元行中，对于第一亚像素单元1和第二亚像素单元2而言，其二者的存储电容的比值应与其二者的像素电极的实际充电时长的比值呈倒数，以利用存储电容来调节第一亚像素单元1和第二亚像素单元2的像素电极7的充电效果。

其中，由于第一亚像素单元1与栅线驱动器的距离最接近，与其他亚像素单元相比，没有受到栅线3的电阻电容延迟的影响。因此可认为第一亚像素单元1的实际充电时长即为该栅线3的驱动时长，即每一亚像素单元的理论充电时长。而第二亚像素单元2远离栅线驱动器，受到包括第一亚像素单元1在内的多个亚像素单元对应的栅线3的电阻电容延迟的影响，则第二亚像素单元2的实际充电时长应为每一亚像素单元的理论充电时长和各亚像素单元的延迟充电时长的差值。即第一亚像素单元1和第二亚像素单元2的存储电容的比值应为：

$\frac{T_1}{T_1-(n-1)\×T_2};$

其中，T₁为每一亚像素单元的理论充电时长，T₂为每一亚像素单元的延迟充电时长，n为亚像素单元行中的亚像素单元的个数。

具体的，每一亚像素单元的理论充电时长为每一帧图像的显示时长与该阵列基板的栅线3的数目的比值。每一亚像素单元的延迟时长为该亚像素单元对应的栅线3的电阻与寄生电容的乘积，寄生电容为栅线3和源极5、漏极6构成的。

以目前主流的高清显示装置为例进行说明，高清显示装置的分辨率为1920×1080，即每一亚像素单元行包括1920×3＝5760个亚像素单元。假设该高清显示装置的刷新频率为60Hz，则该高清显示装置的每一帧图像的显示时长为1/60秒。由于显示驱动方式为逐行扫描，则每一亚像素单元的理论充电时长为1/(60×1080)。在显示时，位于亚像素单元行末端的第二亚像素单元2受到同一行的其他5760-1＝5759个亚像素单元的电阻电容延迟的影响；而每一亚像素单元的电阻电容延迟的时长为R×C，其中R为每一亚像素单元的栅线电阻、C为栅线和源极、漏极构成的存储电容。

则此时第二亚像素单元2的实际充电时长为：

$\frac{1}{60\×1080}-5759\×R\×C$

因此，第一亚像素单元1和第二亚像素单元2的存储电容的比值为：

$\frac{\frac{1}{60\×1080}}{\frac{1}{60\×1080}-5759\×R\×C}$

显然，在对第一亚像素单元1和第二亚像素单元2之间的各亚像素单元的存储电容进行渐变设计时，还可使得同一亚像素单元行的任意两个相邻的亚像素单元中，其二者存储电容的比值为其二者的实际充电时间的比值的倒数。

具体的，可通过调节像素电极7与公共电极线8的相对面积来调节各亚像素单元的存储电容。即同一亚像素单元行中，各亚像素单元的像素电极7与公共电极线8的相对面积自靠近栅线驱动器的一端向远离栅线驱动器的一端逐渐减小。

本发明第二方面提供了一种显示装置，该显示装置包括上述的阵列基板、以及与阵列基板配合的彩膜基板。该显示装置可为液晶电视、液晶显示器、手机、平板电脑等显示装置。

虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种阵列基板，其特征在于，包括若干阵列排布的亚像素单元和设置于阵列基板一侧的栅线驱动器，各亚像素单元对应设置有像素电极和公共电极线，所述像素电极和所述公共电极线部分相对形成存储电容；

同一亚像素单元行中，各亚像素单元的存储电容自靠近所述栅线驱动器的一端向远离所述栅线驱动器的一端逐渐减小。

2.根据权利要求1所述的阵列基板，其特征在于，同一亚像素单元行中，对于与所述栅线驱动器的距离最小的亚像素单元和与所述栅线驱动器的距离最大的亚像素单元而言，其二者的存储电容的比值与其二者的像素电极的实际充电时长的比值呈倒数。

3.根据权利要求2所述的阵列基板，其特征在于，与所述栅线驱动器距离最小的亚像素单元和与所述栅线驱动器距离最大的亚像素单元的存储电容的比值为：

$\frac{T_1}{T_1-(n-1)\×T_2};$

其中，T₁为每一亚像素单元的理论充电时长，T₂为每一亚像素单元的延迟充电时长，n为亚像素单元行中的亚像素单元的个数。

4.根据权利要求3所述的阵列基板，其特征在于，每一亚像素单元的理论充电时长为每一帧图像的显示时长与该阵列基板的栅线的条数的比值。

5.根据权利要求3所述的阵列基板，其特征在于，每一亚像素单元的延迟时长为该亚像素单元对应的栅线电阻与寄生电容的乘积，所述寄生电容为栅线和源极、漏极构成的。

6.根据权利要求3所述的阵列基板，其特征在于，同一亚像素单元行中，各亚像素单元的像素电极与公共电极的相对面积自靠近所述栅线驱动器的一端向远离所述栅线驱动器的一端逐渐减小。

7.根据权利要求6所述的阵列基板，其特征在于，同一亚像素单元行的任意两个相邻的亚像素单元中，距离所述栅线驱动器较近的亚像素单元的存储电容与距离所述栅线驱动器较远的亚像素单元的存储电容的差值固定不变。

8.根据权利要求6所述的阵列基板，其特征在于，同一亚像素单元行的任意两个相邻的亚像素单元中，其二者存储电容的比值为其二者的实际充电时间的比值的倒数。

9.根据权利要求1所述的阵列基板，其特征在于，每一亚像素单元行包括5760个亚像素单元。

10.一种显示装置，其特征在于，包括如权利要求1至9任一项所述的阵列基板、以及与所述阵列基板配合的彩膜基板。