JP2010039205A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2010039205A JP2010039205A JP2008202165A JP2008202165A JP2010039205A JP 2010039205 A JP2010039205 A JP 2010039205A JP 2008202165 A JP2008202165 A JP 2008202165A JP 2008202165 A JP2008202165 A JP 2008202165A JP 2010039205 A JP2010039205 A JP 2010039205A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- tft
- tft element
- auxiliary capacitance
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】ホールドぼけを簡易に改善することが可能な液晶表示装置を提供する。
【解決手段】各画素20内に設けられた複数のTFT素子Q1,Q2のうち、TFT素子Q1によって、映像信号Dinに基づく表示動作を行う。また、TFT素子Q2によって、液晶素子LCおよび補助容量素子Csの一端同士と、補助容量線Csとを、電気的に接続する。これにより、映像信号Dinを低輝度表示用(黒表示用)に変化させることなく、低輝度表示状態(黒表示状態)が実現される。
【選択図】図1
【解決手段】各画素20内に設けられた複数のTFT素子Q1,Q2のうち、TFT素子Q1によって、映像信号Dinに基づく表示動作を行う。また、TFT素子Q2によって、液晶素子LCおよび補助容量素子Csの一端同士と、補助容量線Csとを、電気的に接続する。これにより、映像信号Dinを低輝度表示用(黒表示用)に変化させることなく、低輝度表示状態(黒表示状態)が実現される。
【選択図】図1
Description
本発明は、映像信号に基づいて映像表示を行う液晶表示装置に関する。
近年、液晶を用いた表示素子(液晶素子)を駆動することによって映像表示を行う液晶表示装置が広く活用されている。このような液晶表示装置では、ガラス等の基板間に封止した液晶層において、液晶分子の配列を変化させることにより光源からの光を透過、変調させて表示を行っている。
ここで、従来のアクティブマトリクス型の液晶表示装置では、装置側I/F(インタフェース)から入力される映像信号が、タイミングコントローラを介してソースドライバに供給されることにより、常に装置側からの映像信号を表示し続けるようになっている。
ところで、画素内に配置されるTFT(Thin Film Transistor;薄膜トランジスタ)の数は、近年、1個から複数個に変化してきている。例えば特許文献1には、単位画素を2つのサブ画素に分離すると共に、各々のサブ画素でのしきい値を変えるようにしたもの(マルチ画素構造)が提案されている。このようなマルチ画素構造では、各サブ画素に互いに異なる駆動電圧が印加されるため、視野角特性が改善されるようになっている。
ここで、液晶表示装置のようなホールド型の表示装置では、CRT(Cathode Ray Tube)のようなインパルス型の表示装置と比べ、ホールドぼけが生じ易いという問題がある。このようなホールドぼけが生じると、表示品位が低下してしまうことになる。そこで、従来より、このようなホールドぼけを改善するため、定期的に黒表示画面を挿入する(黒表示期間を設ける)ようにした液晶表示装置が提案されている。
ところが、そのように黒表示期間(より一般的には、低輝度表示期間)を定期的に(例えば、各フレーム期間に)設けた場合、映像信号も高頻度で変化させる必要があることから、ホールドぼけが改善されるものの、表示駆動動作が複雑化してしまうという問題があった。
本発明はかかる問題点に鑑みてなされたもので、その目的は、ホールドぼけを簡易に改善することが可能な液晶表示装置を提供することにある。
本発明の液晶表示装置は、全体としてマトリクス状に配置され、各々が液晶素子、補助容量素子および複数のTFT素子を含む複数の画素と、各画素の液晶素子および補助容量素子に対し、映像信号に基づく駆動電圧を印加することにより表示駆動を行う駆動部とを備えたものである。ここで、上記複数のTFT素子は、駆動部による動作制御に応じて、液晶素子および補助容量素子に対して映像信号に基づく駆動電圧を供給するための第1のTFT素子群と、駆動部による動作制御に応じて、液晶素子および補助容量素子の一端同士と、補助容量素子の他端側に接続された補助容量線とを電気的に接続するための第2のTFT素子群とにより構成されている。
本発明の液晶表示装置では、各画素において、第1のTFT素子群によって、液晶素子および補助容量素子に対して映像信号に基づく駆動電圧が供給されることにより、映像信号に基づく表示動作が行われる。一方、第2のTFT素子群によって、液晶素子および補助容量素子の一端同士と補助容量線とが電気的に接続されることにより、液晶素子および補助容量素子の電位が、補助容量線における対向電極電位(補助容量電極電位)となり、低輝度表示状態となる。すなわち、映像信号を低輝度表示用に変化させることなく、低輝度表示状態が実現可能となる。
本発明の液晶表示装置によれば、各画素内に設けられた複数のTFT素子のうち、第1のTFT素子群によって映像信号に基づく表示動作を行うと共に、第2のTFT素子群によって、液晶素子および補助容量素子の一端同士と補助容量線とを電気的に接続するようにしたので、映像信号を低輝度表示用に変化させることなく、低輝度表示状態を実現することができる。よって、ホールドぼけを簡易に改善することが可能となる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図1は、本発明の一実施の形態に係る液晶表示装置(液晶表示装置1)の全体構成を表すものである。この液晶表示装置1は、液晶表示パネル2と、バックライト部3と、タイミングコントローラ4と、ソースドライバ51およびゲートドライバ52A,52Bと、バックライト駆動部6とを備えている。
液晶表示パネル2は、後述するソースドライバ51およびゲートドライバ52A,52Bから供給される駆動信号によって、外部から入力された映像信号Dinに基づく映像表示を行うものであり、マトリクス状に並んで配置された複数の画素20を含んで構成されている。また、各画素20内には、後述する画素回路ユニットが形成されている。なお、この画素回路ユニットの詳細構成については、後述する。
バックライト部3は、液晶表示パネル2に対して光を照射する光源であり、例えばCCFL(Cold Cathode Fluorescent Lamp:冷陰極蛍光ランプ)やLED(Light Emitting Diode:発光ダイオード)などを含んで構成される。
タイミングコントローラ4は、I/O部41と、タイミング生成部42と、画像処理部43と、基準電源部45と、DC/DCコンバータ46とを有している。このタイミングコントローラ4は、外部から供給される映像信号Din(輝度信号)、クロック信号CLK、データイネーブル信号DE、水平同期信号Hsyncおよび垂直同期信号Vsyncに基づいて、後述する所定の信号処理を施すことにより、RGB信号である映像信号Doutと、ソースドライバ51およびゲートドライバ52A,52Bにおいて用いられるタイミング信号(後述するストローブ信号STV)とを生成するものである。このタイミングコントローラ4はまた、外部からの電源電圧Vccの供給に基づいて、ソースドライバ51およびゲートドライバ52A,52Bにおいて用いられる電圧を生成するようになっている。
I/O部41は、映像信号Din、クロック信号CLK、データイネーブル信号DE、水平同期信号Hsyncおよび垂直同期信号Vsyncをそれぞれ入力し、タイミング生成部42へ供給するものである。
タイミング生成部42は、I/O部41から供給された映像信号Din、クロック信号CLK、データイネーブル信号DE、水平同期信号Hsyncおよび垂直同期信号Vsyncに基づいて、所定の信号処理を行うものである。具体的には、映像信号Dinを画像処理部43へ供給すると共に、ソースドライバ51およびゲートドライバ52A,52Bの表示タイミング信号(後述するストローブ信号STV)を生成し、これらの表示タイミング信号およびクロック信号CLKをソースドライバ51およびゲートドライバ52A,52Bへ供給するものである。
画像処理部43は、タイミング生成部42から供給される映像信号Dinに対して所定の画像処理(例えば、ホワイトバランス調整処理や、コントラスト改善処理など)を施すことにより、RGB信号である映像信号Doutを生成するものである。
基準電源部45は、電源電圧Vccに基づいて、DC/DCコンバータ46の基準電圧である基準電圧Vrefを生成するものである。
DC/DCコンバータ46は、供給される基準電圧Vrefに基づいて所定の直流電圧変換を行うことにより、ソースドライバ51の電源電圧およびゲートドライバ52A,52Bにおいて用いられる電圧(ゲートオン電圧Vonおよびゲートオフ電圧Voff)をそれぞれ生成し、ソースドライバ51およびゲートドライバ52A,52Bへ供給するものである。
ソースドライバ51は、タイミング生成部42から供給されるタイミング信号(クロック信号CLKおよびデータイネーブル信号DE)に従って、画像処理部43から映像信号Doutを入力すると共に、この映像信号Doutに基づく駆動電圧(ソース電圧)を液晶表示パネル2の各画素20へ供給するものである。
ゲートドライバ52Aは、タイミング生成部42から供給されるタイミング信号(クロック信号CLKおよびストローブ信号STV)に従って、DC/DCコンバータ46からの供給電圧(ゲートオン電圧Vonおよびゲートオフ電圧Voff)に基づき、液晶表示パネル2内の各画素20(具体的には、後述するTFT素子Q1)を、後述するゲート線Gaに沿って線順次駆動するものである。
一方、ゲートドライバ52Bは、タイミング生成部42から供給されるタイミング信号(クロック信号CLKおよびストローブ信号STV)に従って、DC/DCコンバータ46からの供給電圧(ゲートオン電圧Vonおよびゲートオフ電圧Voff)に基づき、液晶表示パネル2内の各画素20(具体的には、後述するTFT素子Q2)を、後述するゲート線Gbに沿って線順次駆動するものである。
バックライト駆動部6は、バックライト部3の点灯動作を制御するものであり、例えばインバータ回路を含んで構成されている。
次に図2を参照して、各画素20に形成された画素回路ユニット(液晶表示素子)の構成について詳細に説明する。図2は、画素20内の画素回路ユニットの回路構成例を表したものである。なお、図中の符号m,nはそれぞれ自然数を表しており、画素20(m,n)は、複数の画素20のうちの座標(m,n)に位置する画素を表している。
画素20(m,n)には、主容量素子として機能する液晶素子LCと、補助容量素子Cs(m,n)と、2つのTFT素子Q1(m,n),Q2(m,n)とからなる画素回路ユニットが形成されている。また、この画素20(m,n)には、2本のゲート線Ga(n),Gb(n)と、1本のソース線S(m)と、1本の補助容量線Cs(n)とが接続されている。
ゲート線Ga(n)は、駆動対象の画素回路ユニットを線順次で選択して、その画素回路ユニット内のTFT素子Q1をゲートオン電圧Vonにより選択的にオン状態にすると共に、このTFT素子Q1をゲートオフ電圧Voffにより選択的にオフ状態にするためのものである。なお、このゲート線Ga(n)は、ゲートドライバ52Aに接続されている。
一方、ゲート線Gb(n)は、駆動対象の画素回路ユニットを線順次で選択して、その画素回路ユニット内のTFT素子Q2をゲートオン電圧Vonにより選択的にオン状態にすると共に、このTFT素子Q2をゲートオフ電圧Voffにより選択的にオフ状態にするためのものである。すなわち、TFT素子Q2のオン状態およびオフ状態を選択的に切り替えるためのゲート線(ゲート線Gb(n))が、TFT素子Q1に対応するゲート線(ゲート線Ga(n))とは別個に設けられている。なお、このゲート線Gb(n)は、ゲートドライバ52Bに接続されている。
ソース線S(m)は、駆動対象の画素回路ユニットに対し、その画素回路ユニット内のTFT素子Q1を介して画像データ(映像信号Dout)を供給するためのものである。
補助容量線Cs(n)は、ゲート線Ga(n),Gb(n)に沿って延在する各画素回路ユニット内の補助容量素子Csに接続されている。
液晶素子LCは、ソース線S(m)からTFT素子Q1(m,n)を介して一端に供給される映像信号Doutに応じて、表示のための動作を行う(表示光を射出する)表示要素として機能している。また、この液晶素子LCでは、後述するように補助容量線Cs(n)からTFT素子Q2(m,n)を介して一端に供給される対向電極電位(補助容量電極電位)により、低輝度表示(具体的には、黒表示)がなされるようになっている。液晶素子LCは、液晶層(図示せず)と、この液晶層を挟む一対の電極(図示せず)とを含んで構成されている。これら一対の電極のうちの一方(一端)側は、接続線L1を介してTFT素子Q1(m,n)のソース、補助容量素子Cs(m,n)の一端およびTFT素子Q2(m,n)のドレインに接続されている。また、一対の電極のうちの他方(他端)側は、コモン電極VCOMに接続されている。なお、上記液晶層は、例えばTN(Twisted Nematic)モードやVA(Vertical Alignment)モードの液晶などにより構成される。また、この液晶素子LCは、例えば、電圧が印加されていないときに黒表示状態を示すノーマリーブラックモードの液晶素子により構成される。
補助容量素子Cs(m,n)は、液晶素子LCの蓄積電荷を安定化させるための容量素子である。この補助容量素子Cs(m,n)の一端(一方の電極)は、接続線L1を介して液晶素子LCの一端、TFT素子Q1(m,n)のソースおよびTFT素子Q2(m,n)のドレインに接続されている。また、補助容量素子Cs(m,n)の他端(対向電極)は、補助容量線Cs(n)および後述するTFT素子Q2(m,n)のソースに接続されている。
TFT素子Q1(m,n)は、MOS−FET(Metal Oxide Semiconductor−Field Effect Transistor)により構成されている。このTFT素子Q1(m,n)では、ゲートがゲート線Ga(n)に接続され、ソースが接続線L1を介して液晶素子LCの一端、補助容量素子Csの一端およびTFT素子Q2(m,n)のドレインに接続され、ドレインがソース線S(m)に接続されている。TFT素子Q1(m,n)は、液晶素子LCの一端および補助容量素子Csの一端に対して映像信号Doutを供給するためのスイッチング素子として機能している。具体的には、ゲートドライバ52Aからゲート線Ga(n)を介して供給される選択信号(ゲート信号)に応じて、ソース線S(m)と、画素20(m,n)内の液晶素子LCおよび補助容量素子Cs(m,n)の一端同士との間を選択的に導通させる(オン状態にする)ようになっている。
TFT素子Q2(m,n)もまた、MOS−FETにより構成されている。このTFT素子Q2(m,n)では、ゲートがゲート線Gb(n)に接続され、ソースが接続線L2を介して補助容量素子Csの他端および補助容量線Cs(n)に接続され、ドレインが接続点L1に接続されている。TFT素子Q2(m,n)は、液晶素子LCおよび補助容量素子Csの一端同士と補助容量線Cs(n)とを電気的に接続することにより、液晶素子LCおよび補助容量素子Csの一端同士に対して、補助容量線Cs(n)における対向電極電位(補助容量電極電位)を供給するためのスイッチング素子として機能している。具体的には、ゲートドライバ52Bからゲート線Gb(n)を介して供給される選択信号(ゲート信号)に応じて、補助容量線Cs(n)と、画素20(m,n)内の液晶素子LCおよび補助容量素子Cs(m,n)の一端同士との間を選択的に導通させる(オン状態にする)ようになっている。
ここで、TFT素子Q1が、本発明における「第1のTFT素子群」および「第1のTFT素子」の一具体例に対応し、TFT素子Q2が、本発明における「第2のTFT素子群」および「第2のTFT素子」の一具体例に対応する。また、ゲート線Gaが本発明における「第1の走査線」の一具体例に対応し、ゲート線Gbが本発明における「第2の走査線」の一具体例に対応する。また、ソースドライバ51およびゲートドライバ52A,52Bが、本発明における「駆動部」の一具体例に対応する。
次に、本実施の形態の液晶表示装置1の作用および効果について説明する。
まず、図1および図2を参照して、液晶表示装置1の基本動作について説明する。
この液晶表示装置1では、図1に示したように、タイミングコントローラ4において、外部からの映像信号Din、クロック信号CLK、データイネーブル信号DE、水平同期信号Hsyncおよび垂直同期信号Vsyncに基づいて所定の信号処理が施され、映像信号Doutおよびタイミング信号(ストローブ信号STV)が生成される。また、それと共に、電源電圧Vccの供給に基づいて、ソースドライバ51およびゲートドライバ52A,52Bにおいて用いられる電圧が生成される。
具体的には、まず、I/O部41を介して入力したクロック信号CLK、データイネーブル信号DE、水平同期信号Hsyncおよび垂直同期信号Vsyncに基づいて、タイミング生成部42が、ストローブ信号STVを生成する。そして、生成されたストローブ信号STVは、クロック信号CLKと共にゲートドライバ52A,52Bへそれぞれ出力される。また、それと共に、映像信号Dinが画像処理部43へ出力される。
次に、画像処理部43は、映像信号Dinに対して所定の画像処理(例えば、ホワイトバランス調整処理や、コントラスト改善処理など)を施し、RGB信号である映像信号Doutを生成する。
一方、基準電源部45により供給される基準電圧Vrefに基づいて、DC/DCコンバータ46は直流電圧変換を行う。そして、生成されたソースドライバ51の電源電圧が、ソースドライバ51へ供給されると共に、生成されたゲートオン電圧Vonおよびゲートオフ電圧Voffがそれぞれ、ゲートドライバ52A,52Bへ供給される。
ここで、ゲートドライバ52A,52Bはそれぞれ、タイミング生成部42から供給されるストローブ信号STVおよびクロック信号CLKと、DC/DCコンバータ46から供給されるゲートオン電圧Vonおよびゲートオフ電圧Voffとに基づいて、ゲート電圧VGa,VGbをそれぞれ生成する。そして、生成されたゲート電圧VGa,VGbは、各ゲート線Ga,Gbに沿って、液晶表示パネル2の各画素20へ供給される。
一方、ソースドライバ51は、タイミング生成部42から供給されるクロック信号CLKおよびデータイネーブル信号DEに従って、画像処理部43から映像信号Doutを入力し、この映像信号Doutに基づく駆動電圧(ソース電圧)を生成する。そして、そのようにして生成されたソース電圧は、ソース線に沿って液晶表示パネル2の各画素20へ供給される。
ここで、ゲートドライバ52A,52Bおよびソースドライバ51から出力される各画素20内への駆動電圧(ゲート電圧およびソース電圧)によって、各画素20に対する線順次表示駆動動作が行われる。すなわち、映像信号Doutに含まれる有効データ信号と、タイミング生成部42から供給される表示タイミング信号(クロック信号CLK、データイネーブル信号DEおよびストローブ信号STV)とに基づく駆動電圧が、各画素20の液晶素子に対して印加され、線順次表示駆動が行われる。具体的には、図2に示した画素20(n,m)内の画素回路ユニットでは、以下のようにして線順次表示駆動動作がなされる。
まず、ソースドライバ51からソース線S(m)を介して画素20(m,n)用の映像信号Doutが供給されると共に、ゲートドライバ52Aからゲート線Ga(n)を介して画素20(m,n)用の選択信号(具体的には、ゲート電圧VGa(n)におけるゲートオン電圧Von)が供給されると、ゲート線Ga(n)にパルス状の電位(ゲートオン電圧Vonの電位)が発生する。これにより、TFT素子Q1(m,n)がオン状態となり、接続線L1を介して映像信号Doutに基づく電流が流れ、液晶素子LCおよび補助容量素子Cs(m,n)の一端同士に電荷が蓄積される(画像データが供給される)。すなわち、映像信号Doutに基づく電圧が、画素20(m,n)内の液晶素子LCおよび補助容量素子Cs(m,n)の両端間にそれぞれ印加される。
次に、ゲート線Ga(n)により供給されるゲートオフ電圧VoffによってTFT素子Q1(m,n)が選択的にオフ状態となると、ソース線S(m)からの映像信号Doutの供給が停止され、画素20(m,n)内の液晶素子LCおよび補助容量素子Cs(m,n)の両端間の電圧が保持される。
以上のような液晶表示パネル2における線順次表示駆動動作により、バックライト駆動部6の駆動動作によりバックライト部3から照射される照明光が、液晶表示パネル2により画素20ごとに変調され、表示光として液晶表示パネル2から出力される。これにより、映像信号Dinに基づく表示光により、映像表示がなされる。
次に、図1および図2に加えて図3を参照して、本発明の特徴的部分の1つである、TFT素子Q2を用いた低輝度表示動作(黒表示動作)の詳細について説明する。図3は、本実施の形態の液晶表示装置1の表示動作例をタイミング波形図で表したものであり、(A)はゲート電圧VGa(n)を、(B)はゲート電圧VGb(n)を、(C)は画素電位(液晶素子LCおよび補助容量素子Csの一端同士の電位)を、それぞれ表している。
まず、図中のタイミングt1〜t2,t4〜t5はそれぞれ、各フレーム期間(垂直期間)における表示データ保持期間である。すなわち、上記したように、ゲート線Ga(n)においてパルス状の電位が発生(ゲート電圧VGa(n)においてゲートオン電圧Vonの電位が発生)することにより、TFT素子Q1がオン状態となる。すると、このTFT素子Q1によって、映像信号Doutに基づく電圧が、画素20内の液晶素子LCおよび補助容量素子Csの両端間にそれぞれ印加される(図中の矢印P11,P21参照)。これにより、映像信号Dinに基づく映像表示がなされると共に、TFT素子Q2がオン状態となるまでの間、そのような表示期間が保持される(表示データ保持期間)。
一方、図中のタイミングt2〜t3,t5〜t6においてそれぞれ、ゲート線Gb(n)においてパルス状の電位が発生(ゲート電圧VGb(n)においてゲートオン電圧Vonの電位が発生)することにより、TFT素子Q2がオン状態となる。すると、TFT素子Q2によって、液晶素子LCおよび補助容量素子Csの一端同士と、補助容量線Cs(n)とが電気的に接続される。これにより、次にTFT素子Q1がオン状態となるまでの間、液晶素子LCおよび補助容量素子Csの一端同士に対して、補助容量線Cs(n)における補助容量電極電位が供給される。(タイミングt3〜t4,t6〜t7:黒表示期間)。
ここで、そのような補助容量電極電位は、通常の独立Cs方式の液晶表示パネルの場合、対向電極電位と同電位に設定されている。したがって、TFT素子Q2によって、液晶素子LCおよび補助容量素子Csの一端同士と、補助容量線Cs(n)とが電気的に接続されることにより、液晶素子LCおよび補助容量素子Csの電位が対向電極電位となり、低輝度表示状態(具体的には、ノーマリーブラックモードの液晶表示素子LCの場合、黒表示状態)となる(図中の矢印P12,P22参照)。すなわち、映像信号Dinを黒表示用に変化させることなく(ソース線S(m)からTFT素子Q1を介して黒表示電位を書き込み必要なく)、黒表示状態が実現される。
なお、この際、TFT素子Q2の動作期間(TFT素子Q2がオン状態となるタイミングや、TFT素子Q1がオン状態となるタイミング)を変化させることにより、黒表示状態を示す黒表示期間の長さを変化させる(調整する)ようにしてもよい(図中の矢印P13,P23参照)。
以上のように本実施の形態では、各画素20内に設けられた複数のTFT素子Q1,Q2のうち、TFT素子Q1によって映像信号Dinに基づく表示動作を行うと共に、TFT素子Q2によって、液晶素子LCおよび補助容量素子Csの一端同士と補助容量線Csとを電気的に接続するようにしたので、映像信号Dinを低輝度表示用(黒表示用)に変化させることなく、低輝度表示状態(黒表示状態)を実現することができる。よって、ホールドぼけを簡易に改善することが可能となる。
すなわち、ソースドライバ51の駆動周波数は従来通りのまま、画素20内のTFT素子Q2をゲートドライバ52Bによってオン状態とすることにより、画素電位を補助容量電極電位(対向電極電位)とすることが可能であるため、動画応答性能を向上させるための黒書込み駆動方法を簡易に実現することが可能となる。
また、TFT素子Q2の動作期間(TFT素子Q2がオン状態となるタイミングや、TFT素子Q1がオン状態となるタイミング)を変化させることにより、黒表示状態を示す黒表示期間の長さを変化させる(調整する)ようにした場合には、黒表示期間の長さを任意に設定することが可能となる。
なお、本実施の形態では、黒表示状態(黒表示期間)が各フレーム期間で設定されるようにTFT素子Q2の動作制御が行われる場合について説明したが、そのような定期的な黒表示状態(黒表示期間)は、必ずしも全てのフレーム期間で設定されていなくてもよい。すなわち、数フレーム期間に1回だけ黒表示状態(黒表示期間)を設定することにより、設定回数を間引くようにしてもよい。
以上、実施の形態を挙げて本発明を説明したが、本発明はこの実施の形態に限定されるものではなく、種々の変形が可能である。
例えば、上記実施の形態では、各画素20(m,n)内に、1つのTFT素子Q1(m,n)と1つのTFT素子Q2(m,n)とが含まれている場合について説明したが、本発明が適用されるのは、この場合には限られない。具体的には、例えば図4に示した液晶表示パネル2Aにおける画素21(m,n)のような、2つのサブ画素211(m,n),212(m,n)から構成されるマルチ画素構造においても、本発明を適用することが可能である。より具体的には、サブ画素211(m,n)には、液晶素子LC1、補助容量素子Cs1(m,n)、TFT素子Q11(m,n)およびTFT素子Q21(m,n)が含まれており、画素20(m,n)と同様の画素回路ユニットが形成されている。一方、サブ画素212(m,n)には、液晶素子LC2、補助容量素子Cs2(m,n)、TFT素子Q12(m,n)およびTFT素子Q22(m,n)が含まれており、やはり画素20(m,n)と同様の画素回路ユニットが形成されている。ここで、TFT素子Q21(m,n)およびTFT素子Q22(m,n)のゲートには、それぞれゲート線Gb(n)が接続されている。TFT素子Q21(m,n)のドレインは、接続点L11において、液晶素子LC1および補助容量素子Cs1(m,n)の一端同士と接続され、ソースは、接続点L12において、液晶素子LC2および補助容量素子Cs2(m,n)の一端同士と、TFT素子Q22(m,n)のソースとに接続されている。また、TFT素子Q22(m,n)のソースは、補助容量素子Cs1(m,n)の他端および補助容量線Cs(n)に接続されている。このようなマルチ画素構造の画素21(m,n)においても、TFT素子Q21(m,n)およびTFT素子Q22(m,n)がそれぞれオン状態となることにより、サブ画素211(m,n),212(m,n)内の液晶素子LC1,LC2および補助容量素子Cs1(m,n),Cs2(m,n)に対して対向電極電位(補助容量電極電位)を供給することができ、上記実施の形態と同様に低輝度(黒表示)を行うことが可能である。
また、例えば図5に示したような輝度ヒストグラム分布H1を用いて、映像信号Dinに基づく各フレーム期間の平均輝度(APL)の大きさに応じて、図3中の矢印P13,P23で示したようにTFT素子Q2の動作期間を変化させることにより、黒表示期間の長さを変化させるようにしてもよい。このように構成した場合、映像の明るさに応じてホールドぼけの改善効果を調整することができ、表示品位をより向上させることが可能となる。
また、上記実施の形態では、低輝度表示の一例として黒表示を挙げて説明したが、そのような低輝度表示は、必ずしも黒表示(ノーマリーブラックにおける0階調の輝度状態)でなくてもよい。
さらに、上記実施の形態では、1種類のゲートオフ電圧Voffを用いて表示駆動を行う場合について説明したが、例えば、複数種類のゲートオフ電圧を用いて表示駆動を行う(例えば、3値駆動など)ようにしてもよい。
1…液晶表示装置、2,2A…液晶表示パネル、20,20(m,n),21(m,n)…画素、211(m,n),212(m,n)…サブ画素、3…バックライト部、4…タイミングコントローラ、41…I/O部、42…タイミング生成部、43…画像処理部、45…基準電源部、46…DC/DCコンバータ、51…ソースドライバ、52A,52B…ゲートドライバ、6…バックライト駆動部、Din…(入力)映像信号、Dout…(出力)映像信号、CLK…クロック信号、DE…データイネーブル信号、Hsync…水平同期信号、Vsync…垂直同期信号、STV…ストローブ信号、Vcc…電源電圧、Vref…基準電圧、Von…ゲートオン電圧、Voff…ゲートオフ電圧、H1…輝度ヒストグラム分布、LC,LC1,LC2…液晶素子、Cs,Cs(m,n),Cs1(m,n),Cs2(m,n)…補助容量素子、Q1,Q2,Q1(m,n),Q2(m,n),Q11(m,n),Q12(m,n),Q21(m,n),Q22(m,n)…TFT素子、L1,L2,L11,L12,L20…接続線、Ga(n),Gb(n)…ゲート線、S(m),S1(m),S2(m)…ソース線、Cs(n)…補助容量線、VCOM…コモン電極、VGa(n),VGb(n)…ゲート電圧、t1〜t7…タイミング。
Claims (9)
- 全体としてマトリクス状に配置され、各々が液晶素子、補助容量素子および複数のTFT素子を含む複数の画素と、
各画素の液晶素子および補助容量素子に対し、映像信号に基づく駆動電圧を印加することにより表示駆動を行う駆動部と
を備え、
前記複数のTFT素子が、
前記駆動部による動作制御に応じて、前記液晶素子および補助容量素子に対して前記映像信号に基づく駆動電圧を供給するための第1のTFT素子群と、
前記駆動部による動作制御に応じて、前記液晶素子および補助容量素子の一端同士と、前記補助容量素子の他端側に接続された補助容量線とを電気的に接続するための第2のTFT素子群とにより構成されている
液晶表示装置。 - 前記液晶素子が、ノーマリーブラックモードの液晶素子であり、
前記第2のTFT素子群の動作に応じて、前記液晶素子および補助容量素子の一端同士と前記補助容量線とが電気的に接続されることにより、黒表示状態となる
請求項1に記載の液晶表示装置。 - 前記駆動部は、前記第2のTFT素子群の動作期間を変化させることにより、前記黒表示状態を示す黒表示期間の長さを変化させる
請求項2に記載の液晶表示装置。 - 前記駆動部は、前記映像信号に基づく各フレーム期間の平均輝度の大きさに応じて、前記第2のTFT素子群の動作期間を変化させる
請求項3に記載の液晶表示装置。 - 前記駆動部は、前記黒表示状態が定期的に設定されるように、前記第2のTFT素子群の動作制御を行う
請求項2ないし請求項4のいずれか1項に記載の液晶表示装置。 - 前記駆動部は、前記黒表示状態が各フレーム期間で設定されるように、前記第2のTFT素子群の動作制御を行う
請求項5に記載の液晶表示装置。 - 前記第1のTFT素子群には、その動作状態および非動作状態を選択的に切り替えるための第1の走査線が接続されており、
前記第2のTFT素子群の動作状態および非動作状態を選択的に切り替えるための第2の走査線が、前記第1の走査線とは別個に設けられている
請求項1に記載の液晶表示装置。 - 前記第1のTFT素子群が、1つの第1のTFT素子により構成されると共に、前記第2のTFT素子群が、1つの第2のTFT素子により構成されている
請求項1に記載の液晶表示装置。 - 前記第1のTFT素子群が、2つの第1のTFT素子により構成されると共に、前記第2のTFT素子群が、2つの第2のTFT素子により構成され、
各画素が、各々が前記液晶素子、前記補助容量素子、ならびに前記第1および第2のTFT素子を含む2つのサブ画素により構成されている
請求項1に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008202165A JP2010039205A (ja) | 2008-08-05 | 2008-08-05 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008202165A JP2010039205A (ja) | 2008-08-05 | 2008-08-05 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010039205A true JP2010039205A (ja) | 2010-02-18 |
Family
ID=42011830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008202165A Pending JP2010039205A (ja) | 2008-08-05 | 2008-08-05 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010039205A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011074291A1 (ja) * | 2009-12-14 | 2011-06-23 | シャープ株式会社 | 画素回路、表示装置、および、表示装置の駆動方法 |
WO2011104947A1 (ja) * | 2010-02-24 | 2011-09-01 | シャープ株式会社 | 液晶表示装置、テレビジョン受像機、液晶表示装置の表示方法 |
WO2012005038A1 (ja) * | 2010-07-09 | 2012-01-12 | シャープ株式会社 | 液晶表示装置 |
WO2017104006A1 (ja) * | 2015-12-15 | 2017-06-22 | 堺ディスプレイプロダクト株式会社 | 液晶表示装置及び液晶駆動回路の駆動方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004062134A (ja) * | 2002-06-03 | 2004-02-26 | Sharp Corp | 液晶表示装置 |
JP2008076624A (ja) * | 2006-09-20 | 2008-04-03 | Toshiba Matsushita Display Technology Co Ltd | 平面表示装置 |
WO2008053612A1 (fr) * | 2006-11-02 | 2008-05-08 | Sharp Kabushiki Kaisha | Substrat à matrice active et dispositif d'affichage doté du substrat |
-
2008
- 2008-08-05 JP JP2008202165A patent/JP2010039205A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004062134A (ja) * | 2002-06-03 | 2004-02-26 | Sharp Corp | 液晶表示装置 |
JP2008076624A (ja) * | 2006-09-20 | 2008-04-03 | Toshiba Matsushita Display Technology Co Ltd | 平面表示装置 |
WO2008053612A1 (fr) * | 2006-11-02 | 2008-05-08 | Sharp Kabushiki Kaisha | Substrat à matrice active et dispositif d'affichage doté du substrat |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011074291A1 (ja) * | 2009-12-14 | 2011-06-23 | シャープ株式会社 | 画素回路、表示装置、および、表示装置の駆動方法 |
US8878832B2 (en) | 2009-12-14 | 2014-11-04 | Sharp Kabushiki Kaisha | Pixel circuit, display device, and method for driving display device |
WO2011104947A1 (ja) * | 2010-02-24 | 2011-09-01 | シャープ株式会社 | 液晶表示装置、テレビジョン受像機、液晶表示装置の表示方法 |
US8941569B2 (en) | 2010-02-24 | 2015-01-27 | Sharp Kabushiki Kaisha | Liquid crystal display device, television receiver and display method employed in liquid crystal display device |
WO2012005038A1 (ja) * | 2010-07-09 | 2012-01-12 | シャープ株式会社 | 液晶表示装置 |
JP5116903B2 (ja) * | 2010-07-09 | 2013-01-09 | シャープ株式会社 | 液晶表示装置 |
JPWO2012005038A1 (ja) * | 2010-07-09 | 2013-09-02 | シャープ株式会社 | 液晶表示装置 |
US8648975B2 (en) | 2010-07-09 | 2014-02-11 | Sharp Kabushiki Kaisha | Liquid crystal display device with potential varying capacitance electrode |
WO2017104006A1 (ja) * | 2015-12-15 | 2017-06-22 | 堺ディスプレイプロダクト株式会社 | 液晶表示装置及び液晶駆動回路の駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7864155B2 (en) | Display control circuit, display control method, and liquid crystal display device | |
JP4450016B2 (ja) | 液晶表示装置および液晶駆動回路 | |
US8686933B2 (en) | Liquid crystal display device for improving picture quality and driving method thereof | |
US10121427B2 (en) | Liquid crystal display device having an overdriving data generator and method of driving the same | |
JP6334114B2 (ja) | 表示装置 | |
US8907883B2 (en) | Active matrix type liquid crystal display device and drive method thereof | |
US10147374B2 (en) | Liquid crystal display device with a standby mode controller for storing a standby screen image | |
KR101286542B1 (ko) | 액정 표시 장치 및 이의 구동 방법 | |
US20020057243A1 (en) | Liquid crystal display device and driving control method thereof | |
JP4437768B2 (ja) | 液晶表示装置 | |
JP2007148369A (ja) | 表示制御回路、表示制御方法及び表示回路 | |
JP2015018064A (ja) | 表示装置 | |
US10062332B2 (en) | Display apparatus and a method of driving the same | |
US10540935B2 (en) | Display device and method of driving the same | |
KR101712015B1 (ko) | 횡전계형 액정표시장치 및 그 구동방법 | |
KR102198250B1 (ko) | 표시 장치 및 그것의 구동 방법 | |
US20150022747A1 (en) | Display device and driving method thereof | |
JP2011039474A (ja) | 発光装置及びその駆動方法 | |
JP2010039205A (ja) | 液晶表示装置 | |
JP2010039136A (ja) | 液晶表示装置 | |
US9082356B2 (en) | Liquid crystal display apparatus and method of driving the same | |
WO2013024776A1 (ja) | 表示装置およびその駆動方法 | |
JP2013228460A (ja) | 表示装置 | |
KR101662839B1 (ko) | 액정표시장치 | |
US20080062210A1 (en) | Driving device, display apparatus having the same and method of driving the display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110719 |
|
A131 | Notification of reasons for refusal |
Effective date: 20121106 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121107 |
|
A02 | Decision of refusal |
Effective date: 20130305 Free format text: JAPANESE INTERMEDIATE CODE: A02 |