JP3847590B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3847590B2 JP3847590B2 JP2001261744A JP2001261744A JP3847590B2 JP 3847590 B2 JP3847590 B2 JP 3847590B2 JP 2001261744 A JP2001261744 A JP 2001261744A JP 2001261744 A JP2001261744 A JP 2001261744A JP 3847590 B2 JP3847590 B2 JP 3847590B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133776—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers having structures locally influencing the alignment, e.g. unevenness
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は新規な構成を持つ液晶表示装置に関する。
【０００２】
【従来の技術】
従来の液晶表示装置は、ツイステッドネマチック（ＴＮ）表示モードに代表されるように、基板面に対してほぼ垂直な電界を印加する表示モードを採用している。しかし、ＴＮ表示モードでは、視野角特性が不十分であるという問題がある。
一方、インプレーン・スイッチング（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ：ＩＰＳ）表示モードが、特公昭６３−２１９０７号、ＵＳＰ４３４５２４９号、ＷＯ９１／１０９３６号、特開平６−１６０８７８号等の公報により提案されている。
【０００３】
このＩＰＳ表示モードでは、液晶駆動用の電極が液晶を挟持する一対の基板のうち一方の基板上に形成され、液晶には基板面に対して平行な成分を持つ電界が印加される。このＩＰＳ表示モードでは、ＴＮ表示モードに比較して広い視野角が得られる。
しかしながら、ＩＰＳ表示モードにおいても色調が視角に応じて変化するという問題を持っている。この問題を解決するマルチドメインＩＰＳ表示モードが特開平９−２５８２６９等の公報により提案されている。このマルチドメインＩＰＳ表示モードによる液晶表示装置を図２、図３、および図４を用いて説明する。
【０００４】
図２はマルチドメインＩＰＳ表示モードによる液晶表示装置の構成を示す図である。画素電極３５に信号電位を供給する信号ドライバ５１と、画素を選択する電位を供給する走査ドライバ５２と、共通電極３６に電位を供給する共通電極ドライバ５４と、信号ドライバ５１および走査ドライバ５２および共通電極ドライバ５４とを制御する表示制御装置５３とを有している。
【０００５】
基板１には、走査ドライバ５２に接続された複数の走査線３２と、信号ドライバ５１に接続され、かつ走査線３２と交差した信号線３１と、走査線３２と信号線３１との交点付近に対応して配置され、走査線３２と信号線３１と電気的に接続された第１ＴＦＴ３３と、第１ＴＦＴ３３に電気的に接続され、信号線３１に対応した画素電極３５と、画素電極３５に対応した共通電極３６と、共通電極３６と共通電極ドライバ５４とに電気的に接続された共通電極接続部３６’が備えられている。
信号線３１と走査線３２とに囲まれた領域に対応して画素１１が形成され、複数の画素１１によって表示部２２が形成されている。
【０００６】
図３はマルチドメインＩＰＳ表示モードによる液晶表示装置の画素近傍の回路配置パタン構成を示す図である。走査線３２と信号線３１とは互いに交差し、走査線３２と信号線３１とに囲まれた領域に対応して画素１１が形成されている。第１ＴＦＴ３３は走査線３２と信号線３１との交点付近に対応して配置され、走査線３２と信号線３１と画素電極３５とに電気的に接続されている。共通電極３６は画素電極３５に対応して配置され、共通電極３６と画素電極３５とで基板面に対して平行な成分を持つ電界を発生する。画素電極３５と共通電極３６と信号線３１は一つの画素内で１回以上折れ曲がり、マルチドメインを形成している。電界印加時の液晶の回転方向を隣合うドメイン同士で反対方向とし、視野角を広げるためである。
【０００７】
図４は、図３のＡ−Ａ’断面の断面図である。材質が透明ガラスの基板１と、基板１に対向配置され、材質が透明ガラスの基板２と、基板１と基板２とで狭持された液晶層３４とを有する。 基板１は、共通電極３６と、第１絶縁膜８１を介し共通電極３６よりも上層に配置された信号線３１と、共通電極３６に対応し、基板１面に対して平行な成分を持つ電界を発生する画素電極３５と、画素電極３５上に備えられた保護膜８２と、保護膜８２上に備えられた配向膜８５と、基板１の液晶に面しない側の面上に備えられ、液晶の配向状態に応じて光学特性を変える手段である偏光板６とを有する。
基板２は、不要な間隙部からの光を遮光する遮光膜５と、遮光膜５上に備えられ、Ｒ、Ｇ、Ｂに対応した色を表現するカラーフィルタ４と、カラーフィルタ４上に備えられ、凹凸を平坦化する平坦化膜３と、平坦化膜上３に備えられた配向膜８５と、基板２の液晶に面しない側の面上に備えられた偏光板６とを有する。
【０００８】
配向膜８５には液晶を配向させるためのラビング処理が施されている。ラビング方向は信号線の延伸方向ＤＬａに平行である。屈曲した画素電極の一辺とラビング方向とのなす角は１５度であり、ＩＰＳ表示モードに対応している。偏光板６の透過軸は、それぞれの偏光板が配置されている基板上の配向膜のラビング方向に対して平行あるいは垂直に向けられており、基板１の偏光板と基板２の偏光板はクロスニコルに配置され、ノーマリーブラックモードに対応している。
画像表示は、基板１面と平行な成分を持つ電界を共通電極３６と画素電極３５とによって液晶３４に印加し、液晶３４を基板１とほぼ平行な面内で回転させることによって行う。
【０００９】
【発明が解決しようとする課題】
近年、液晶表示装置への期待はＰＣ（Personal Computer）モニターのみに向けたものではなく、動画に対応した液晶テレビへと拡大している。液晶テレビとしては、複数人で鑑賞できるように視野角の広いＩＰＳ表示モードが適していると考えられる。このＩＰＳ表示モードによる液晶表示装置において、より美しく動画を表示するためには、液晶の応答時間の短縮が望まれる。また、ＩＰＳ表示モードでは、駆動電圧によって色調が変化するという問題もあり、これを解決することが望まれる。さらに、近年、液晶表示装置において、動画像の輪郭が不鮮明になるといった問題が指摘されている。
【００１０】
よって、本発明の第1の目的は、新規な画素構造により液晶の応答時間の短縮を図ることにある。
また、本発明の第２の目的は、駆動電圧に伴う色調変化の生じない液晶表示装置を提供することにある。
さらに、本発明の第３の目的は、動画像の輪郭が鮮明な液晶表示装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明によると、第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板とで狭持された液晶層と、前記第１基板上に配置された複数の走査線と、前記第１基板上に前記走査線と交差して配置された信号線と、前記走査線と前記信号線とに囲まれた領域に対応して構成される画素と、前記第１基板上に配置され、前記信号線に対応した画素電極と、前記第１基板上に配置され、前記画素電極に対応した共通電極と、前記走査線と前記信号線との交点に対応して配置され、前記信号線と前記走査線と前記画素電極とに電気的に接続された第１アクティブ素子と、前記第１基板上に配置された絶縁膜とを有する液晶表示装置において、同一の前記画素内の光の透過領域で、前記液晶層の厚みを変動させる凹凸が前記第１基板及び前記第２基板上に形成され、前記画素電極と前記共通電極とのうち少なくとも一部が、前記凹凸を形成している前記絶縁膜よりも上に配置されていることを特徴とする。
本発明によると、第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板とで狭持された液晶層と、前記第１基板上に配置された複数の走査線と、前記第１基板上に前記走査線と交差して配置された信号線と、前記走査線と前記信号線とに囲まれた領域に対応して構成される画素と、前記第１基板上に配置され、前記信号線に対応した画素電極と、前記第１基板上に配置され、前記画素電極に対応した共通電極と、前記走査線と前記信号線との交点に対応して配置され、前記信号線と前記走査線と前記画素電極とに電気的に接続された第１アクティブ素子と、前記第１基板上に配置された絶縁膜とを有する液晶表示装置において、同一の前記画素内の光の透過領域で、前記液晶層の厚みを変動させる凹凸が前記第１基板上に形成され、前記画素電極と前記共通電極とのうち少なくとも一部が、前記凹凸を形成している前記絶縁膜よりも上に配置され、前記凹凸がストライプ状あるいはジグザグ状に配置され、前記凹凸の延伸方向が、前記画素電極あるいは前記共通電極の延伸方向からずれていることを特徴とする。
【００２９】
なお、従来の液晶表示装置には段差があったとしても、電極やコンタクトホールや遮光膜等を形成する際の段差が残っているだけで、本願明細書で説明するように、液晶の応答時間を短縮するために意図的に形成されたことはなかった。
【００３０】
【発明の実施の形態】
従来のＩＰＳ表示モードを用いた液晶表示装置では、図４に示すように、液晶層３４の厚みはほぼ一定である。この液晶層を図６（ａ）に示すように、厚みを変化させると、液晶の応答時間を短縮できることを見出した。ここで、図６（ａ）では、図４に比較して、保護膜８２上に第２絶縁膜８６を選択的に配置し、凹凸を設けたことのみが異なる。このことによる高速化の原理を次に記述する。
ＩＰＳ表示モードにおける液晶配向変化のしきい値電圧（Ｖth）は、一般に次式〔１〕で表される。
【００３１】
Ｖth＝（π・Ｌ／ｄ）・〔Ｋ2／（ε0・｜Δε｜）〕1/2 〔１〕
〔但し、Ｌ：電極間ギャップ、ｄ：液晶層の厚み、Ｋ2：液晶のツイストの弾性定数、ε0：真空誘電率、Δε：液晶の誘電率異方性〕。
【００３２】
すなわち、液晶層の厚みｄが厚い方がしきい値電圧Ｖthが低くなる。これは、次のように解釈できる。ＩＰＳ表示モードでは、電界を印加することによる電界エネルギーと、捩れた液晶が初期配向状態に戻ろうとする弾性エネルギーとのバランスによってスイッチングが行われる。液晶層の厚みｄが厚くなると、液晶の回転を固定している配向膜同士の距離が離れるため、弾性エネルギーが低下する。その結果、より少ない電界エネルギーで液晶の捩れを誘起することができ、しきい値電圧Ｖthが低下する。
【００３３】
したがって、液晶層の厚みに変動がある場合には次のようにスイッチングが起こる。液晶層が厚い凹部では弾性エネルギーが低く、液晶層が薄い凸部では弾性エネルギー高い。そのため、図６（ｂ）は液晶を透過する光の透過率の時間的変化をに示すが、電界が印加されると、液晶層の厚い凹部からスイッチングが始まり、その後から液晶層の薄い凸部でスイッチングが行われる。また、低い電圧のときは、液晶層の厚い凹部付近のみでスイッチングが行われる。
【００３４】
以上のようにして、黒階調から中間調へのスイッチングでは、液晶層の厚い凹部付近の高速なスイッチングが支配的となるため、液晶の応答時間が短縮される。図７は、凹凸形成による液晶の応答時間の短縮の様相を示す図である。横軸はスイッチング後の階調であり、縦軸が応答時間である。ここで、スイッチング前の階調はゼロである。図７が示すように、凹凸がない従来の液晶表示装置では、ゼロ階調から中間調へのスイッチングが遅い。一方、凹凸を設けた液晶表示装置では、ゼロ階調から中間調へのスイッチングが高速化されている。
さらに、本発明により、駆動電圧の増減に伴う色調変化を抑制することができる。それは、次に記述する原理による。
ＩＰＳ表示モードにおける透過率（Ｔ）は、一般に次式〔２〕で表される。
【００３５】
Ｔ＝Ｔ0・ｓｉｎ2（２χ）・ｓｉｎ2（π・ｄ・Δｎeff／λ） 〔２〕
〔但し、Ｔ0：補正係数、χ：液晶の実効的な光軸と入射光の偏光方向とのなす角、Δｎeff：液晶の実効的な屈折率異方性、λ：入射光の波長〕。
【００３６】
したがって、液晶の実効的な配向方向と入射光の偏光方向とのなす角χがπ／４ラジアン（４５度）のとき、実効的なリターデーションｄｅｆｆ・Δｎｅｆｆの２倍の波長λの光が最大の透過率を示す。つまり、実効的なリターデーションｄｅｆｆ・Δｎｅｆｆが変化すると、透過率が最大となる波長が変化するため、色調が変化する。
【００３７】
ここで本発明によれば、電界が印加されたとき、液晶層が厚み（ｄｅｆｆ）が厚い領域、すなわち、実効的なリターデーションｄｅｆｆ・Δｎｅｆｆが大きい領域からスイッチングが始まる。すなわち、駆動電圧が低いときでもすでに、ｄｅｆｆ・Δｎｅｆｆが大きくなり、透過率が最大となる波長が長く、黄色が強調される。そのため、図２ないし図４に示した液晶層に厚みの変化のない従来の液晶表示装置における、駆動電圧の増大に伴って色調が青色から黄色へと変化するという問題を補正することができる。
【００３８】
本発明は、部分的に弾性エネルギーの低い領域があると、その領域からスイッチングが始まるという原理に基づいている。そのため、本発明を適用するためには、光の透過領域で液晶層の厚みの変動があれば良く、凹凸の形状は一切限定されない。凹凸は尖っていてもよいし、丸まっていてもよい。また、凹部と凸部の面積比も限定されない。ただし、凹凸の形状や凹部と凸部の面積比が変更されると、高速化の効果の大きさや高速化される階調、および駆動電圧の増減に伴う色調変化を抑制する効果の大きさが変化する。ただし、効果を大にするには、液晶層の厚みがある程度以上であることが好適である。
次に、本発明の実施形態を図面に基づき、より具体的に説明する。
【００３９】
〔実施形態１〕
本発明の実施形態１の構成を図１、図２および図５を用いて説明する。
【００４０】
本実施形態１の液晶表示装置は、図２に示すように、画素電極３５に信号電位を供給する信号ドライバ５１と、画素を選択する電位を供給する走査ドライバ５２と、共通電極３６に電位を供給する共通電極ドライバ５４と、信号ドライバ５１および走査ドライバ５２および共通電極ドライバ５４とを制御する表示制御装置５３とを有している。
【００４１】
基板１には、走査ドライバ５２に接続された複数の走査線３２と、信号ドライバ５１に接続され、かつ走査線３２と交差した信号線３１と、走査線３２と信号線３１との交点付近に対応して配置され、走査線３２と信号線３１と電気的に接続された第１ＴＦＴ３３と、第１ＴＦＴ３３に電気的に接続され、信号線３１に対応した画素電極３５と、画素電極３５に対応した共通電極３６と、共通電極３６と共通電極ドライバ５４とに電気的に接続された共通電極接続部３６’が備えられている。
信号線３１と走査線３２とに囲まれた１つの領域に対応して１つの画素１１が形成され、複数の画素１１によって表示部２２が形成されている。
【００４２】
図１は実施形態１の画素近傍の回路配置パタン構成を示す図である。走査線３２と信号線３１とは互いに交差し、走査線３２と信号線３１とに囲まれた領域に対応して画素１１が形成されている。第１ＴＦＴ３３は走査線３２と信号線３１との交点付近に対応して配置され、走査線３２と信号線３１と画素電極３５とに電気的に接続されている。共通電極３６は画素電極３５に対応して配置され、共通電極３６と画素電極３５とで基板面に対して平行な成分を持つ電界を発生する。画素電極３５と共通電極３６と信号線３１は一つの画素内で１回以上折れ曲がり、マルチドメインを形成している。第２絶縁膜８６は、画素電極３５と共通電極３６の間の光の透過領域に配置され、液晶層３４の厚みを変動させている。
【００４３】
図５は、図１のＡ−Ａ’断面の断面図である。材質が透明ガラスの基板１と、基板１に対向配置され、材質が透明ガラスの基板２と、基板１と基板２とで狭持された液晶層３４とを有する。
基板１は、共通電極３６と、走査線３２（図５に示されない）と、第１絶縁膜８１を介し共通電極３６よりも上層に配置された信号線３１と、共通電極３６に対応し、基板１面に対して平行な成分を持つ電界を発生する画素電極３５と、画素電極３５上に備えられた保護膜８２と、保護膜上８２に備えられ、液晶層３４の厚みを変動させる凹凸を形成している第２絶縁膜８６と、第２絶縁膜８６上に備えられた配向膜８５と、基板１の液晶に面しない側の面上に備えられ、液晶の配向状態に応じて光学特性を変える手段である偏光板６とを有する。
【００４４】
共通電極３６、画素電極３５、信号線３１は膜厚が０．２μｍ程度の導電体であり、ＣｒＭｏやＡｌやＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などを用いることができる。第１絶縁膜８１、保護膜８２は膜厚がそれぞれ０．３μｍ、０．８μｍ程度の絶縁体であり、窒化珪素などを用いることができる。第２絶縁膜８６は膜厚が１μｍ程度の絶縁体であり、凹凸による段差をつけるために形成されたものである。無機物質も有機物質も用いることができる。なお、本発明が上記の膜厚や材質に限定されるものではないことは、いうまでもない。
【００４５】
基板２は、不要な間隙部からの光を遮光する遮光膜５と、遮光膜５上に備えられ、Ｒ、Ｇ、Ｂに対応した色を表現するカラーフィルタ４と、カラーフィルタ４上に備えられ、凹凸を平坦化する平坦化膜３と、平坦化膜上３に備えられた配向膜８５と、基板２の液晶に面しない側の面上に備えられた偏光板６とを有する。配向膜８５には液晶を配向させるためのラビング処理が施されている。ラビング方向は信号線の延伸方向ＤＬａに平行である。屈曲した画素電極の一辺とラビング方向とのなす角は１５度であり、ＩＰＳ表示モードに対応している。
【００４６】
偏光板６の透過軸は、それぞれの偏光板６が配置されている基板上の配向膜８５のラビング方向に対して平行あるいは垂直に向けられており、基板１の偏光板と基板２の偏光板はクロスニコルに配置され、ノーマリーブラックモードに対応している。なお、本発明が上記のラビング角度に限定されるものではないこと、また、ノーマリーホワイトモードにも適用できることは、いうまでもない。
【００４７】
基板１と基板２との間にはビーズが分散され、液晶層３４の厚みを確保している。ビーズは凸部にも存在するため、凸部上のビーズによって液晶層の厚みが決定される。そのため、各画素の液晶層の厚みの平均値をパネル全体に渡って均一にするためには、凸部の面積が広い方が望ましい。そのため、信号線３１上や走査線３２上のように、画素内の表示領域外にも、凹凸を形成するための第２絶縁膜８６が配置されている。なお、第２絶縁膜の代わりに柱状スペーサーが適用できることはいうまでもない。
【００４８】
ビーズの直径は３μｍ程度、したがって液晶層３４の厚みは４μｍ程度、液晶層３４の屈折率異方性は０．１程度であり、この組み合わせによってレターデーションが調整される。なお、本発明が上記のレターデーションに限定されるものではないことは、いうまでもない。
バックライト（図示せず）に対する制約はなく直下型方式の物もサイドライト方式の物も使用することができる。
駆動はアクティブマトリクス駆動によって行われる。
【００４９】
本発明によれば、液晶層の厚みが変動しているため、液晶層が厚い凹部では弾性エネルギーが低く、画素電極３５と共通電極３６との間に電界が印加されたときに、凹部の領域からスイッチングが始まる。そのため、ゼロ階調から中間調へのスイッチングを高速化することができ、動画表示品質の優れた液晶表示装置を提供することができる。
なお、凹凸の形成に第２絶縁膜８６を用いず、保護膜８２で凹凸を形成しても本発明が適用できることはいうまでもない。
さらに、第２絶縁膜８６の有無によって凹凸を形成するのではなく、凹凸のある第２絶縁膜を表示部２２全面に形成することによって、液晶層３４の厚みを光の透過領域で変動させた場合にも本発明が適用できることはいうまでもない。
【００５０】
〔比較例１〕
本発明の比較例１は、実施形態１に比較して、第２絶縁膜８６が形成されず、液晶層３４の厚みが光の透過領域でほぼ一定であることのみが異なる。
図３は比較例１の画素近傍の回路配置パタン構成を示す図である。実施形態１と異なり第２絶縁膜が形成されていない。
図４は、図３のＡ−Ａ’断面の断面図である。実施形態１と異なり第２絶縁膜がなく、液晶層の厚みがほぼ一定である。
そのため、ゼロ階調から中間調への液晶の応答時間が、実施形態１に比較して遅い。
【００５１】
〔実施形態２〕
実施形態２は、実施形態１に比較して、第２絶縁膜８６の形状が異なるだけである。よって、これについて図８および図９を用いて説明する。図８は実施形態２の画素近傍の回路配置パタン構成を示す図である。実施形態１と異なり、第２絶縁膜の形状と配置とがランダムに形成されている。
【００５２】
図９は、図８のＡ−Ａ’断面の断面図である。実施形態１と異なり第２絶縁膜の形状と配置と凹凸の高さがランダムに形成されている。
ただし、一つの画素内の凹部と凸部の面積比や、凹凸の高さの平均値は、各画素間で一致していることが望ましい。不一致である場合には、各画素毎に高速化の効果の大きさが変化することになり、輝度ムラ等の不具合を生じる原因となる。
【００５３】
本発明によれば、実施形態１と同様に、液晶層の厚みが変動しているため、液晶層が厚い凹部では弾性エネルギーが低く、画素電極３５と共通電極３６との間に電界が印加されたときに、凹部の領域からスイッチングが始まる。そのため、ゼロ階調から中間調へのスイッチングを高速化することができ、動画表示品質の優れた液晶表示装置を提供することができる。
【００５４】
〔実施形態３〕
実施形態３は、実施形態１に比較して、第２絶縁膜の形状と配置が異なる。これについて図１０および図１１を用いて説明する。図１０は実施形態３の画素近傍の回路配置パタン構成を示す図である。また、図１１は、図１０のＡ−Ａ’断面の断面図である。
【００５５】
本実施形態は実施形態１と異なり、第２絶縁膜８６によって形成される凹凸に伴う段差が、画素電極３５と共通電極３６との間に一つだけある。また、画素電極３５が凸部に重畳して配置され、共通電極３６は凹部に重畳している。
これにより、凹凸のパタン幅が実施形態１に比較して大きくなり、第２絶縁膜８６の加工が容易になる。
【００５６】
〔実施形態４〕
実施形態４は、実施形態３に比較して、電極と第２絶縁膜の配置が異なる。これについて図１２および図１３を用いて説明する。図１２は実施形態４の画素近傍の回路配置パタン構成を示す図である。また、図１３は、図１２のＡ−Ａ’断面の断面図である。
【００５７】
実施形態４は実施形態３と異なり、画素電極３５及び信号線３１が第２絶縁膜８６より上層に配置されている。なお、共通電極３６は走査線３２（図１３に示されない）と共に基板１上に配置されている。ここで、実施形態３では、図１１から分かるように、画素電極３５と共通電極３６との間に発生する電界の電気力線２１のうち、液晶層を通る電気力線２１の大部分は第２絶縁膜８６も通る。換言すれば、液晶層３４は第２絶縁膜８６を介して電界が印加される。一方、実施形態４では、図１３から分かるように、画素電極３５が第２絶縁膜８６より上層に配置されているため、第２絶縁膜８６を介することなく液晶層３４に電界が印加される。そのため、実施形態４では実施形態３より駆動電圧を低下させることができる。
【００５８】
なお、保護膜８２が形成されていない場合、保護膜８２と第２絶縁膜８６が一括加工されている場合、保護膜８２と第２絶縁膜８６が同一材料で一体化されている場合においても、液晶層３４の厚みを変動させることができるため、本発明が適用できることはいうまでもない。
【００５９】
〔実施形態５〕
実施形態５は、実施形態４に比較して、第２絶縁膜の配置が異なる。これについて図１４、図１５および図１６を用いて説明する。図１４は実施形態５の基板１上の画素近傍の回路配置パタン構成を示す図である。また、図１５は実施形態５の基板２上の画素近傍の回路配置パタン構成を示す図である。図１６は、図１４のＡ−Ａ’断面の断面図である。
【００６０】
基板１は、共通電極３６と、走査線３２（図１６に示されない）と、第１絶縁膜８１を介し共通電極３６よりも上層に配置された信号線３１と、画素電極３５を備え、基板１面に対して平行な成分を持つ電界を発生する画素電極３５と、画素電極３５上に備えられた保護膜８２と、保護膜８２上に備えられた配向膜８５と、基板１の液晶に面しない側の面上に備えられ、液晶の配向状態に応じて光学特性を変える手段である偏光板６とを有する。
【００６１】
基板２は、不要な間隙部からの光を遮光する遮光膜５と、遮光膜５上に備えられ、Ｒ、Ｇ、Ｂに対応した色を表現するカラーフィルタ４と、カラーフィルタ４上に備えられ、凹凸を平坦化する平坦化膜３と、平坦化膜上３に備えられ、液晶層３４の厚みを変動させる凹凸を形成している第２絶縁膜８６と、第２絶縁膜８６上に備えられた配向膜８５と、基板２の液晶に面しない側の面上に備えられた偏光板６とを有する。
【００６２】
実施形態５は実施形態４と異なり、液晶層の厚みを変動させる凹凸を形成する第２絶縁膜８６が基板２上に配置されている。そのため、画素電極３５や共通電極３６や信号線３１や走査線３２等の配線あるいは電極と第２絶縁膜８６とが離れているため、第２絶縁膜８６の膜厚が変動する場合にも、画素電極３５と共通電極３６との間などの浮遊容量が変動することなく、表示ムラ等を誘発しにくくなる。
【００６３】
〔実施形態６〕
実施形態６は、実施形態５に比較して、第２絶縁膜の配置と形状が異なる。これについて図１４、図１７、図１８および図１９を用いて説明する。実施形態６の基板１上の画素近傍の回路配置パタン構成を示す図は図１４と同様である。また、図１７は実施形態６の基板２上の画素近傍の回路配置パタン構成を示す図である。図１８は、図１７のＡ−Ａ’断面の断面図である。図１９は、図１４及び図１７のＢ−Ｂ’断面の断面図である。
【００６４】
実施形態６では、第２絶縁膜８６によって形成される凹凸の延伸方向ＤＬｂが、画素電極の延伸方向ＤＬｃからずれており、ほぼ垂直に交わっている。そのため、基板１と基板２との間に合わせずれが生じた場合にも、遮光膜５に対する第２絶縁膜８６の位地関係は画素毎に変化せず、画素電極３５と共通電極３６との間の領域一つ一つで、凹部と凸部の面積比が変動せず、液晶の応答時間の短縮の効果が変動しない。
【００６５】
〔実施形態７〕
実施形態７は、実施形態６に比較して、第２絶縁膜の配置と形状が異なる。これについて図１４、図２０および図２１を用いて説明する。実施形態７の基板１上の画素近傍の回路配置パタン構成は図１４と同様である。また、図２０は実施形態７の基板２上の画素近傍の回路配置パタン構成を示す図である。図２１は、図２０のＡ−Ａ’断面の断面図である。
実施形態７では、第２絶縁膜８６によって形成される凹凸に伴う段差の延伸方向ＤＬｄが、液晶の初期配向方向ＤＬｅと一致している。そのため、配向膜８５にラビング処理を施すときに、光の透過領域において凹凸に伴う段差を乗り越えることがなく、均一にラビング処理を施すことができ、配向不良等を誘発しにくい。
【００６６】
〔実施形態８〕
実施形態８は、実施形態７に比較して、第２絶縁膜の配置と形状が異なる。これについて図２２および図２３を用いて説明する。図２２は実施形態８の基板１上の画素近傍の回路配置パタン構成を示す図である。また、図２３は図２２のＡ−Ａ’断面の断面図である。
基板１は、共通電極３６と、走査線３２（図２３に示されない）と、共通電極３６上に配置された第１絶縁膜８１と、第１絶縁膜８１上に配置された保護膜８２と、保護膜上８２に配置され、液晶層３４の厚みを変動させる凹凸を形成している第２絶縁膜８６と、第２絶縁膜８６上に配置された信号線３１と、第２絶縁膜８６より上層に配置され、共通電極３６に対応して基板１面に対して平行な成分を持つ電界を発生する画素電極３５と、画素電極３５上に配置された配向膜８５と、基板１の液晶に面しない側の面上に備えられ、液晶の配向状態に応じて光学特性を変える手段である偏光板６とを有する。なお、共通電極３６は走査線３２と共に基板１上に配置されている。
【００６７】
基板２は、不要な間隙部からの光を遮光する遮光膜５と、遮光膜５上に備えられ、Ｒ、Ｇ、Ｂに対応した色を表現するカラーフィルタ４と、カラーフィルタ４上に備えられ、凹凸を平坦化する平坦化膜３と、平坦化膜上３に備えられた配向膜８５と、基板２の液晶に面しない側の面上に備えられた偏光板６とを有する。
実施形態８は実施形態７と異なり、液晶層の厚みを変動させる凹凸を形成する第２絶縁膜８６が基板１上に配置されている。そのため、基板１と基板２との間に合わせずれが生じた場合にも、第２絶縁膜８６は影響を受けないため、全画素にわたって液晶の応答時間の短縮の効果が変動しない。
【００６８】
また、実施形態８は実施形態４と異なり、第２絶縁膜８６によって形成される凹凸に伴う段差の延伸方向ＤＬｄが、液晶の初期配向方向ＤＬｅと一致している。そのため、配向膜８５にラビング処理を施すときに、光の透過領域において凹凸に伴う段差を乗り越えることがなく、均一にラビング処理を施すができ、配向不良等を誘発することがない。
【００６９】
〔実施形態９〕
実施形態９は、実施形態８に比較して、第２絶縁膜８６と画素電極３５と共通電極３６の配置と形状が異なるだけである。よって、これについて図２４を用いて説明する。図２４は実施形態９の基板１上の画素近傍の回路配置パタン構成を示す図である。実施形態９は、実施形態８と異なり、画素電極３５および共通電極３６が屈曲していない。そのため、ラビング方向は信号線３１の延伸方向に対して１５度傾いている。ただし、画素電極３５の一辺とラビング方向とのなす角が１５度であることは、実施形態８と同じである。
【００７０】
第２絶縁膜８６によって形成される凹凸に伴う段差の延伸方向は信号線３１の延伸方向に対して１５度傾いている。ただし、第２絶縁膜８６によって形成される凹凸に伴う段差の延伸方向ＤＬｄが、液晶の初期配向方向ＤＬｅと一致していることは、実施形態８と同じである。
そのため、実施形態８と同様に、実施形態９では、配向膜８５にラビング処理を施すときに、光の透過領域において凹凸に伴う段差を乗り越えることがなく、均一にラビング処理を施すができ、配向不良等を誘発することがない。
【００７１】
〔実施形態１０〕
実施形態１０は、実施形態８に比較して、第２絶縁膜の配置と形状が異なる。これについて図２５および図２６を用いて説明する。図２５は実施形態１０の基板１上の画素近傍の回路配置パタン構成を示す図である。また、図２６は図２５のＡ−Ａ’断面の断面図である。
実施形態１０は、実施形態８と異なり、画素電極３５および共通電極３６が第２絶縁膜８６による凹凸に伴う段差を乗り越えていない。例えば、実施形態８の図２２に示す部分Ｃでは、画素電極３５が第２絶縁膜８６の端を乗り越えている。一方、実施形態１０の図２５に示す部分Ｃでは、画素電極３５は第２絶縁膜８６を乗り越えてはいない。すなわち、図２２ではＡ−Ａ’断面に平行な断面をとった場合に、画素電極３５が第２絶縁膜８６上（段差の上部）にある個所と保護膜８２上（段差の下部）にある個所が存在するのに対し、図２５では、第２絶縁膜８６は画素電極３５を避けて配置されており、Ａ−Ａ’断面に平行などの断面をとっても、画素電極３５が保護膜８２上（段差の下部）にある。
そのため、実施形態１０では、第２絶縁膜８６による凹凸に伴う段差によって画素電極３５が切れるということなどの不良が生じない。
【００７２】
〔実施形態１１〕
実施形態１１は、実施形態１０に比較して、第２絶縁膜の配置と形状が異なる。これについて図２７および図２８を用いて説明する。図２７は実施形態１１の基板１上の画素近傍の回路配置パタン構成を示す図である。また、図２８は図２７のＡ−Ａ’断面の断面図である。
実施形態１１は、実施形態１０と異なり、第２絶縁膜８６による凹凸に伴う段差が、画素電極３５および共通電極３６と重畳している。例えば、実施形態１０の図２５に示す部分Ｃでは、第２絶縁膜８６による凹凸に伴う段差が画素電極３５に重畳していない。一方、実施形態１１の図２７に示す部分Ｃでは、第２絶縁膜８６による凹凸に伴う段差が画素電極３５に重畳している。
そのため、実施形態１１では、第２絶縁膜８６による凹凸に伴う段差部分でラビング処理が不十分となり、配向不良が生じた場合でも、画素電極３５および共通電極３６が不透明な導電体であれば、その不良は画素電極３５および共通電極３６によって隠されるため、表示には影響しない。
【００７３】
また、実施形態１１は、実施形態１０と同様に、第２絶縁膜８６による凹凸に伴う段差が、画素電極３５および共通電極３６と重畳しているものの、乗り越えてはいない。すなわち、図２７では、第２絶縁膜８６はおおよそ画素電極３５を避けて配置されているが、画素電極３５は端部で第２絶縁膜８６上に乗り上げている。このため、Ａ−Ａ’ 断面に平行などの断面をとっても、画素電極３５はおおよそ保護膜８２上（段差の下部）にあり、端部のみ第２絶縁膜８６上（段差の上部）にある。
そのため、実施形態１０と同様に、第２絶縁膜８６による凹凸に伴う段差によって画素電極３５が切れるということなどの不良が生じない。
【００７４】
〔実施形態１２〕
実施形態１２は、実施形態９に比較して、第２絶縁膜の配置と形状が異なる。これについて図２９を用いて説明する。図２９は実施形態１２の基板１上の画素近傍の回路配置パタン構成を示す図である。
実施形態１２は、実施形態９と異なり、画素電極３５および共通電極３６が第２絶縁膜８６による凹凸に伴う段差を乗り越えていない。例えば、実施形態９の図２４に示す部分Ｃでは、画素電極３５が第２絶縁膜８６の端を乗り越えている。一方、実施形態１２の図２９に示す部分Ｃでは、画素電極３５は第２絶縁膜８６に一部重畳しているものの乗り越えてはいない。すなわち、図２９では、第２絶縁膜８６はおおよそ画素電極３５を避けて配置されているが、画素電極３５は端部で第２絶縁膜８６上に乗り上げている。このため、横軸に平行などの断面をとっても、画素電極３５はおおよそ保護膜８２上（段差の下部）にあり、端部のみ第２絶縁膜８６上（段差の上部）にある。
【００７５】
そのため、実施形態１２では、実施形態１０と同様に、第２絶縁膜８６による凹凸に伴う段差によって画素電極３５が切れるということなどの不良が生じない。
さらに、第２絶縁膜８６による凹凸に伴う段差が、画素電極３５および共通電極３６と重畳している。
そのため、実施形態１２では、第２絶縁膜８６による凹凸に伴う段差部分でラビング処理が不十分となり、配向不良が生じた場合でも、画素電極３５および共通電極３６が不透明な導電体であれば、その不良は画素電極３５および共通電極３６によって隠されるため、表示には影響しない。
【００７６】
〔実施形態１３〕
実施形態１３は、実施形態１１に比較して、第２絶縁膜の配置と形状が異なる。これについて図３０および図３１を用いて説明する。図３０は実施形態１３の画素近傍の回路配置パタン構成を示す図である。また、図３１は、図３０のＡ−Ａ’断面の断面図である。
【００７７】
実施形態１３は実施形態１１と異なり、第２絶縁膜８６によって形成される凹凸に伴う段差が、画素電極３５と共通電極３６との間に一つだけある。また、画素電極３５が凸部に重畳して配置され、共通電極は凹部に重畳している。
これにより、凹凸のパタン幅が実施形態１１に比較して大きくなり、第２絶縁膜８６の加工が容易になる。
【００７８】
なお、画素電極３５が第２絶縁膜８６より上層に配置されているため、第２絶縁膜８６を介することなく液晶層３４に電界を印加することができ、駆動電圧の上昇を抑制している。
さらに、第２絶縁膜８６によって形成される凹凸に伴う段差の延伸方向ＤＬｄが、液晶の初期配向方向ＤＬｅと一致しているため、配向膜８５にラビング処理を施すときに、光の透過領域において凹凸に伴う段差を乗り越えることがなく、均一にラビング処理を施すができ、配向不良等を誘発しにくい。
【００７９】
さらに、光の透過領域において、画素電極３５および共通電極３６が第２絶縁膜８６による凹凸に伴う段差を乗り越えていないため、段差によって画素電極３５が切れるということなどの不良が生じない。すなわち、図３０では画素電極３５及び信号線３１は全て第２絶縁膜８６上に形成されており、段差にかかることはない。
【００８０】
〔実施形態１４〕
実施形態１４は、実施形態１３に比較して、信号線３１と画素電極３５と共通電極３６と第２絶縁膜８６の形状と配置が異なる。これについて図３２および図３３を用いて説明する。図３２は実施形態１４の画素近傍の回路配置パタン構成を示す図である。走査線３２と信号線３１とは互いに交差し、走査線３２と信号線３１とに囲まれた領域に対応して画素が形成されている。第１ＴＦＴ３３は走査線３２と信号線３１との交点付近に対応して配置され、走査線３２と信号線３１と画素電極３５とに電気的に接続されている。共通電極３６は画素電極３５に対応して配置され、共通電極３６と画素電極３５とで基板面に対して平行な成分を持つ電界を発生する。画素電極３５と共通電極３６と信号線３１は一つの画素内で１回以上折れ曲がり、マルチドメインを形成している。第２絶縁膜８６は、画素電極と共通電極の間の光の透過領域に配置され、液晶層３４の厚みを変動させている。信号線３１と共通電極３６とは第２絶縁膜８６を介して重畳している。
【００８１】
図３３は、図３２のＡ−Ａ’断面の断面図である。材質が透明ガラスの基板１と、基板１に対向配置され、材質が透明ガラスの基板２と、基板１と基板２とで狭持された液晶層３４とを有する。
基板１は、第１絶縁膜８１と、第１絶縁膜８１上に配置された信号線３１および画素電極３５と、信号線３１および画素電極３５上に配置された保護膜８２と、保護膜８２上に配置された第２絶縁膜８６と、第２絶縁膜８６を介して信号線３１に重畳して配置された共通電極３６と、液晶３４との界面に配置された配向膜８５と、基板１の液晶に面しない側の面上に備えられ、液晶の配向状態に応じて光学特性を変える手段である偏光板６とを有する。なお、共通電極３６は走査線３２（図３３に示されない）と共に第１絶縁膜８１上に配置される。
【００８２】
共通電極３６、画素電極３５、信号線３１は膜厚が０．２μｍ程度の導電体であり、ＣｒＭｏやＡｌやＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などを用いることができる。第１絶縁膜８１、保護膜８２は膜厚がそれぞれ０．３μｍ、０．８μｍ程度の絶縁体であり、窒化珪素などを用いることができる。第２絶縁膜８６は膜厚が１μｍ程度の絶縁体であり、無機物質も有機物質も用いることができる。なお、本発明が上記の膜厚に限定されるものではないことは、いうまでもない。
基板２は、不要な間隙部からの光を遮光する遮光膜５と、遮光膜５上に備えられ、Ｒ、Ｇ、Ｂに対応した色を表現するカラーフィルタ４と、カラーフィルタ４上に備えられ、凹凸を平坦化する平坦化膜３と、平坦化膜上３に備えられた配向膜８５と、基板２の液晶に面しない側の面上に備えられた偏光板６とを有する。
【００８３】
配向膜８５には液晶を配向させるためのラビング処理が施されている。ラビング方向は信号線の延伸方向に平行である。屈曲した画素電極の一辺とラビング方向とのなす角は１５度であり、ＩＰＳ表示モードに対応している。偏光板６の透過軸は、それぞれの偏光板が配置されている基板上の配向膜のラビング方向に対して平行あるいは垂直に向けられており、基板１の偏光板と基板２の偏光板はクロスニコルに配置され、ノーマリーブラックモードに対応している。なお、本発明が上記のラビング角度に限定されるものではないこと、また、ノーマリーホワイトモードにも適用できることは、いうまでもない。
【００８４】
基板１と基板２との間にはビーズが分散され、液晶層の厚みを確保している。ビーズは凸部にも存在するため、凸部上のビーズによって液晶層の厚みが決定される。そのため、各画素の液晶層の厚みの平均値をパネル全体に渡って均一にするためには、凸部の面積が広い方が望ましい。そのため、信号線３１上や走査線３２上の画素内の表示領域外にも、凹凸を形成するための第２絶縁膜８６が配置されている。なお、本発明に柱状スペーサーが適用できることはいうまでもない。
【００８５】
ビーズの直径は３μｍ程度、液晶層の屈折率異方性は０．１程度であり、この組み合わせによってレターデーションが調整される。なお、本発明が上記のレターデーションに限定されるものではないことは、いうまでもない。
バックライト（図示せず）に対する制約はなく直下型方式の物もサイドライト方式の物も使用することができる。
駆動はアクティブマトリクス駆動によって行われる。
【００８６】
実施形態１４によれば、液晶層の厚みが変動しているため、液晶層が厚い凹部では弾性エネルギーが低く、画素電極３５と共通電極３６との間に電界が印加されたときに、凹部の領域からスイッチングが始まる。そのため、ゼロ階調から中間調へのスイッチングを高速化することができ、動画表示品質の優れた液晶表示装置を提供することができる。
【００８７】
また、電界が印加されたとき、液晶層が厚み（ｄｅｆｆ）が厚い領域、すなわち、実効的なリターデーションｄｅｆｆ・Δｎｅｆｆが大きい領域からスイッチングが始まるため、駆動電圧が低いときでもすでに透過率が最大となる波長が長く、黄色が強調される。これにより、液晶層の厚みの変化のない従来の液晶表示装置における、駆動電圧の増大に伴って色調が青色から黄色へと変化するという問題を補正することができる。
【００８８】
実施形態１４は実施形態１３と異なり、信号線３１と共通電極３６とは第２絶縁膜８６を介して重畳しており、実施形態１３では信号線３１の両側に配置された二つの共通電極３６が一つにまとめられている。そのため、フォトレジスト工程のマスクを増やすことなく、開口率が向上される。
【００８９】
また、実施形態１４は実施形態１３と異なり、信号線３１と共通電極３６とは第２絶縁膜８６を介して重畳しているため、光の透過領域における凹部と凸部の面積比が同じ場合で比較して、実施形態１４は実施形態１３に比較して信号線３１に重畳している第２絶縁膜の面積を広く取ることができる。これにより、液晶層３４の厚みは凸部上のビーズによって決定されるため、実施形態１４は実施形態１３に比較して各画素の液晶層３４の厚みの平均値をパネル全体に渡って均一にすることが容易になる。
【００９０】
さらには、実施形態１１と異なり、第２絶縁膜８６によって形成される凹凸に伴う段差が、画素電極３５と共通電極３６との間に一つだけある。また、画素電極３５が凹部に重畳して配置され、共通電極３６は凸部に重畳している。
これにより、凹凸の形状が実施形態１１に比較して大きくなり、第２絶縁膜８６の加工が容易になる。
なお、凸部に重畳している共通電極３６が第２絶縁膜８６より上層に配置されているため、第２絶縁膜８６を介することなく液晶層３４に電界を印加することができ、駆動電圧の上昇を抑制している。
【００９１】
さらに、第２絶縁膜８６によって形成される凹凸に伴う段差の延伸方向ＤＬｄが、液晶の初期配向方向ＤＬｅと一致しているため、配向膜８５にラビング処理を施すときに、光の透過領域において凹凸に伴う段差を乗り越えることがなく、均一にラビング処理を施すができ、配向不良等を誘発しにくい。
さらに、光の透過領域において、画素電極３５および共通電極３６が第２絶縁膜８６による凹凸に伴う段差を乗り越えていないため、段差によって画素電極３５が切れるということなどの不良が生じない。
【００９２】
〔実施形態１５〕
実施形態１５は、実施形態１４に比較して、第２絶縁膜８６の形状と配置が異なる。これについて図３４および図３５を用いて説明する。図３４は実施形態１５の画素近傍の回路配置パタン構成を示す図である。また、図３５は、図３４のＡ−Ａ’断面の断面図である。
【００９３】
実施形態１５は実施形態１４と異なり、第２絶縁膜８６が信号線３１と共通電極３６とに重畳している部分で、共通電極３６より小さい幅で、選択的に形成されている。そのため、図３５に示すように、共通電極３６が第２絶縁膜８６を覆うように形成されている。これにより、電気力線２１が示すような、信号線３１と画素電極３５との間に発生する表示に不要なノイズ電界のうち、第２絶縁膜８６と液晶層３４の凹部とを通るノイズ電界を遮断することができ、表示品質を向上させることができる。
【００９４】
〔実施形態１６〕
実施形態１６は、実施形態１４に比較して、共通電極３６の形状と配置が異なる。これについて図３６および図３７を用いて説明する。図３６は実施形態１６の画素近傍の回路配置パタン構成を示す図である。また、図３７は、図３６のＡ−Ａ’断面の断面図である。
【００９５】
実施形態１６は実施形態１４と異なり、信号線３１と第２絶縁膜８６とが重畳している部分で、第２絶縁膜８６の上に共通電極３６と配向膜８５とが配置されている。すなわち、実施形態１４の図３３では信号線３１の全面(ただし、図３６のＡ−Ａ’断面において全面という意味である)に共通電極３６が重畳しているが、実施形態１６の図３７では信号線３１の一部分に共通電極３６が重畳している。
そのため、この重畳している面積を変化させることによって、信号線３１と共通電極３６との間に発生する容量を変化させることができる。ここで、信号線３１を通る映像信号の遅延を引き起こすため、この容量を調整することは重要である。
【００９６】
つまり、実施形態１４では、第２絶縁膜８６の厚みを変化させることで容量を変化させることができたが、実施形態１６では、第２絶縁膜８６の厚みだけではなく、信号線３１と共通電極３６とが重畳している面積を変化させることでも容量を変化させることができる。したがって、第２絶縁膜８６の厚みに関する自由度が広がり、液晶層３４の厚みの凹凸による高速化の効果が最適化されるように第２絶縁膜の厚みを決定することができる。
換言すれば、実施形態１６は液晶層３４の厚みの変動の最適化と、信号線３１と共通電極３６との間の容量の最適化を、独立してそれぞれ行うことができる。
【００９７】
〔実施形態１７〕
実施形態１７は、実施形態１４に比較して、保護膜８２の形状が異なるだけである。これについて図３２および図３８を用いて説明する。図３２は実施形態１７の画素近傍の回路配置パタン構成を示す図である。また、図３８は、図３２のＡ−Ａ’断面の断面図である。
【００９８】
実施形態１７は実施形態１４と異なり、凹凸を形成する第２絶縁膜８６とは異なって、かつ凹凸を有する絶縁膜である保護膜８２が基板１上に配置され、凹凸を形成する第２絶縁膜８６と保護膜８２の凹部とが重畳している。すなわち、図３８に示すように、実施形態１７は保護膜８２が凹凸を有し、保護膜８２の凹部に絶縁膜８６が配置されているため、実施形態１４に比較して液晶層の厚みの変動が小さくなっている。
【００９９】
すなわち、実施形態１７では、液晶層３４の厚みの変動を第２絶縁膜８６と保護膜８２の両方で変化させることができる。そのため、信号線３１と共通電極３６との間の容量は第２絶縁膜の厚みで変化させることができ、液晶層３４の厚みの変動は第２絶縁膜８６の厚みと保護膜８２の凹凸の大きさとの組み合わせで変化させることができる。
【０１００】
換言すれば、実施形態１７は液晶層３４の厚みの変動の最適化と、信号線３１と共通電極３６との間の容量の最適化を、独立してそれぞれ行うことができる。
なお、最初から保護膜８２の断面形状を本実施形態での第２絶縁膜８６と保護膜８２を合わせた断面形状になるように形成しても、同様の効果を得られる。
【０１０１】
〔実施形態１８〕
実施形態１８は、実施形態１に比較して、駆動方法が異なるだけである。これについて図３９を用いて説明する。図３９は実施形態１８の各配線および電極の電位の時間変化と液晶に印加される電圧の時間変化の例である。
【０１０２】
実施形態１８では、１周期期間１１０中に２回の選択パルスが走査線に供給される。初めの選択パルス１０１によって、画素電極には共通電極と同じ電位が供給され、液晶への印加電圧はゼロになり、ノーマリーブラック表示モードの本液晶表示装置は黒階調を表示する。同じ周期期間１１０中の、次の選択パルス１０２によって、画像を表示するための電位が前記画素電極に供給され、本液晶表示装置は黒階調から画像を表示する階調へと変化する。
このように、実施形態１８は、１画像を表示する１周期期間中に、画素電極の電位と共通電極の電位とを等しくする手段を有する駆動方法を用いている。
【０１０３】
そのため、各画素の輝度が画像を表示する階調へと変化するときは、必ず、黒階調から画像を表示する階調へと変化する。
実施形態１８は黒階調から中間調への応答時間を短縮できる構成であるため、上記の駆動方法と回路構成を組み合わせることによって、高速化された黒階調から中間調へのスイッチングを多用することになり、動画像の表示品質が向上する。
【０１０４】
なお、実施形態１８は実施形態１におけるアクティブマトリクス駆動を上記の駆動方法に入れ換えたものである。そのため、アクティブマトリクス駆動を用いている実施形態２ないし実施形態１７においても、アクティブマトリクス駆動を上記の駆動方法で置き換えることによって、実施形態１８と同様の効果が得られることは、いうまでもない。
【０１０５】
〔実施形態１９〕
実施形態１９は、実施形態１８に比較して、駆動方法が異なるだけである。これについて図４０および図４１を用いて説明する。なお、実施形態１８，１９はバックライト光源を用いる構成であってもよい。
【０１０６】
図４０は実施形態１９による液晶表示装置の構成を示す図である。実施形態１９の液晶表示装置は、画素電極３５に信号電位を供給する信号ドライバ５１と、画素を選択する電位を供給する走査ドライバ５２と、共通電極３６に電位を供給する共通電極ドライバ５４と、信号ドライバ５１および走査ドライバ５２および共通電極ドライバ５４とを制御する表示制御装置５３とを有している。
【０１０７】
基板１には、走査ドライバ５２に接続された複数の走査線３２と、信号ドライバ５１に接続され、かつ走査線３２と交差した信号線３１と、走査線３２と信号線３１との交点付近に対応して配置され、走査線３２と信号線３１と電気的に接続された第１ＴＦＴ３３と、第１ＴＦＴ３３に電気的に接続され、信号線３１に対応した画素電極３５と、画素電極３５に対応した共通電極３６と、第１ＴＦＴが接続されている走査線３２と異なる走査線と画素電極３５と共通電極３６とに電気的に接続された第２ＴＦＴ３３’と、共通電極３６と共通電極ドライバ５４とに電気的に接続された共通電極配線３６”が備えられている。
【０１０８】
図４１は実施形態１９の各配線および電極の電位の時間変化と液晶に印加される電圧の時間変化の例である。実施形態１９の駆動は、図４１に示すように、共通電極配線３６”を介して共通電極３６に負の選択パルスが１０３供給されると、図４０の第２ＴＦＴ３３’が接続されている走査線３２が選択された場合と等価になることから、第２ＴＦＴ３３’がオンになり、画素電極３５の電位と共通電極３６の電位とが等しくなり、ノーマリーブラック表示モードの本液晶表示装置は黒階調を表示する。この場合、走査線３２は１番目からｍ番目へと順次選択されていくので、共通電極配線３６”駆動時に選択中の走査線に接続された第２ＴＦＴ３３’のみがオンになり、画素電極３５の電位と共通電極３６の電位とが等しくなる。続いて、同じ周期期間１１０中の、選択パルス１０２によって、画像を表示するための電位が前記画素電極に供給され、本液晶表示装置は黒階調から画像を表示する階調へと変化する。この場合、次の走査線３２が選択されているので、共通電極と同じ電位になった当該画素電極３５に接続された第１ＴＦＴ３３のみがオンになり、画像を表示するための電位が当該画素電極に供給される。このようにして、走査線が１番目からｍ番目へと順次選択されるにつれて、走査線に接続された画素電極も順次選択されていき、一旦、共通電極の電位と等しくなった後に画像を表示するための電位が供給されていくこととなる。
【０１０９】
このように、実施形態１９は、１画像を表示する１周期期間中に、画素電極の電位と共通電極の電位とを等しくする手段を有する駆動方法を用いている。
そのため、各画素の輝度が画像を表示する階調へと変化するときは、必ず、黒階調から画像を表示する階調へと変化する。
実施形態１９は黒階調から中間調への応答時間を短縮できる構成であるため、上記の駆動方法と回路構成を組み合わせることによって、高速化された黒階調から中間調へのスイッチングを多用することになり、動画像の表示品質が向上する。
【０１１０】
また、実施形態１９は実施形態１８と異なり、画素電極の電位と共通電極の電位とを等しくする手段が信号線３１に対して独立であるため、画像を表示するための電位の供給と、画素電極の電位と共通電極の電位とを等しくすることとを、異なる画素で同時刻に行うことができ、黒階調を表示する時間と画像を表示する時間との割合を任意に変更することができる。
【０１１１】
なお、実施形態１９は実施形態１におけるアクティブマトリクス駆動を上記の駆動方法に入れ換えたものである。そのため、アクティブマトリクス駆動を用いている実施形態２ないし実施形態１７においても、アクティブマトリクス駆動を上記の駆動方法で置き換えることによって、実施形態１９と同様の効果が得られることは、いうまでもない。
【０１１２】
〔実施形態２０〕
実施形態２０は実施形態１と異なり、ラビング処理の代わりに、液晶層と接する部分に光反応性の材料層を配置し、光配向を適用したことのみが異なる。すなわち、配向膜８５として光配向に適した材料を使用し、ほぼ直線に偏光した光を照射して液晶層３４の初期配向方向を決定した。そのため、凹凸に伴う段差部において配向不良等を誘発しにくくなる。光反応性の材料としてはポリビニルシンナメート等を使用できる。
なお、実施形態２０は実施形態１における配向処理を変更しただけである。そのため、実施形態２ないし実施形態１９においても、配向処理に光配向を適用すれば、実施形態２０と同様の効果が得られることは、いうまでもない。
【０１１３】
〔比較例 ２〕
本発明の比較例２は、実施形態１から２０に比較して、駆動方法が異なるだけである。よって、これについて図４２を用いて説明する。
図４２は比較例２の各配線および電極の電位の時間変化と画素の輝度の時間変化の例である。
【０１１４】
比較例２では、すべての走査線に選択パルスが順次供給されて、すべての画素電極に表示するための電位が信号線から画素電極に印加され、保持された後、バックライトが点灯して表示が行なわれる。従来のバックライトが点灯され続けられた状態で、画素電極に電位を印加する表示方式では、動画像の輪郭が不鮮明になるといった問題があったが、この比較例２の駆動方式を用いて、間欠的に表示を行うことによって、この輪郭の不鮮明を防ぐことが可能ではある。しかしながら、画面全体で均一な表示を実現するためには、画素電極に電圧を印加した後、液晶が完全に応答してからバックライトを点灯させる必要があるため，点灯時間が短くなり、明るい表示が得られないといった問題がある。
【０１１５】
図４２に示す例では、１〜ｍ番目の走査線にＶＧ（１）〜ＶＧ（ｍ）の電圧波形（選択パルス）を順次印加して、それぞれ表示に対応した信号電圧ＶＤを画素電極に順次書き込んでいく。最後の走査線（ｍ番目）に対応した画素電極に電圧が書き込まれたあと、一定期間（この場合５ｍｓ）をおいてバックライトを点灯させる。この時間を１フレームと称する。この場合、１６．６ｍｓである。図４２において、画素の輝度Ｂ（１）〜Ｂ（ｍ）は特定の信号線に対応した、１〜ｍ番目の走査線に接続された画素の輝度を示している。バックライトが点灯している期間は斜線で示した。この例の場合，▲１▼▲２▼番目のフレームでは表示は変化していない。▲３▼番目のフレームで画像Ａから画像Ｂに表示が変化した後、▲４▼▲５▼のフレームでは再び表示は変化していない。
【０１１６】
▲２▼番目のフレームから▲３▼番目のフレームにおいて、１番目及び２番目の走査線に対応する画素の表示は最高階調レベル（２５５レベル）から中間階調レベルに変化している。これらの画素の輝度Ｂ（１）及びＢ（２）は、電圧が書き込まれてから、バックライトが点灯するまでの間に十分な時間があるので、所望の（画像Ｂを表示するための）中間階調調レベルに達してからバックライトが点灯している。一方、ｍ番目の走査線に対応する画素の表示は最高階調レベル（２５５階調レベル）から最低階調レベル（０階調レベル）に変化している。一番最後のｍ番めの走査線に対応する画素では、画素電極に電圧が印加されてから、バックライトが点灯するまでの期間が５ｍｓと短いため、Ｂ（ｍ）のように、輝度が０階調レベルに達する前にバックライトが点灯してしまう。このように、動画の輪郭の不鮮明さを防ぐための本比較例２の駆動方法の場合においても、１番目に近い最初の方の走査線に対応した画素では効果があるが、ｍ番目に近い最後の方の走査線に対応した画素では効果が得られない。
【０１１７】
図４３は、本比較例で用いた液晶表示素子の輝度の応答特性を示す図である。２５６階調の場合で、０階調レベルから各階調レベルへの応答時間と、２５５階調レベルから各階調レベルへの応答時間と、中間階調レベルから各階調レベルへの応答時間を示した。最終到達階調レベルを横軸、応答時間を縦軸にとり、始点での階調レベルをパラメータとして示す。応答時間の定義を図４４に示す。縦軸は輝度を階調レベルで表したもの、横軸は時間である。最高階調レベル（この場合は２５５階調レベル）と最低階調レベル（０階調レベル）との輝度差を１００％として、輝度が最終到達階調レベルに対して±５％に達するまでの時間を応答時間と定義する。図４３（ａ）は低い階調レベル（６３階調レベル）から高い階調レベル（１９１階調レベル）への応答の場合である（立ち上がり）。最終到達階調レベルである１９１階調レベルの−５％、すなわち１７８．２５階調レベルに達するまでの時間が応答時間である。図４３（ｂ）は高い階調レベル（１９１階調レベル）から低い階調レベル（０階調レベル）への応答の場合である（立ち下がり）。最終到達階調レベルである０階調レベルの＋５％、すなわち１２．７５階調レベルに達するまでの時間が応答時間である。
【０１１８】
本発明では、０階調レベルから各階調レベルへの応答が５ｍｓ以下と改善されているが、２５５階調レベルからの応答特性は、基本的に緩和過程によるものであり改善はされておらず、図４３に示すように遅い応答となっている。特に、２５５階調レベルから０階調レベルへの応答は遅く、バックライトが点灯するまでの期間を長くしないと、輝度が０階調レベルに達する前にバックライトが点灯してしまうという問題の原因となっている。
【０１１９】
〔実施形態２１〕
実施形態２１は比較例２の問題を解決する駆動方法である。実施形態１から２０に比較して、駆動方法が異なるだけである。
図４５は本実施形態の各配線および電極の電位の時間変化と画素の透過率の時間変化の例である。
【０１２０】
比較例２と異なるのは、順次走査を行う前に、すべての走査線に選択パルスを与えて、すべての画素に０階調レベルに対応する電圧を印加している点である。図４５では黒く塗りつぶしたパルスで示してある。以後このパルスをアシストパルスと称する。
【０１２１】
Ｂ（１）〜Ｂ（ｍ）、ＶＧ（１）〜ＶＧ（ｍ）、ＶＤは、それぞれ図４２の場合と同様に画素の輝度、走査線の印加電圧波形（選択パルス）、信号電圧線の印加電圧波形を示している。また、図４２の場合と同様、▲１▼▲２▼番目のフレームでは表示は変化していない。▲３▼番目のフレームで画像Ａから画像Ｂに表示が変化した後、▲４▼▲５▼のフレームでは再び表示は変化していない。
【０１２２】
▲１▼番目のフレームについて説明する。
１番目の走査線に対応した画素の輝度Ｂ（１）は、アシストパルスによって、階調レベル０の輝度に向かって応答しかけるが、続けてすぐに選択パルスが印加されて、所定の（画像Ａを表示するための）電圧が画素電極に印加されるため、すぐにもとの輝度に戻る。２番目の走査線に対応した画素の輝度Ｂ（２）も同様である。最後の走査線に対応した画素の輝度Ｂ（ｍ）は、アシストパルスが印加された後、選択パルスが印加されるまでに十分な時間があるため、その輝度は０階調レベルに達する。その後、選択パルスの印加によって輝度は所定の（画像Ａを表示するための）輝度に向かって応答する。この時、図４２に示すように０階調レベルから各階調レベルへの応答は最大でも５ｍｓと高速であるため、バックライトが点灯するまでの期間（５ｍｓ）中に所定の（画像Ａを表示するための）輝度に達することができる。
以上のようにして、すべての画素が応答し終わってからバックライトが点灯するので、▲１▼番目のフレームにおいて均一な表示が可能である。▲２▼番目のフレームに関しても同様である。
【０１２３】
▲３▼番目のフレームでは、表示が変化している。
比較例２の場合と同様に、▲２▼番目のフレームから▲３▼番目のフレームにおいて、１番目及び２番目の走査線に対応する画素の表示は最高階調レベル（２５５階調レベル）から中間階調レベルに変化している。これらの画素の輝度Ｂ（１）及びＢ（２）は、電圧が書き込まれてから、バックライトが点灯するまでの間に十分な時間があるので、所望の（画像Ｂを表示するための）中間階調レベルに達してからバックライトが点灯している。一方、ｍ番目の走査線に対応する画素の表示は最高階調レベル（２５５階調レベル）から最低階調レベル（０階調レベル）に変化している。アシストパルスが印加されてから、選択パルスが印加されるまでの期間は、▲１▼番目及び▲２▼番目のフレームと同様で、画素の輝度Ｂ（ｍ）は、アシストパルスが印加された後、選択パルスが印加されるまでに十分な時間があるため、その輝度は０階調レベルに達する。その後、選択パルスによって、所定の表示（画像Ｂを表示するための）である０階調レベルに対応した電圧が画素電極に印加されるが、その輝度Ｂ（ｍ）はすでに０階調レベルに達している。したがって、バックライトが点灯する際にはすべての画素が所定の（画像Ｂを表示するための）輝度に達しており、所定の表示が可能である。
【０１２４】
以上のように、実施形態２０を用いれば、選択パルスから点灯までの期間の短い、ｍ番目に近い最後の方の走査線に対応した画素では、その応答がかならず０階調レベルからの速い応答となるため、比較例２のように、最後の方の走査線に対応した画素の表示が不良となることは無く、良好な表示が可能である。
以上のように、選択パルスを順次印加して、すべての画素電極に所定の電圧を書き込んだあとに、バックライトを点灯させることによって、動画を鮮明に表示する駆動方法において、選択パルスを順次印加する前に、すべての画素に０階調レベルに対応した電圧を印加することにより、良好な動画表示を実現することが可能である。
【０１２５】
尚、本実施形態ではアシストパルスによって０階調レベルに対応した電圧をすべての画素電極に印加し、保持したが、液晶表示方式によっては必ずしも０階調レベルに対応した電圧を印加する必要はない。図４６はＴＮ液晶の応答特性を示す図であるが、この場合にはその階調からの各階調レベルへの応答時間の最大値が最も小さい６３階調レベルに対応した電圧を印加するべきである。以上のように、液晶素子の特性に応じて、その状態からの各階調レベルへの応答時間の最大値がもっとも小さくなる状態になるような電圧をアシストパルスの期間に画素に印加するべきである。
【０１２６】
また、ＩＰＳ表示モードにおいても、アシストパルスによって必ずしも０階調レベルに対応した電圧をすべての画素電極に印加する必要はない。走査線に順次パルス電圧を印加する前に、予め画素電極の全てに同一の電圧を印加することにより、各画素電極周辺の液晶を各階調への応答時間の最大値が前記一定期間よりも短い状態になるような状態にしておけば良い。例えば、一定期間が５ｍｓであればその状態は０に近い階調であれば良く、一定期間が６ｍｓであれば、その状態は階調０〜６３であれば良い。
【０１２７】
また、このようなアシストパルスは、一定の階調に統一するのであれば、前記画素電極の全てに同一の電圧を印加すれば良い。また、画素電極の電位と前記共通電極の電位とを等しくすることにより同一の電圧を印加しても良い。このようなアシストパルスの印加は、図２のような回路構成を用いて、初めの選択パルスの代わりにアシストパルスを用いて、画素電極に共通電極と同じ電位を供給し、次の選択パルスによって、画像を表示するための電位を前記画素電極に供給することにより実現しても良く、図４０のような回路構成を用いて、共通電極配線３６”を介して共通電極３６に印加する選択パルスの代わりにアシストパルスを用いて、画素電極に共通電極と同じ電位を供給し、続いて、同じ周期期間中の、選択パルス１０２によって、画像を表示するための電位を画素電極に供給することにより実現しても良い。それ以外にも、図２のような回路構成を用いて、信号線電位を０階調レベルにして全ての走査線を一括選択することによりアシストパルスを印加する等、走査線に順次選択パルスを印加する前に、予め画素電極の全てにアシストパルスを用いて所定の（０階調の付近にする）電位を供給できる回路構成であれば良い。
【０１２８】
【発明の効果】
本発明によれば、電界を印加したとき液晶層の厚い領域部分からスイッチングが始まるため、ゼロ階調から中間調までの液晶の応答時間を短縮できるとともに、駆動電圧の変化に伴う色調の変化を抑制することができる。また、動画像の輪郭を鮮明に表示できる。
【図面の簡単な説明】
【図１】本発明による実施形態１の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図２】従来および本発明の液晶表示装置の回路構成を説明する図である。
【図３】従来の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図４】従来の液晶表示装置における画素近傍の断面を説明する図である。
【図５】本発明による実施形態１の液晶表示装置における画素近傍の断面を説明する図である。
【図６】液晶層が凹凸を有することによる高速化の原理を説明する図である。
【図７】 液晶層が凹凸を有することによる高速化の効果を説明する図である。
【図８】本発明による実施形態２の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図９】本発明による実施形態２の液晶表示装置における画素近傍の断面を説明する図である。
【図１０】本発明による実施形態３の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図１１】本発明による実施形態３の液晶表示装置における画素近傍の断面を説明する図である。
【図１２】本発明による実施形態４の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図１３】本発明による実施形態４の液晶表示装置における画素近傍の断面を説明する図である。
【図１４】本発明による実施形態５ないし実施形態７の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図１５】本発明による実施形態５の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図１６】本発明による実施形態５の液晶表示装置における画素近傍の断面を説明する図である。
【図１７】本発明による実施形態６の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図１８】本発明による実施形態６の液晶表示装置における画素近傍の断面（図１７のＡ−Ａ’断面）を説明する図である。
【図１９】本発明による実施形態６の液晶表示装置における画素近傍の断面（図１７のＢ−Ｂ’断面）を説明する図である。
【図２０】本発明による実施形態７の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図２１】本発明による実施形態７の液晶表示装置における画素近傍の断面を説明する図である。
【図２２】本発明による実施形態８の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図２３】本発明による実施形態８の液晶表示装置における画素近傍の断面を説明する図である。
【図２４】本発明による実施形態９の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図２５】本発明による実施形態１０の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図２６】本発明による実施形態１０の液晶表示装置における画素近傍の断面を説明する図である。
【図２７】本発明による実施形態１１の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図２８】本発明による実施形態１１の液晶表示装置における画素近傍の断面を説明する図である。
【図２９】本発明による実施形態１２の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図３０】本発明による実施形態１３の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図３１】本発明による実施形態１３の液晶表示装置における画素近傍の断面を説明する図である。
【図３２】本発明による実施形態１４および実施形態１７の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図３３】本発明による実施形態１４の液晶表示装置における画素近傍の断面を説明する図である。
【図３４】本発明による実施形態１５の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図３５】本発明による実施形態１５の液晶表示装置における画素近傍の断面を説明する図である。
【図３６】本発明による実施形態１６の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図３７】本発明による実施形態１６の液晶表示装置における画素近傍の断面を説明する図である。
【図３８】本発明による実施形態１７の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図３９】本発明による実施形態１８の液晶表示装置における各配線および電極の電位の時間変化と液晶に印加される電圧の時間変化を説明する図である。
【図４０】本発明による実施形態１９の液晶表示装置の構成を説明する図である。
【図４１】本発明による実施形態１９の液晶表示装置における各配線および電極の電位の時間変化と液晶に印加される電圧の時間変化を説明する図である。
【図４２】本発明による比較例２の液晶表示装置における各配線の電位の時間変化と画素の透過率の時間変化を説明する図である。
【図４３】本発明による比較例２と実施形態２１の液晶表示装置における液晶の応答特性を説明する図である。
【図４４】応答時間の定義を説明する図である。
【図４５】本発明による実施形態２１の液晶表示装置における各配線の電位の時間変化と画素の透過率の時間変化を説明する図である。
【図４６】ＴＮ液晶素子の応答特性を説明する図である。
【符号の説明】
１，２・・・基板
３・・・平坦化膜
４・・・カラーフィルタ
５・・・ブラックマトリクス
６・・・偏光板
１１・・・画素
２１・・・電気力線
２２・・・表示部
３１・・・信号線
３２・・・走査線
３３・・・第１ＴＦＴ
３３’・・・第２ＴＦＴ
３４・・・液晶
３５・・・画素電極
３６・・・共通電極
３６’・・・共通電極接続部
３６”・・・共通電極配線
８１・・・絶縁膜
８２・・・保護膜
８５・・・配向膜
８６・・・第２絶縁膜
１０１，１０２，１０３・・・選択パルス
１１０・・・１周期期間
【発明の属する技術分野】
本発明は新規な構成を持つ液晶表示装置に関する。
【０００２】
【従来の技術】
従来の液晶表示装置は、ツイステッドネマチック（ＴＮ）表示モードに代表されるように、基板面に対してほぼ垂直な電界を印加する表示モードを採用している。しかし、ＴＮ表示モードでは、視野角特性が不十分であるという問題がある。
一方、インプレーン・スイッチング（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ：ＩＰＳ）表示モードが、特公昭６３−２１９０７号、ＵＳＰ４３４５２４９号、ＷＯ９１／１０９３６号、特開平６−１６０８７８号等の公報により提案されている。
【０００３】
このＩＰＳ表示モードでは、液晶駆動用の電極が液晶を挟持する一対の基板のうち一方の基板上に形成され、液晶には基板面に対して平行な成分を持つ電界が印加される。このＩＰＳ表示モードでは、ＴＮ表示モードに比較して広い視野角が得られる。
しかしながら、ＩＰＳ表示モードにおいても色調が視角に応じて変化するという問題を持っている。この問題を解決するマルチドメインＩＰＳ表示モードが特開平９−２５８２６９等の公報により提案されている。このマルチドメインＩＰＳ表示モードによる液晶表示装置を図２、図３、および図４を用いて説明する。
【０００４】
図２はマルチドメインＩＰＳ表示モードによる液晶表示装置の構成を示す図である。画素電極３５に信号電位を供給する信号ドライバ５１と、画素を選択する電位を供給する走査ドライバ５２と、共通電極３６に電位を供給する共通電極ドライバ５４と、信号ドライバ５１および走査ドライバ５２および共通電極ドライバ５４とを制御する表示制御装置５３とを有している。
【０００５】
基板１には、走査ドライバ５２に接続された複数の走査線３２と、信号ドライバ５１に接続され、かつ走査線３２と交差した信号線３１と、走査線３２と信号線３１との交点付近に対応して配置され、走査線３２と信号線３１と電気的に接続された第１ＴＦＴ３３と、第１ＴＦＴ３３に電気的に接続され、信号線３１に対応した画素電極３５と、画素電極３５に対応した共通電極３６と、共通電極３６と共通電極ドライバ５４とに電気的に接続された共通電極接続部３６’が備えられている。
信号線３１と走査線３２とに囲まれた領域に対応して画素１１が形成され、複数の画素１１によって表示部２２が形成されている。
【０００６】
図３はマルチドメインＩＰＳ表示モードによる液晶表示装置の画素近傍の回路配置パタン構成を示す図である。走査線３２と信号線３１とは互いに交差し、走査線３２と信号線３１とに囲まれた領域に対応して画素１１が形成されている。第１ＴＦＴ３３は走査線３２と信号線３１との交点付近に対応して配置され、走査線３２と信号線３１と画素電極３５とに電気的に接続されている。共通電極３６は画素電極３５に対応して配置され、共通電極３６と画素電極３５とで基板面に対して平行な成分を持つ電界を発生する。画素電極３５と共通電極３６と信号線３１は一つの画素内で１回以上折れ曲がり、マルチドメインを形成している。電界印加時の液晶の回転方向を隣合うドメイン同士で反対方向とし、視野角を広げるためである。
【０００７】
図４は、図３のＡ−Ａ’断面の断面図である。材質が透明ガラスの基板１と、基板１に対向配置され、材質が透明ガラスの基板２と、基板１と基板２とで狭持された液晶層３４とを有する。 基板１は、共通電極３６と、第１絶縁膜８１を介し共通電極３６よりも上層に配置された信号線３１と、共通電極３６に対応し、基板１面に対して平行な成分を持つ電界を発生する画素電極３５と、画素電極３５上に備えられた保護膜８２と、保護膜８２上に備えられた配向膜８５と、基板１の液晶に面しない側の面上に備えられ、液晶の配向状態に応じて光学特性を変える手段である偏光板６とを有する。
基板２は、不要な間隙部からの光を遮光する遮光膜５と、遮光膜５上に備えられ、Ｒ、Ｇ、Ｂに対応した色を表現するカラーフィルタ４と、カラーフィルタ４上に備えられ、凹凸を平坦化する平坦化膜３と、平坦化膜上３に備えられた配向膜８５と、基板２の液晶に面しない側の面上に備えられた偏光板６とを有する。
【０００８】
配向膜８５には液晶を配向させるためのラビング処理が施されている。ラビング方向は信号線の延伸方向ＤＬａに平行である。屈曲した画素電極の一辺とラビング方向とのなす角は１５度であり、ＩＰＳ表示モードに対応している。偏光板６の透過軸は、それぞれの偏光板が配置されている基板上の配向膜のラビング方向に対して平行あるいは垂直に向けられており、基板１の偏光板と基板２の偏光板はクロスニコルに配置され、ノーマリーブラックモードに対応している。
画像表示は、基板１面と平行な成分を持つ電界を共通電極３６と画素電極３５とによって液晶３４に印加し、液晶３４を基板１とほぼ平行な面内で回転させることによって行う。
【０００９】
【発明が解決しようとする課題】
近年、液晶表示装置への期待はＰＣ（Personal Computer）モニターのみに向けたものではなく、動画に対応した液晶テレビへと拡大している。液晶テレビとしては、複数人で鑑賞できるように視野角の広いＩＰＳ表示モードが適していると考えられる。このＩＰＳ表示モードによる液晶表示装置において、より美しく動画を表示するためには、液晶の応答時間の短縮が望まれる。また、ＩＰＳ表示モードでは、駆動電圧によって色調が変化するという問題もあり、これを解決することが望まれる。さらに、近年、液晶表示装置において、動画像の輪郭が不鮮明になるといった問題が指摘されている。
【００１０】
よって、本発明の第1の目的は、新規な画素構造により液晶の応答時間の短縮を図ることにある。
また、本発明の第２の目的は、駆動電圧に伴う色調変化の生じない液晶表示装置を提供することにある。
さらに、本発明の第３の目的は、動画像の輪郭が鮮明な液晶表示装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明によると、第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板とで狭持された液晶層と、前記第１基板上に配置された複数の走査線と、前記第１基板上に前記走査線と交差して配置された信号線と、前記走査線と前記信号線とに囲まれた領域に対応して構成される画素と、前記第１基板上に配置され、前記信号線に対応した画素電極と、前記第１基板上に配置され、前記画素電極に対応した共通電極と、前記走査線と前記信号線との交点に対応して配置され、前記信号線と前記走査線と前記画素電極とに電気的に接続された第１アクティブ素子と、前記第１基板上に配置された絶縁膜とを有する液晶表示装置において、同一の前記画素内の光の透過領域で、前記液晶層の厚みを変動させる凹凸が前記第１基板及び前記第２基板上に形成され、前記画素電極と前記共通電極とのうち少なくとも一部が、前記凹凸を形成している前記絶縁膜よりも上に配置されていることを特徴とする。
本発明によると、第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板とで狭持された液晶層と、前記第１基板上に配置された複数の走査線と、前記第１基板上に前記走査線と交差して配置された信号線と、前記走査線と前記信号線とに囲まれた領域に対応して構成される画素と、前記第１基板上に配置され、前記信号線に対応した画素電極と、前記第１基板上に配置され、前記画素電極に対応した共通電極と、前記走査線と前記信号線との交点に対応して配置され、前記信号線と前記走査線と前記画素電極とに電気的に接続された第１アクティブ素子と、前記第１基板上に配置された絶縁膜とを有する液晶表示装置において、同一の前記画素内の光の透過領域で、前記液晶層の厚みを変動させる凹凸が前記第１基板上に形成され、前記画素電極と前記共通電極とのうち少なくとも一部が、前記凹凸を形成している前記絶縁膜よりも上に配置され、前記凹凸がストライプ状あるいはジグザグ状に配置され、前記凹凸の延伸方向が、前記画素電極あるいは前記共通電極の延伸方向からずれていることを特徴とする。
【００２９】
なお、従来の液晶表示装置には段差があったとしても、電極やコンタクトホールや遮光膜等を形成する際の段差が残っているだけで、本願明細書で説明するように、液晶の応答時間を短縮するために意図的に形成されたことはなかった。
【００３０】
【発明の実施の形態】
従来のＩＰＳ表示モードを用いた液晶表示装置では、図４に示すように、液晶層３４の厚みはほぼ一定である。この液晶層を図６（ａ）に示すように、厚みを変化させると、液晶の応答時間を短縮できることを見出した。ここで、図６（ａ）では、図４に比較して、保護膜８２上に第２絶縁膜８６を選択的に配置し、凹凸を設けたことのみが異なる。このことによる高速化の原理を次に記述する。
ＩＰＳ表示モードにおける液晶配向変化のしきい値電圧（Ｖth）は、一般に次式〔１〕で表される。
【００３１】
Ｖth＝（π・Ｌ／ｄ）・〔Ｋ2／（ε0・｜Δε｜）〕1/2 〔１〕
〔但し、Ｌ：電極間ギャップ、ｄ：液晶層の厚み、Ｋ2：液晶のツイストの弾性定数、ε0：真空誘電率、Δε：液晶の誘電率異方性〕。
【００３２】
すなわち、液晶層の厚みｄが厚い方がしきい値電圧Ｖthが低くなる。これは、次のように解釈できる。ＩＰＳ表示モードでは、電界を印加することによる電界エネルギーと、捩れた液晶が初期配向状態に戻ろうとする弾性エネルギーとのバランスによってスイッチングが行われる。液晶層の厚みｄが厚くなると、液晶の回転を固定している配向膜同士の距離が離れるため、弾性エネルギーが低下する。その結果、より少ない電界エネルギーで液晶の捩れを誘起することができ、しきい値電圧Ｖthが低下する。
【００３３】
したがって、液晶層の厚みに変動がある場合には次のようにスイッチングが起こる。液晶層が厚い凹部では弾性エネルギーが低く、液晶層が薄い凸部では弾性エネルギー高い。そのため、図６（ｂ）は液晶を透過する光の透過率の時間的変化をに示すが、電界が印加されると、液晶層の厚い凹部からスイッチングが始まり、その後から液晶層の薄い凸部でスイッチングが行われる。また、低い電圧のときは、液晶層の厚い凹部付近のみでスイッチングが行われる。
【００３４】
以上のようにして、黒階調から中間調へのスイッチングでは、液晶層の厚い凹部付近の高速なスイッチングが支配的となるため、液晶の応答時間が短縮される。図７は、凹凸形成による液晶の応答時間の短縮の様相を示す図である。横軸はスイッチング後の階調であり、縦軸が応答時間である。ここで、スイッチング前の階調はゼロである。図７が示すように、凹凸がない従来の液晶表示装置では、ゼロ階調から中間調へのスイッチングが遅い。一方、凹凸を設けた液晶表示装置では、ゼロ階調から中間調へのスイッチングが高速化されている。
さらに、本発明により、駆動電圧の増減に伴う色調変化を抑制することができる。それは、次に記述する原理による。
ＩＰＳ表示モードにおける透過率（Ｔ）は、一般に次式〔２〕で表される。
【００３５】
Ｔ＝Ｔ0・ｓｉｎ2（２χ）・ｓｉｎ2（π・ｄ・Δｎeff／λ） 〔２〕
〔但し、Ｔ0：補正係数、χ：液晶の実効的な光軸と入射光の偏光方向とのなす角、Δｎeff：液晶の実効的な屈折率異方性、λ：入射光の波長〕。
【００３６】
したがって、液晶の実効的な配向方向と入射光の偏光方向とのなす角χがπ／４ラジアン（４５度）のとき、実効的なリターデーションｄｅｆｆ・Δｎｅｆｆの２倍の波長λの光が最大の透過率を示す。つまり、実効的なリターデーションｄｅｆｆ・Δｎｅｆｆが変化すると、透過率が最大となる波長が変化するため、色調が変化する。
【００３７】
ここで本発明によれば、電界が印加されたとき、液晶層が厚み（ｄｅｆｆ）が厚い領域、すなわち、実効的なリターデーションｄｅｆｆ・Δｎｅｆｆが大きい領域からスイッチングが始まる。すなわち、駆動電圧が低いときでもすでに、ｄｅｆｆ・Δｎｅｆｆが大きくなり、透過率が最大となる波長が長く、黄色が強調される。そのため、図２ないし図４に示した液晶層に厚みの変化のない従来の液晶表示装置における、駆動電圧の増大に伴って色調が青色から黄色へと変化するという問題を補正することができる。
【００３８】
本発明は、部分的に弾性エネルギーの低い領域があると、その領域からスイッチングが始まるという原理に基づいている。そのため、本発明を適用するためには、光の透過領域で液晶層の厚みの変動があれば良く、凹凸の形状は一切限定されない。凹凸は尖っていてもよいし、丸まっていてもよい。また、凹部と凸部の面積比も限定されない。ただし、凹凸の形状や凹部と凸部の面積比が変更されると、高速化の効果の大きさや高速化される階調、および駆動電圧の増減に伴う色調変化を抑制する効果の大きさが変化する。ただし、効果を大にするには、液晶層の厚みがある程度以上であることが好適である。
次に、本発明の実施形態を図面に基づき、より具体的に説明する。
【００３９】
〔実施形態１〕
本発明の実施形態１の構成を図１、図２および図５を用いて説明する。
【００４０】
本実施形態１の液晶表示装置は、図２に示すように、画素電極３５に信号電位を供給する信号ドライバ５１と、画素を選択する電位を供給する走査ドライバ５２と、共通電極３６に電位を供給する共通電極ドライバ５４と、信号ドライバ５１および走査ドライバ５２および共通電極ドライバ５４とを制御する表示制御装置５３とを有している。
【００４１】
基板１には、走査ドライバ５２に接続された複数の走査線３２と、信号ドライバ５１に接続され、かつ走査線３２と交差した信号線３１と、走査線３２と信号線３１との交点付近に対応して配置され、走査線３２と信号線３１と電気的に接続された第１ＴＦＴ３３と、第１ＴＦＴ３３に電気的に接続され、信号線３１に対応した画素電極３５と、画素電極３５に対応した共通電極３６と、共通電極３６と共通電極ドライバ５４とに電気的に接続された共通電極接続部３６’が備えられている。
信号線３１と走査線３２とに囲まれた１つの領域に対応して１つの画素１１が形成され、複数の画素１１によって表示部２２が形成されている。
【００４２】
図１は実施形態１の画素近傍の回路配置パタン構成を示す図である。走査線３２と信号線３１とは互いに交差し、走査線３２と信号線３１とに囲まれた領域に対応して画素１１が形成されている。第１ＴＦＴ３３は走査線３２と信号線３１との交点付近に対応して配置され、走査線３２と信号線３１と画素電極３５とに電気的に接続されている。共通電極３６は画素電極３５に対応して配置され、共通電極３６と画素電極３５とで基板面に対して平行な成分を持つ電界を発生する。画素電極３５と共通電極３６と信号線３１は一つの画素内で１回以上折れ曲がり、マルチドメインを形成している。第２絶縁膜８６は、画素電極３５と共通電極３６の間の光の透過領域に配置され、液晶層３４の厚みを変動させている。
【００４３】
図５は、図１のＡ−Ａ’断面の断面図である。材質が透明ガラスの基板１と、基板１に対向配置され、材質が透明ガラスの基板２と、基板１と基板２とで狭持された液晶層３４とを有する。
基板１は、共通電極３６と、走査線３２（図５に示されない）と、第１絶縁膜８１を介し共通電極３６よりも上層に配置された信号線３１と、共通電極３６に対応し、基板１面に対して平行な成分を持つ電界を発生する画素電極３５と、画素電極３５上に備えられた保護膜８２と、保護膜上８２に備えられ、液晶層３４の厚みを変動させる凹凸を形成している第２絶縁膜８６と、第２絶縁膜８６上に備えられた配向膜８５と、基板１の液晶に面しない側の面上に備えられ、液晶の配向状態に応じて光学特性を変える手段である偏光板６とを有する。
【００４４】
共通電極３６、画素電極３５、信号線３１は膜厚が０．２μｍ程度の導電体であり、ＣｒＭｏやＡｌやＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などを用いることができる。第１絶縁膜８１、保護膜８２は膜厚がそれぞれ０．３μｍ、０．８μｍ程度の絶縁体であり、窒化珪素などを用いることができる。第２絶縁膜８６は膜厚が１μｍ程度の絶縁体であり、凹凸による段差をつけるために形成されたものである。無機物質も有機物質も用いることができる。なお、本発明が上記の膜厚や材質に限定されるものではないことは、いうまでもない。
【００４５】
基板２は、不要な間隙部からの光を遮光する遮光膜５と、遮光膜５上に備えられ、Ｒ、Ｇ、Ｂに対応した色を表現するカラーフィルタ４と、カラーフィルタ４上に備えられ、凹凸を平坦化する平坦化膜３と、平坦化膜上３に備えられた配向膜８５と、基板２の液晶に面しない側の面上に備えられた偏光板６とを有する。配向膜８５には液晶を配向させるためのラビング処理が施されている。ラビング方向は信号線の延伸方向ＤＬａに平行である。屈曲した画素電極の一辺とラビング方向とのなす角は１５度であり、ＩＰＳ表示モードに対応している。
【００４６】
偏光板６の透過軸は、それぞれの偏光板６が配置されている基板上の配向膜８５のラビング方向に対して平行あるいは垂直に向けられており、基板１の偏光板と基板２の偏光板はクロスニコルに配置され、ノーマリーブラックモードに対応している。なお、本発明が上記のラビング角度に限定されるものではないこと、また、ノーマリーホワイトモードにも適用できることは、いうまでもない。
【００４７】
基板１と基板２との間にはビーズが分散され、液晶層３４の厚みを確保している。ビーズは凸部にも存在するため、凸部上のビーズによって液晶層の厚みが決定される。そのため、各画素の液晶層の厚みの平均値をパネル全体に渡って均一にするためには、凸部の面積が広い方が望ましい。そのため、信号線３１上や走査線３２上のように、画素内の表示領域外にも、凹凸を形成するための第２絶縁膜８６が配置されている。なお、第２絶縁膜の代わりに柱状スペーサーが適用できることはいうまでもない。
【００４８】
ビーズの直径は３μｍ程度、したがって液晶層３４の厚みは４μｍ程度、液晶層３４の屈折率異方性は０．１程度であり、この組み合わせによってレターデーションが調整される。なお、本発明が上記のレターデーションに限定されるものではないことは、いうまでもない。
バックライト（図示せず）に対する制約はなく直下型方式の物もサイドライト方式の物も使用することができる。
駆動はアクティブマトリクス駆動によって行われる。
【００４９】
本発明によれば、液晶層の厚みが変動しているため、液晶層が厚い凹部では弾性エネルギーが低く、画素電極３５と共通電極３６との間に電界が印加されたときに、凹部の領域からスイッチングが始まる。そのため、ゼロ階調から中間調へのスイッチングを高速化することができ、動画表示品質の優れた液晶表示装置を提供することができる。
なお、凹凸の形成に第２絶縁膜８６を用いず、保護膜８２で凹凸を形成しても本発明が適用できることはいうまでもない。
さらに、第２絶縁膜８６の有無によって凹凸を形成するのではなく、凹凸のある第２絶縁膜を表示部２２全面に形成することによって、液晶層３４の厚みを光の透過領域で変動させた場合にも本発明が適用できることはいうまでもない。
【００５０】
〔比較例１〕
本発明の比較例１は、実施形態１に比較して、第２絶縁膜８６が形成されず、液晶層３４の厚みが光の透過領域でほぼ一定であることのみが異なる。
図３は比較例１の画素近傍の回路配置パタン構成を示す図である。実施形態１と異なり第２絶縁膜が形成されていない。
図４は、図３のＡ−Ａ’断面の断面図である。実施形態１と異なり第２絶縁膜がなく、液晶層の厚みがほぼ一定である。
そのため、ゼロ階調から中間調への液晶の応答時間が、実施形態１に比較して遅い。
【００５１】
〔実施形態２〕
実施形態２は、実施形態１に比較して、第２絶縁膜８６の形状が異なるだけである。よって、これについて図８および図９を用いて説明する。図８は実施形態２の画素近傍の回路配置パタン構成を示す図である。実施形態１と異なり、第２絶縁膜の形状と配置とがランダムに形成されている。
【００５２】
図９は、図８のＡ−Ａ’断面の断面図である。実施形態１と異なり第２絶縁膜の形状と配置と凹凸の高さがランダムに形成されている。
ただし、一つの画素内の凹部と凸部の面積比や、凹凸の高さの平均値は、各画素間で一致していることが望ましい。不一致である場合には、各画素毎に高速化の効果の大きさが変化することになり、輝度ムラ等の不具合を生じる原因となる。
【００５３】
本発明によれば、実施形態１と同様に、液晶層の厚みが変動しているため、液晶層が厚い凹部では弾性エネルギーが低く、画素電極３５と共通電極３６との間に電界が印加されたときに、凹部の領域からスイッチングが始まる。そのため、ゼロ階調から中間調へのスイッチングを高速化することができ、動画表示品質の優れた液晶表示装置を提供することができる。
【００５４】
〔実施形態３〕
実施形態３は、実施形態１に比較して、第２絶縁膜の形状と配置が異なる。これについて図１０および図１１を用いて説明する。図１０は実施形態３の画素近傍の回路配置パタン構成を示す図である。また、図１１は、図１０のＡ−Ａ’断面の断面図である。
【００５５】
本実施形態は実施形態１と異なり、第２絶縁膜８６によって形成される凹凸に伴う段差が、画素電極３５と共通電極３６との間に一つだけある。また、画素電極３５が凸部に重畳して配置され、共通電極３６は凹部に重畳している。
これにより、凹凸のパタン幅が実施形態１に比較して大きくなり、第２絶縁膜８６の加工が容易になる。
【００５６】
〔実施形態４〕
実施形態４は、実施形態３に比較して、電極と第２絶縁膜の配置が異なる。これについて図１２および図１３を用いて説明する。図１２は実施形態４の画素近傍の回路配置パタン構成を示す図である。また、図１３は、図１２のＡ−Ａ’断面の断面図である。
【００５７】
実施形態４は実施形態３と異なり、画素電極３５及び信号線３１が第２絶縁膜８６より上層に配置されている。なお、共通電極３６は走査線３２（図１３に示されない）と共に基板１上に配置されている。ここで、実施形態３では、図１１から分かるように、画素電極３５と共通電極３６との間に発生する電界の電気力線２１のうち、液晶層を通る電気力線２１の大部分は第２絶縁膜８６も通る。換言すれば、液晶層３４は第２絶縁膜８６を介して電界が印加される。一方、実施形態４では、図１３から分かるように、画素電極３５が第２絶縁膜８６より上層に配置されているため、第２絶縁膜８６を介することなく液晶層３４に電界が印加される。そのため、実施形態４では実施形態３より駆動電圧を低下させることができる。
【００５８】
なお、保護膜８２が形成されていない場合、保護膜８２と第２絶縁膜８６が一括加工されている場合、保護膜８２と第２絶縁膜８６が同一材料で一体化されている場合においても、液晶層３４の厚みを変動させることができるため、本発明が適用できることはいうまでもない。
【００５９】
〔実施形態５〕
実施形態５は、実施形態４に比較して、第２絶縁膜の配置が異なる。これについて図１４、図１５および図１６を用いて説明する。図１４は実施形態５の基板１上の画素近傍の回路配置パタン構成を示す図である。また、図１５は実施形態５の基板２上の画素近傍の回路配置パタン構成を示す図である。図１６は、図１４のＡ−Ａ’断面の断面図である。
【００６０】
基板１は、共通電極３６と、走査線３２（図１６に示されない）と、第１絶縁膜８１を介し共通電極３６よりも上層に配置された信号線３１と、画素電極３５を備え、基板１面に対して平行な成分を持つ電界を発生する画素電極３５と、画素電極３５上に備えられた保護膜８２と、保護膜８２上に備えられた配向膜８５と、基板１の液晶に面しない側の面上に備えられ、液晶の配向状態に応じて光学特性を変える手段である偏光板６とを有する。
【００６１】
基板２は、不要な間隙部からの光を遮光する遮光膜５と、遮光膜５上に備えられ、Ｒ、Ｇ、Ｂに対応した色を表現するカラーフィルタ４と、カラーフィルタ４上に備えられ、凹凸を平坦化する平坦化膜３と、平坦化膜上３に備えられ、液晶層３４の厚みを変動させる凹凸を形成している第２絶縁膜８６と、第２絶縁膜８６上に備えられた配向膜８５と、基板２の液晶に面しない側の面上に備えられた偏光板６とを有する。
【００６２】
実施形態５は実施形態４と異なり、液晶層の厚みを変動させる凹凸を形成する第２絶縁膜８６が基板２上に配置されている。そのため、画素電極３５や共通電極３６や信号線３１や走査線３２等の配線あるいは電極と第２絶縁膜８６とが離れているため、第２絶縁膜８６の膜厚が変動する場合にも、画素電極３５と共通電極３６との間などの浮遊容量が変動することなく、表示ムラ等を誘発しにくくなる。
【００６３】
〔実施形態６〕
実施形態６は、実施形態５に比較して、第２絶縁膜の配置と形状が異なる。これについて図１４、図１７、図１８および図１９を用いて説明する。実施形態６の基板１上の画素近傍の回路配置パタン構成を示す図は図１４と同様である。また、図１７は実施形態６の基板２上の画素近傍の回路配置パタン構成を示す図である。図１８は、図１７のＡ−Ａ’断面の断面図である。図１９は、図１４及び図１７のＢ−Ｂ’断面の断面図である。
【００６４】
実施形態６では、第２絶縁膜８６によって形成される凹凸の延伸方向ＤＬｂが、画素電極の延伸方向ＤＬｃからずれており、ほぼ垂直に交わっている。そのため、基板１と基板２との間に合わせずれが生じた場合にも、遮光膜５に対する第２絶縁膜８６の位地関係は画素毎に変化せず、画素電極３５と共通電極３６との間の領域一つ一つで、凹部と凸部の面積比が変動せず、液晶の応答時間の短縮の効果が変動しない。
【００６５】
〔実施形態７〕
実施形態７は、実施形態６に比較して、第２絶縁膜の配置と形状が異なる。これについて図１４、図２０および図２１を用いて説明する。実施形態７の基板１上の画素近傍の回路配置パタン構成は図１４と同様である。また、図２０は実施形態７の基板２上の画素近傍の回路配置パタン構成を示す図である。図２１は、図２０のＡ−Ａ’断面の断面図である。
実施形態７では、第２絶縁膜８６によって形成される凹凸に伴う段差の延伸方向ＤＬｄが、液晶の初期配向方向ＤＬｅと一致している。そのため、配向膜８５にラビング処理を施すときに、光の透過領域において凹凸に伴う段差を乗り越えることがなく、均一にラビング処理を施すことができ、配向不良等を誘発しにくい。
【００６６】
〔実施形態８〕
実施形態８は、実施形態７に比較して、第２絶縁膜の配置と形状が異なる。これについて図２２および図２３を用いて説明する。図２２は実施形態８の基板１上の画素近傍の回路配置パタン構成を示す図である。また、図２３は図２２のＡ−Ａ’断面の断面図である。
基板１は、共通電極３６と、走査線３２（図２３に示されない）と、共通電極３６上に配置された第１絶縁膜８１と、第１絶縁膜８１上に配置された保護膜８２と、保護膜上８２に配置され、液晶層３４の厚みを変動させる凹凸を形成している第２絶縁膜８６と、第２絶縁膜８６上に配置された信号線３１と、第２絶縁膜８６より上層に配置され、共通電極３６に対応して基板１面に対して平行な成分を持つ電界を発生する画素電極３５と、画素電極３５上に配置された配向膜８５と、基板１の液晶に面しない側の面上に備えられ、液晶の配向状態に応じて光学特性を変える手段である偏光板６とを有する。なお、共通電極３６は走査線３２と共に基板１上に配置されている。
【００６７】
基板２は、不要な間隙部からの光を遮光する遮光膜５と、遮光膜５上に備えられ、Ｒ、Ｇ、Ｂに対応した色を表現するカラーフィルタ４と、カラーフィルタ４上に備えられ、凹凸を平坦化する平坦化膜３と、平坦化膜上３に備えられた配向膜８５と、基板２の液晶に面しない側の面上に備えられた偏光板６とを有する。
実施形態８は実施形態７と異なり、液晶層の厚みを変動させる凹凸を形成する第２絶縁膜８６が基板１上に配置されている。そのため、基板１と基板２との間に合わせずれが生じた場合にも、第２絶縁膜８６は影響を受けないため、全画素にわたって液晶の応答時間の短縮の効果が変動しない。
【００６８】
また、実施形態８は実施形態４と異なり、第２絶縁膜８６によって形成される凹凸に伴う段差の延伸方向ＤＬｄが、液晶の初期配向方向ＤＬｅと一致している。そのため、配向膜８５にラビング処理を施すときに、光の透過領域において凹凸に伴う段差を乗り越えることがなく、均一にラビング処理を施すができ、配向不良等を誘発することがない。
【００６９】
〔実施形態９〕
実施形態９は、実施形態８に比較して、第２絶縁膜８６と画素電極３５と共通電極３６の配置と形状が異なるだけである。よって、これについて図２４を用いて説明する。図２４は実施形態９の基板１上の画素近傍の回路配置パタン構成を示す図である。実施形態９は、実施形態８と異なり、画素電極３５および共通電極３６が屈曲していない。そのため、ラビング方向は信号線３１の延伸方向に対して１５度傾いている。ただし、画素電極３５の一辺とラビング方向とのなす角が１５度であることは、実施形態８と同じである。
【００７０】
第２絶縁膜８６によって形成される凹凸に伴う段差の延伸方向は信号線３１の延伸方向に対して１５度傾いている。ただし、第２絶縁膜８６によって形成される凹凸に伴う段差の延伸方向ＤＬｄが、液晶の初期配向方向ＤＬｅと一致していることは、実施形態８と同じである。
そのため、実施形態８と同様に、実施形態９では、配向膜８５にラビング処理を施すときに、光の透過領域において凹凸に伴う段差を乗り越えることがなく、均一にラビング処理を施すができ、配向不良等を誘発することがない。
【００７１】
〔実施形態１０〕
実施形態１０は、実施形態８に比較して、第２絶縁膜の配置と形状が異なる。これについて図２５および図２６を用いて説明する。図２５は実施形態１０の基板１上の画素近傍の回路配置パタン構成を示す図である。また、図２６は図２５のＡ−Ａ’断面の断面図である。
実施形態１０は、実施形態８と異なり、画素電極３５および共通電極３６が第２絶縁膜８６による凹凸に伴う段差を乗り越えていない。例えば、実施形態８の図２２に示す部分Ｃでは、画素電極３５が第２絶縁膜８６の端を乗り越えている。一方、実施形態１０の図２５に示す部分Ｃでは、画素電極３５は第２絶縁膜８６を乗り越えてはいない。すなわち、図２２ではＡ−Ａ’断面に平行な断面をとった場合に、画素電極３５が第２絶縁膜８６上（段差の上部）にある個所と保護膜８２上（段差の下部）にある個所が存在するのに対し、図２５では、第２絶縁膜８６は画素電極３５を避けて配置されており、Ａ−Ａ’断面に平行などの断面をとっても、画素電極３５が保護膜８２上（段差の下部）にある。
そのため、実施形態１０では、第２絶縁膜８６による凹凸に伴う段差によって画素電極３５が切れるということなどの不良が生じない。
【００７２】
〔実施形態１１〕
実施形態１１は、実施形態１０に比較して、第２絶縁膜の配置と形状が異なる。これについて図２７および図２８を用いて説明する。図２７は実施形態１１の基板１上の画素近傍の回路配置パタン構成を示す図である。また、図２８は図２７のＡ−Ａ’断面の断面図である。
実施形態１１は、実施形態１０と異なり、第２絶縁膜８６による凹凸に伴う段差が、画素電極３５および共通電極３６と重畳している。例えば、実施形態１０の図２５に示す部分Ｃでは、第２絶縁膜８６による凹凸に伴う段差が画素電極３５に重畳していない。一方、実施形態１１の図２７に示す部分Ｃでは、第２絶縁膜８６による凹凸に伴う段差が画素電極３５に重畳している。
そのため、実施形態１１では、第２絶縁膜８６による凹凸に伴う段差部分でラビング処理が不十分となり、配向不良が生じた場合でも、画素電極３５および共通電極３６が不透明な導電体であれば、その不良は画素電極３５および共通電極３６によって隠されるため、表示には影響しない。
【００７３】
また、実施形態１１は、実施形態１０と同様に、第２絶縁膜８６による凹凸に伴う段差が、画素電極３５および共通電極３６と重畳しているものの、乗り越えてはいない。すなわち、図２７では、第２絶縁膜８６はおおよそ画素電極３５を避けて配置されているが、画素電極３５は端部で第２絶縁膜８６上に乗り上げている。このため、Ａ−Ａ’ 断面に平行などの断面をとっても、画素電極３５はおおよそ保護膜８２上（段差の下部）にあり、端部のみ第２絶縁膜８６上（段差の上部）にある。
そのため、実施形態１０と同様に、第２絶縁膜８６による凹凸に伴う段差によって画素電極３５が切れるということなどの不良が生じない。
【００７４】
〔実施形態１２〕
実施形態１２は、実施形態９に比較して、第２絶縁膜の配置と形状が異なる。これについて図２９を用いて説明する。図２９は実施形態１２の基板１上の画素近傍の回路配置パタン構成を示す図である。
実施形態１２は、実施形態９と異なり、画素電極３５および共通電極３６が第２絶縁膜８６による凹凸に伴う段差を乗り越えていない。例えば、実施形態９の図２４に示す部分Ｃでは、画素電極３５が第２絶縁膜８６の端を乗り越えている。一方、実施形態１２の図２９に示す部分Ｃでは、画素電極３５は第２絶縁膜８６に一部重畳しているものの乗り越えてはいない。すなわち、図２９では、第２絶縁膜８６はおおよそ画素電極３５を避けて配置されているが、画素電極３５は端部で第２絶縁膜８６上に乗り上げている。このため、横軸に平行などの断面をとっても、画素電極３５はおおよそ保護膜８２上（段差の下部）にあり、端部のみ第２絶縁膜８６上（段差の上部）にある。
【００７５】
そのため、実施形態１２では、実施形態１０と同様に、第２絶縁膜８６による凹凸に伴う段差によって画素電極３５が切れるということなどの不良が生じない。
さらに、第２絶縁膜８６による凹凸に伴う段差が、画素電極３５および共通電極３６と重畳している。
そのため、実施形態１２では、第２絶縁膜８６による凹凸に伴う段差部分でラビング処理が不十分となり、配向不良が生じた場合でも、画素電極３５および共通電極３６が不透明な導電体であれば、その不良は画素電極３５および共通電極３６によって隠されるため、表示には影響しない。
【００７６】
〔実施形態１３〕
実施形態１３は、実施形態１１に比較して、第２絶縁膜の配置と形状が異なる。これについて図３０および図３１を用いて説明する。図３０は実施形態１３の画素近傍の回路配置パタン構成を示す図である。また、図３１は、図３０のＡ−Ａ’断面の断面図である。
【００７７】
実施形態１３は実施形態１１と異なり、第２絶縁膜８６によって形成される凹凸に伴う段差が、画素電極３５と共通電極３６との間に一つだけある。また、画素電極３５が凸部に重畳して配置され、共通電極は凹部に重畳している。
これにより、凹凸のパタン幅が実施形態１１に比較して大きくなり、第２絶縁膜８６の加工が容易になる。
【００７８】
なお、画素電極３５が第２絶縁膜８６より上層に配置されているため、第２絶縁膜８６を介することなく液晶層３４に電界を印加することができ、駆動電圧の上昇を抑制している。
さらに、第２絶縁膜８６によって形成される凹凸に伴う段差の延伸方向ＤＬｄが、液晶の初期配向方向ＤＬｅと一致しているため、配向膜８５にラビング処理を施すときに、光の透過領域において凹凸に伴う段差を乗り越えることがなく、均一にラビング処理を施すができ、配向不良等を誘発しにくい。
【００７９】
さらに、光の透過領域において、画素電極３５および共通電極３６が第２絶縁膜８６による凹凸に伴う段差を乗り越えていないため、段差によって画素電極３５が切れるということなどの不良が生じない。すなわち、図３０では画素電極３５及び信号線３１は全て第２絶縁膜８６上に形成されており、段差にかかることはない。
【００８０】
〔実施形態１４〕
実施形態１４は、実施形態１３に比較して、信号線３１と画素電極３５と共通電極３６と第２絶縁膜８６の形状と配置が異なる。これについて図３２および図３３を用いて説明する。図３２は実施形態１４の画素近傍の回路配置パタン構成を示す図である。走査線３２と信号線３１とは互いに交差し、走査線３２と信号線３１とに囲まれた領域に対応して画素が形成されている。第１ＴＦＴ３３は走査線３２と信号線３１との交点付近に対応して配置され、走査線３２と信号線３１と画素電極３５とに電気的に接続されている。共通電極３６は画素電極３５に対応して配置され、共通電極３６と画素電極３５とで基板面に対して平行な成分を持つ電界を発生する。画素電極３５と共通電極３６と信号線３１は一つの画素内で１回以上折れ曲がり、マルチドメインを形成している。第２絶縁膜８６は、画素電極と共通電極の間の光の透過領域に配置され、液晶層３４の厚みを変動させている。信号線３１と共通電極３６とは第２絶縁膜８６を介して重畳している。
【００８１】
図３３は、図３２のＡ−Ａ’断面の断面図である。材質が透明ガラスの基板１と、基板１に対向配置され、材質が透明ガラスの基板２と、基板１と基板２とで狭持された液晶層３４とを有する。
基板１は、第１絶縁膜８１と、第１絶縁膜８１上に配置された信号線３１および画素電極３５と、信号線３１および画素電極３５上に配置された保護膜８２と、保護膜８２上に配置された第２絶縁膜８６と、第２絶縁膜８６を介して信号線３１に重畳して配置された共通電極３６と、液晶３４との界面に配置された配向膜８５と、基板１の液晶に面しない側の面上に備えられ、液晶の配向状態に応じて光学特性を変える手段である偏光板６とを有する。なお、共通電極３６は走査線３２（図３３に示されない）と共に第１絶縁膜８１上に配置される。
【００８２】
共通電極３６、画素電極３５、信号線３１は膜厚が０．２μｍ程度の導電体であり、ＣｒＭｏやＡｌやＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などを用いることができる。第１絶縁膜８１、保護膜８２は膜厚がそれぞれ０．３μｍ、０．８μｍ程度の絶縁体であり、窒化珪素などを用いることができる。第２絶縁膜８６は膜厚が１μｍ程度の絶縁体であり、無機物質も有機物質も用いることができる。なお、本発明が上記の膜厚に限定されるものではないことは、いうまでもない。
基板２は、不要な間隙部からの光を遮光する遮光膜５と、遮光膜５上に備えられ、Ｒ、Ｇ、Ｂに対応した色を表現するカラーフィルタ４と、カラーフィルタ４上に備えられ、凹凸を平坦化する平坦化膜３と、平坦化膜上３に備えられた配向膜８５と、基板２の液晶に面しない側の面上に備えられた偏光板６とを有する。
【００８３】
配向膜８５には液晶を配向させるためのラビング処理が施されている。ラビング方向は信号線の延伸方向に平行である。屈曲した画素電極の一辺とラビング方向とのなす角は１５度であり、ＩＰＳ表示モードに対応している。偏光板６の透過軸は、それぞれの偏光板が配置されている基板上の配向膜のラビング方向に対して平行あるいは垂直に向けられており、基板１の偏光板と基板２の偏光板はクロスニコルに配置され、ノーマリーブラックモードに対応している。なお、本発明が上記のラビング角度に限定されるものではないこと、また、ノーマリーホワイトモードにも適用できることは、いうまでもない。
【００８４】
基板１と基板２との間にはビーズが分散され、液晶層の厚みを確保している。ビーズは凸部にも存在するため、凸部上のビーズによって液晶層の厚みが決定される。そのため、各画素の液晶層の厚みの平均値をパネル全体に渡って均一にするためには、凸部の面積が広い方が望ましい。そのため、信号線３１上や走査線３２上の画素内の表示領域外にも、凹凸を形成するための第２絶縁膜８６が配置されている。なお、本発明に柱状スペーサーが適用できることはいうまでもない。
【００８５】
ビーズの直径は３μｍ程度、液晶層の屈折率異方性は０．１程度であり、この組み合わせによってレターデーションが調整される。なお、本発明が上記のレターデーションに限定されるものではないことは、いうまでもない。
バックライト（図示せず）に対する制約はなく直下型方式の物もサイドライト方式の物も使用することができる。
駆動はアクティブマトリクス駆動によって行われる。
【００８６】
実施形態１４によれば、液晶層の厚みが変動しているため、液晶層が厚い凹部では弾性エネルギーが低く、画素電極３５と共通電極３６との間に電界が印加されたときに、凹部の領域からスイッチングが始まる。そのため、ゼロ階調から中間調へのスイッチングを高速化することができ、動画表示品質の優れた液晶表示装置を提供することができる。
【００８７】
また、電界が印加されたとき、液晶層が厚み（ｄｅｆｆ）が厚い領域、すなわち、実効的なリターデーションｄｅｆｆ・Δｎｅｆｆが大きい領域からスイッチングが始まるため、駆動電圧が低いときでもすでに透過率が最大となる波長が長く、黄色が強調される。これにより、液晶層の厚みの変化のない従来の液晶表示装置における、駆動電圧の増大に伴って色調が青色から黄色へと変化するという問題を補正することができる。
【００８８】
実施形態１４は実施形態１３と異なり、信号線３１と共通電極３６とは第２絶縁膜８６を介して重畳しており、実施形態１３では信号線３１の両側に配置された二つの共通電極３６が一つにまとめられている。そのため、フォトレジスト工程のマスクを増やすことなく、開口率が向上される。
【００８９】
また、実施形態１４は実施形態１３と異なり、信号線３１と共通電極３６とは第２絶縁膜８６を介して重畳しているため、光の透過領域における凹部と凸部の面積比が同じ場合で比較して、実施形態１４は実施形態１３に比較して信号線３１に重畳している第２絶縁膜の面積を広く取ることができる。これにより、液晶層３４の厚みは凸部上のビーズによって決定されるため、実施形態１４は実施形態１３に比較して各画素の液晶層３４の厚みの平均値をパネル全体に渡って均一にすることが容易になる。
【００９０】
さらには、実施形態１１と異なり、第２絶縁膜８６によって形成される凹凸に伴う段差が、画素電極３５と共通電極３６との間に一つだけある。また、画素電極３５が凹部に重畳して配置され、共通電極３６は凸部に重畳している。
これにより、凹凸の形状が実施形態１１に比較して大きくなり、第２絶縁膜８６の加工が容易になる。
なお、凸部に重畳している共通電極３６が第２絶縁膜８６より上層に配置されているため、第２絶縁膜８６を介することなく液晶層３４に電界を印加することができ、駆動電圧の上昇を抑制している。
【００９１】
さらに、第２絶縁膜８６によって形成される凹凸に伴う段差の延伸方向ＤＬｄが、液晶の初期配向方向ＤＬｅと一致しているため、配向膜８５にラビング処理を施すときに、光の透過領域において凹凸に伴う段差を乗り越えることがなく、均一にラビング処理を施すができ、配向不良等を誘発しにくい。
さらに、光の透過領域において、画素電極３５および共通電極３６が第２絶縁膜８６による凹凸に伴う段差を乗り越えていないため、段差によって画素電極３５が切れるということなどの不良が生じない。
【００９２】
〔実施形態１５〕
実施形態１５は、実施形態１４に比較して、第２絶縁膜８６の形状と配置が異なる。これについて図３４および図３５を用いて説明する。図３４は実施形態１５の画素近傍の回路配置パタン構成を示す図である。また、図３５は、図３４のＡ−Ａ’断面の断面図である。
【００９３】
実施形態１５は実施形態１４と異なり、第２絶縁膜８６が信号線３１と共通電極３６とに重畳している部分で、共通電極３６より小さい幅で、選択的に形成されている。そのため、図３５に示すように、共通電極３６が第２絶縁膜８６を覆うように形成されている。これにより、電気力線２１が示すような、信号線３１と画素電極３５との間に発生する表示に不要なノイズ電界のうち、第２絶縁膜８６と液晶層３４の凹部とを通るノイズ電界を遮断することができ、表示品質を向上させることができる。
【００９４】
〔実施形態１６〕
実施形態１６は、実施形態１４に比較して、共通電極３６の形状と配置が異なる。これについて図３６および図３７を用いて説明する。図３６は実施形態１６の画素近傍の回路配置パタン構成を示す図である。また、図３７は、図３６のＡ−Ａ’断面の断面図である。
【００９５】
実施形態１６は実施形態１４と異なり、信号線３１と第２絶縁膜８６とが重畳している部分で、第２絶縁膜８６の上に共通電極３６と配向膜８５とが配置されている。すなわち、実施形態１４の図３３では信号線３１の全面(ただし、図３６のＡ−Ａ’断面において全面という意味である)に共通電極３６が重畳しているが、実施形態１６の図３７では信号線３１の一部分に共通電極３６が重畳している。
そのため、この重畳している面積を変化させることによって、信号線３１と共通電極３６との間に発生する容量を変化させることができる。ここで、信号線３１を通る映像信号の遅延を引き起こすため、この容量を調整することは重要である。
【００９６】
つまり、実施形態１４では、第２絶縁膜８６の厚みを変化させることで容量を変化させることができたが、実施形態１６では、第２絶縁膜８６の厚みだけではなく、信号線３１と共通電極３６とが重畳している面積を変化させることでも容量を変化させることができる。したがって、第２絶縁膜８６の厚みに関する自由度が広がり、液晶層３４の厚みの凹凸による高速化の効果が最適化されるように第２絶縁膜の厚みを決定することができる。
換言すれば、実施形態１６は液晶層３４の厚みの変動の最適化と、信号線３１と共通電極３６との間の容量の最適化を、独立してそれぞれ行うことができる。
【００９７】
〔実施形態１７〕
実施形態１７は、実施形態１４に比較して、保護膜８２の形状が異なるだけである。これについて図３２および図３８を用いて説明する。図３２は実施形態１７の画素近傍の回路配置パタン構成を示す図である。また、図３８は、図３２のＡ−Ａ’断面の断面図である。
【００９８】
実施形態１７は実施形態１４と異なり、凹凸を形成する第２絶縁膜８６とは異なって、かつ凹凸を有する絶縁膜である保護膜８２が基板１上に配置され、凹凸を形成する第２絶縁膜８６と保護膜８２の凹部とが重畳している。すなわち、図３８に示すように、実施形態１７は保護膜８２が凹凸を有し、保護膜８２の凹部に絶縁膜８６が配置されているため、実施形態１４に比較して液晶層の厚みの変動が小さくなっている。
【００９９】
すなわち、実施形態１７では、液晶層３４の厚みの変動を第２絶縁膜８６と保護膜８２の両方で変化させることができる。そのため、信号線３１と共通電極３６との間の容量は第２絶縁膜の厚みで変化させることができ、液晶層３４の厚みの変動は第２絶縁膜８６の厚みと保護膜８２の凹凸の大きさとの組み合わせで変化させることができる。
【０１００】
換言すれば、実施形態１７は液晶層３４の厚みの変動の最適化と、信号線３１と共通電極３６との間の容量の最適化を、独立してそれぞれ行うことができる。
なお、最初から保護膜８２の断面形状を本実施形態での第２絶縁膜８６と保護膜８２を合わせた断面形状になるように形成しても、同様の効果を得られる。
【０１０１】
〔実施形態１８〕
実施形態１８は、実施形態１に比較して、駆動方法が異なるだけである。これについて図３９を用いて説明する。図３９は実施形態１８の各配線および電極の電位の時間変化と液晶に印加される電圧の時間変化の例である。
【０１０２】
実施形態１８では、１周期期間１１０中に２回の選択パルスが走査線に供給される。初めの選択パルス１０１によって、画素電極には共通電極と同じ電位が供給され、液晶への印加電圧はゼロになり、ノーマリーブラック表示モードの本液晶表示装置は黒階調を表示する。同じ周期期間１１０中の、次の選択パルス１０２によって、画像を表示するための電位が前記画素電極に供給され、本液晶表示装置は黒階調から画像を表示する階調へと変化する。
このように、実施形態１８は、１画像を表示する１周期期間中に、画素電極の電位と共通電極の電位とを等しくする手段を有する駆動方法を用いている。
【０１０３】
そのため、各画素の輝度が画像を表示する階調へと変化するときは、必ず、黒階調から画像を表示する階調へと変化する。
実施形態１８は黒階調から中間調への応答時間を短縮できる構成であるため、上記の駆動方法と回路構成を組み合わせることによって、高速化された黒階調から中間調へのスイッチングを多用することになり、動画像の表示品質が向上する。
【０１０４】
なお、実施形態１８は実施形態１におけるアクティブマトリクス駆動を上記の駆動方法に入れ換えたものである。そのため、アクティブマトリクス駆動を用いている実施形態２ないし実施形態１７においても、アクティブマトリクス駆動を上記の駆動方法で置き換えることによって、実施形態１８と同様の効果が得られることは、いうまでもない。
【０１０５】
〔実施形態１９〕
実施形態１９は、実施形態１８に比較して、駆動方法が異なるだけである。これについて図４０および図４１を用いて説明する。なお、実施形態１８，１９はバックライト光源を用いる構成であってもよい。
【０１０６】
図４０は実施形態１９による液晶表示装置の構成を示す図である。実施形態１９の液晶表示装置は、画素電極３５に信号電位を供給する信号ドライバ５１と、画素を選択する電位を供給する走査ドライバ５２と、共通電極３６に電位を供給する共通電極ドライバ５４と、信号ドライバ５１および走査ドライバ５２および共通電極ドライバ５４とを制御する表示制御装置５３とを有している。
【０１０７】
基板１には、走査ドライバ５２に接続された複数の走査線３２と、信号ドライバ５１に接続され、かつ走査線３２と交差した信号線３１と、走査線３２と信号線３１との交点付近に対応して配置され、走査線３２と信号線３１と電気的に接続された第１ＴＦＴ３３と、第１ＴＦＴ３３に電気的に接続され、信号線３１に対応した画素電極３５と、画素電極３５に対応した共通電極３６と、第１ＴＦＴが接続されている走査線３２と異なる走査線と画素電極３５と共通電極３６とに電気的に接続された第２ＴＦＴ３３’と、共通電極３６と共通電極ドライバ５４とに電気的に接続された共通電極配線３６”が備えられている。
【０１０８】
図４１は実施形態１９の各配線および電極の電位の時間変化と液晶に印加される電圧の時間変化の例である。実施形態１９の駆動は、図４１に示すように、共通電極配線３６”を介して共通電極３６に負の選択パルスが１０３供給されると、図４０の第２ＴＦＴ３３’が接続されている走査線３２が選択された場合と等価になることから、第２ＴＦＴ３３’がオンになり、画素電極３５の電位と共通電極３６の電位とが等しくなり、ノーマリーブラック表示モードの本液晶表示装置は黒階調を表示する。この場合、走査線３２は１番目からｍ番目へと順次選択されていくので、共通電極配線３６”駆動時に選択中の走査線に接続された第２ＴＦＴ３３’のみがオンになり、画素電極３５の電位と共通電極３６の電位とが等しくなる。続いて、同じ周期期間１１０中の、選択パルス１０２によって、画像を表示するための電位が前記画素電極に供給され、本液晶表示装置は黒階調から画像を表示する階調へと変化する。この場合、次の走査線３２が選択されているので、共通電極と同じ電位になった当該画素電極３５に接続された第１ＴＦＴ３３のみがオンになり、画像を表示するための電位が当該画素電極に供給される。このようにして、走査線が１番目からｍ番目へと順次選択されるにつれて、走査線に接続された画素電極も順次選択されていき、一旦、共通電極の電位と等しくなった後に画像を表示するための電位が供給されていくこととなる。
【０１０９】
このように、実施形態１９は、１画像を表示する１周期期間中に、画素電極の電位と共通電極の電位とを等しくする手段を有する駆動方法を用いている。
そのため、各画素の輝度が画像を表示する階調へと変化するときは、必ず、黒階調から画像を表示する階調へと変化する。
実施形態１９は黒階調から中間調への応答時間を短縮できる構成であるため、上記の駆動方法と回路構成を組み合わせることによって、高速化された黒階調から中間調へのスイッチングを多用することになり、動画像の表示品質が向上する。
【０１１０】
また、実施形態１９は実施形態１８と異なり、画素電極の電位と共通電極の電位とを等しくする手段が信号線３１に対して独立であるため、画像を表示するための電位の供給と、画素電極の電位と共通電極の電位とを等しくすることとを、異なる画素で同時刻に行うことができ、黒階調を表示する時間と画像を表示する時間との割合を任意に変更することができる。
【０１１１】
なお、実施形態１９は実施形態１におけるアクティブマトリクス駆動を上記の駆動方法に入れ換えたものである。そのため、アクティブマトリクス駆動を用いている実施形態２ないし実施形態１７においても、アクティブマトリクス駆動を上記の駆動方法で置き換えることによって、実施形態１９と同様の効果が得られることは、いうまでもない。
【０１１２】
〔実施形態２０〕
実施形態２０は実施形態１と異なり、ラビング処理の代わりに、液晶層と接する部分に光反応性の材料層を配置し、光配向を適用したことのみが異なる。すなわち、配向膜８５として光配向に適した材料を使用し、ほぼ直線に偏光した光を照射して液晶層３４の初期配向方向を決定した。そのため、凹凸に伴う段差部において配向不良等を誘発しにくくなる。光反応性の材料としてはポリビニルシンナメート等を使用できる。
なお、実施形態２０は実施形態１における配向処理を変更しただけである。そのため、実施形態２ないし実施形態１９においても、配向処理に光配向を適用すれば、実施形態２０と同様の効果が得られることは、いうまでもない。
【０１１３】
〔比較例 ２〕
本発明の比較例２は、実施形態１から２０に比較して、駆動方法が異なるだけである。よって、これについて図４２を用いて説明する。
図４２は比較例２の各配線および電極の電位の時間変化と画素の輝度の時間変化の例である。
【０１１４】
比較例２では、すべての走査線に選択パルスが順次供給されて、すべての画素電極に表示するための電位が信号線から画素電極に印加され、保持された後、バックライトが点灯して表示が行なわれる。従来のバックライトが点灯され続けられた状態で、画素電極に電位を印加する表示方式では、動画像の輪郭が不鮮明になるといった問題があったが、この比較例２の駆動方式を用いて、間欠的に表示を行うことによって、この輪郭の不鮮明を防ぐことが可能ではある。しかしながら、画面全体で均一な表示を実現するためには、画素電極に電圧を印加した後、液晶が完全に応答してからバックライトを点灯させる必要があるため，点灯時間が短くなり、明るい表示が得られないといった問題がある。
【０１１５】
図４２に示す例では、１〜ｍ番目の走査線にＶＧ（１）〜ＶＧ（ｍ）の電圧波形（選択パルス）を順次印加して、それぞれ表示に対応した信号電圧ＶＤを画素電極に順次書き込んでいく。最後の走査線（ｍ番目）に対応した画素電極に電圧が書き込まれたあと、一定期間（この場合５ｍｓ）をおいてバックライトを点灯させる。この時間を１フレームと称する。この場合、１６．６ｍｓである。図４２において、画素の輝度Ｂ（１）〜Ｂ（ｍ）は特定の信号線に対応した、１〜ｍ番目の走査線に接続された画素の輝度を示している。バックライトが点灯している期間は斜線で示した。この例の場合，▲１▼▲２▼番目のフレームでは表示は変化していない。▲３▼番目のフレームで画像Ａから画像Ｂに表示が変化した後、▲４▼▲５▼のフレームでは再び表示は変化していない。
【０１１６】
▲２▼番目のフレームから▲３▼番目のフレームにおいて、１番目及び２番目の走査線に対応する画素の表示は最高階調レベル（２５５レベル）から中間階調レベルに変化している。これらの画素の輝度Ｂ（１）及びＢ（２）は、電圧が書き込まれてから、バックライトが点灯するまでの間に十分な時間があるので、所望の（画像Ｂを表示するための）中間階調調レベルに達してからバックライトが点灯している。一方、ｍ番目の走査線に対応する画素の表示は最高階調レベル（２５５階調レベル）から最低階調レベル（０階調レベル）に変化している。一番最後のｍ番めの走査線に対応する画素では、画素電極に電圧が印加されてから、バックライトが点灯するまでの期間が５ｍｓと短いため、Ｂ（ｍ）のように、輝度が０階調レベルに達する前にバックライトが点灯してしまう。このように、動画の輪郭の不鮮明さを防ぐための本比較例２の駆動方法の場合においても、１番目に近い最初の方の走査線に対応した画素では効果があるが、ｍ番目に近い最後の方の走査線に対応した画素では効果が得られない。
【０１１７】
図４３は、本比較例で用いた液晶表示素子の輝度の応答特性を示す図である。２５６階調の場合で、０階調レベルから各階調レベルへの応答時間と、２５５階調レベルから各階調レベルへの応答時間と、中間階調レベルから各階調レベルへの応答時間を示した。最終到達階調レベルを横軸、応答時間を縦軸にとり、始点での階調レベルをパラメータとして示す。応答時間の定義を図４４に示す。縦軸は輝度を階調レベルで表したもの、横軸は時間である。最高階調レベル（この場合は２５５階調レベル）と最低階調レベル（０階調レベル）との輝度差を１００％として、輝度が最終到達階調レベルに対して±５％に達するまでの時間を応答時間と定義する。図４３（ａ）は低い階調レベル（６３階調レベル）から高い階調レベル（１９１階調レベル）への応答の場合である（立ち上がり）。最終到達階調レベルである１９１階調レベルの−５％、すなわち１７８．２５階調レベルに達するまでの時間が応答時間である。図４３（ｂ）は高い階調レベル（１９１階調レベル）から低い階調レベル（０階調レベル）への応答の場合である（立ち下がり）。最終到達階調レベルである０階調レベルの＋５％、すなわち１２．７５階調レベルに達するまでの時間が応答時間である。
【０１１８】
本発明では、０階調レベルから各階調レベルへの応答が５ｍｓ以下と改善されているが、２５５階調レベルからの応答特性は、基本的に緩和過程によるものであり改善はされておらず、図４３に示すように遅い応答となっている。特に、２５５階調レベルから０階調レベルへの応答は遅く、バックライトが点灯するまでの期間を長くしないと、輝度が０階調レベルに達する前にバックライトが点灯してしまうという問題の原因となっている。
【０１１９】
〔実施形態２１〕
実施形態２１は比較例２の問題を解決する駆動方法である。実施形態１から２０に比較して、駆動方法が異なるだけである。
図４５は本実施形態の各配線および電極の電位の時間変化と画素の透過率の時間変化の例である。
【０１２０】
比較例２と異なるのは、順次走査を行う前に、すべての走査線に選択パルスを与えて、すべての画素に０階調レベルに対応する電圧を印加している点である。図４５では黒く塗りつぶしたパルスで示してある。以後このパルスをアシストパルスと称する。
【０１２１】
Ｂ（１）〜Ｂ（ｍ）、ＶＧ（１）〜ＶＧ（ｍ）、ＶＤは、それぞれ図４２の場合と同様に画素の輝度、走査線の印加電圧波形（選択パルス）、信号電圧線の印加電圧波形を示している。また、図４２の場合と同様、▲１▼▲２▼番目のフレームでは表示は変化していない。▲３▼番目のフレームで画像Ａから画像Ｂに表示が変化した後、▲４▼▲５▼のフレームでは再び表示は変化していない。
【０１２２】
▲１▼番目のフレームについて説明する。
１番目の走査線に対応した画素の輝度Ｂ（１）は、アシストパルスによって、階調レベル０の輝度に向かって応答しかけるが、続けてすぐに選択パルスが印加されて、所定の（画像Ａを表示するための）電圧が画素電極に印加されるため、すぐにもとの輝度に戻る。２番目の走査線に対応した画素の輝度Ｂ（２）も同様である。最後の走査線に対応した画素の輝度Ｂ（ｍ）は、アシストパルスが印加された後、選択パルスが印加されるまでに十分な時間があるため、その輝度は０階調レベルに達する。その後、選択パルスの印加によって輝度は所定の（画像Ａを表示するための）輝度に向かって応答する。この時、図４２に示すように０階調レベルから各階調レベルへの応答は最大でも５ｍｓと高速であるため、バックライトが点灯するまでの期間（５ｍｓ）中に所定の（画像Ａを表示するための）輝度に達することができる。
以上のようにして、すべての画素が応答し終わってからバックライトが点灯するので、▲１▼番目のフレームにおいて均一な表示が可能である。▲２▼番目のフレームに関しても同様である。
【０１２３】
▲３▼番目のフレームでは、表示が変化している。
比較例２の場合と同様に、▲２▼番目のフレームから▲３▼番目のフレームにおいて、１番目及び２番目の走査線に対応する画素の表示は最高階調レベル（２５５階調レベル）から中間階調レベルに変化している。これらの画素の輝度Ｂ（１）及びＢ（２）は、電圧が書き込まれてから、バックライトが点灯するまでの間に十分な時間があるので、所望の（画像Ｂを表示するための）中間階調レベルに達してからバックライトが点灯している。一方、ｍ番目の走査線に対応する画素の表示は最高階調レベル（２５５階調レベル）から最低階調レベル（０階調レベル）に変化している。アシストパルスが印加されてから、選択パルスが印加されるまでの期間は、▲１▼番目及び▲２▼番目のフレームと同様で、画素の輝度Ｂ（ｍ）は、アシストパルスが印加された後、選択パルスが印加されるまでに十分な時間があるため、その輝度は０階調レベルに達する。その後、選択パルスによって、所定の表示（画像Ｂを表示するための）である０階調レベルに対応した電圧が画素電極に印加されるが、その輝度Ｂ（ｍ）はすでに０階調レベルに達している。したがって、バックライトが点灯する際にはすべての画素が所定の（画像Ｂを表示するための）輝度に達しており、所定の表示が可能である。
【０１２４】
以上のように、実施形態２０を用いれば、選択パルスから点灯までの期間の短い、ｍ番目に近い最後の方の走査線に対応した画素では、その応答がかならず０階調レベルからの速い応答となるため、比較例２のように、最後の方の走査線に対応した画素の表示が不良となることは無く、良好な表示が可能である。
以上のように、選択パルスを順次印加して、すべての画素電極に所定の電圧を書き込んだあとに、バックライトを点灯させることによって、動画を鮮明に表示する駆動方法において、選択パルスを順次印加する前に、すべての画素に０階調レベルに対応した電圧を印加することにより、良好な動画表示を実現することが可能である。
【０１２５】
尚、本実施形態ではアシストパルスによって０階調レベルに対応した電圧をすべての画素電極に印加し、保持したが、液晶表示方式によっては必ずしも０階調レベルに対応した電圧を印加する必要はない。図４６はＴＮ液晶の応答特性を示す図であるが、この場合にはその階調からの各階調レベルへの応答時間の最大値が最も小さい６３階調レベルに対応した電圧を印加するべきである。以上のように、液晶素子の特性に応じて、その状態からの各階調レベルへの応答時間の最大値がもっとも小さくなる状態になるような電圧をアシストパルスの期間に画素に印加するべきである。
【０１２６】
また、ＩＰＳ表示モードにおいても、アシストパルスによって必ずしも０階調レベルに対応した電圧をすべての画素電極に印加する必要はない。走査線に順次パルス電圧を印加する前に、予め画素電極の全てに同一の電圧を印加することにより、各画素電極周辺の液晶を各階調への応答時間の最大値が前記一定期間よりも短い状態になるような状態にしておけば良い。例えば、一定期間が５ｍｓであればその状態は０に近い階調であれば良く、一定期間が６ｍｓであれば、その状態は階調０〜６３であれば良い。
【０１２７】
また、このようなアシストパルスは、一定の階調に統一するのであれば、前記画素電極の全てに同一の電圧を印加すれば良い。また、画素電極の電位と前記共通電極の電位とを等しくすることにより同一の電圧を印加しても良い。このようなアシストパルスの印加は、図２のような回路構成を用いて、初めの選択パルスの代わりにアシストパルスを用いて、画素電極に共通電極と同じ電位を供給し、次の選択パルスによって、画像を表示するための電位を前記画素電極に供給することにより実現しても良く、図４０のような回路構成を用いて、共通電極配線３６”を介して共通電極３６に印加する選択パルスの代わりにアシストパルスを用いて、画素電極に共通電極と同じ電位を供給し、続いて、同じ周期期間中の、選択パルス１０２によって、画像を表示するための電位を画素電極に供給することにより実現しても良い。それ以外にも、図２のような回路構成を用いて、信号線電位を０階調レベルにして全ての走査線を一括選択することによりアシストパルスを印加する等、走査線に順次選択パルスを印加する前に、予め画素電極の全てにアシストパルスを用いて所定の（０階調の付近にする）電位を供給できる回路構成であれば良い。
【０１２８】
【発明の効果】
本発明によれば、電界を印加したとき液晶層の厚い領域部分からスイッチングが始まるため、ゼロ階調から中間調までの液晶の応答時間を短縮できるとともに、駆動電圧の変化に伴う色調の変化を抑制することができる。また、動画像の輪郭を鮮明に表示できる。
【図面の簡単な説明】
【図１】本発明による実施形態１の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図２】従来および本発明の液晶表示装置の回路構成を説明する図である。
【図３】従来の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図４】従来の液晶表示装置における画素近傍の断面を説明する図である。
【図５】本発明による実施形態１の液晶表示装置における画素近傍の断面を説明する図である。
【図６】液晶層が凹凸を有することによる高速化の原理を説明する図である。
【図７】 液晶層が凹凸を有することによる高速化の効果を説明する図である。
【図８】本発明による実施形態２の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図９】本発明による実施形態２の液晶表示装置における画素近傍の断面を説明する図である。
【図１０】本発明による実施形態３の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図１１】本発明による実施形態３の液晶表示装置における画素近傍の断面を説明する図である。
【図１２】本発明による実施形態４の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図１３】本発明による実施形態４の液晶表示装置における画素近傍の断面を説明する図である。
【図１４】本発明による実施形態５ないし実施形態７の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図１５】本発明による実施形態５の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図１６】本発明による実施形態５の液晶表示装置における画素近傍の断面を説明する図である。
【図１７】本発明による実施形態６の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図１８】本発明による実施形態６の液晶表示装置における画素近傍の断面（図１７のＡ−Ａ’断面）を説明する図である。
【図１９】本発明による実施形態６の液晶表示装置における画素近傍の断面（図１７のＢ−Ｂ’断面）を説明する図である。
【図２０】本発明による実施形態７の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図２１】本発明による実施形態７の液晶表示装置における画素近傍の断面を説明する図である。
【図２２】本発明による実施形態８の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図２３】本発明による実施形態８の液晶表示装置における画素近傍の断面を説明する図である。
【図２４】本発明による実施形態９の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図２５】本発明による実施形態１０の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図２６】本発明による実施形態１０の液晶表示装置における画素近傍の断面を説明する図である。
【図２７】本発明による実施形態１１の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図２８】本発明による実施形態１１の液晶表示装置における画素近傍の断面を説明する図である。
【図２９】本発明による実施形態１２の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図３０】本発明による実施形態１３の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図３１】本発明による実施形態１３の液晶表示装置における画素近傍の断面を説明する図である。
【図３２】本発明による実施形態１４および実施形態１７の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図３３】本発明による実施形態１４の液晶表示装置における画素近傍の断面を説明する図である。
【図３４】本発明による実施形態１５の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図３５】本発明による実施形態１５の液晶表示装置における画素近傍の断面を説明する図である。
【図３６】本発明による実施形態１６の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図３７】本発明による実施形態１６の液晶表示装置における画素近傍の断面を説明する図である。
【図３８】本発明による実施形態１７の液晶表示装置における画素近傍の回路配置パタン構成を説明する図である。
【図３９】本発明による実施形態１８の液晶表示装置における各配線および電極の電位の時間変化と液晶に印加される電圧の時間変化を説明する図である。
【図４０】本発明による実施形態１９の液晶表示装置の構成を説明する図である。
【図４１】本発明による実施形態１９の液晶表示装置における各配線および電極の電位の時間変化と液晶に印加される電圧の時間変化を説明する図である。
【図４２】本発明による比較例２の液晶表示装置における各配線の電位の時間変化と画素の透過率の時間変化を説明する図である。
【図４３】本発明による比較例２と実施形態２１の液晶表示装置における液晶の応答特性を説明する図である。
【図４４】応答時間の定義を説明する図である。
【図４５】本発明による実施形態２１の液晶表示装置における各配線の電位の時間変化と画素の透過率の時間変化を説明する図である。
【図４６】ＴＮ液晶素子の応答特性を説明する図である。
【符号の説明】
１，２・・・基板
３・・・平坦化膜
４・・・カラーフィルタ
５・・・ブラックマトリクス
６・・・偏光板
１１・・・画素
２１・・・電気力線
２２・・・表示部
３１・・・信号線
３２・・・走査線
３３・・・第１ＴＦＴ
３３’・・・第２ＴＦＴ
３４・・・液晶
３５・・・画素電極
３６・・・共通電極
３６’・・・共通電極接続部
３６”・・・共通電極配線
８１・・・絶縁膜
８２・・・保護膜
８５・・・配向膜
８６・・・第２絶縁膜
１０１，１０２，１０３・・・選択パルス
１１０・・・１周期期間
Claims (21)
- 第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板とで狭持された液晶層と、前記第１基板上に配置された複数の走査線と、前記第１基板上に前記走査線と交差して配置された信号線と、前記走査線と前記信号線とに囲まれた領域に対応して構成される画素と、前記第１基板上に配置され、前記信号線に対応した画素電極と、前記第１基板上に配置され、前記画素電極に対応した共通電極と、前記走査線と前記信号線との交点に対応して配置され、前記信号線と前記走査線と前記画素電極とに電気的に接続された第１アクティブ素子と、前記第１基板上に配置された絶縁膜とを有する液晶表示装置において、
同一の前記画素内の光の透過領域で、前記液晶層の厚みを変動させる凹凸が前記第１基板及び前記第２基板上に形成され、前記画素電極と前記共通電極とのうち少なくとも一部が、前記凹凸を形成している前記絶縁膜よりも上に配置されていることを特徴とする液晶表示装置。 - 第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板とで狭持された液晶層と、前記第１基板上に配置された複数の走査線と、前記第１基板上に前記走査線と交差して配置された信号線と、前記走査線と前記信号線とに囲まれた領域に対応して構成される画素と、前記第１基板上に配置され、前記信号線に対応した画素電極と、前記第１基板上に配置され、前記画素電極に対応した共通電極と、前記走査線と前記信号線との交点に対応して配置され、前記信号線と前記走査線と前記画素電極とに電気的に接続された第１アクティブ素子と、前記第１基板上に配置された絶縁膜とを有する液晶表示装置において、
同一の前記画素内の光の透過領域で、前記液晶層の厚みを変動させる凹凸が前記第１基板上に形成され、前記画素電極と前記共通電極とのうち少なくとも一部が、前記凹凸を形成している前記絶縁膜よりも上に配置され、前記凹凸がストライプ状あるいはジグザグ状に配置され、前記凹凸の延伸方向が、前記画素電極あるいは前記共通電極の延伸方向からずれていることを特徴とする液晶表示装置。 - 請求項１又は２に記載の液晶表示装置において、前記凹凸は、液晶の応答速度を短縮することを目的として意図的に形成されたものであることを特徴とする液晶表示装置。
- 請求項１又は２に記載の液晶表示装置において、前記凹凸が絶縁膜によって形成されていることを特徴とする液晶表示装置。
- 請求項４に記載の液晶表示装置において、前記絶縁膜が、前記第１基板上に形成される第１絶縁膜と、前記第１絶縁膜上かつ少なくとも前記共通電極または前記画素電極上に、これらを絶縁保護するために形成される保護膜と、前記保護膜上に形成される第２絶縁膜とを有し、前記凹凸は前記第２絶縁膜により形成されることを特徴とする液晶表示装置。
- 請求項１又は２に記載の液晶表示装置において、それぞれの前記画素で、光の透過領域における前記液晶層の凹部と凸部との面積比、および前記凹凸の高さの平均値が等しいことを特徴とする液晶表示装置。
- 請求項１又は２に記載の液晶表示装置において、前記凹凸に伴う段差が、前記画素電極と前記共通電極との間に一つだけあることを特徴とする液晶表示装置。
- 請求項７に記載の液晶表示装置において、前記画素電極が前記凹凸に伴う凹部あるいは凸部のどちらか一方に重畳して配置され、前記共通電極が前記凹部あるいは凸部のうち前記画素電極が重畳していないもう一方の部分に重畳して配置されていることを特徴とする液晶表示装置。
- 請求項１に記載の液晶表示装置において、前記凹凸がストライプ状であり、前記凹凸に伴う段差の延伸方向が、前記液晶の初期配向方向と一致していることを特徴とする液晶表示装置。
- 請求項１又は２に記載の液晶表示装置において、前記信号線と前記走査線と前記画素電極と前記共通電極の少なくとも一つが、前記凹凸に伴う段差を乗り越えていないことを特徴とする液晶表示装置。
- 請求項１又は２に記載の液晶表示装置において、前記凹凸に伴う段差の少なくとも一部が、前記画素電極あるいは前記共通電極と重畳していることを特徴とする液晶表示装置。
- 請求項１又は２に記載の液晶表示装置において、前記信号線と前記共通電極の少なくとも一部が、前記凹凸を形成している前記絶縁膜を介して重畳していることを特徴とする液晶表示装置。
- 請求項１２に記載の液晶表示装置において、前記絶縁膜が、前記信号線と前記共通電極との重畳している部分で、前記共通電極より小さい幅で選択的に形成されていることを特徴とする液晶表示装置。
- 請求項１２又は１３に記載の液晶表示装置において、前記液晶層を配向させるための配向膜が前記液晶層に接して配置され、前記信号線と前記絶縁膜とが重畳している部分で、前記絶縁膜の上に前記共通電極と前記配向膜とが配置されており、前記信号線の一部分に前記共通電極が重畳していることを特徴とする液晶表示装置。
- 請求項１又は２に記載の液晶表示装置において、前記信号線と前記走査線上の少なくとも一部に、前記凹凸を形成している前記絶縁膜が配置されていることを特徴とする液晶表示装置。
- 請求項５から１５のいずれか１項に記載の液晶表示装置において、前記凹凸を形成する前記第２絶縁膜とは別に、前記保護膜が前記第１基板上に凹凸を有して配置され、前記第２絶縁膜の凸部と前記保護膜の凹部とが重畳していることを特徴とする液晶表示装置。
- 請求項１又は２に記載の液晶表示装置において、１画像を表示する１周期期間中に、前記画素電極の電位と前記共通電極の電位とを等しくする手段を有することを特徴とする液晶表示装置。
- 請求項１７に記載の液晶表示装置において、前記１周期期間中に前記走査線が２回走査され、どちらか一方の前記走査によって前記画素電極には前記共通電極と同じ電位が供給され、他方の前記走査によって画像を表示するための電位が前記画素電極に供給されることを特徴とする液晶表示装置。
- 請求項１７に記載の液晶表示装置において、前記第１アクティブ素子が接続されている前記走査線と異なる走査線と前記画素電極と前記共通電極とに電気的に接続された第２アクティブ素子を有し、前記１周期期間中に前記画素電極の電位と前記共通電極の電位とを等しくすることを特徴とする液晶表示装置。
- 請求項１７から１９のいずれか１項に記載の液晶表示装置において、光源を備え、前記１周期期間中に前記画素電極の電位と前記共通電極の電位とを等しくした後に、前記走査線が走査されて前記画素電極に画像を表示するための電位が印加された後に、光源が点灯されることを特徴とする液晶表示装置。
- 請求項１又は２に記載の液晶表示装置において、前記液晶層と接する部分の少なくとも一部に、光反応性の材料層が配置されていることを特徴とする液晶表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001261744A JP3847590B2 (ja) | 2001-08-30 | 2001-08-30 | 液晶表示装置 |
| TW091109460A TW594147B (en) | 2001-08-30 | 2002-05-07 | Liquid crystal display device |
| US10/151,170 US6967637B2 (en) | 2001-08-30 | 2002-05-21 | Liquid crystal display apparatus using IPS display mode with high response |
| CNB021216584A CN100390623C (zh) | 2001-08-30 | 2002-05-30 | 使用高响应ips显示方式的液晶显示器 |
| KR1020020051514A KR100846276B1 (ko) | 2001-08-30 | 2002-08-29 | 액정 표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001261744A JP3847590B2 (ja) | 2001-08-30 | 2001-08-30 | 液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005358174A Division JP2006139295A (ja) | 2005-12-12 | 2005-12-12 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003075850A JP2003075850A (ja) | 2003-03-12 |
| JP3847590B2 true JP3847590B2 (ja) | 2006-11-22 |
Family
ID=19088742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001261744A Expired - Fee Related JP3847590B2 (ja) | 2001-08-30 | 2001-08-30 | 液晶表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6967637B2 (ja) |
| JP (1) | JP3847590B2 (ja) |
| KR (1) | KR100846276B1 (ja) |
| CN (1) | CN100390623C (ja) |
| TW (1) | TW594147B (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385579B2 (en) * | 2000-09-29 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| US6987549B2 (en) * | 2002-08-26 | 2006-01-17 | University Of Central Florida Research Foundation, Inc | Fast response in-plane-switching pi-cell liquid crystal displays |
| KR100951348B1 (ko) | 2003-04-04 | 2010-04-08 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판 |
| JP2004325953A (ja) * | 2003-04-25 | 2004-11-18 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| JP4136872B2 (ja) * | 2003-09-25 | 2008-08-20 | 日東電工株式会社 | 光学フィルムおよび画像表示装置 |
| JP4136871B2 (ja) | 2003-09-25 | 2008-08-20 | 日東電工株式会社 | 光学フィルムおよび画像表示装置 |
| KR100560403B1 (ko) * | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100961960B1 (ko) | 2003-11-18 | 2010-06-08 | 삼성전자주식회사 | 액정 표시 장치, 박막 다이오드 표시판 및 그 제조 방법 |
| KR100685927B1 (ko) * | 2003-12-02 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시소자 및 그 제조방법 |
| JP4133891B2 (ja) | 2004-03-25 | 2008-08-13 | 三菱電機株式会社 | 液晶表示装置とその製造方法 |
| KR100712121B1 (ko) * | 2005-02-24 | 2007-04-27 | 삼성에스디아이 주식회사 | 리플 노이즈를 줄이기 위한 필터링부를 구비한 액정표시장치 |
| US7538844B2 (en) * | 2005-04-29 | 2009-05-26 | University Of Central Florida Research Foundation, Inc. | Multi-domain in-plane switching liquid crystal displays with interleaved common and pixel chevron-shaped electrodes in both horizontal and vertical directions to divide electrode structure into two regions |
| KR101137866B1 (ko) * | 2005-06-30 | 2012-04-23 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시소자 |
| KR101171180B1 (ko) * | 2005-07-15 | 2012-08-20 | 삼성전자주식회사 | 액정 표시 장치 |
| KR101186249B1 (ko) * | 2005-11-02 | 2012-09-27 | 엘지디스플레이 주식회사 | 횡전계 방식의 액정 표시 장치 |
| KR101331898B1 (ko) * | 2006-06-14 | 2013-11-22 | 엘지디스플레이 주식회사 | 수평전계방식 액정표시장치 |
| TW200809353A (en) * | 2006-07-07 | 2008-02-16 | Hitachi Displays Ltd | Optically isotropic liquid crystal materials and display apparatus using the same |
| KR101279596B1 (ko) * | 2006-09-18 | 2013-06-28 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 갖는 표시장치 |
| JP5277547B2 (ja) * | 2007-02-21 | 2013-08-28 | セイコーエプソン株式会社 | 液晶装置の製造方法 |
| JP4501987B2 (ja) | 2007-10-30 | 2010-07-14 | セイコーエプソン株式会社 | 膜形成方法 |
| JP5488950B2 (ja) * | 2008-06-26 | 2014-05-14 | Ｎｌｔテクノロジー株式会社 | 横電界方式のアクティブマトリクス型液晶表示装置 |
| KR20100005883A (ko) | 2008-07-08 | 2010-01-18 | 삼성전자주식회사 | 어레이 기판 및 이를 갖는 액정표시장치 |
| JP2010039136A (ja) * | 2008-08-04 | 2010-02-18 | Sony Corp | 液晶表示装置 |
| US20120182503A1 (en) * | 2009-07-01 | 2012-07-19 | Mitsuhiro Murata | Liquid crystal display element and liquid crystal display device |
| CN102967971B (zh) * | 2012-11-02 | 2015-09-23 | 京东方科技集团股份有限公司 | 阵列基板以及显示装置 |
| JP5923836B2 (ja) * | 2013-11-07 | 2016-05-25 | Ｎｌｔテクノロジー株式会社 | 横電界方式のアクティブマトリクス型液晶表示装置 |
| TWI551926B (zh) | 2014-01-27 | 2016-10-01 | 友達光電股份有限公司 | 畫素結構 |
| CN115735431A (zh) * | 2021-06-24 | 2023-03-03 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US611627A (en) * | 1898-10-04 | Thread-winding machine | ||
| JPS5691277A (en) * | 1979-12-25 | 1981-07-24 | Citizen Watch Co Ltd | Liquiddcrystal display panel |
| US5347294A (en) * | 1991-04-17 | 1994-09-13 | Casio Computer Co., Ltd. | Image display apparatus |
| JPH07239480A (ja) * | 1994-03-01 | 1995-09-12 | Hitachi Ltd | 液晶表示基板 |
| JP3378177B2 (ja) * | 1997-08-21 | 2003-02-17 | シャープ株式会社 | 表示装置 |
| KR100293431B1 (ko) * | 1997-08-22 | 2001-08-07 | 구본준, 론 위라하디락사 | 횡전계방식액정표시소자 |
| US5990994A (en) | 1997-10-30 | 1999-11-23 | Eastman Kodak Company | First and second light sensitive conductive layers for use in image displays |
| KR100375732B1 (ko) | 1997-11-25 | 2004-10-14 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 |
| JP3744714B2 (ja) * | 1998-12-08 | 2006-02-15 | シャープ株式会社 | 液晶表示装置及びその駆動方法 |
| TWI251697B (en) * | 1999-05-26 | 2006-03-21 | Matsushita Electric Ind Co Ltd | Liquid crystal display element and producing method thereof |
| JP2001174820A (ja) | 1999-12-20 | 2001-06-29 | Seiko Epson Corp | 液晶装置及び電子機器 |
| US7106350B2 (en) * | 2000-07-07 | 2006-09-12 | Kabushiki Kaisha Toshiba | Display method for liquid crystal display device |
-
2001
- 2001-08-30 JP JP2001261744A patent/JP3847590B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-07 TW TW091109460A patent/TW594147B/zh not_active IP Right Cessation
- 2002-05-21 US US10/151,170 patent/US6967637B2/en not_active Expired - Lifetime
- 2002-05-30 CN CNB021216584A patent/CN100390623C/zh not_active Expired - Fee Related
- 2002-08-29 KR KR1020020051514A patent/KR100846276B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| CN100390623C (zh) | 2008-05-28 |
| CN1403855A (zh) | 2003-03-19 |
| KR100846276B1 (ko) | 2008-07-16 |
| JP2003075850A (ja) | 2003-03-12 |
| KR20030023481A (ko) | 2003-03-19 |
| US20030043098A1 (en) | 2003-03-06 |
| US6967637B2 (en) | 2005-11-22 |
| TW594147B (en) | 2004-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3847590B2 (ja) | 液晶表示装置 | |
| KR100842503B1 (ko) | 액정 표시 패널, 액정 표시 장치 및 액정 텔레비전 | |
| JP4051001B2 (ja) | 液晶表示装置 | |
| US8319926B2 (en) | Liquid crystal display device | |
| US8284365B2 (en) | Liquid crystal display device and method of driving the same | |
| US8810759B2 (en) | Liquid crystal display device | |
| WO2011058804A1 (ja) | 液晶表示装置 | |
| US7800570B2 (en) | LCD device capable of controlling a viewing angle and method for driving the same | |
| US20130069855A1 (en) | Liquid crystal display device | |
| JP3519573B2 (ja) | 液晶表示装置 | |
| JP2006139295A (ja) | 液晶表示装置 | |
| JP4676261B2 (ja) | ホールを具備する対向電極を含む液晶表示装置及びその製造方法 | |
| JP4095872B2 (ja) | 液晶表示装置 | |
| JP2002214613A (ja) | 液晶表示装置 | |
| WO2012093621A1 (ja) | 液晶表示装置 | |
| JP4566579B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH10282506A (ja) | 液晶表示装置 | |
| JPH0980383A (ja) | 液晶表示装置 | |
| JP2006153904A (ja) | 液晶表示装置 | |
| JPH07318944A (ja) | 液晶表示素子及びこの素子を用いた液晶表示装置 | |
| JP2001255524A (ja) | 液晶表示素子 | |
| KR20040006662A (ko) | 액정표시소자 | |
| JP2003149623A (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
| JPH0829806A (ja) | 液晶表示素子および液晶表示装置 | |
| JPH09171181A (ja) | 液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060823 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |