JP2012008197A - 駆動回路、駆動方法、及び表示装置、 - Google Patents

駆動回路、駆動方法、及び表示装置、 Download PDF

Info

Publication number
JP2012008197A
JP2012008197A JP2010141567A JP2010141567A JP2012008197A JP 2012008197 A JP2012008197 A JP 2012008197A JP 2010141567 A JP2010141567 A JP 2010141567A JP 2010141567 A JP2010141567 A JP 2010141567A JP 2012008197 A JP2012008197 A JP 2012008197A
Authority
JP
Japan
Prior art keywords
voltage
gradation
data
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010141567A
Other languages
English (en)
Inventor
Fumio Tonomura
文男 外村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010141567A priority Critical patent/JP2012008197A/ja
Priority to KR1020110056398A priority patent/KR20110139102A/ko
Priority to US13/165,218 priority patent/US20110310080A1/en
Priority to CN201110179936A priority patent/CN102298897A/zh
Publication of JP2012008197A publication Critical patent/JP2012008197A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0248Precharge or discharge of column electrodes before or after applying exact column voltages
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0291Details of output amplifiers or buffers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • G09G2330/023Power management, e.g. power saving using energy recovery or conservation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/025Reduction of instantaneous peaks of current
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】高い表示品質を得ることができる駆動回路、駆動方法、及び表示装置を提供すること。
【解決手段】本発明の一態様に係る駆動回路5は、階調データに応じて正極階調電圧及び負極階調電圧を選択するPDAC41及びNDAC42と、正極Amp43及び負極Amp44と、正極Amp43及び負極Amp44の出力を反転させる出力選択スイッチSW45と、切替期間において、アンプ出力とデータ線とが非接続となるように切り替える出力スイッチSW46と、切替期間において、データ線2,3をショートするチャージシェアスイッチSW47と、切替期間に、アンプ入力を表示用の階調データに対応する階調電圧に依存しない固定電圧とするデータ選択回路SEL48,49とを備えている。
【選択図】図2

Description

本発明は、駆動回路、駆動方法、及び表示装置に関し、特に詳しくは、表示パネルに階調電圧を供給する駆動回路、及び駆動方法、並びにそれを用いた表示装置に関する。
現在、大型液晶パネルはHD(High Definition)などの高精細化、倍速フレーム駆動等の動画高画質化対応が進んでいる。このような理由から液晶パネルに割り当てられる1水平表示期間は短くなっている。つまり、液晶の書き込み期間が短くなっている。そのような中で、表示ドライバ(駆動回路)には、スルーレートの高速化が求められている。また、画質に関する要求レベルも向上しており、縦縞や輝度差を生じない表示ドライバが求められている。
特開2007−052396号公報
特許文献1に記載された駆動回路の一例について図10、図11を用いて説明する。図10は、特許文献1の図4に示されている回路に相当する図である。図11は、駆動回路の動作波形を示している。図10に示すように、駆動回路5は、正極DAC(以下、PDAC)11、負極DAC(以下、NDAC)12、正極Amp13、負極Amp14、出力選択スイッチSW15、出力スイッチSW16、チャージシェアスイッチSW17を有している。
また、図10、及び図11では、タイミングコントローラから供給される極性反転信号をPOLとし、データ出力タイミング信号をSTBとして示している。図10では、出力選択スイッチSW15が極性反転信号POL=Hの状態で、かつ出力スイッチSW16、及びチャージシェアスイッチSW17がデータ出力タイミング信号STB=Lの状態での構成を示している。データ出力タイミング信号STBは、水平同期信号Hsyncに同期している。ここで、極性反転信号POL=H、データ出力タイミング信号STB=Hの時を考える。
PDAC11とNDAC12により階調データDP[5:0]及び階調データDN[5:0]に応じた階調電圧VP0〜VP63、VN0〜VN63が選択される。そして、PDAC11とNDAC12によって選択された階調電圧VP0〜VP63、VN0〜VN63はそれぞれ正極Amp13,負極Amp14に入力される。極性反転信号POL=Hのとき、出力選択スイッチSW15によって、正極Amp13の出力は偶数出力S側に、負極Amp14の出力は奇数出力Sn+1側に接続される。データ出力タイミング信号STB=Hのとき、出力スイッチSW16はOFF、チャージシェアスイッチSW17はONとなり、チャージシェア期間となる。このとき、正極Amp13、負極Amp14の出力は、PDAC11、NDAC12により選択された任意の階調電圧に遷移する。
一方、偶数出力Sn及び奇数出力Sn+1はショートされ、ともに共通線6に接続される。これにより、偶数出力Sn、奇数出力Sn+1はチャージシェア電圧(電源電圧VDD2の1/2)となる。このときの電圧は、図11の期間1のようになる。すなわち、正極Amp13の出力と偶数出力Snの電圧に差が生じ、負極Amp14の出力と奇数出力Sn+1の電圧に差が生じる
次に、極性反転信号POL=H、データ出力タイミング信号STB=Lに変化したタイミングを考える。出力スイッチSW16はONとなり、チャージシェアスイッチSW17はOFFとなる。よって、出力スイッチSW16を介して、正極Amp13は偶数出力Snに、負極Amp14は奇数出力Sn+1に接続される。正極Amp13により偶数出力Snの負荷の充電が急速に行われる。そして、正極Amp13の出力電圧まで偶数出力Snの電圧が引き上げられる。同様に、負極Amp14により奇数出力Sn+1の負荷の放電が急速に行われる。そして、負極Amp14の出力電圧まで奇数出力Sn+1の電圧が引き下げられる。このときの状態は、図11の期間2のようになる。
さらに、別の駆動回路について図12、及び図13を用いて説明する。図12は、特許文献1の図1に示されている回路に相当する図である。図13は、図12の回路の動作波形を示している。駆動回路5は、正極DAC(以下、PDAC)21、負極DAC(以下、NDAC)22、偶数用Amp23、奇数用Amp24、アンプ入力選択スイッチSW25、出力スイッチSW26、チャージシェアスイッチSW27を有している。
極性反転信号POL=H、データ出力タイミング信号STB=Hの時を考える。PDAC21とNDAC22により階調データDP[5:0]及び階調データDN[5:0]に応じた階調電圧VP0〜VP63、VN0〜VN63が選択される。極性反転信号POL=Hのとき、PDAC21の出力は、偶数用Amp23に入力され、NDAC21の出力は、奇数用Amp24に入力される。このとき、偶数用Amp23、奇数用Amp24の出力は、PDAC21、NDAC22により選択された任意の階調電圧に遷移する。
一方、偶数出力Sn及び奇数出力Sn+1は、ショートされ、ともに共通線6に接続される。これにより、偶数出力Sn及び奇数出力Sn+1は、チャージシェア電圧(電源電圧VDD2の1/2)となる。このときの状態は、図13の期間1のようになり、偶数用Amp23の出力電圧と偶数出力Snの電圧に差が生じ、奇数用Amp24の出力電圧と奇数出力Sn+1の電圧に差が生じる。
次に、極性反転信号POL=H、データ出力タイミング信号STB=Lに変化した時を考える。出力スイッチSW26はONとなり、チャージシェアスイッチSW27はOFFとなる。そして、出力スイッチSW26を介して、偶数用Amp23の出力は、偶数出力Snに接続され、奇数用Amp24は奇数出力Sn+1に接続される。その後、偶数用Amp23の出力電圧まで偶数出力Snの電圧が引き上げられる。同様に、奇数用Amp14の出力電圧まで奇数出力Sn+1の電圧が引き下げられる。このときの状態は、図13の期間2のようになる。
以上のように、特許文献1の駆動方法では、チャージシェア期間中(図11、図13の期間1)に、アンプ出力電圧と駆動回路5の出力電圧に差が生じる。チャージシェア期間終了時に、この電圧差によって負荷への急速な充放電が行われる。従って、図14に示すように、大きなラッシュ電流が流れてしまう。このため、電源電圧VDD2、VSS2や液晶パネル1の対向電極電圧VCOMが大きく変動して、表示画質に劣化が生じる恐れがある。
本発明の一態様による駆動回路は、表示パネルに設けられた複数のデータ線に階調電圧を供給する駆動回路であって、階調データに応じて正極階調電圧を選択する正極DAC回路と、階調データに応じて負極階調電圧を選択する負極DAC回路と、前記正極DAC回路と前記負極DAC回路のそれぞれに接続されたアンプ回路と、第1のデータ線群に正極階調電圧を供給し第2のデータ線群に負極階調電圧を供給する第1の動作と、第2のデータ線群に正極階調電圧を供給し第1のデータ線群に負極階調電圧を供給する第2の動作と、を切り替える正負反転回路と、前記第1の動作と前記第2の動作の切替期間において、前記アンプ回路からのアンプ出力と前記データ線とが非接続となるように切り替えるアンプ出力遮断回路と、前記切替期間において、前記第1のデータ線群のデータ線と第2のデータ線群のデータ線をショートするチャージシェア回路と、前記切替期間に、前記アンプ回路の入力を表示用の階調データに対応する階調電圧に依存しない固定電圧とするアンプ入力切替回路とを備えるものである。
本発明の一態様による駆動方法は、表示パネルに設けられた複数のデータ線に階調電圧を供給する駆動方法であって、第1のデータ線群に正極階調電圧を供給し第2のデータ線群に負極階調電圧を供給する第1の動作と、第2のデータ線群に正極階調電圧を供給し第1のデータ線群に負極階調電圧を供給する第2の動作とを交互に行い、前記第1の動作と前記第2の動作の切替期間において、前記データ線に前記正極階調電圧と負極階調電圧を供給するアンプ回路からのアンプ出力と前記データ線とが非接続となるように切り替え、前記切替期間において、前記第1のデータ線群のデータ線と第2のデータ線群のデータ線をショートし、前記切替期間に、前記データ線に前記正極階調電圧と負極階調電圧を供給するアンプ回路の入力を表示用の階調データに対応する階調電圧に依存しない固定電圧とするものである。
本発明によれば、高い表示画質を得ることができる駆動回路、駆動方法、及び表示装置を提供することができる。
本発明の実施形態にかかる駆動回路の動作波形を示すタイミングチャートである。 本発明の実施形態1にかかる駆動回路の構成を模式的に示す図である。 本発明の実施形態1にかかる駆動回路の動作波形を示すタイミングチャートである。 本発明の実施形態1にかかる駆動回路の電源電圧と電源電流の波形を示すタイミングチャートである。 本発明の実施形態2にかかる駆動回路の構成を模式的に示す図である。 本発明の実施形態2にかかる駆動回路の動作波形を示すタイミングチャートである。 本発明の実施形態3にかかる駆動回路の構成を模式的に示す図である。 本発明の実施形態4にかかる駆動回路の構成を模式的に示す図である。 本発明の実施形態5にかかる駆動回路の動作波形を示すタイミングチャートである。 特許文献1に記載された駆動回路の構成を模式的に示す図である。 特許文献1に記載された駆動回路の動作波形を示すタイミングチャートである。 特許文献1に記載された駆動回路の別の構成を模式的に示す図である。 特許文献1に記載された駆動回路の別の動作波形を示すタイミングチャートである。 特許文献1に記載された駆動回路の電源電圧波形を示すタイミングチャートである。
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
本発明の実施形態にかかる駆動回路は、正極DAC回路と、負極DAC回路と、アンプ回路と、正負反転回路と、アンプ出力遮断回路と、チャージシェア回路と、アンプ入力切替回路と、備えている。
正極DAC回路は、階調データに応じて正極階調電圧を選択する。負極DAC回路は、階調データに応じて負極階調電圧を選択する。アンプ回路は、正極DAC回路と負極DAC回路のそれぞれに接続されている。正負反転回路は、第1のデータ線群に正極階調電圧を供給し第2のデータ線群に負極階調電圧を供給する第1の動作と、第2のデータ線群に正極階調電圧を供給し第1のデータ線群に負極階調電圧を供給する第2の動作と、を切り替える。アンプ出力遮断回路は、第1の動作と第2の動作の切替期間において、アンプ回路からのアンプ出力とデータ線とが非接続となるように切り替える。チャージシェア回路は、切替期間において、第1のデータ線群のデータ線と第2のデータ線群のデータ線をショートし、かつ共通線に接続することによって電荷を回収する。すなわち、2つのデータ線2,3に蓄積していた電荷がシェアされる。アンプ入力切替回路は、切替期間に、前記アンプ回路の入力を表示用の階調データに対応する階調電圧に依存しない固定電圧とする。なお、固定電圧は、次に表示を行うための表示用の階調データに対応する階調電圧に依存しない電圧である。固定電圧は、チャージシェア電圧、又は全階調電圧範囲の中である電圧よりもチャージシェア電圧に近い階調電圧であることが好ましい。さらには、固定電圧を全階調電圧範囲のうち、MSB、又はLSBに対応する階調電圧で固定することもできる。
なお、チャージシェア回路には公知のように多くの種類、方法がある。この実施形態では特許文献1に合わせて、第1のデータ線群のデータ線と第2のデータ線群のデータ線をショートし、かつ共通線に接続するとしている。しかし、最終的に正極にチャージされたデータ線と負極にチャージされたデータ線をショートする回路であれば、どのような種類、方法のチャージシェア回路に対しても同様の効果をもたらすことは明らかである。
これにより、ラッシュ電流を抑制し、電源電圧や対向電極電圧VCOMの変動を低減することができる。よって、表示画質の劣化を低減することができる。すなわち、本実施形態にかかる駆動方法では、チャージシェア期間において、アンプ入力を固定電圧にしている。この固定電圧をチャージシェア電圧(VDD2/2)、又はそれに近い電圧とすることが望ましい。上記の構成によって、図1に示すような動作波形を実現することができる。チャージシェア期間(期間1)において、正極Amp出力が偶数出力Snに近くなり、負極Amp出力が奇数出力Sn+1に近くなる。よって、チャージシェア期間終了時(期間1から期間2に切り替わるタイミング)での、電源電圧やVCOMの変動を抑制することができる。なお、図1では、STBはデータ出力タイミング信号を示し、POLは、極性反転信号を示している。データ出力タイミング信号STBは、水平同期信号Hsyncに同期している。
実施の形態1.
本実施形態にかかる駆動回路について、図2を用いて説明する。図2は、表示装置の構成を示す図である。本実施形態にかかる駆動回路5は、表示パネルである液晶パネル1に階調電圧を供給する回路である。液晶パネル1には、複数のデータ線が設けられている。図2では、複数のデータ線が簡略化され、2本のデータ線2,3のみが示されている。ここでは、データ線2とデータ線3は隣り合うデータ線である。そして、データ線2は偶数本目のグループに含まれるデータ線であり、データ線3は、奇数本目のグループに含まれるデータ線である。駆動回路5の出力端子のうち、データ線2に接続される偶数出力をSnとし、データ線3に接続される奇数出力をSn+1として説明する。すなわち、データ線2は負荷を介して偶数出力Snに接続され、データ線3は負荷を介して奇数出力Sn+1に接続されている。
駆動回路5は、例えば、液晶パネル1をカラム毎に反転駆動する。これにより、液晶画素の焼きつきを防ぐことができ、液晶表示装置の寿命を長くすることができる。例えば、単純ドット反転の、あるフレームでは、偶数ラインにおいて、偶数出力Snに正極の階調電圧が供給され、奇数出力Sn+1に負極の階調電圧が供給される。奇数ラインにおいて、偶数出力Snに負極の階調電圧が供給され、奇数出力Sn+1に正極の階調電圧が供給される。次のフレームでは、同じ画素の極性が逆になるようにする。そして、この階調電圧に応じて、液晶パネルの液晶が動作して、所望の画像が表示される。
図2では、タイミングコントローラから供給される極性反転信号、及びデータ出力タイミング信号をそれぞれ、POL、STBとして示している。極性反転信号POLに応じて、反転駆動における各ラインの極性が決まる。例えば、極性反転信号POL=Hのとき、偶数出力Snが正極性となり、奇数出力Sn+1が負極性となる。また、極性反転信号POL=Lのとき、偶数出力Snが負極性となり、奇数出力Sn+1が正極性となる。また、データ出力タイミング信号STBに応じて、チャージシェアが行われる。1水平期間において、データ出力タイミング信号STB=Hのとき、チャージシェア期間となり、データ出力タイミング信号STB=Lのとき、任意の階調電圧であるデータ信号(駆動電圧)が出力される期間となる。データ出力タイミング信号STBは、水平同期信号Hsyncに同期して、タイミングコントローラで作成され、ドライバに供給される。
駆動回路5は、正極DAC(以下、PDAC)41、負極DAC(以下、NDAC)42、正極Amp(アンプ)43、負極Amp(アンプ)44、正負反転回路(出力選択スイッチSW45)、アンプ出力遮断回路(出力スイッチSW46)、チャージシェア回路(チャージシェアスイッチSW47)、正極、負極それぞれのアンプ入力切替回路(データ選択回路SEL48、データ選択回路SEL49)を有している。駆動回路5は、図10で示した回路構成に対して、データ選択回路SEL48、及びデータ選択回路SEL49が追加された構成となっている。
データ選択回路SEL48には、例えば、タイミングコントローラから階調データDP[5:0]及びチャージシェア階調データDPcs[5:0]が入力される。階調データDP[5:0]及びチャージシェア階調データDPcs[5:0]は6ビットのデジタルデータである。階調データDPは、所望の画像を表示するための階調データである。正極のチャージシェア階調データDPcs[5:0]は、チャージシェア電圧に最も近い電圧となる正極データである。データ選択回路SEL48には、データ出力タイミング信号STBが入力されている。データ選択回路SEL48は、データ出力タイミング信号STBに応じて、出力するデータを切り替える。例えば、データ出力タイミング信号STB=Hのとき、データ選択回路SEL48はチャージシェア階調データDPcs[5:0]をPDAC41に出力する。データ出力タイミング信号STB=Lのとき、データ選択回路SEL48は階調データDP[5:0]をPDAC41に出力する。
データ選択回路SEL49には、同様に、階調データDN[5:0]及びチャージシェア階調データDNcs[5:0]が入力される。階調データDN[5:0]及びチャージシェア階調データDNcs[5:0]は6ビットのデジタルデータである。階調データDNは、所望の画像を表示するための階調データである。負極のチャージシェア階調データDNcs[5:0]は、チャージシェア電圧に最も近い電圧となる負極データである。データ選択回路SEL49には、データ出力タイミング信号STBが入力されている。データ選択回路SEL49は、データ出力タイミング信号STBに応じて、出力するデータを切り替える。例えば、データ出力タイミング信号STB=Hのとき、データ選択回路SEL49はチャージシェア階調データDNcs[5:0]をNDAC42に出力する。データ出力タイミング信号STB=Lのとき、データ選択回路SEL49は階調データDN[5:0]をNDAC42に出力する。
ノーマリーホワイト(例えば、VA液晶、STN液晶)の液晶パネル1では、正極のチャージシェア階調データDPcs[5:0]、及び負極のチャージシェア階調データDNcs[5:0]として、最高階調(MSB:Most Significant Bit)のデータを用いることができる。また、ノーマリーブラック(例えば、IPS液晶)の液晶パネル1では、正極のチャージシェア階調データDPcs[5:0]、及び負極のチャージシェア階調データDNcs[5:0]として、最低階調(LSB:Least Significant Bit)のデータを用いることができる。なお、6ビット駆動の場合、MSB=111111であり、LSB=000000である。MSB、又はLSBとすることで、階調電圧範囲の中で、チャージシェア電圧(VDD2の1/2)に最も近い階調電圧を選択することができる。チャージシェア電圧が、正極の階調電圧範囲と負極の階調電圧範囲の間にある場合、チャージシェア階調データをMSB、又はLSBとする。また、正極の階調電圧範囲と負極の階調電圧範囲とが一部重複している場合、チャージシェア階調データを重複範囲内のデータとする。
PDAC41には、正極の階調電圧VP0〜VP63が入力されている。PDAC41は、データ選択回路SEL48から入力されたデータに応じて、任意の階調電圧を選択する。すなわち、階調データDP[5:0]に応じて、選択された1つの階調電圧VPが表示を行うためのデータ信号となる。同様に、NDAC42には、負極の階調電圧VN0〜VN63が入力されている。NDAC42は、データ選択回路SEL49から入力されたデータに応じて、任意の階調電圧を選択する。すなわ、階調データDN[5:0]に応じて、選択された1つの階調電圧VNが表示を行うためのデータ信号となる。
PDAC41から出力された階調電圧は、正極Amp43に入力される。NDAC42から出力された階調電圧は、負極Amp44に入力される。正極Amp43、負極Amp44は入力された階調電圧をインピーダンス変換して、出力する。これにより、正極Amp43から正極性の電位を有するデータ信号が出力され、負極Amp44から負極性の電位を有するデータ信号が出力される。このデータ信号によって、データ線2,3が駆動される。なお、本実施形態では、正極Amp43及び負極Amp44は電源電圧VDD2で動作するアンプ回路である。
正極Amp43、及び負極Amp44の出力は、出力選択スイッチSW45に接続されている。出力選択スイッチSW45は、複数のスイッチを有する回路であり、極性反転信号POLに応じて、アンプ出力の選択先を切り替える。すなわち、極性反転信号POL=Hの時、正極Amp43の出力を偶数出力Snと接続し、かつ負極Amp44の出力を奇数出力Sn+1と接続する。極性反転信号POL=Lの時、負極Amp44の出力を偶数出力Snと接続し、かつ正極Amp43の出力を奇数出力Sn+1と接続する。
出力選択スイッチSW45の出力側には、出力スイッチSW46が配置されている。出力スイッチSW46は、複数のスイッチを有する回路であり、データ出力タイミング信号STBに応じて、アンプ出力とデータ線との接続/非接続を切り替える。例えば、データ出力タイミング信号STB=Hのとき、複数のスイッチをOFFする。これにより、出力選択スイッチSW45が偶数出力Sn及び奇数出力Sn+1から切り離される。データ出力タイミング信号STB=Lのとき、複数のスイッチをONする。これにより、出力選択スイッチSW45が、出力スイッチSW46を介して、偶数出力Sn及び奇数出力Sn+1と接続される。
出力スイッチSW46の出力側には、チャージシェアスイッチSW47が接続されている。チャージシェアスイッチSW47は、複数のスイッチを有する回路であり、データ出力タイミング信号STBに応じて、チャージシェアを行う。チャージシェアとは、ある水平期間において液晶パネルの負荷が接続された液晶パネル1のあるデータ線の極性が、例えば正極から負極に変わる前に、その正極の電荷と、他のデータ線にたまった負極の電荷とをショート(チャージシェア:チャージシェアリング(Charge Sharing))するものである。こうすることで、電源からの電力を使用せずに両方のデータ線を期待値としてVcom付近の電圧にプリチャージすることができる。よって、省電力化を実現することができる。
具体的には、データ出力タイミング信号STB=Hの時、チャージシェアスイッチSW47が、スイッチONして、偶数出力Snと奇数出力Sn+1とをショートさせるとともに偶数出力Snと奇数出力Sn+1を共通線6に接続する。これにより、偶数出力Snと奇数出力Sn+1がチャージシェア電圧(期待値として電源電圧VDD2の1/2)となり、チャージシェアが行われる。なお、チャージシェア電圧は、一定の電圧であり、対向電極電圧VCOMと同じでもよく、異なっていてもよい。
データ出力タイミング信号STB=Lの時、チャージシェアスイッチSW47は、スイッチをOFFして、偶数出力Snと奇数出力Sn+1と共通線6とを切り離す。このとき、出力スイッチSW46はONしているので、出力選択スイッチSW45と出力スイッチSW46とを介して、偶数出力Sn、及び奇数出力Sn+1にはアンプ出力が、接続される。階調電圧であるデータ信号がデータ線2、3に供給される。
次に、図2の駆動回路5の動作について、図3を用いて説明する。図3は、駆動回路5の動作波形を示すタイミングチャートである。なお、パルス信号であるデータ出力タイミング信号STBの立ち上がりから、次のデータ出力タイミング信号STBの立ち上がりまでの期間が1水平期間である。1つのデータ出力タイミング信号STBの立ち上がりから立ち下がりまでの期間がチャージシェア動作期間である。1水平期間の初めに、即ち、水平期間の切り替わりの直後にチャージシェア期間(図3の期間1)が設けられている。
極性反転信号POL=H、データ出力タイミング信号STB=Hの時(期間1)を考える。データ選択回路SEL48は、チャージシェア階調データDPcsを選択し、PDAC41に出力する。PDAC41は、チャージシェア階調データDPcsに応じた階調電圧を出力する。データ選択回路SEL49は、チャージシェア階調データDNcsを選択し、NDAC42に出力する。NDAC42は、チャージシェア階調データDNcsに応じた階調電圧を出力する。チャージシェア階調データDPcs、DNcsは、それぞれの極性の全階調電圧範囲の中でチャージシェア電圧に最も近い電圧に対応する階調値である。例えば、ノーマリホワイトの液晶パネル1の場合、PDAC41からはMSBに対応したVP63が出力され、NDAC42からはMSBに対応した階調電圧VN63が出力される。従って、PDAC41、及びNDAC42からは、それぞれの極性の中でチャージシェア電圧に最も近い電圧が出力される。
極性反転信号POL=Hの時、出力選択スイッチSW45は、正極Amp43の出力を偶数出力Sn側に接続し、負極Amp44の出力を奇数出力Sn+1側に接続する。データ出力タイミング信号STB=Hの時、チャージシェア期間となるため、出力スイッチSW46のスイッチはOFF、チャージシェアスイッチSW47のスイッチはONとなっている。このとき、正極Amp43、及び負極Amp44の出力は、チャージシェア電圧に最も近い階調電圧に遷移する。
一方、偶数出力Snと奇数出力Sn+1はショートされ、ともに共通線6に接続されるため、チャージシェア電圧(VDD2の1/2)となる。この時の状態は、期間1のように、正極Amp43の出力と、偶数出力Snの電圧はほぼ同じとなる。負極Amp44の出力と、奇数出力Sn+1の電圧はほぼ同じとなる。
次に、極性反転信号POL=H,データ出力タイミング信号STB=Lに変化した時、すなわち、データ出力タイミング信号STBが立ち下がって、期間1から期間2に切り替わるタイミングについて考える。このとき、出力スイッチSW46のスイッチはON、チャージシェアスイッチSW47のスイッチはOFFとなる。従って、出力スイッチSW46を介して、正極Amp43の出力は、偶数出力Snに接続され、負極Amp44の出力は奇数出力Sn+1に接続される。なお、出力選択スイッチSW45の状態は期間1から変化していない。
データ出力タイミング信号STBがLに変化したため、データ選択回路SEL48は、表示用の階調データDP[5:0]を選択して出力する。従って、PDAC41は、任意の階調データDP[5:0]に応じた階調電圧(VP0〜VP63)を正極Amp43に出力する。偶数出力Snは、正極Amp43の出力電圧の変化に伴って、表示用の階調データDP[5:0]に応じた階調電圧まで上昇する。同様に、データ選択回路SEL49は、表示用の階調データDN[5:0]を選択して出力する。よって、NDAC42は、任意の階調データDN[5:0]に応じた階調電圧(VN0〜VN63)を負極Amp44に出力する。奇数出力Sn+1は、負極Amp44の出力電圧の変化に伴って、表示用の階調データDN[5:0]に応じた階調電圧まで下降する。このときの状態は、期間2に示すようになる。
以上のように、本実施形態では、チャージシェア期間終了時において、アンプ出力がチャージシェア電圧に近い電圧に遷移している。このため、アンプ出力と駆動回路5の出力電圧がほぼ同じ電圧となる。チャージシェア期間終了時に、アンプ出力電圧と駆動回路の出力電圧に差が生じない。これにより、アンプ出力電圧の上昇及び下降に伴って、負荷の充電が緩やかに行われる。よって、図4に示すように、ラッシュ電流が抑えられるため、電源電圧や液晶パネルの対向電極電圧VCOMの変動を低減することができる。これにより、表示品質の劣化を抑制することができ、表示品質の高い表示装置を得ることができる。
なお、上記の説明では、チャージシェア階調データDPcs、DNcsをMSB、又はLSBに固定したが、これ以外の値を用いてもよい。すなわち、アンプ出力が、チャージシェア電圧に近い固定電圧となる値のデータをチャージシェア階調データDPcs、DNcsとして用いることができる。具体的には、ノーマリーホワイトの液晶パネル1の場合、上位のビットがMSBと同じになるデータであればよい。例えば、階調データが6ビットの場合、上位4ビットが"1111"であれば、下位2ビットの値は特に限定されない。このようにしても、チャージシェア電圧に近い固定電圧とすることができる。すなわち、全階調電圧範囲の中である電圧よりもチャージシェア電圧に近い電圧を供給することができる。また、ノーマリーブラックの液晶パネル1の場合、上位のビットがLSBと同じデータであればよい。例えば、階調データが6ビットの場合、上位4ビットが"0000"であれば、下位2ビットの値は特に限定されない。なお、MSB、又はLSBと同じにする上位ビット数は、4ビットに限られるものではない。また、固定電圧は、表示用の階調データDP[5:0]、DN[5:0]に対応する階調電圧に依存しない電圧であり、複数のチャージシェア期間で一定となっている。よって、固定電圧は、次のライン及びフレームのチャージシェア期間における固定電圧と同じになっている。この固定電圧は、表示用の階調データDP[5:0]、DN[5:0]に応じた階調電圧とは無相関の一定の電圧となっている。
なお、本実施の形態では、データ選択回路SEL48、49がDAC(デジタル−アナログコンバータ)の前段にあるため、低電源電圧で動作する低圧回路とすることができる。すなわち、データを制御するための低圧回路を追加するだけで、表示品質の劣化を低減することができる。さらに、一般にレイアウト面積の大きい高圧回路(電源電圧が高い回路)の追加が不要であるため、面積的な影響は少ない。すなわち、回路規模の増大を抑制することができる。
なお、全データを一斉に変化させることによるEMI等の懸念がある場合、適当な出力数毎に微小な時間ずらせばよい。すなわち、時間的に微小なずらし期間を設けて、一定数の出力毎にデータを変化させる回路を付加すればよい。
また、極性反転信号POL=Lのとき、正極Amp53が奇数出力Sn+1に接続され、負極Amp54が奇数出力Sn+1に接続されるように、出力選択スイッチSW45が動作する。チャージシェアの基本的な動作は、上記の動作と同様であるため、詳細な説明を省略する。
実施の形態2.
本実施形態にかかる駆動回路について、図5を用いて説明する。図5は、駆動回路の構成を示す図である。本実施の形態では、図12で示した回路構成に、データ選択回路SEL38、データ選択回路SEL39を追加した構成となっている。従って、実施の形態1の出力選択スイッチSW45の代わりに、アンプ入力選択スイッチSW35が設けられている。すなわち、実施の形態1では、出力選択スイッチSW45がアンプの出力側に設けられていたのに対して、本実施形態では、アンプ入力選択スイッチSW35がアンプの入力側に配置されている。このような回路構成であっても、実施の形態1と同様の効果を得ることができる。なお、その他の構成については、図13の駆動回路、又は実施の形態1の駆動回路と同様であるため、適宜説明を省略する。
本実施の形態にかかる駆動回路5の動作波形は図6に示すようになる。本実施の形態では、正/負に関わらず、偶数出力Snには、偶数用アンプ33を使用し、奇数出力Sn+1には、奇数用Amp34を使用している。これにより、駆動電圧の偏差を小さくすることができ、画質をより高くすることができる。よって画質の高い駆動が可能となる。
実施の形態3.
本実施の形態にかかる駆動装置について、図7を用いて説明する。図7は、駆動回路5の構成を示す図である。本実施の形態では、実施の形態1の駆動回路において、アンプの電源電圧を半分にしている。すなわち、正極Amp63の電源をVDD2とVDD2の1/2とで構成し、負極Amp64の電源をVDD2の1/2とVSSで構成している。正極Amp63の下側電源と負極Amp64の上側電源がVDD2の1/2で同じとなっている。このような構成であっても実施の形態1と同様の効果を得ることができる。なお、本実施の形態では、その他の構成については、図10の駆動回路、又は実施の形態1の駆動回路と同様であるため、適宜説明を省略する。
本実施の形態では、各アンプの電源電圧を半分にしているため、駆動回路5としての消費電力を削減することができる。たとえば、正極アンプの下側電源をVBOT(=VDD2の1/2)、負極アンプの上側電源をVTOP(=VDD2の1/2)とする。液晶パネル1がノーマリーホワイトの場合、ガンマのVP63、VN63電圧は一般的にVBOT+0.2V、VTOP−0.2V付近に設定する。チャージシェア期間において、単純に1/2VDD2の電圧をアンプに入力すると、両アンプとも出力がVTOP、VBOTに張り付くことになってしまうため、信頼性上好ましくない。そこで、本実施の形態では、チャージシェア期間中のデータを固定するためのデータ選択回路SEL68、69を設け、チャージシェア期間中の入力データをMSBに固定している。これにより、表示品質の劣化を防ぐことができ、信頼性を向上することができる。
実施の形態4.
本実施の形態にかかる駆動回路について図8を用いて説明する。図8は、駆動回路5の構成を示す図である。図10で示した駆動回路に、アンプ入力選択回路SEL58、59を追加した構成となっている。本実施の形態では、実施の形態1の駆動回路5のデータ選択回路SEL48、49の代わりに、アンプ入力選択回路SEL58、59を追加した構成となっている。すなわち、本実施の形態では、データ選択回路SEL48、データ選択回路SEL49が取り除かれた構成となっている。さらに、PDAC51と正極Amp53の間に、アンプ入力選択回路SEL58が設けられ、NDAC52と負極Amp54の間にアンプ入力選択回路SEL59が設けられている。なお、上記の実施の形態と同様の内容については、適宜説明を省略する。
アンプ入力選択回路SEL58には、PDAC51で選択された階調電圧VP、及びチャージシェア用の固定電圧VPcsが入力されている。アンプ入力選択回路SEL58は、スイッチを有する回路であり、データ出力タイミング信号STBに応じて、出力を切り替える。アンプ入力選択回路SEL58は、例えば、データ出力タイミング信号STBがHのとき、固定電圧VPcsを選択して出力し、データ出力タイミング信号STBがLのとき、階調電圧VPを選択して出力する。アンプ入力選択回路SEL58から出力された階調電圧VP、又は固定電圧VPcsは、正極Amp53に入力される。なお、固定電圧VPcsはチャージシェア電圧、又はそれに近い電圧である。すなわち、固定電圧VPcsは、実施の形態1において、チャージシェア階調データDPcsによってPDAC41が選択した階調電圧に相当する。
アンプ入力選択回路SEL59には、NDAC52で選択された階調電圧VN、及びチャージシェア用の固定電圧VNcsが入力されている。アンプ入力選択回路SEL59は、スイッチを有する回路であり、データ出力タイミング信号STBに応じて、出力を切り替える。アンプ入力選択回路SEL59は、例えば、データ出力タイミング信号STBがHのとき、固定電圧VNcsを選択して出力し、データ出力タイミング信号STBがLのとき、階調電圧VNを選択して出力する。アンプ入力選択回路SEL59から出力された階調電圧VN、又は固定電圧VNcsは、負極Amp54に入力される。なお、固定電圧VNcsはチャージシェア電圧、又はそれに近い電圧である。すなわち、固定電圧VNcsは、実施の形態1において、チャージシェア階調データDNcsによってNDAC42が選択した階調電圧に相当する。
次に、本実施形態にかかる駆動回路5の動作に付いて説明する。今、極性反転信号POL=H、データ出力タイミング信号STB=Hの時を考える。PDAC51は、タイミングコントローラ等から入力された階調データDP[5:0]に応じた階調電圧VP0〜VP63を選択する。PDAC51は、選択した階調電圧VPをアンプ入力選択回路SEL58に出力する。同様に、NDAC52は、タイミングコントローラ等から入力された階調データDN[5:0]に応じた階調電圧VN0〜VN63を選択する。NDAC52は、選択した階調電圧VNをアンプ入力選択回路SEL59に出力する。
データ出力タイミング信号STB=Hのとき、アンプ入力選択回路SEL58、59は、それぞれ、固定電圧VPcs、VNcsを選択する。選択された固定電圧VPcs、Vncsは、それぞれ正極Amp53、負極Amp54に出力される。
極性反転信号POL=Hのとき、出力選択スイッチSW55は、正極Amp53の出力を偶数出力Snに接続し、負極Amp54の出力を奇数出力Sn+1に接続する。データ出力タイミング信号STB=Hのとき、出力スイッチSW56のスイッチはOFFとなり、チャージシェアスイッチSW57のスイッチはONとなっている。これにより、チャージシェア期間となり、負荷に蓄積していた電荷が回収される。このとき、正極Amp53、負極Amp54にはそれぞれ、固定電圧VPcs、VNcsが入力される。このため、正極Amp53、負極Amp54の出力は、チャージシェア電圧、又はそれに近い電圧に遷移する。
次に、極性反転信号POL=H、データ出力タイミング信号STB=Lに変化した時を考える。出力スイッチSW56のスイッチはON、チャージシェアスイッチSW57のスイッチはOFFとなる。これにより、出力スイッチSW56、及び出力選択スイッチSW55を介して、正極Amp53の出力は偶数出力Snに接続され、負極Amp54の出力は奇数出力Sn+1に出力される。
また、アンプ入力選択回路SEL58は、階調データDP[5:0]に対応する階調電圧VPを選択している。これにより、正極Amp53には、階調データDP[5:0]に対応する階調電圧VPが入力されている。よって、偶数出力Snは、正極Amp53の出力電圧の変化に伴って、階調電圧VPまで上昇する。アンプ入力選択回路SEL59は、階調データDN[5:0]に対応する階調電圧VNを選択している。これにより、負極Amp54には、階調データDN[5:0]に対応する階調電圧VNが入力されている。よって、奇数出力Sn+1は、負極Amp54の出力電圧の変化に伴って、階調電圧VNまで下降する。これにより、所望の画像が表示される。
本実施の形態では、DACに固定のチャージシェア階調データDPcs、DNcsを供給せずに、固定電圧VPcs、VNcsをDACの後段に供給する構成としている。本実施形態においても、実施の形態1と同様の効果を得ることができる。固定電圧VPcs、VNcsは、チャージシェア電圧(VDD2の1/2)としてもよく、チャージシェア電圧に最も近い階調電圧(MSB又はLSB)としてもよい。あるいは、チャージシェア電圧に最も近い階調電圧に対応する階調データと上位ビットが同じ値の階調データに対応する階調電圧でもよい。
なお、本実施の形態では図10で示した駆動回路に対して、アンプ入力選択回路SEL58、59に追加した構成となっているが、図12で示した駆動回路に対して、アンプ入力選択回路SEL58、59に追加した構成としてもよい。この場合、アンプ入力選択回路SEL58、59はアンプ入力選択スイッチSW25の前段に配置される構成となる。
または、アンプ入力選択回路SEL58、59をアンプ入力選択スイッチSW25に組み込んでも良い。特に、固定電圧VPcs、VNcsに同じチャージシェア電圧(VDD2の1/2)を使用する場合は、アンプ入力選択スイッチSW25で正極Amp23の入力端子と負極Amp24の入力端子をショートして、VDD2の1/2の電源に接続する。
実施の形態5.
本実施の形態にかかる駆動回路について図9を用いて説明する。図9は、駆動回路5の構成を示す図である。本実施の形態では、実施の形態1で示した駆動回路5に対して、データ評価回路80、81が追加された構成となっている。データ評価回路80は、データ出力タイミング信号STB及び階調データDP[5:0]に応じて、データ選択回路SEL78を制御する。データ評価回路81は、データ出力タイミング信号STB及び階調データDN[5:0]に応じて、データ選択回路SEL79を制御する。
具体的には、データ評価回路80は、表示用の階調データDP[5:0]と予め設定された階調しきい値を比較して、比較結果をデータ選択回路SEL78に出力する。そして、データ選択回路SEL78は、その比較結果によって、階調データDP及びチャージシェア階調データDPcsの一方を選択する。これにより、データ出力タイミング信号STB=Hの時であっても、階調データDPが選択される場合がある。具体的には、データ選択回路SEL78は、階調データDP[5:0]に応じた階調電圧がチャージシェア電圧に近い場合、階調データDP[5:0]を選択し、階調データDP[5:0]に応じた階調電圧がチャージシェア電圧から大きく異なっている場合でデータ出力タイミング信号STB=Hの時、チャージシェア階調データDPcs[5:0]を選択する。従って、PDAC71の出力電圧がしきい値となる階調データの時の階調電圧よりも大きくなるデータ出力タイミング信号STB=Hの場合だけ、データ評価回路80がデータ選択回路SEL78を制御して、DPcs[5:0]を選択させる。このしきい値は、表示装置に応じて実験的に決めた値としても良い。
また、データ評価回路81も、同様にしきい値と階調データDN[5:0]を比較して、その比較結果に応じてデータ選択回路SEL79を制御する。従って、データ選択回路SEL79は、階調データDN[5:0]に応じた階調電圧がチャージシェア電圧に近い場合、階調データDN[5:0]を選択し、階調データDN[5:0]に応じた階調電圧がチャージシェア電圧から大きく異なっている場合でデータ出力タイミング信号STB=Hの時、チャージシェア階調データDNcs[5:0]を選択する。
これにより、表示用の階調データDP[5:0]、DN[5:0]がそれぞれチャージシェア階調データに近い場合には、上記ように、チャージシェア期間においても、階調データDP[5:0]、階調データDN[5:0]が選択される。これにより、出力が安定する時間を必要以上に長くするのを防ぐことができる。なお、本実施の形態にかかる駆動回路5のデータ評価回路80、81を、実施の形態2〜4で示した駆動回路5に追加しても良い。
その他の実施の形態.
上記の駆動回路では、PDAC31、41、51、61、71が正極DAC回路となり、NDAC32、42、52、62、72が負極DAC回路となっている。正極DAC回路は、階調データに応じて正極階調電圧を選択し、負極DAC回路は、階調データに応じて負極階調電圧を選択する。
正極Amp43、正極Amp53、正極Amp63、正極Amp73が正極のアンプ回路となり、負極Amp44、負極Amp54、負極Amp64、負極Amp74は、負極のアンプ回路となる。偶数用Amp33は、偶数出力用のアンプ回路となり、奇数用Amp34は、奇数出力用のアンプ回路となる。
また、アンプ入力選択スイッチSW35、出力選択スイッチSW45、出力選択スイッチSW55、出力選択スイッチSW65、及び出力選択スイッチSW75は正負反転回路となる。正負反転回路は、第1のデータ線群に正極階調電圧を供給し第2のデータ線群に負極階調電圧を供給する第1の動作と、第2のデータ線群に正極階調電圧を供給し第1のデータ線群に負極階調電圧を供給する第2の動作と、を切り替える
出力スイッチSW36、出力スイッチSW46、出力スイッチSW56、出力スイッチSW66、出力スイッチSW76がアンプ出力遮断回路となっている。アンプ出力遮断回路は、正負のアンプ出力と前記データ線とが非接続となるように切り替える。
チャージシェアスイッチSW37、チャージシェアスイッチSW47、チャージシェアスイッチSW57、チャージシェアスイッチSW67、チャージシェアスイッチSW77がチャージシェア回路となっている。チャージシェア回路は、切替期間において、前記第1のデータ線群のデータ線と第2のデータ線群のデータ線をショートする。
データ選択回路SEL38、39、データ選択回路SEL48、49アンプ入力選択回路SEL58、59、データ選択回路SEL68、69、データ選択回路SEL78、79がチャージシェア期間において、アンプの入力を切り替えるアンプ入力切替回路となっている。
上記の実施の形態1乃至5を適宜組み合わせて用いることも可能である。さらに、実施の形態1乃至5にかかる駆動回路5は、液晶パネル1以外の表示パネルについても利用することができる。
1 液晶パネル
2 データ線
3 データ線
5 駆動回路
6 共通線
11 PDAC
12 NDAC
13 正極Amp
14 負極Amp
15 出力選択スイッチ回路SW
16 出力スイッチSW
17 チャージシェアスイッチSW
21 PDAC
22 NDAC
23 偶数用Amp
24 奇数用Amp
25 アンプ入力選択スイッチSW
26 出力スイッチSW
27 チャージシェアスイッチSW
31 PDAC
32 NDAC
33 偶数用Amp
34 奇数用Amp
35 アンプ入力選択スイッチSW
36 出力スイッチSW
37 チャージシェアスイッチSW
38 データ選択回路SEL
39 データ選択回路SEL
41 PDAC
42 NDAC
43 正極Amp
44 負極Amp
45 出力選択スイッチSW
46 出力スイッチSW
47 チャージシェアスイッチSW
48 データ選択回路SEL
49 データ選択回路SEL
51 PDAC
52 NDAC
53 正極Amp
54 負極Amp
55 出力選択スイッチSW
56 出力スイッチSW
57 チャージシェアスイッチSW
58 アンプ入力選択回路SEL
59 アンプ入力選択回路SEL
61 PDAC
62 NDAC
63 正極Amp
64 負極Amp
65 出力選択スイッチSW
66 出力スイッチSW
67 チャージシェアスイッチSW
68 データ選択回路SEL
69 データ選択回路SEL
71 PDAC
72 NDAC
73 正極Amp
74 負極Amp
75 出力選択スイッチSW
76 出力スイッチSW
77 チャージシェアスイッチSW
78 データ選択回路SEL
79 データ選択回路SEL
80 データ評価回路
81 データ評価回路
DP 階調データ
DN 階調データ
DPcs チャージシェア階調データ
DNcs チャージシェア階調データ
VP 階調電圧
VN 階調電圧
VPcs 固定電圧
VNcs 固定電圧
POL 極性反転信号
STB データ出力タイミング信号
Sn 偶数出力
Sn+1 奇数出力

Claims (13)

  1. 表示パネルに設けられた複数のデータ線に階調電圧を供給する駆動回路であって、
    階調データに応じて正極階調電圧を選択する正極DAC回路と、
    階調データに応じて負極階調電圧を選択する負極DAC回路と、
    前記正極DAC回路と前記負極DAC回路のそれぞれに接続されたアンプ回路と、
    第1のデータ線群に正極階調電圧を供給し第2のデータ線群に負極階調電圧を供給する第1の動作と、第2のデータ線群に正極階調電圧を供給し第1のデータ線群に負極階調電圧を供給する第2の動作と、を切り替える正負反転回路と、
    前記第1の動作と前記第2の動作の切替期間において、前記アンプ回路からのアンプ出力と前記データ線とが非接続となるように切り替えるアンプ出力遮断回路と、
    前記切替期間において、前記第1のデータ線群のデータ線と第2のデータ線群のデータ線をショートするチャージシェア回路と、
    前記切替期間に、前記アンプ回路の入力を表示用の階調データに対応する階調電圧に依存しない固定電圧とするアンプ入力切替回路と、
    を備える駆動回路。
  2. 前記固定電圧が、チャージシェア電圧、又は階調電圧範囲の中である電圧よりも前記チャージシェア電圧に近い電圧であることを特徴とする請求項1に記載の駆動回路。
  3. 前記アンプ入力切替回路に、前記固定電圧に対応するチャージシェア階調データと、前記階調データと、が入力され、
    前記切替期間において、前記アンプ入力切替回路が、前記チャージシェア階調データを選択して、前記正極及び負極DAC回路に出力することによって、前記アンプ回路に固定電圧が入力される請求項1、又は2に記載の駆動回路。
  4. 前記固定電圧が、MSB、又はLSBに対応する階調電圧であることを特徴とする請求項1乃至3のいずれか1項に記載の駆動回路。
  5. 前記アンプ入力切替回路に、前記正極及び負極DAC回路のDAC出力と、前記固定電圧とが入力され、
    前記切替期間において、前記アンプ入力切替回路が、前記固定電圧を選択して、前記アンプ回路に出力する請求項1、又は2に記載の駆動回路。
  6. 表示用の前記階調データに対応する階調電圧が、階調電圧範囲に含まれる所定のしきい値電圧よりもチャージシェア電圧に近くなる場合に、前記アンプ回路に前記表示用の前記階調データに対応する階調電圧が入力され、
    表示用の前記階調データに対応する階調電圧が、階調電圧範囲に含まれる所定のしきい値電圧よりもチャージシェア電圧と離れている場合に、前記切替期間に前記アンプ回路に前記固定電圧が入力される請求項1乃至5のいずれか1項に記載の駆動回路。
  7. 請求項1乃至6のいずれか1項に記載の駆動回路と、
    前記駆動回路から前記階調電圧が供給されるデータ線を有する表示パネルと、を備える表示装置。
  8. 表示パネルに設けられた複数のデータ線に階調電圧を供給する駆動方法であって、
    第1のデータ線群に正極階調電圧を供給し第2のデータ線群に負極階調電圧を供給する第1の動作と、第2のデータ線群に正極階調電圧を供給し第1のデータ線群に負極階調電圧を供給する第2の動作とを交互に行い、
    前記第1の動作と前記第2の動作の切替期間において、前記データ線に前記正極階調電圧と負極階調電圧を供給するアンプ回路からのアンプ出力と前記データ線とが非接続となるように切り替え、
    前記切替期間において、前記第1のデータ線群のデータ線と第2のデータ線群のデータ線をショートし、
    前記切替期間に、前記データ線に前記正極階調電圧と負極階調電圧を供給するアンプ回路の入力を表示用の階調データに対応する階調電圧に依存しない固定電圧とする駆動方法。
  9. 前記固定電圧が、チャージシェア電圧、又は全階調電圧範囲の中である電圧よりも前記チャージシェア電圧に近い電圧であることを特徴とする請求項8に記載の駆動方法。
  10. 前記第1の動作と第2の動作では、表示用の階調データに基づいて、正極DAC及び負極DACが前記正極階調電圧及び負極階調電圧をそれぞれ選択し、
    前記切替期間では、チャージシェア階調データを選択して、前記正極及び負極DACに出力することによって、前記アンプ回路に固定電圧が入力される請求項8、又は9に記載の駆動方法。
  11. 前記固定電圧が、MSB、又はLSBに対応する階調電圧であることを特徴とする請求項8乃至9のいずれか1項に記載の駆動方法。
  12. 前記第1の動作と第2の動作では、表示用の階調データに基づいて、正極DAC及び負極DACが前記正極階調電圧及び負極階調電圧をそれぞれ選択し、
    前記正極及び負極DAC回路のDAC出力と、前記固定電圧と、が入力されたアンプ入力切替回路が、前記切替期間では、前記固定電圧を選択して、前記アンプ回路に出力する請求項8、又は9に記載の駆動方法。
  13. 表示用の前記階調データに対応する階調電圧が、階調電圧範囲に含まれる所定のしきい値電圧よりもチャージシェア電圧に近くなる場合に、前記アンプ回路に前記表示用の前記階調データに対応する階調電圧が入力され、
    表示用の前記階調データに対応する階調電圧が、階調電圧範囲に含まれる所定のしきい値電圧よりもチャージシェア電圧と離れている場合に、前記切替期間に前記アンプ回路に前記固定電圧が入力される請求項8乃至12のいずれか1項に記載の駆動方法。
JP2010141567A 2010-06-22 2010-06-22 駆動回路、駆動方法、及び表示装置、 Pending JP2012008197A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010141567A JP2012008197A (ja) 2010-06-22 2010-06-22 駆動回路、駆動方法、及び表示装置、
KR1020110056398A KR20110139102A (ko) 2010-06-22 2011-06-10 드라이브 회로, 드라이브 방법 및 디스플레이 소자
US13/165,218 US20110310080A1 (en) 2010-06-22 2011-06-21 Drive circuit, drive method, and display device
CN201110179936A CN102298897A (zh) 2010-06-22 2011-06-22 驱动电路、驱动方法、以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010141567A JP2012008197A (ja) 2010-06-22 2010-06-22 駆動回路、駆動方法、及び表示装置、

Publications (1)

Publication Number Publication Date
JP2012008197A true JP2012008197A (ja) 2012-01-12

Family

ID=45328206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010141567A Pending JP2012008197A (ja) 2010-06-22 2010-06-22 駆動回路、駆動方法、及び表示装置、

Country Status (4)

Country Link
US (1) US20110310080A1 (ja)
JP (1) JP2012008197A (ja)
KR (1) KR20110139102A (ja)
CN (1) CN102298897A (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201250666A (en) * 2011-06-15 2012-12-16 Raydium Semiconductor Corp Driving circuit of a display
TWI459364B (zh) * 2012-01-13 2014-11-01 Raydium Semiconductor Corp 驅動裝置
TWI459363B (zh) * 2012-01-13 2014-11-01 Raydium Semiconductor Corp 驅動裝置
TWI469116B (zh) * 2012-09-18 2015-01-11 Novatek Microelectronics Corp 負載驅動裝置及其驅動方法
CN103700351B (zh) * 2012-09-27 2016-01-20 联咏科技股份有限公司 负载驱动装置及其驱动方法
KR102049228B1 (ko) 2013-04-29 2019-11-28 삼성전자 주식회사 전력 소모를 줄일 수 있는 전하 공유 방법과 상기 방법을 수행할 수 있는 장치들
KR102070871B1 (ko) * 2013-06-25 2020-01-29 주식회사 실리콘웍스 디스플레이 구동회로 및 디스플레이 장치
KR102131874B1 (ko) * 2013-11-04 2020-07-09 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
CN105099432B (zh) * 2014-05-19 2019-04-30 奇景光电股份有限公司 输出缓冲器
KR102342739B1 (ko) * 2014-10-13 2021-12-24 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
CN104505032B (zh) * 2014-12-19 2017-10-31 彩优微电子(昆山)有限公司 一种用于液晶显示装置的源极驱动电路
KR102274215B1 (ko) 2015-01-09 2021-07-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN104809984B (zh) 2015-05-15 2016-04-06 京东方科技集团股份有限公司 源极驱动电路、源极驱动装置、显示面板及显示装置
KR102287759B1 (ko) 2015-07-30 2021-08-09 삼성전자주식회사 출력 버퍼를 포함하는 소스 드라이버, 디스플레이 구동 회로 및 소스 드라이버의 동작방법
US10083668B2 (en) * 2016-03-09 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
TWI605435B (zh) * 2016-03-29 2017-11-11 奇景光電股份有限公司 源極驅動器的輸出放大器及其控制方法
JP6895234B2 (ja) * 2016-08-31 2021-06-30 ラピスセミコンダクタ株式会社 表示ドライバ及び半導体装置
KR102575828B1 (ko) 2018-05-04 2023-09-06 삼성전자주식회사 소오스 드라이버 및 디스플레이 드라이버 ic
CN108898994B (zh) * 2018-07-13 2021-03-12 湖南国科微电子股份有限公司 驱动电路
CN111524487B (zh) * 2019-02-01 2021-07-27 上海和辉光电股份有限公司 数据驱动电路、方法以及显示面板
JP7046860B2 (ja) * 2019-03-12 2022-04-04 ラピスセミコンダクタ株式会社 デジタルアナログ変換回路及びデータドライバ
CN113168801B (zh) * 2019-09-23 2022-11-25 京东方科技集团股份有限公司 源极驱动电路及驱动方法、显示装置
CN110728960A (zh) * 2019-10-21 2020-01-24 湖南国科微电子股份有限公司 Lcd驱动电路和显示设备
CN111261125B (zh) * 2020-03-19 2021-10-22 合肥京东方显示技术有限公司 数据驱动器及其控制方法、显示装置
CN112669781B (zh) * 2020-12-14 2022-04-12 北京奕斯伟计算技术有限公司 显示处理方法、显示处理装置及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1195729A (ja) * 1997-09-24 1999-04-09 Texas Instr Japan Ltd 液晶ディスプレイ用信号線駆動回路
JP2007199203A (ja) * 2006-01-24 2007-08-09 Oki Electric Ind Co Ltd 駆動装置およびその駆動方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001255857A (ja) * 2000-03-09 2001-09-21 Texas Instr Japan Ltd 駆動回路
JP4991127B2 (ja) * 2005-06-29 2012-08-01 株式会社ジャパンディスプレイセントラル 表示信号処理装置および液晶表示装置
KR20070083350A (ko) * 2006-02-21 2007-08-24 삼성전자주식회사 소스 구동 장치 및 구동 방법과, 이를 갖는 표시 장치 및구동 방법
JP2008185915A (ja) * 2007-01-31 2008-08-14 Nec Electronics Corp 液晶表示装置、ソースドライバ及び液晶表示パネル駆動方法
KR101301312B1 (ko) * 2008-04-08 2013-08-29 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP4526581B2 (ja) * 2008-08-06 2010-08-18 ルネサスエレクトロニクス株式会社 液晶表示パネル駆動用ドライバ、及び液晶表示装置
KR101310379B1 (ko) * 2008-12-03 2013-09-23 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1195729A (ja) * 1997-09-24 1999-04-09 Texas Instr Japan Ltd 液晶ディスプレイ用信号線駆動回路
JP2007199203A (ja) * 2006-01-24 2007-08-09 Oki Electric Ind Co Ltd 駆動装置およびその駆動方法

Also Published As

Publication number Publication date
KR20110139102A (ko) 2011-12-28
US20110310080A1 (en) 2011-12-22
CN102298897A (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
JP2012008197A (ja) 駆動回路、駆動方法、及び表示装置、
US9390666B2 (en) Display device capable of driving at low speed
US8068080B2 (en) Display apparatus, source driver, and display panel driving method
US9001089B2 (en) Data driving apparatus and method for liquid crystal display device
JP2020003802A (ja) 表示装置及びその駆動方法
USRE39366E1 (en) Liquid crystal driver and liquid crystal display device using the same
KR100921312B1 (ko) 표시용 구동 회로
US8669972B2 (en) Liquid crystal display panel driving method, liquid crystal display device, and liquid crystal display driver including driving and setting a counter electrode for common inversion driving
JP4514695B2 (ja) 液晶表示装置の駆動装置及び駆動方法
US8102352B2 (en) Liquid crystal display device and data driving circuit thereof
US20090251451A1 (en) Liquid crystal display and method of driving the same
US8009134B2 (en) Display device
US9196205B2 (en) Scanning signal line drive circuit and display device equipped with same
JPH11175028A (ja) 液晶表示装置、液晶表示装置の駆動回路、および液晶表示装置の駆動方法
US20110102404A1 (en) Low Power Driving Method for a Display Panel and Driving Circuit Therefor
WO2009101877A1 (ja) 表示装置およびその駆動方法
KR101958654B1 (ko) 도트 인버젼 액정표시장치
JP2009145492A (ja) 表示駆動装置及びそれを備えた表示装置
KR101174783B1 (ko) 액정 표시장치의 구동장치 및 구동방법
JP2007264368A (ja) 液晶表示装置
KR101443390B1 (ko) 데이터 변조 방법, 이를 구비한 액정표시장치 및 그 구동방법
JP2010102146A (ja) 液晶表示装置のドライブ装置および液晶表示装置
JP2012058692A (ja) 液晶表示装置の駆動装置および液晶表示システム
CN112927657A (zh) 显示驱动器以及显示装置
KR101070555B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140204