CN112927657A - 显示驱动器以及显示装置 - Google Patents

显示驱动器以及显示装置 Download PDF

Info

Publication number
CN112927657A
CN112927657A CN202011397939.8A CN202011397939A CN112927657A CN 112927657 A CN112927657 A CN 112927657A CN 202011397939 A CN202011397939 A CN 202011397939A CN 112927657 A CN112927657 A CN 112927657A
Authority
CN
China
Prior art keywords
gray
scale
voltages
wirings
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011397939.8A
Other languages
English (en)
Other versions
CN112927657B (zh
Inventor
椎林兼一
大谷圭吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN112927657A publication Critical patent/CN112927657A/zh
Application granted granted Critical
Publication of CN112927657B publication Critical patent/CN112927657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours

Abstract

本发明的目的在于提供一种显示驱动器以及显示装置，可显示抑制了色差的高品质的图像。本发明含有：总线配线，包含多个配线；灰阶电压生成电路，生成以M灰阶来表示亮度电平的M个灰阶电压，并将M个灰阶电压分别施加于属于总线配线的M个配线上的中间部；多个解码器，沿着M个配线而并排配置，分别经由M个配线而接收M个灰阶电压，根据像素数据片从M个灰阶电压中选择一个并输出；多个输出放大器，将从多个解码器输出的电压分别个别地放大，生成为多个像素驱动电压；以及第一灰阶间短路电路及第二灰阶间短路电路，根据导入像素数据片的加载信号，使M个配线各自的一端彼此短路并且使M个配线各自的另一端彼此短路。

Description

显示驱动器以及显示装置
技术领域
本发明涉及一种根据图像信号来驱动显示屏的显示驱动器、以及包含所述显示驱动器的显示装置。
背景技术
在液晶显示装置中包含液晶屏，并且包含：栅极驱动器，对形成于所述液晶屏的多个扫描线进行驱动；以及源极驱动器，对在所述液晶屏中与各扫描线交叉的多个信号线进行驱动。
作为所述源极驱动器，已知包含下述部分的源极驱动器：电阻分压电路、灰阶放大器、多个模数转换器(Digital Analog Convertor，DAC)电路、以及作为外部端子的多个输出端子(例如参照专利文献1)。
电阻分压电路及灰阶放大器(称为灰阶电压生成电路)通过将电源电压分压从而生成与64灰阶的亮度分别对应的64个电压，并将这些电压以64个灰阶信号的形式经由灰阶信号总线配线而供给于各DAC电路。各DAC电路从经由灰阶信号总线配线所接收的64个灰阶信号中选择与显示数据对应的一个，并将其经由与自身对应的输出端子而输出。各DAC电路在源极驱动器内，配置于与并排配置成一列的输出端子分别对应的位置。
现有技术文献
专利文献
专利文献1日本专利特开2009-69287号公报
发明内容
发明所要解决的问题
此外，这种源极驱动器中，有时负荷伴随每一水平扫描期间的显示数据的变化而变动，导致各灰阶信号的电平暂时下降(或增加)，接着逐渐增加(或下降)而回到各自的所需电平。
此时，灰阶信号的电平下降(或增加)后至回到所需电平时，产生延迟，此延迟是由与灰阶电压生成电路及DAC电路间的配线长对应的配线电阻、及DAC电路所含的最终段的输出放大器的输入电容所引起。由此，对于配置于距灰阶电压生成电路远的位置的、DAC电路(称为远端DAC)的输出信号来说，与配置于距灰阶电压生成电路近的位置的、DAC电路(称为近端DAC)的输出信号相比，产生更大的延迟。
因此，若伴随近年来的显示装置的大画面化及高精细化而一水平扫描期间变短，则有时在各水平扫描期间的结束时间点，接收了来自近端DAC的输出信号的、液晶屏内的信号线上的电平达到所需电平，但在接收了来自远端DAC的输出信号的、液晶屏内的信号线上，其电平未达到所需电平。由此，负责液晶屏的画面中央区域的显示的信号线上的信号电平、与负责画面的左端及右端区域的显示的信号线上的信号电平产生电平差。因此，在所述电平差成为一灰阶以上的情况下，可能在画面中央区域、与画面左端及右端区域之间在视觉上产生色差。
因此，本发明的目的在于提供一种显示驱动器以及显示装置，可显示抑制了这种色差的高品质的高精细图像。
解决问题的技术手段
本发明的显示驱动器根据加载信号而导入基于图像信号的多个像素数据片，并根据所导入的所述多个像素数据片，生成对显示屏的多个源极线施加的多个像素驱动电压，且所述显示驱动器包括：总线配线，包含多个配线；灰阶电压生成电路，生成以M(M为2以上的整数)灰阶来表示亮度电平的M个灰阶电压，并将所述M个灰阶电压分别施加于属于所述总线配线的M个配线各自的一端与另一端之间的中间部；多个解码器，沿着所述M个配线而并排配置，分别经由所述M个配线而接收所述M个灰阶电压，根据所述像素数据片从所述M个灰阶电压中选择一个并输出；多个输出放大器，将从所述多个解码器输出的电压分别个别地放大，生成为所述多个像素驱动电压；第一灰阶间短路电路，根据所述加载信号，使所述M个配线各自的所述一端彼此短路；以及第二灰阶间短路电路，根据所述加载信号，使所述M个配线各自的所述另一端彼此短路。
而且，本发明的显示驱动器根据加载信号来导入基于图像信号的多个像素数据片，并根据所导入的所述多个像素数据片，生成对显示屏的多个源极线施加的多个像素驱动电压，且所述显示驱动器包括：第一总线配线及第二总线配线，分别包含多个配线；灰阶电压生成电路，生成以M(M为2以上的整数)灰阶来表示亮度电平的M个灰阶电压，将所述M个灰阶电压分别施加于属于所述第一总线配线的M个配线各自的一端与另一端之间的中间部，并且分别施加于属于所述第二总线配线的M个配线各自的一端与另一端之间的中间部；第一解码器～第r(r为2以上的整数)解码器，沿着所述第一总线配线而并排配置，分别经由属于所述第一总线配线的所述M个配线而接收所述M个灰阶电压，根据所述像素数据片从所述M个灰阶电压中选择一个并输出；第(r+1)解码器～第n解码器，沿着所述第二总线配线而并排配置，分别经由属于所述第二总线配线的所述M个配线而接收所述M个灰阶电压，根据所述像素数据片从所述M个灰阶电压中选择一个并输出；输出放大器，将从所述第一解码器～第r解码器及所述第(r+1)解码器～第n解码器输出的电压分别个别地放大，生成为n个所述像素驱动电压；第一灰阶间短路电路，根据所述加载信号，使属于所述第一总线配线的所述M个配线各自的所述一端彼此短路；第二灰阶间短路电路，根据所述加载信号，使属于所述第一总线配线的所述M个配线各自的所述另一端彼此短路；第三灰阶间短路电路，根据所述加载信号，使属于所述第二总线配线的所述M个配线各自的所述一端彼此短路；以及第四灰阶间短路电路，根据所述加载信号，使属于所述第二总线配线的所述M个配线各自的所述另一端彼此短路。
而且，本发明的显示驱动器根据加载信号来导入基于图像信号的多个像素数据片，并根据所导入的所述多个像素数据片，生成对显示屏的多个源极线施加的多个像素驱动电压，且所述显示驱动器包括：总线配线，包含M个(M为2以上的整数)配线；灰阶电压生成电路，生成以所述M个灰阶来表示亮度电平的灰阶电压，并将所述M个灰阶电压分别施加于所述M个配线各自的一端与另一端之间；多个解码器，沿着所述M个配线而并排配置，分别经由所述M个配线而接收所述M个灰阶电压，根据所述像素数据片从所述M个灰阶电压中选择一个并输出；多个输出放大器，将从所述多个解码器输出的电压分别个别地放大，生成为所述多个像素驱动电压；以及灰阶间短路电路，根据所述加载信号，使所述M个配线各自的所述一端彼此及所述另一端彼此的至少一者短路。
本发明的显示装置包含：显示屏，具有多个源极线；以及显示驱动器，根据加载信号来导入基于图像信号的多个像素数据片，并根据所导入的所述多个像素数据片而生成多个像素驱动电压，分别施加于所述显示屏的多个源极线，且所述显示驱动器包括：总线配线，包含多个配线；灰阶电压生成电路，生成以M(M为2以上的整数)灰阶来表示亮度电平的M个灰阶电压，并将所述M个灰阶电压分别施加于属于所述总线配线的M个配线各自的一端与另一端之间的中间部；多个解码器，沿着所述M个配线而并排配置，分别经由所述M个配线而接收所述M个灰阶电压，根据所述像素数据片从所述M个灰阶电压中选择一个并输出；多个输出放大器，将从所述多个解码器输出的电压分别个别地放大，生成为所述多个像素驱动电压；第一灰阶间短路电路，根据所述加载信号，使所述M个配线各自的所述一端彼此短路；以及第二灰阶间短路电路，根据所述加载信号，使所述M个配线各自的所述另一端彼此短路。
而且，本发明的显示装置包含：显示屏，具有多个源极线；以及显示驱动器，根据加载信号来导入基于图像信号的多个像素数据片，并根据所导入的所述多个像素数据片而生成多个像素驱动电压，分别施加于所述显示屏的多个源极线，且所述显示驱动器包括：第一总线配线及第二总线配线，分别包含多个配线；灰阶电压生成电路，生成以M(M为2以上的整数)灰阶来表示亮度电平的M个灰阶电压，将所述M个灰阶电压分别施加于属于所述第一总线配线的M个配线各自的一端与另一端之间的中间部，并且分别施加于属于所述第二总线配线的M个配线各自的一端与另一端之间的中间部；第一解码器～第r(r为2以上的整数)解码器，沿着所述第一总线配线而并排配置，分别经由属于所述第一总线配线的所述M个配线而接收所述M个灰阶电压，根据所述像素数据片从所述M个灰阶电压中选择一个并输出；第(r+1)解码器～第n解码器，沿着所述第二总线配线而并排配置，分别经由属于所述第二总线配线的所述M个配线而接收所述M个灰阶电压，根据所述像素数据片从所述M个灰阶电压中选择一个并输出；输出放大器，将从所述第一解码器～第r解码器及所述第(r+1)解码器～第n解码器输出的电压分别个别地放大，生成为n个所述像素驱动电压；第一灰阶间短路电路，根据所述加载信号，使属于所述第一总线配线的所述M个配线各自的所述一端彼此短路；第二灰阶间短路电路，根据所述加载信号，使属于所述第一总线配线的所述M个配线各自的所述另一端彼此短路；第三灰阶间短路电路，根据所述加载信号，使属于所述第二总线配线的所述M个配线各自的所述一端彼此短路；以及第四灰阶间短路电路，根据所述加载信号，使属于所述第二总线配线的所述M个配线各自的所述另一端彼此短路。
发明的效果
本发明的显示驱动器包含：灰阶电压生成电路，生成以M(M为2以上的整数)灰阶来表示亮度电平的M个灰阶电压，并分别施加于M条配线各自的中间部；以及多个解码器，沿着M条配线而并排配置，分别根据像素数据片从经由所述M条配线而接收的M个灰阶电压中选择一个并输出。
此处，所述显示驱动器中，根据进行多个像素数据片的导入的加载信号，来使M条配线各自的一端彼此短路，并且使所述M条配线各自的另一端彼此短路。
通过所述短路处理，而缩短配置于距灰阶电压生成电路的配线长长的位置的解码器中的延迟时间，即，缩短负责画面左端及右端区域的显示的解码器中的延迟时间。因此，配置于所述配线长短的位置的解码器也就是负责画面中央区域的显示的解码器的延迟时间、与负责画面左端及右端区域的显示的解码器的延迟时间的差变小。
由此，可在水平扫描期间的结束时间点，使负责显示屏的画面中央区域的显示的源极线的电压、与负责画面左端及右端区域的显示的源极线的电压的差减少至小于一灰阶的电压。
因此，根据本发明，可提供一种抑制了色差的高品质的显示图像。
附图说明
图1为表示包含本发明的源极驱动器13的显示装置100的结构的框图。
图2为表示加载信号LD的波形图。
图3为表示源极驱动器13的内部结构的电路图。
图4为表示灰阶电压生成电路132的输出段的结构的电路图。
图5为表示总线配线BS的中间部e1的连接形态的一例的图。
图6为表示灰阶间短路电路133a的电路图。
图7为表示灰阶间短路电路133b的电路图。
图8为表示未设置灰阶间短路电路的情况下的、一水平扫描期间内的各信号的波形的波形图。
图9为表示设有灰阶间短路电路的情况下的、一水平扫描期间内的各信号的波形的波形图。
图10为表示源极驱动器13的内部结构的另一例的电路图及配置图。
符号的说明
13：源极驱动器
20：显示屏
132：灰阶电压生成电路
133a、133b：灰阶间短路电路
A1～An：输出放大器
BS：总线配线
E1～En：解码器
QN、QP：开关元件
具体实施方式
以下，一方面参照附图一方面对本发明的实施例进行详细说明。
图1为表示包含本发明的显示驱动器的显示装置100的结构的框图。如图1所示，显示装置100具有驱动控制部11、栅极驱动器12、源极驱动器13、及例如包含液晶屏的显示屏20。
在显示屏20，形成有分别沿二维画面的水平方向伸长的m个(m为2以上的整数)水平扫描线S1～Sm、以及分别沿二维画面的垂直方向伸长的n个(n为2以上的整数)源极线D1～Dn。进而，在水平扫描线S及源极线D的各交叉部的区域(由虚线包围的区域)，形成有成为像素的显示单元PC。
驱动控制部11接收输入图像信号VS，基于所述输入图像信号VS而生成水平同步信号，并将其供给于栅极驱动器12。而且，驱动控制部11基于输入图像信号VS而生成图像数据信号VPD，并将其供给于源极驱动器13，所述图像数据信号VPD针对每个像素而包含以例如6位(bit)的数据来表示所述像素的亮度电平的、像素数据PD的系列。进而，驱动控制部11生成与水平同步信号对应的二值的加载信号LD，并将其供给于源极驱动器13。
图2为表示加载信号LD的一例的时间图(time chart)。
如图2所示，驱动控制部11生成下述脉冲信号作为加载信号LD，即：在各水平扫描期间，分别在其开头从例如逻辑电平0的状态过渡至逻辑电平1，并以规定期间w1维持所述逻辑电平1的状态。
栅极驱动器12与从驱动控制部11供给的水平同步信号同步而生成栅极脉冲，并将其依次施加于显示屏20的各水平扫描线S1～Sm。
源极驱动器13基于图像数据信号VPD而生成与显示屏20的源极线D1～源极线Dn分别对应的像素驱动信号G1～像素驱动信号Gn，并分别个别地供给于对应的源极线D1～源极线Dn。此外，源极驱动器13为单一的半导体芯片，或分割为多个半导体芯片而形成。
图3为表示源极驱动器13的内部结构的框图。
如图3所示，源极驱动器13包含数据锁存部131、灰阶电压生成电路132、灰阶间短路电路133a及灰阶间短路电路133b、解码器E1～解码器En以及输出放大器A1～输出放大器An。
数据锁存部131根据加载信号LD，将图像数据信号VPD所含的像素数据PD的系列以一水平扫描线程度导入，即，以n个为单位而导入。另外，数据锁存部131将所导入的n个像素数据PD分别供给于电平位移电路L1～电平位移电路Ln。
电平位移电路L1～电平位移电路Ln对n个像素数据PD各自的信号电平的振幅进行电平位移至解码器E1～解码器En中可使用的电平，将所得的n个像素数据片作为像素数据P1～像素数据Pn而分别供给于解码器E1～解码器En。
灰阶电压生成电路132分别生成具有正极性的电压值的M(M为2以上的整数)个灰阶电压Y[1]～Y[M]，所述正极性的电压值符合相对于显示屏20的伽马特性的倒伽马特性。进而，灰阶电压生成电路132分别生成具有负极性的电压值的M个灰阶电压X[1]～X[M]，所述负极性的电压值符合所述倒伽马特性。此外，下文中，将灰阶电压Y[1]～Y[M]也表述作灰阶电压Y[M：1]，将灰阶电压X[1]～X[M]也表述作灰阶电压X[M：1]。
图4为表示灰阶电压生成电路132的输出段的结构的电路图。
如图4所示，灰阶电压生成电路132包含伽马缓冲器GB1～伽马缓冲器GB4、及梯形电阻LDR。
各伽马缓冲器GB1～GB4例如包含操作放大器，如图4所示，包含自身的反转输入端子(-)与自身的输出端子Y连接的、所谓电压跟随器电路(voltage follower circuit)。伽马缓冲器GB1～伽马缓冲器GB4分别具有以下的大小关系，且且在各自的非反转输入端子(+)个别地接收基准电压VG1～基准电压VG4，所述基准电压VG1～基准电压VG4具有符合所述倒伽马特性的电压值。
VG1＞VG2＞VG3＞VG4
各伽马缓冲器GB1～GB4的输出端子Y如图4所示，分别连接于梯形电阻LDR的四处的不同连接点。根据所述结构，梯形电阻LDR按照所述倒伽马特性将基准电压VG1及基准电压VG2间分压为M个，生成M个电压作为正极性的灰阶电压Y[M：1]。而且，梯形电阻LDR按照所述倒伽马特性将基准电压VG4及基准电压VG3间分压为M个，生成M个电压作为负极性的灰阶电压X[M：1]。
灰阶电压生成电路132将所述M个正极性的灰阶电压Y[M：1]、及M个负极性的灰阶电压X[M：1]，经由包含2M个配线的总线配线BS而供给于各解码器E1～En。
各解码器E1～En每隔规定期间，交替选择正极性的灰阶电压Y[M：1]与负极性的灰阶电压X[M：1]。此处，各解码器E1～解码器En从所选择的M个灰阶电压中，选择与自身所接收的像素数据P所示的亮度电平对应的至少一个灰阶电压。解码器E1～解码器En将具有各自选择的灰阶电压的灰阶信号K1～灰阶信号Kn供给于输出放大器A1～输出放大器An。
各输出放大器A1～An例如为自身的输出端子与自身的反转输入端子(-)连接的、包含所谓操作放大器的电压跟随器电路。输出放大器A1～输出放大器An在各自的非反转输入端子(+)接收从解码器E1～解码器En输出的灰阶信号K1～灰阶信号Kn，将与各自所接收的灰阶信号相应的电流输出至自身的输出端子，由此生成与灰阶电压对应的像素驱动信号G1～像素驱动信号Gn。所述像素驱动信号G1～像素驱动信号Gn经由形成有源极驱动器13的半导体芯片的外部端子T1～外部端子Tn而输出，供给于显示屏20的源极线D1～源极线Dn。
此外，图3所示的电路图中，关于解码器E1～解码器En、输出放大器A1～输出放大器An、外部端子T1～外部端子Tn、总线配线BS、灰阶电压生成电路132、灰阶间短路电路133a及灰阶间短路电路133b，表示半导体芯片内的配置形态的一例。
即，在半导体芯片内，如图3所示，解码器E1～解码器En及输出放大器A1～输出放大器An是沿着总线配线BS而并排配置，所述总线配线BS包含沿着方向dL分别伸长的2M条配线。
如图3所示，灰阶电压生成电路132针对沿着方向dL伸长的总线配线BS上的中间部，即，针对属于所述总线配线BS的2M条配线各自的一端与另一端之间的中间部e1，施加灰阶电压Y[M：1]及灰阶电压X[M：1]。此外，如图3所示，中间部e1优选位于由解码器E1～解码器En中配置于中央的解码器Er与解码器Er+1之间所夹持的区域内的总线配线BS上。
图5为详细表示总线配线BS及所述中间部e1处的连接形态的图。
如图5所示，总线配线BS包含：配线YL[1]～配线YL[M]，用于将灰阶电压Y[1]～Y[M]传输至各解码器E1～En；以及配线XL[1]～配线XL[M]，用于将灰阶电压X[1]～灰阶电压X[M]传输至各解码器E1～En。即，灰阶电压生成电路132将自身所生成的正极性的灰阶电压Y[1]～灰阶电压Y[M]在所述中间部e1中分别施加于总线配线BS所包含的配线YL[1]～配线YL[M]。进而，灰阶电压生成电路132将自身所生成的负极性的灰阶电压X[1]～灰阶电压X[M]在所述中间部e1中分别施加于总线配线BS所包含的配线XL[1]～配线XL[M]。
而且，如图3所示，各解码器E1～En经由在分别对应的位置从所述总线配线BS分支的2M条配线，接收正极性的灰阶电压Y[M：1]及负极性的灰阶电压X[M：1]。
此外，在所述总线配线BS的一端，如图3所示那样形成有灰阶间短路电路133a，在所述总线配线BS的另一端形成有灰阶间短路电路133b。
图6为表示灰阶间短路电路133a的内部结构的电路图。
如图6所示，灰阶间短路电路133a包含电平位移器LSa、正极短路开关部SWp及负极短路开关部SWn。
电平位移器LSa生成加载信号LDa，此加载信号LDa是将表示二值(逻辑电平0或1)的加载信号LD的电压电平，进行电平位移至可对正极短路开关部SWp及负极短路开关部SWn的各开关进行通断(on-off)控制的电压电平而成。进而，电平位移器LSa生成使加载信号LDa的逻辑电平反转的信号作为加载信号LDaQ。
正极短路开关部SWp连接于总线配线BS中的、分别传输正极性的灰阶电压Y[1]～灰阶电压Y[M]的配线YL[1]～配线YL[M]各自的一端(左端)。正极短路开关部SWp包含多个开关元件QP，所述多个开关元件QP根据加载信号LDaQ，将配线YL[1]～配线YL[M]各自的一端以5个为单位相互电连接。各开关元件QP在加载信号LDaQ表示例如逻辑电平1的情况下成为断开状态，另一方面，在表示逻辑电平0的情况下成为接通状态，将配线YL[1]～配线YL[M]中邻接的配线彼此电连接。
负极短路开关部SWn连接于总线配线BS中的、分别传输负极性的灰阶电压X[1]～灰阶电压X[M]的配线XL[1]～配线XL[M]各自的一端(左端)。负极短路开关部SWn包含多个开关元件QN，所述多个开关元件QN根据加载信号LDa，将配线XL[1]～配线XL[M]各自的一端以5个为单位相互电连接。各开关元件QN在加载信号LDa表示例如逻辑电平0的情况下成为断开状态，另一方面，在表示逻辑电平1的情况下成为接通状态，将配线XL[1]～配线XL[M]中邻接的配线彼此电连接。
图7为表示灰阶间短路电路133b的内部结构的电路图。
如图7所示，灰阶间短路电路133b包含电平位移器LSb、正极短路开关部SWq及负极短路开关部SWj。
此外，电平位移器LSb与图6所示的电平位移器LSa具有相同结构。而且，正极短路开关部SWq与图6所示的正极短路开关部SWp为相同结构，负极短路开关部SWj与图6所示的负极短路开关部SWn具有相同结构。
因此，关于电平位移器LSb的动作、与加载信号LDbQ相应的正极短路开关部SWq的动作、及与加载信号LDb相应的负极短路开关部SWj的动作，省略其说明。
此处，在源极驱动器13中，通过设置灰阶间短路电路133a及灰阶间短路电路133b，从而针对配置于距灰阶电压生成电路132的总线配线BS的配线长长的位置的解码器E，相对于配置于所述配线长短的位置的解码器E，而大幅度地缩短所述解码器中的延迟时间。
以下，关于利用灰阶间短路电路133a、灰阶间短路电路133b的解码器的高速化动作，取距灰阶电压生成电路132的配线长达到最长的解码器E1及解码器En、以及所述配线长达到最短的解码器Er及解码器Er+1为例，参照图8及图9进行说明。
图8及图9为表示解码器E1、解码器Er、解码器Er+1及解码器En从正极性最小的灰阶电压Y[1]的选择状态过渡至最大的灰阶电压Y[M]的选择状态时的与解码器E1、解码器Er、解码器Er+1及解码器En有关的各信号在一水平扫描期间内的波形的波形图。
此外，图8表示未设置灰阶间短路电路(133a、133b)的情况下的信号波形，图9表示设有所述灰阶间短路电路的情况下的信号波形。
首先，在未设置灰阶间短路电路的情况下，如图8所示，从解码器E1及解码器En输出的灰阶信号K1及灰阶信号Kn与从解码器Er及解码器Er+1输出的灰阶信号Kr及灰阶信号Kr+1相比，缓慢地从灰阶电压Y[1]的状态推移至灰阶电压Y[M]的状态。
即，如图8所示，灰阶信号K1、灰阶信号Kr、灰阶信号Kr+1及灰阶信号Kn从灰阶电压Y[1]的状态即时间点t0开始增加，在其后的时间点t1，灰阶信号Kr及灰阶信号Kr+1先达到灰阶电压Y[M]的状态。接着，在从所述时间点t1延迟的时间点t2，灰阶信号K1及灰阶信号Kn达到灰阶电压Y[M]的状态。
此时，接收了所述灰阶信号Kr及所述灰阶信号Kr+1的输出放大器Ar及输出放大器Ar+1随着灰阶信号Kr及灰阶信号Kr+1的电压增加，生成如图8所示那样增加的像素驱动信号Gr及像素驱动信号Gr+1。输出放大器Ar及输出放大器Ar+1将这些像素驱动信号Gr及Gr+1分别经由输出端子Tr及输出端子Tr+1而施加于显示屏20的源极线Dr及源极线Dr+1。源极线Dr及源极线Dr+1各自的电压(以下称为电压Ur及电压Ur+1)也对应于这些像素驱动信号Gr及Gr+1而增加。但是，由于所述源极线Dr及源极线Dr+1的配线电阻及寄生电容的影响，所述电压增加的速度较像素驱动信号Gr及像素驱动信号Gr+1更慢。
此处，接收了较灰阶信号Kr及灰阶信号Kr+1更缓慢地增加的灰阶信号K1及灰阶信号Kn的输出放大器A1及输出放大器An生成较像素驱动信号Gr及像素驱动信号Gr+1更缓慢地增加的像素驱动信号G1及像素驱动信号Gn。输出放大器A1及输出放大器An将这些像素驱动信号G1及Gn分别经由输出端子T1及输出端子Tn而施加于显示屏20的源极线D1及源极线Dn。源极线D1及源极线Dn各自的电压(以下称为电压U1及电压Un)也对应于这些像素驱动信号G1及Gn而增加。但是，由于所述源极线D1及源极线Dn的配线电阻及寄生电容的影响，所述电压增加的速度较像素驱动信号G1及像素驱动信号Gn更慢。
因此，在一水平扫描期间的结束时间点，负责显示屏20的画面中央区域的显示的源极线Dr及源极线Dr+1的电压Ur及电压Ur+1、与负责画面左端及右端区域的显示的源极线D1及源极线Dn的电压U1及电压Un产生图8所示的电压差VT1。此时，一水平扫描期间的结束时间点的状态作为最终的显示图像而被看到，因而在所述电压差VT1成为一灰阶以上的情况下，在显示屏20的画面中央区域、与画面左端及右端区域之间产生色差。
另一方面，在设有灰阶间短路电路的情况下，如图9所示，所述灰阶间短路电路所含的图6及图7所示的所有开关元件QP及QN在水平扫描期间的开头的规定期间w1的期间中，根据逻辑电平1的加载信号LD而成为接通状态。此外，在所述规定期间w1以外的期间中，图6及图7所示的所有开关元件QP及QN根据逻辑电平0的加载信号LD而成为断开状态。因此，在水平扫描期间的开头的规定期间w1的期间中，总线配线BS所含的配线YL[M：1]及配线XL[M：1]成为以5条为单位短路的状态，在所述规定期间w1以外的期间中分别成为经开放的状态。
由此，针对经各开关元件QP(QN)短路的每5条配线YL(XL)，与施加于各配线YL(XL)的灰阶电压Y(X)对应的电荷经由开关元件QP(QN)而合成。
此时，针对每5条配线YL(XL)经由开关元件QP(QN)合成的电荷经由各配线YL(XL)而分别流入解码器E1～解码器En。此期间中，各解码器E1～En处于下述状态，即：从经由各配线YL(XL)而接收的2M个灰阶电压中，选择与对自身供给的像素数据P相应的一个。即，各解码器E1～En处于下述状态，即：将2M个配线(YL、XL)中的一个配线连接于输出放大器A的非反转输入端子(+)。
因此，各解码器E1～En在图8所示的规定期间w1之间，经由所述选择的一个配线，将合成电荷供给于输出放大器A的非反转输入端子(+)，所述合成电荷是将与所述配线处于短路状态的合计5个配线上的电荷合成而成。通过此种合成电荷的补充，从而对输出放大器A的输入电容进行充放电。因此，与仅利用一个配线上的电荷对输出放大器A的输入电容进行充放电的情况相比，灰阶信号K1～灰阶信号Kn及像素驱动信号G1～像素驱动信号Gn的上升或下降速度变得高速，灰阶信号K1～灰阶信号Kn及像素驱动信号G1～像素驱动信号Gn的延迟时间变短。
此外，如图3所示，来自5个配线的合成电荷的补充是从设于总线配线BS的两端的灰阶间短路电路133a(133b)向总线配线BS的中间部e1进行。此时，从灰阶间短路电路133a(133b)到各解码器E1～En的总线配线BS(包含YL、XL)的配线长越长，由配线电阻所引起的合成电荷的损失越大。即，对距灰阶间短路电路133a(133b)的配线长短的解码器E1(En)所补充的合成电荷的量，多于对所述配线长长的解码器Er(Er+1)所补充的合成电荷的量。
由此，如图9所示，从距灰阶间短路电路133a(133b)的配线长达到最长的解码器Er(Er+1)输出的灰阶信号Kr(Kr+1)以与图8所示的情况大致相同的速度上升，在时间点t1后立即达到灰阶电压Y[M]。另一方面，从所述配线长达到最短的解码器E1(En)输出的灰阶信号K1(Kn)以较图8所示的情况更高速的速度上升，在较时间点t2更早的时间点t2a达到灰阶电压Y[M]。
即，通过使在总线配线BS的两端邻接的配线彼此短路，从而缩短灰阶信号K1(Kn)所产生的延迟时间、与灰阶信号Kr(Kr+1)所产生的延迟时间的差。重要的是，通过缩短配置于距灰阶电压生成电路132的总线配线BS的配线长长的位置的解码器(例如E1、En)的延迟时间，从而减小与配置于所述配线长短的位置的解码器(例如Er、Er+1)的延迟时间的差。
因此，如图9所示，在一水平扫描期间的结束时间点，负责画面中央区域的显示的源极线Dr(Dr+1)的电压Ur(ur+1)、与负责画面左端(右端)区域的显示的源极线D1(Dn)的电压U1(Un)的电压差VT2小于图8所示的电压差VT1。因此，可使所述电压差VT2小于一灰阶的电压差。
因此，根据图3所示的源极驱动器13，可在驱动高精细及大画面的显示屏20时，提供抑制了在显示屏20的画面中央区域与画面左端及右端区域之间产生的色差的、高品质的显示图像。
此外，所述实施例中，如图6及图7所示，由多个开关元件QP及QN来构成灰阶间短路电路133a及灰阶间短路电路133b，但也可利用金属氧化物半导体(Metal OxideSemiconductor，MOS)型的晶体管来实现这些开关元件QP及QN。
即，将图6及图7所示的正极短路开关部SWp及正极短路开关部SWq所含的开关元件QP全部设为p通道型的MOS晶体管，将负极短路开关部SWn及负极短路开关部SWj所含的开关元件QN全部设为n通道型的MOS晶体管。
此处，图6所示的电平位移器LSa将加载信号LDa供给于作为负极短路开关部SWn所含的开关元件QN的各n通道型MOS晶体管的栅极。进而，电平位移器LSa将使所述加载信号LDa的逻辑电平反转而得的加载信号LDaQ，供给于作为正极短路开关部SWp所含的开关元件QP的各p通道型MOS晶体管的栅极。另一方面，图7所示的电平位移器LSb将加载信号LDb供给于作为负极短路开关部SWj所含的开关元件QN的各n通道型MOS晶体管的栅极。进而，电平位移器LSb将使所述加载信号LDb的逻辑电平反转而得的加载信号LDbQ，供给于作为正极短路开关部SWq所含的开关元件QP的各p通道型MOS晶体管的栅极。
进而，关于作为图6及图7所示的开关元件QP的p通道型MOS晶体管，其漏极(drain)及源极(source)分别连接于相互邻接的一对配线中的一者及另一者。同样地，关于作为开关元件QN的n通道型MOS晶体管，其漏极及源极也分别连接于相互邻接的一对配线中的一者及另一者。
而且，图6及图7所示的一例中，灰阶间短路电路133a及灰阶间短路电路133b分别针对每5灰阶，使分别传输所述5灰阶的灰阶电压的5个配线(YL、XL)在各水平扫描期间的开头部短路。但是，短路的配线数不限定于5个。即，只要为下述结构即可：针对与下述数量、例如相互邻接的4个～8个的各灰阶分别对应的每4～8条配线，使此4～8条配线短路，所述数量为通过合成电荷(此合成电荷是通过短路经由各配线而合成)的补充而增加的电压、与短路结束后的电压的差变得微小的数量。
重要的是，作为源极驱动器13，只要包含以下的总线配线、灰阶电压生成电路、多个解码器、输出放大器、以及第一灰阶间短路电路及第二灰阶间短路电路即可。
总线配线(BS)包含沿规定方向(dL)伸长的多个配线(YL[1]～YL[M]、XL[1]～XL[M])。灰阶电压生成电路(132)生成以M(M为2以上的整数)灰阶来表示亮度电平的M个灰阶电压(Y[1]～Y[M]、X[1]～X[M])。此外，灰阶电压生成电路(132)将所述M个灰阶电压分别施加于属于所述总线配线(BS)的M个配线(XL或YL)各自的一端与另一端之间的中间部(e1)。多个解码器(E1～En)沿着M个配线(XL或YL)而并排配置，分别经由这些M个配线而接收M个灰阶电压(Y或X)，根据像素数据片(P)从M个灰阶电压中选择一个并输出。多个输出放大器(A1～An)将从所述多个解码器输出的电压(K1～Kn)分别个别地放大，生成为多个像素驱动电压(G1～Gn)。第一灰阶间短路电路(133a)根据进行多个像素数据片的导入加载图像信号(LD)，使所述M个配线各自的一端彼此短路。第二灰阶间短路电路(133b)根据所述加载信号(LD)，使所述M个配线各自的另一端彼此短路。
而且，图3所示的一例中，将灰阶电压生成电路132所生成的灰阶电压Y[M：1]及X[M：1]，施加于沿着并排配置成一列的解码器E1～解码器En而配置的、一系统的总线配线BS的中间部。因此，从灰阶电压生成电路132到解码器E1(En)的配线长、与到解码器Er(Er+1)的配线长依然存在差。其结果为，在总线配线BS的配线电阻相对较高的情况下，可能灰阶信号K1(Kn)所产生的延迟时间、与灰阶信号Kr(Kr+1)所产生的延迟时间之间产生大的时间差，无法可靠地抑制上文所述的色差。
因此，也可将所述一系统的总线配线BS在方向dL的中间部分割为两个，对经分割的总线配线各自的中间部，施加由灰阶电压生成电路132所生成的灰阶电压Y[M：1]及X[M：1]，由此实现由配线电阻所致的延迟时间的减半。
图10为鉴于此方面而成的、表示源极驱动器13的另一结构的、半导体芯片内的各区块的配置形态的图。此外，图10中，省略图3所示的数据锁存部131及电平位移电路L1～电平位移电路Ln、以及加载信号LD的配线。而且，关于图10所示的解码器E1～解码器En、输出放大器A1～输出放大器An、灰阶电压生成电路132、灰阶间短路电路133a及灰阶间短路电路133b，与图3所示相同。
图10所示的源极驱动器13中，图3及图5所示的总线配线BS被分割为：第一总线配线BS1，将灰阶电压Y[M：1]及X[M：1]分别供给于解码器E1～解码器Er；以及第二总线配线BS2，将灰阶电压Y[M：1]及X[M：1]分别供给于解码器Er+1～解码器En。此外，总线配线BS1及总线配线BS2并未相互连接。
在总线配线BS1的一端连接有灰阶间短路电路133a，在其另一端，连接有具有与图7所示的灰阶间短路电路133b同样的结构的灰阶间短路电路141a。在总线配线BS2的一端，连接有具有与图6所示的灰阶间短路电路133a同样的结构的灰阶间短路电路141b，在其另一端连接有灰阶间短路电路133b。
图10所示的结构中，灰阶电压生成电路132将自身生成的灰阶电压Y[M：1]及灰阶电压X[M：1]，施加于与总线配线BS1及总线配线BS2无关而另设置的主总线配线MBS。此外，主总线配线MBS与图5所示的总线配线BS同样地，包含用于分别个别地传输灰阶电压Y[1]～灰阶电压Y[M]及灰阶电压X[1]～灰阶电压X[M]的2M个配线。此处，主总线配线MBS的2M个配线各自的一端如图10所示，在属于第一总线配线BS1的各配线的一端与另一端之间的中间部，连接于属于总线配线BS1的各配线。而且，主总线配线MBS的2M个配线各自的另一端如图10所示，在属于第二总线配线BS2的各配线的一端与另一端之间的中间部，连接于属于总线配线BS2的各配线。
根据图10所示的结构，可使各灰阶信号K1～Kn的延迟时间的差、及各像素驱动信号G1～Gn的延迟时间的差较采用图3所示的结构的情况更小。因此，可更可靠地抑制在显示屏20的画面中央区域、与画面左端及右端区域之间产生的色差。
此外，作为图10所示的源极驱动器13，只要包含以下的第一总线配线及第二总线配线、灰阶电压生成电路、第一解码器～第n(n为2以上的整数)解码器、输出放大器、第一灰阶间短路电路～第四灰阶间短路电路即可。
第一总线配线(BS1)及第二总线配线(BS2)分别包含多个配线(YL[1]～YL[M]、XL[1]～XL[M])。灰阶电压生成电路(132)生成以M(M为2以上的整数)灰阶来表示亮度电平的M个灰阶电压(Y[1]～Y[M]、X[1]～X[M])。另外，灰阶电压生成电路(132)将这些M个灰阶电压，分别施加于属于第一总线配线(BS1)的M个配线各自的一端与另一端之间的中间部、及属于第二总线配线(BS2)的M个配线各自的一端与另一端之间的中间部。第一解码器～第n解码器中的第一解码器～第r(r为2以上且小于n的整数)解码器(E1～Er)沿着第一总线配线(BS1)而并排配置，分别经由属于所述第一总线配线的M个配线而接收M个灰阶电压，根据像素数据片(P)从M个灰阶电压中选择一个并输出。第一解码器～第n解码器中的第r+1解码器～第n解码器(Er+1～En)沿着第二总线配线(BS2)而并排配置，分别经由属于所述第二总线配线的M个配线而接收M个灰阶电压，根据像素数据片(P)从M个灰阶电压中选择一个并输出。输出放大器(A1～An)将从第一解码器～第n解码器输出的电压(K1～Kn)分别个别地放大，生成为n个像素驱动电压(G1～Gn)。
第一灰阶间短路电路(133a)根据导入多个像素数据片的加载信号(LD)，使属于第一总线配线(BS1)的M个配线各自的一端彼此短路。第二灰阶间短路电路(141a)根据加载信号(LD)，使属于第一总线配线(BS1)的M个配线各自的另一端彼此短路。第三灰阶间短路电路(141b)根据加载信号(LD)，使属于第二总线配线(BS2)的M个配线各自的一端彼此短路。第四灰阶间短路电路(133b)根据加载信号(LD)，使属于第二总线配线(BS2)的M个配线各自的另一端彼此短路。

Claims (11)

1.一种显示驱动器，根据加载信号来导入基于图像信号的多个像素数据片，并根据所导入的多个所述像素数据片，生成对显示屏的多个源极线施加的多个像素驱动电压，且所述显示驱动器的特征在于包括：
总线配线，包含多个配线；
灰阶电压生成电路，生成以M灰阶来表示亮度电平的M个灰阶电压，并将所述M个灰阶电压分别施加于属于所述总线配线的M个所述配线各自的一端与另一端之间的中间部，M为2以上的整数；
多个解码器，沿着所述M个所述配线而并排配置，分别经由所述M个所述配线接收所述M个灰阶电压，根据所述像素数据片从所述M个灰阶电压中选择一个并输出；
多个输出放大器，将从所述多个解码器输出的电压分别个别地放大，生成为多个所述像素驱动电压；
第一灰阶间短路电路，根据所述加载信号，使所述M个所述配线各自的所述一端彼此短路；以及
第二灰阶间短路电路，根据所述加载信号，使所述M个所述配线各自的所述另一端彼此短路。
2.根据权利要求1所述的显示驱动器，其特征在于，
所述第一灰阶间短路电路及所述第二灰阶间短路电路针对将所述M个所述配线分为包含邻接的多个所述配线的群的每个群，使属于所述群的所述配线彼此短路。
3.根据权利要求2所述的显示驱动器，其特征在于，
所述第一灰阶间短路电路及所述第二灰阶间短路电路在所述图像信号的每个水平扫描期间，在开头的规定期间中，使属于所述群的所述配线彼此短路。
4.根据权利要求2或3所述的显示驱动器，其特征在于，
属于所述群的所述配线的条数为4～8。
5.根据权利要求1至4中任一项所述的显示驱动器，其特征在于，
所述总线配线包含2M个所述配线，
所述灰阶电压生成电路生成以M灰阶分别表示亮度电平的、正极性的M个灰阶电压及负极性的M个灰阶电压，并分别施加于所述2M个所述配线上的所述中间部。
6.根据权利要求2至5中任一项所述的显示驱动器，其特征在于，
所述第一灰阶间短路电路及所述第二灰阶间短路电路含有：
多个第一开关元件，使所述2M个所述配线中被施加有所述正极性的M个灰阶电压的所述M个所述配线，按所述群分别根据所述加载信号而短路；以及
多个第二开关元件，使所述2M个所述配线中被施加有所述负极性的M个灰阶电压的所述M个所述配线，按所述群分别根据所述加载信号而短路。
7.根据权利要求6所述的显示驱动器，其特征在于，
所述第一开关元件为漏极连接于相互邻接的一对所述配线中的一者且源极连接于另一者的、p通道型的MOS晶体管，
所述第二开关元件为漏极连接于相互邻接的一对所述配线中的一者且源极连接于另一者的、n通道型的MOS晶体管。
8.一种显示驱动器，根据加载信号来导入基于图像信号的多个像素数据片，并根据所导入的多个所述像素数据片，生成对显示屏的多个源极线施加的多个像素驱动电压，且所述显示驱动器的特征在于包括：
第一总线配线及第二总线配线，分别包含多个配线；
灰阶电压生成电路，生成以M灰阶来表示亮度电平的M个灰阶电压，并将所述M个灰阶电压分别施加于属于所述第一总线配线的M个所述配线各自的一端与另一端之间的中间部，并且分别施加于属于所述第二总线配线的M个所述配线各自的一端与另一端之间的中间部，M为2以上的整数；
第一解码器～第r解码器，沿着所述第一总线配线而并排配置，分别经由属于所述第一总线配线的所述M个所述配线而接收所述M个灰阶电压，根据所述像素数据片从所述M个灰阶电压中选择一个并输出，r为2以上的整数；
第(r+1)解码器～第n解码器，沿着所述第二总线配线而并排配置，分别经由属于所述第二总线配线的所述M个所述配线而接收所述M个灰阶电压，根据所述像素数据片从所述M个灰阶电压中选择一个并输出；
输出放大器，将从所述第一解码器～所述第r解码器及所述第(r+1)解码器～所述第n解码器输出的电压分别个别地放大，生成为n个所述像素驱动电压；
第一灰阶间短路电路，根据所述加载信号，使属于所述第一总线配线的所述M个所述配线各自的所述一端彼此短路；
第二灰阶间短路电路，根据所述加载信号，使属于所述第一总线配线的所述M个所述配线各自的所述另一端彼此短路；
第三灰阶间短路电路，根据所述加载信号，使属于所述第二总线配线的所述M个所述配线各自的所述一端彼此短路；以及
第四灰阶间短路电路，根据所述加载信号，使属于所述第二总线配线的所述M个所述配线各自的所述另一端彼此短路。
9.一种显示驱动器，根据加载信号来导入基于图像信号的多个像素数据片，并根据所导入的多个所述像素数据片，生成对显示屏的多个源极线施加的多个像素驱动电压，且所述显示驱动器的特征在于包括：
总线配线，包含M个配线；
灰阶电压生成电路，生成以M个灰阶来表示亮度电平的灰阶电压，并将所述M个灰阶电压分别施加于所述M个所述配线各自的一端与另一端之间，M为2以上的整数；
多个解码器，沿着所述M个所述配线而并排配置，分别经由所述M个所述配线而接收所述M个灰阶电压，根据所述像素数据片从所述M个灰阶电压中选择一个并输出；
多个输出放大器，将从所述多个解码器输出的电压分别个别地放大，生成为多个所述像素驱动电压；以及
灰阶间短路电路，根据所述加载信号，使所述M个所述配线各自的所述一端彼此及所述另一端彼此的至少一者短路。
10.一种显示装置，包含：显示屏，具有多个源极线；以及显示驱动器，根据加载信号来导入基于图像信号的多个像素数据片，并根据所导入的多个所述像素数据片而生成多个像素驱动电压，分别施加于所述显示屏的多个源极线，且所述显示装置的特征在于，
所述显示驱动器包含：
总线配线，包含多个配线；
灰阶电压生成电路，生成以M灰阶来表示亮度电平的M个灰阶电压，并将所述M个灰阶电压分别施加于属于所述总线配线的M个所述配线各自的一端与另一端之间的中间部，M为2以上的整数；
多个解码器，沿着所述M个所述配线而并排配置，分别经由所述M个所述配线而接收所述M个灰阶电压，根据所述像素数据片从所述M个灰阶电压中选择一个并输出；
多个输出放大器，将从所述多个解码器输出的电压分别个别地放大，生成为多个所述像素驱动电压；
第一灰阶间短路电路，根据所述加载信号，使所述M个所述配线各自的所述一端彼此短路；以及
第二灰阶间短路电路，根据所述加载信号，使所述M个所述配线各自的所述另一端彼此短路。
11.一种显示装置，包含：显示屏，具有多个源极线；以及显示驱动器，根据加载信号来导入基于图像信号的多个像素数据片，并根据所导入的多个所述像素数据片而生成多个像素驱动电压，分别施加于所述显示屏的多个源极线，且所述显示装置的特征在于，
所述显示驱动器包括：
第一总线配线及第二总线配线，分别包含多个配线；
灰阶电压生成电路，生成以M灰阶来表示亮度电平的M个灰阶电压，并将所述M个灰阶电压分别施加于属于所述第一总线配线的M个所述配线各自的一端与另一端之间的中间部，并且分别施加于属于所述第二总线配线的M个所述配线各自的一端与另一端之间的中间部，M为2以上的整数；
第一解码器～第r(r为2以上的整数)解码器，沿着所述第一总线配线而并排配置，分别经由属于所述第一总线配线的所述M个所述配线而接收所述M个灰阶电压，根据所述像素数据片从所述M个灰阶电压中选择一个并输出；
第(r+1)解码器～第n解码器，沿着所述第二总线配线而并排配置，分别经由属于所述第二总线配线的所述M个所述配线而接收所述M个灰阶电压，根据所述像素数据片从所述M个灰阶电压中选择一个并输出；
输出放大器，将从所述第一解码器～所述第r解码器及所述第(r+1)解码器～所述第n解码器输出的电压分别个别地放大，生成为n个所述像素驱动电压；
第一灰阶间短路电路，根据所述加载信号，使属于所述第一总线配线的所述M个所述配线各自的所述一端彼此短路；
第二灰阶间短路电路，根据所述加载信号，使属于所述第一总线配线的所述M个所述配线各自的所述另一端彼此短路；
第三灰阶间短路电路，根据所述加载信号，使属于所述第二总线配线的所述M个所述配线各自的所述一端彼此短路；以及
第四灰阶间短路电路，根据所述加载信号，使属于所述第二总线配线的所述M个所述配线各自的所述另一端彼此短路。
CN202011397939.8A 2019-12-06 2020-12-04 显示驱动器以及显示装置 Active CN112927657B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-221012 2019-12-06
JP2019221012A JP7446800B2 (ja) 2019-12-06 2019-12-06 表示ドライバ及び表示装置

Publications (2)

Publication Number Publication Date
CN112927657A true CN112927657A (zh) 2021-06-08
CN112927657B CN112927657B (zh) 2023-10-10

Family

ID=76163622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011397939.8A Active CN112927657B (zh) 2019-12-06 2020-12-04 显示驱动器以及显示装置

Country Status (3)

Country Link
US (2) US11373616B2 (zh)
JP (1) JP7446800B2 (zh)
CN (1) CN112927657B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7446800B2 (ja) * 2019-12-06 2024-03-11 ラピスセミコンダクタ株式会社 表示ドライバ及び表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09138670A (ja) * 1995-11-14 1997-05-27 Fujitsu Ltd 液晶表示装置の駆動回路
CN1979628A (zh) * 2005-12-08 2007-06-13 夏普株式会社 显示驱动用集成电路及其配线配置确定方法
CN101248481A (zh) * 2005-08-29 2008-08-20 夏普株式会社 显示装置、显示方法、显示监视器和电视接收机
US20150221276A1 (en) * 2014-01-31 2015-08-06 Lapis Semiconductor Co., Ltd. Display device driver
US20180061359A1 (en) * 2016-08-31 2018-03-01 Lapis Semiconductor Co., Ltd. Display driver and semiconductor apparatus

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3718607B2 (ja) * 1999-07-21 2005-11-24 株式会社日立製作所 液晶表示装置及び映像信号線駆動装置
JP4528748B2 (ja) 2006-07-20 2010-08-18 Ｏｋｉセミコンダクタ株式会社 駆動回路
JP4528759B2 (ja) 2006-11-22 2010-08-18 Ｏｋｉセミコンダクタ株式会社 駆動回路
JP2008134496A (ja) * 2006-11-29 2008-06-12 Nec Electronics Corp 階調電位発生回路、表示装置のデータドライバ、及びその表示装置
JP5102568B2 (ja) 2007-09-11 2012-12-19 ラピスセミコンダクタ株式会社 表示制御装置
JP2011150256A (ja) 2010-01-25 2011-08-04 Renesas Electronics Corp 駆動回路及び駆動方法
JP5457286B2 (ja) * 2010-06-23 2014-04-02 シャープ株式会社 駆動回路、液晶表示装置、および電子情報機器
JP5596477B2 (ja) * 2010-09-15 2014-09-24 ラピスセミコンダクタ株式会社 表示パネルの駆動装置
KR101806407B1 (ko) * 2010-12-24 2017-12-08 삼성디스플레이 주식회사 감마전압 제어기, 계조 전압 생성기 및 이를 포함하는 표시 장치
US9099026B2 (en) * 2012-09-27 2015-08-04 Lapis Semiconductor Co., Ltd. Source driver IC chip
JP2015090414A (ja) * 2013-11-06 2015-05-11 シナプティクス・ディスプレイ・デバイス株式会社 表示駆動回路および表示装置
JP6400331B2 (ja) * 2014-05-22 2018-10-03 ラピスセミコンダクタ株式会社 表示パネルの駆動装置及び表示パネル駆動方法
JP6433716B2 (ja) * 2014-08-19 2018-12-05 ラピスセミコンダクタ株式会社 表示装置及び画像データ信号の伝送処理方法
JP6545443B2 (ja) * 2014-09-09 2019-07-17 ラピスセミコンダクタ株式会社 ドライバ回路
WO2016038855A1 (ja) * 2014-09-12 2016-03-17 株式会社Ｊｏｌｅｄ ソースドライバ回路および表示装置
JP6739163B2 (ja) 2015-11-05 2020-08-12 株式会社半導体エネルギー研究所 半導体装置
JP6755652B2 (ja) * 2015-11-20 2020-09-16 ラピスセミコンダクタ株式会社 表示ドライバ
US10706808B2 (en) * 2016-09-27 2020-07-07 Sharp Kabushiki Kaisha Display device
JP6944825B2 (ja) * 2017-07-06 2021-10-06 ラピスセミコンダクタ株式会社 出力アンプ及び表示ドライバ
JP7271348B2 (ja) * 2019-07-09 2023-05-11 ラピスセミコンダクタ株式会社 表示ドライバ及び半導体装置
JP7446800B2 (ja) * 2019-12-06 2024-03-11 ラピスセミコンダクタ株式会社 表示ドライバ及び表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09138670A (ja) * 1995-11-14 1997-05-27 Fujitsu Ltd 液晶表示装置の駆動回路
CN101248481A (zh) * 2005-08-29 2008-08-20 夏普株式会社 显示装置、显示方法、显示监视器和电视接收机
CN1979628A (zh) * 2005-12-08 2007-06-13 夏普株式会社 显示驱动用集成电路及其配线配置确定方法
US20150221276A1 (en) * 2014-01-31 2015-08-06 Lapis Semiconductor Co., Ltd. Display device driver
US20180061359A1 (en) * 2016-08-31 2018-03-01 Lapis Semiconductor Co., Ltd. Display driver and semiconductor apparatus
CN107799078A (zh) * 2016-08-31 2018-03-13 拉碧斯半导体株式会社 显示驱动器以及半导体装置

Also Published As

Publication number Publication date
US20210174760A1 (en) 2021-06-10
JP7446800B2 (ja) 2024-03-11
US11741915B2 (en) 2023-08-29
US20220293063A1 (en) 2022-09-15
JP2021089402A (ja) 2021-06-10
US11373616B2 (en) 2022-06-28
CN112927657B (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
US7362300B2 (en) Output circuit, liquid crystal driving circuit, and liquid crystal driving method
US7936328B2 (en) Display panel including amplifier with offset canceling by reversing polarity of amplifier offset
US6977635B2 (en) Image display device
US7649521B2 (en) Image display apparatus
CN107017875B (zh) 电平移位电路以及显示驱动器
US7151520B2 (en) Liquid crystal driver circuits
US8009134B2 (en) Display device
JP2012008197A (ja) 駆動回路、駆動方法、及び表示装置、
US20110057924A1 (en) Display device and drive circuit used therefor
US20140340600A1 (en) Scanning signal line drive circuit and display device equipped with same
KR20170078924A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
CN114694607A (zh) 信号电平转换电路、驱动电路、显示驱动器以及显示装置
US20100259523A1 (en) Source driver
US10777112B2 (en) Display driver IC and display apparatus including the same
US8310428B2 (en) Display panel driving voltage output circuit
US10607560B2 (en) Semiconductor device and data driver
CN113223468B (zh) 显示装置以及源极驱动器
CN112927657B (zh) 显示驱动器以及显示装置
CN112419995B (zh) 用于液晶显示装置的伽马驱动电路和液晶显示装置
US20110148842A1 (en) Source driver for liquid crystal display panel
US8354987B2 (en) Constant current circuit and flat display device
CN112216247B (zh) 显示驱动器和半导体装置
US11356113B2 (en) Digital-to-analog conversion circuit and data driver
US20230063249A1 (en) Display driver and display device
US20110007063A1 (en) Driving circuit and driving method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant