CN114694607A - 信号电平转换电路、驱动电路、显示驱动器以及显示装置 - Google Patents

信号电平转换电路、驱动电路、显示驱动器以及显示装置 Download PDF

Info

Publication number
CN114694607A
CN114694607A CN202111542826.7A CN202111542826A CN114694607A CN 114694607 A CN114694607 A CN 114694607A CN 202111542826 A CN202111542826 A CN 202111542826A CN 114694607 A CN114694607 A CN 114694607A
Authority
CN
China
Prior art keywords
voltage
signal
power supply
polarity
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111542826.7A
Other languages
English (en)
Inventor
土弘
小泉勇人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lanbishi Technology Co ltd
Original Assignee
Lanbishi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020216101A external-priority patent/JP7556780B2/ja
Application filed by Lanbishi Technology Co ltd filed Critical Lanbishi Technology Co ltd
Publication of CN114694607A publication Critical patent/CN114694607A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Logic Circuits (AREA)

Abstract

一种信号电平转换电路、驱动电路、显示驱动器及显示装置，包括：第一电平移位部，生成将输入电压信号振幅转换为第一负极及第一正极电源电压间振幅的电压信号；第二电平移位部，生成将电压信号振幅转换为基准电源电压及第一正极电源电压间振幅的第一极性电压信号；第三电平移位部，输出将第一极性电压信号振幅转换为较第一正极电源电压高的第二正极电源电压及基准电源电压间振幅的第一极性高电压信号；第四电平移位部，生成将电压信号振幅转换为基准电源电压及第一负极电源电压间振幅的第二极性电压信号；及第五电平移位部，输出将第二极性电压信号振幅转换为较第一负极电源电压低的第二负极电源电压及基准电源电压间振幅的第二极性高电压信号。

Description

信号电平转换电路、驱动电路、显示驱动器以及显示装置
技术领域
本发明涉及一种信号电平转换电路、包含所述信号电平转换电路的驱动电路、包含所述驱动电路的显示驱动器及显示装置，所述信号电平转换电路将输入信号转换为正极性的高电压信号及负极性的高电压信号。
背景技术
目前，在电视(Television，TV)、监视器(monitor)、个人计算机(PersonalComputer，PC)、汽车导航(car navigation)等各种用途的显示装置中，作为显示器件，正采用使用有源矩阵(active matrix)驱动方式的液晶屏的液晶显示装置。这些液晶显示装置逐年推进大画面化或高品质化，高分辨率及高驱动频率的要求高涨。
在液晶屏，交叉配置有沿二维画面的垂直方向分别伸长的多个数据线、及沿二维画面的水平方向分别伸长的多个栅极线。进而，在这些多个数据线与多个栅极线的各交叉部，形成有连接于数据线及栅极线的像素部。
液晶显示装置中，包含所述液晶屏并且包含数据驱动器，所述数据驱动器将具有与各像素的亮度电平对应的模拟电压值的、灰阶数据信号，以一水平扫描期间单位的数据脉冲(data pulse)供给于数据线。
数据驱动器为了防止液晶屏的劣化而进行极性反转驱动，即，将第一极性(正极)的灰阶数据信号与第二极性(负极)的灰阶数据信号在以规定的帧期间为单位交替供给于液晶屏。
作为进行此种极性反转驱动的数据驱动器，提出了包括下述驱动电路的数据驱动器，所述驱动电路以0V基准来切换正极的驱动电压及负极的驱动电压并输出(例如参照专利文献1的图8～图10)。专利文献1所记载的驱动电路通过使用此文献的图8所示的开关SW1～开关SW12，从而由从输出焊盘OUT1输出正极电压信号(5V)的状态(所述文献的图8的状态)，切换为从输出焊盘OUT1输出负极电压信号(-5V)的状态(所述文献的图10的状态)。
进而，在进行此种极性切换时，所述驱动电路如所述文献的图9那样，暂且将各开关的一端设定为0V的状态后，切换为所述文献的图10所示的状态。由此，可利用液晶驱动电压范围的约1/2的低耐压元件来构成各开关(晶体管)的通常使用耐压。
[现有技术文献]
[专利文献]
[专利文献1]日本专利特开2008-102211号公报
发明内容
[发明所要解决的问题]
此处，专利文献1所记载的开关SW1为正极电压信号(0V～5V)通过的开关(例如互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)晶体管开关)，在正极电压范围内运作。开关SW9为将正极电压信号通过的节点重置为0V的开关(例如N通道金属氧化物半导体(Negative-Channel Metal Oxide Semiconductor，NMOS)晶体管开关)，在正极电压范围内运作。开关SW5在接通时将正极电压信号(0V～5V)输出至输出端子OUT1，在断开时以在输出端子OUT1输出的负极电压信号(0V～-5V)不进入正极电压信号输出电路侧的方式阻断。因此，开关SW5包含P通道金属氧化物半导体(Positive-ChannelMetal Oxide Semiconductor，PMOS)晶体管开关。此时，PMOS晶体管开关SW5使正极电压信号(0V～5V)通过，因而必须将PMOS晶体管开关SW5的栅极控制于元件耐压内的负极电压范围(0V～-5V)内。而且，开关SW2为负极电压信号(0V～-5V)通过的开关(例如CMOS晶体管开关)，在负极电压范围内运作。开关SW10为将负极电压信号通过的节点重置为0V的开关(例如PMOS晶体管开关)，在负极电压范围内运作。开关SW6在接通时将负极电压信号(0V～-5V)输出至输出端子OUT1，在断开时以在输出端子OUT1输出的正极电压信号(0V～5V)不进入负极电压信号输出电路侧的方式进行阻断。因此，开关SW6包含NMOS晶体管开关。另外，NMOS晶体管开关SW6使负极电压信号(0V～-5V)通过，因而NMOS晶体管开关SW6的栅极必须控制于元件耐压内的正极电压范围内(0V～5V)。
如以上那样，专利文献1所记载的驱动电路中，在将正极电压信号输出至输出端子OUT1的情况下，需要利用正极电压范围的控制信号来控制开关SW1及开关SW9，且利用负极电压范围的控制信号来控制开关SW5。而且，在将负极电压信号输出至输出端子OUT1的情况下，需要利用负极电压范围的控制信号来控制开关SW2及开关SW10，且利用正极电压范围的控制信号来控制开关SW6。
进而，所述驱动电路中，在正确进行极性切换时，需要使正极侧的控制信号与负极侧的控制信号的时序同步。
但是，正极侧的控制信号在正极侧的耐压范围内(0V～5V)构成电路(正极侧控制电路)，负极侧的控制信号在负极侧的耐压范围内(0V～-5V)构成电路(负极侧控制电路)，且从低成本化的观点来看，无法使用耐压跨正负两极性的电压范围的元件。而且，在电路结构上，也有时正极侧控制电路的电路延迟与负极侧控制电路的电路延迟不一致。
此时，若正极侧的控制信号与负极侧的控制信号的时序未取得同步，则在利用所述驱动电路进行的驱动控制中，有时伴随驱动电路内产生贯通电流而信号噪声或消耗电力增加，或者在极性切换时为了防止元件超过耐压而延长将开关的一端驱动为0V的期间，导致在应对高驱动频率的方面产生限制。
因此，本案发明的目的在于提供一种信号电平转换电路、包含所述信号电平转换电路的驱动电路、显示驱动器及显示装置，所述信号电平转换电路可使用元件耐压较输出电压范围更低的开关元件，将低电压的输入电压信号转换第一极性的高电压信号及第二极性的高电压信号，并分别以同步的时序输出。
[解决问题的技术手段]
本发明的信号电平转换电路对输入电压信号的振幅进行电平移位(levelshift)，且包括：第一电平移位部，生成将所述输入电压信号的振幅转换为第一电源电压及第二电源电压之间的振幅的、电压信号，所述第一电源电压相对于规定的基准电源电压而呈第一极性，所述第二电源电压相对于所述基准电源电压而呈与所述第一极性为相反极性的第二极性；第二电平移位部，生成将所述电压信号的振幅转换为所述基准电源电压及所述第一电源电压间的振幅的信号，作为第一极性电压信号；第三电平移位部，输出将所述第一极性电压信号的振幅转换为第三电源电压及所述基准电源电压间的振幅的信号，作为第一极性的高电压信号，所述第三电源电压为第一极性，与所述基准电源电压的电压差大于所述第一电源电压。或者，所述信号电平转换电路还包括：第四电平移位部，生成将由所述第一电平移位部生成的所述电压信号的振幅转换为所述基准电源电压及所述第二电源电压间的振幅的信号，作为第二极性电压信号；以及第五电平移位部，输出将所述第二极性电压信号的振幅转换为第四电源电压及所述基准电源电压间的振幅的信号，作为第二极性的高电压信号，所述第四电源电压为第二极性，与所述基准电源电压的电压差大于所述第二电源电压。
而且，本发明的信号电平转换电路对第一输入电压信号及第二输入电压信号的振幅进行电平移位，且包括：第一电平移位部，生成将所述第一输入电压信号的振幅转换为第一电源电压及第二电源电压之间的振幅的、第一电压信号，所述第一电源电压相对于规定的基准电源电压而呈第一极性，所述第二电源电压相对于所述基准电源电压而呈与所述第一极性为相反极性的第二极性；第二电平移位部，生成将所述第一电压信号的振幅转换为所述基准电源电压及所述第一电源电压间的振幅的信号，作为第一极性电压信号；第三电平移位部，输出将所述第一极性电压信号的振幅转换为第三电源电压及所述基准电源电压间的振幅的信号，作为第一极性的高电压信号，所述第三电源电压为第一极性，与所述基准电源电压的电压差大于所述第一电源电压；第四电平移位部，生成将所述第二输入电压信号的振幅转换为所述第一电源电压及所述第二电源电压间的振幅的、第二电压信号；第五电平移位部，生成将所述第二电压信号的振幅转换为所述基准电源电压及所述第二电源电压间的振幅的信号，作为第二极性电压信号；以及第六电平移位部，输出将所述第二极性电压信号的振幅转换为第四电源电压及所述基准电源电压间的振幅的信号，作为第二极性的高电压信号，所述第四电源电压为第二极性，与所述基准电源电压的电压差大于所述第二电源电压。
而且，本发明的驱动电路基于低电压的控制信号群来控制驱动时序，在负载驱动时，将相对于规定的基准电源电压而呈第一极性的、高电压的第一极性驱动电压信号从输出端子输出，且所述驱动电路包括：输出部，接收第一极性的高电压输入信号，根据第一极性的高电压控制信号，将放大所述第一极性的高电压输入信号而成的所述第一极性驱动电压信号输出至第一节点；第一导电型的晶体管开关，在接通状态时将所述第一节点的电压供给于所述输出端子，另一方面，在断开状态时阻断所述第一节点与所述输出端子的连接；控制部，根据相对于所述基准电源电压而呈第二极性的高电压控制信号，将对所述第一导电型的晶体管开关进行通断控制的、第二极性的高电压输出控制信号，供给于所述第一导电型的晶体管开关的控制端；以及信号电平转换部，包含第一信号电平转换电路及第二信号电平转换电路，且所述第一信号电平转换电路将所述低电压的控制信号群的第一控制信号的振幅暂且转换为第一极性的第一电源电压及第二极性的第二电源电压间的振幅后，转换为与所述基准电源电压的电压差大于所述第一电源电压的第一极性的第三电源电压及所述基准电源电压间的振幅，将所生成的信号作为所述第一极性的第一高电压控制信号供给于所述第一输出部，所述第二信号电平转换电路将所述低电压的控制信号群的第二控制信号的振幅暂且转换为第一极性的所述第一电源电压及第二极性的所述第二电源电压间的振幅后，转换为与所述基准电源电压的电压差大于所述第二电源电压的第二极性的第四电源电压及所述基准电源电压间的振幅，将所生成的信号作为所述第二极性的第一高电压控制信号供给于所述第一控制部。
而且，本发明的驱动电路基于低电压的控制信号群来控制驱动时序，在负载驱动时，选择相对于规定的基准电源电压而呈第一极性的高电压的第一极性驱动电压信号、及呈第二极性的高电压的第二极性驱动电压信号中的一者，并从输出端子输出，且所述驱动电路包括：第一输出部，接收第一极性的高电压输入信号，根据第一极性的第一高电压控制信号，将放大所述第一极性的高电压输入信号而成的所述第一极性驱动电压信号输出至第一节点；第一导电型的晶体管开关，在接通状态时将所述第一节点的电压供给于所述输出端子，另一方面，在断开状态时阻断所述第一节点与所述输出端子的连接；第一控制部，根据第二极性的第一高电压控制信号，将对所述第一导电型的晶体管开关进行通断控制的、第二极性的高电压输出控制信号，供给于所述第一导电型的晶体管开关的控制端；第二输出部，接收第二极性的高电压输入信号，根据第二极性的第二高电压控制信号，将放大所述第二极性的高电压输入信号而成的所述第二极性驱动电压信号输出至第二节点；第二导电型的晶体管开关，在接通状态时将所述第二节点的电压供给于所述输出端子，另一方面，在断开状态时阻断所述第二节点与所述输出端子的连接；第二控制部，根据第一极性的第二高电压控制信号，将对所述第二导电型的晶体管开关进行通断控制的、第一极性的高电压输出控制信号，供给于所述第二导电型的晶体管开关的控制端；以及信号电平转换部，包含第一信号电平转换电路～第四信号电平转换电路，所述第一信号电平转换电路将所述低电压的控制信号群的第一控制信号的振幅暂且转换为第一极性的第一电源电压及第二极性的第二电源电压间的振幅后，转换为与所述基准电源电压的电压差大于所述第一电源电压的第一极性的第三电源电压及所述基准电源电压间的振幅，将所生成的信号作为所述第一极性的第一高电压控制信号供给于所述第一输出部，所述第二信号电平转换电路将所述低电压的控制信号群的第二控制信号的振幅暂且转换为第一极性的所述第一电源电压及第二极性的所述第二电源电压间的振幅后，转换为与所述基准电源电压的电压差大于所述第二电源电压的第二极性的第四电源电压及所述基准电源电压间的振幅，将所生成的信号作为所述第二极性的第一高电压控制信号供给于所述第一控制部，所述第三信号电平转换电路将所述低电压的控制信号群的第三控制信号的振幅暂且转换为第一极性的所述第一电源电压及第二极性的所述第二电源电压间的振幅后，转换为第二极性的所述第四电源电压及所述基准电源电压间的振幅，将所生成的信号作为所述第二极性的第二高电压控制信号供给于所述第二输出部，所述第四信号电平转换电路将所述低电压的控制信号群的第四控制信号的振幅暂且转换为第一极性的所述第一电源电压及第二极性的所述第二电源电压间的振幅后，转换为第一极性的所述第三电源电压及所述基准电源电压间的振幅，将所生成的信号作为所述第一极性的第二高电压控制信号供给于所述第二控制部。
而且，本发明的显示驱动器包括：数据寄存锁存器(data register latch)，导入表示基于影像信号的各像素的亮度电平的、像素数据片的系列，将所导入的多个所述像素数据片输出；多个电平移位电路群，将从所述数据寄存锁存器输出的所述多个像素数据片各自的信号电平分别转换为正极性的高电压信号及负极性的高电压信号；解码器部，将每个所述像素数据片的所述正极性的高压信号及负极性的高压信号分别转换为正极性的灰阶电压信号及负极性的灰阶电压信号；以及驱动电路群，基于控制驱动时序的、低电压的控制信号群，将针对每个输出通道交替选择所述正极性的灰阶电压信号及所述负极性的灰阶电压信号的信号作为驱动电压信号经由输出端子而输出，所述驱动电路群包括：信号电平转换部，被供给有驱动基准电源电压、相对于所述基准电源电压而为正极性的低电压正极电源电压及高电压正极电源电压、及相对于所述基准电源电压而为负极性的低电压负极电源电压及高电压负极电源电压，且对所述低电压的控制信号群的电压振幅进行转换而生成高电压的控制信号群，进而所述驱动电路群全部由元件耐压较所述高电压正极电源电压及所述高电压负极电源电压间的电压差更低的晶体管所构成，所述驱动电路群的各驱动电路为所述本发明的驱动电路。
而且，本发明的显示装置包括：所述本发明的显示驱动器；以及液晶显示屏，根据从所述显示驱动器的每个所述输出通道的所述输出端子输出的所述驱动电压信号而受到驱动。
[发明的效果]
本发明的信号电平转换电路中，首先利用第一电平移位部，将低电压的输入信号的振幅向与所述输入信号的极性为相反的极性侧进行电平移位，由此获得振幅为正极性的低电压至负极性的低电压的范围的、电压信号。接下来，利用第二电平移位部，将此种振幅为正极性的低电压至负极性的低电压的范围的电压信号转换为正极性的低电压信号，利用第三电平移位部将所述正极性的低电压信号的振幅进行电平移位为正极性的高电压信号。而且，利用第四电平移位部，将振幅为正极性的低电压至负极性的低电压的范围的电压信号转换为负极性的低电压信号，利用第五电平移位部将所述负极性的低电压信号的振幅进行电平移位为负极性的高电压信号。
根据所述结构，可使包含第一电平移位部、第二电平移位部及第三电平移位部的正极性用的信号电平转换部中的处理时间与包含第一电平移位部、第四电平移位部及第五电平移位部的负极性用的信号电平转换部中的处理时间相等。
进而，第一电平移位部～第五电平移位部中，分别可使用耐压较负极性的高电压信号至正极性的高电压信号的输出电压范围更低的、开关元件(晶体管)。
因此，根据本发明的信号电平转换电路，可使用元件耐压较输出电压范围更低的开关元件，将低电压的输入电压信号转换为第一极性的高电压信号及第二极性的高电压信号，并分别以同步的时序输出。而且，即便在针对多个低电压的输入电压信号分别利用本发明的信号电平转换电路转换为第一极性的高电压信号或第二极性的高电压信号的情况下，也可在维持多个低电压的输入电压信号间的时序的状况下，转换为第一极性的高电压信号或第二极性的高电压信号。
而且，通过在根据低电压的控制信号将正极性的高电压的驱动电压信号及负极性的驱动电压信号交替从一个输出端子输出的驱动电路中，采用所述信号电平转换电路，由低电压的控制信号群转换为驱动时序控制用的高电压的正极性及负极性的控制信号群，从而可实现由元件耐压较输出电压范围更低的晶体管构成的、省面积的驱动电路，且可应对需要高精度的驱动时序控制的、高驱动频率。
附图说明
图1为表示作为本发明的第一实施例的信号电平转换电路100的结构的一例的框图。
图2A为表示本发明的第一实施例的信号电平转换电路100的变形例100_H的框图。
图2B为表示本发明的第一实施例的信号电平转换电路100的另一变形例100_L的框图。
图3为表示作为本发明的第二实施例的信号电平转换电路100_1的结构的电路图。
图4为表示作为本发明的第三实施例的驱动电路200_1的结构的框图。
图5为表示作为本发明的第四实施例的驱动电路200_2的结构的框图。
图6为表示驱动电路200_1或驱动电路200_2的、作为本发明的第五实施例的控制动作的时间图。
图7为表示包括包含本发明的信号电平转换电路及驱动电路的数据驱动器的、作为本发明的第六实施例的液晶显示装置400的结构的框图。
图8为表示数据驱动器80的结构的框图。
[符号的说明]
10：第一电平移位部
20：第二电平移位部
30：第三电平移位部
40：第四电平移位部
50：第五电平移位部
80：数据驱动器
100、100_H、100_L、100_1、100A、100B、100C、100D、100E：信号电平转换电路
100_2、100_3：信号电平转换部
200_1、200_2：驱动电路
400：液晶显示装置
具体实施方式
[实施例1]
图1为表示作为本发明的第一实施例的信号电平转换电路100的结构的一例的框图。
信号电平转换电路100例如接收逻辑电路9基于所输入的电压信号SS0而输出的第一极性(正极)的电压信号S1、及使电压信号S1的相位反转的互补信号XS1。此外，下文中由于电压信号SS0及电压信号S1、电压信号XS1分别为逻辑电路用的低电压的信号，因而也称为低电压(low voltage，LV)电压信号SS0及LV电压信号S1、LV电压信号XS1。进而，信号电平转换电路100接收多个电源电压(VDD2L、VDD1L、VGND、VDD1H、VDD2H)的供给，所述多个电源电压以基准电源电压VGND为基准，以所述基准电源电压VGND以上的电压为第一极性(正极)，以基准电源电压VGND以下的电压为第二极性(负极)，具有以下的大小关系。在下文中，基准电源电压VGND将在每个实施例中描述为0V。
VDD2L＜VDD1L＜VGND＜VDD1H＜VDD2H
(VDD1H－VDD1L)≤VDD2H
(VDD1H－VDD1L)≤|VDD2L|
此外，下文中将电源电压VDD1H及电源电压VDD1L也称为LV电源电压，关于电源电压VDD2H及电源电压VDD2L，由于为较所述LV电源电压更高的电压，因而也称为高电压(Highvoltage，HV)电源电压。
信号电平转换电路100输入LV电压信号S1及其互补信号XS1，将LV电压信号S1转换为第一极性(正极)的高电压(VDD2H)的电压信号(下文中称为HV电压信号)、及第二极性(负极)的高电压(VDD2L)的HV电压信号。此外，关于构成电平转换电路100的各元件的耐压(通常使用耐压)，在将低电压元件设为耐压VDD1M、高电压元件设为耐压VDD2M的情况下，采用满足以下关系的耐压。
VDD1M≈VDD1H+Δ1
VDD1M≈|VDD1L|+Δ1
VDD2M≈VDD2H+Δ2
VDD2M≈|VDD2L|+Δ2
Δ1、Δ2＝电压容限
如图1所示，信号电平转换电路100包含第一电平移位部10、第二电平移位部20、第三电平移位部30、第四电平移位部40及第五电平移位部50。
第一电平移位部10针对LV电压信号S1、LV电压信号XS1的振幅(VDD1H～VGND)，以基准电源电压VGND作为基准向第二极性(负极)侧扩展，转换为以此种方式进行电平移位而成的、具有振幅(VDD1L～VDD1H)的电压信号。具体而言，第一电平移位部10将LV电压信号S1、LV电压信号XS1转换为第一极性(正极)用的电压信号S2H(VDD1L、VDD1H)、及第二极性(负极)用的HV电压信号S2L。第一电平移位部10将电压信号S2H供给于第二电平移位部20，并且将电压信号S2L供给于第四电平移位部40。
第二电平移位部20针对从第一电平移位部10供给的电压信号S2H的振幅(VDD1L～VDD1H)，以基准电源电压VGND作为基准进行电平移位，转换为具有振幅(VGND～VDD1H)的、第一极性(正极)的电压信号S3H及其互补信号XS3H，将所述电压信号S3H、电压信号XS3H供给于第三电平移位部30。
第三电平移位部30针对电压信号S3H、电压信号XS3H的振幅(VGND～VDD1H)，以基准电源电压VGND作为基准向第一极性(正极)侧扩展，转换为以此种方式进行电平移位而成的、具有振幅(VGND～VDD2H)的第一极性(正极)的HV电压信号S4H及其互补信号XS4H，输出HV电压信号S4H、HV电压信号XS4H中的一者或两者。
第四电平移位部40针对从第一电平移位部10供给的电压信号S2L的振幅(VDD1L～VDD1H)，以基准电源电压VGND作为基准进行电平移位，转换为具有振幅(VGND～VDD1L)的、电压信号S3L及其互补信号XS3L，将所述电压信号S3L、电压信号XS3L供给于第五电平移位部50。
第五电平移位部50针对电压信号S3L、电压信号XS3L的振幅(VGND～VDD1L)，以将基准电源电压VGND作为基准向第二极性(负极)侧扩展，转换为以此种方式进行电平移位而成的、具有振幅(VGND～VDD2L)的第二极性(负极)的HV电压信号S4L及其互补信号XS4L，输出HV电压信号S4L、HV电压信号XS4L中的一者或两者。
这样，图1所示的信号电平转换电路100中，通过利用第一电平移位部10将成为信号电平的转换对象的LV电压信号S1、LV电压信号XS1的振幅向负极侧扩展，从而获得具有跨负极至正极的VDD1H～VDD1L的振幅的、电压信号S2H、电压信号S2L。此时，从第一电平移位部10供给的电压信号S2H、电压信号S2L可彼此为同相信号或互补信号的任一种，将电压信号S2H作为第一极性(正极)用的电压信号而输出，并且将电压信号S2L作为第二极性(负极)用的电压信号而输出。
接下来，针对第一极性(正极)用的电压信号S2H，利用第一极性用电平移位部(20、30)转换为将其振幅进行电平移位为VGND～VDD2H的、第一极性(正极)的HV电压信号S4H(XS4H)。进而，针对第二极性(负极)用的电压信号S2L，利用第二极性用电平移位部(40、50)转换为将其振幅进行电平移位为VGND～VDD2L的、第二极性(负极)的HV电压信号S4L(XS4L)。
重要的是，信号电平转换电路100通过以下的第一电平移位部～第五电平移位部，将低电压的输入电压信号进行电平转换为第一极性的高电压信号及第二极性的高电压信号。即，第一电平移位部(10)生成将输入电压信号(S1、XS1)的振幅转换为负极性的第一负极电源电压(VDD1L)及正极性的第一正极电源电压(VDD1H)间的振幅的、电压信号(S2H、S2L)。第二电平移位部(20)生成将所述电压信号(S2H)的振幅转换为规定的基准电源电压(VGND)及第一正极电源电压(VDD1H)间的振幅的信号，作为第一极性电压信号(S3H、XS3H)。第三电平移位部(30)输出将第一极性电压信号(S3H、XS3H)的振幅转换为较第一正极电源电压(VDD1H)更高的第二正极电源电压(VDD2H)及基准电压间的振幅的信号，作为第一极性的高电压信号(S4H、XS4H)。第四电平移位部(40)生成将电压信号(S2L)的振幅转换为基准电源电压(VGND)及第一负极电源电压(VDD1L)间的振幅的信号，作为第二极性电压信号(S3L、XS3L)。第五电平移位部(50)输出将第二极性电压信号(S3L、XS3L)的振幅转换为较第一负极电源电压(VDD1L)更低的第二负极电源电压(VDD2L)及基准电源电压间的振幅的信号，作为第二极性的高电压信号(S4L、XS4L)。这样，信号电平转换电路100在第一电平移位部(10)中，将低电压的输入电压信号暂且转换为跨负极至正极的VDD1L～VDD1H间的振幅的电压信号S2H、电压信号S2L，且包括电平移位部(20、30及40、50)，所述电平移位部(20、30及40、50)将电压信号S2H、电压信号S2L相对于基准电源电压VGND向正极侧与负极侧分别对称地扩展振幅。
根据所述结构，信号电平转换电路100可使针对低电压的电压信号(S1、XS1)分别扩展振幅而成的、第一极性的高电压信号(S4H、XS4H)与第二极性的高电压信号(S4L、XS4L)的振幅转换处理时间(时序)一致。进而，针对构成信号电平转换电路100的元件的制造工艺或环境温度等所致的特性变动，也可抑制振幅转换处理时间(时序)的变动。此外，正极侧的电源电压VDD1H及负极侧的电源电压VDD1L优选与基准电源电压VGND的电压差分别为相同程度。而且，正极侧的电源电压VDD2H及负极侧的电源电压VDD2L也优选与基准电源电压VGND的电压差分别为相同程度。
进而，第一电平移位部10～第五电平移位部50分别可由元件耐压较负极性的高电压信号(S4L)至正极性的高电压信号(S4H)的电源电压范围(VDD2L～VDD2H)更低(例如跨正极至负极的电源电压范围(VDD2L～VDD2H)的约1/2)的晶体管所构成。
因此，根据图1所示的信号电平转换电路100，可使用元件耐压较输出电压范围更低的晶体管，将LV电压信号S1进行电平转换为第一极性(正极)的HV电压信号S4H、及第二极性(负极)的HV电压信号S4L，并分别以同步的时序输出。
此外，图1中，表示了第一电平移位部10、第三电平移位部30及第五电平移位部50接收彼此互补的两个信号来进行振幅转换的结构例，但也可为仅接收此两个信号中的一者的结构。
此外，也可在图1所示的第一极性用电平移位部(20、30)、或第二极性用电平移位部(40、50)中，设置调整两者的输出时序的功能。
此外，图1所示的信号电平转换电路100中，以一个LV电压信号S1(XS1)作为信号电平的转换对象，但也可扩展为下述结构，即：以两个或三个以上的多个LV电压信号作为转换对象，分别进行电平转换为第一极性(正极)及第二极性(负极)的HV电压信号。对于针对多个不同的低电压的电压信号分别利用信号电平转换电路100扩展振幅而成的、第一极性及第二极性的高电压信号群，也可抑制制造工艺或环境温度等元件特性变动的影像，使极性间及高电压信号群间的振幅转换处理时间(时序)一致。
而且，视需要，第一电平移位部10中也可包含逻辑电路，所述逻辑电路生成用于对第一极性用电平移位部(20、30)及第二极性用电平移位部(40、50)进行同步控制的控制信号。而且，在应对过度的元件特性偏差的情况下，也可将下述功能搭载于信号电平转换电路100，即：通过来自信号电平转换电路100的外部的控制信号，来修正HV电压信号S4H及HV电压信号S4L彼此的时序偏差。
而且，将图1的信号电平转换电路100的变形例示于图2A及图2B。图2A为从图1去掉第四电平移位部40及第五电平移位部50的信号电平转换电路100_H。图2A的信号电平转换电路100_H将低电压的电压信号S1、电压信号XS1进行电平转换为第一极性(正极)的高电压信号S4H(XS4H)。而且，图2B为从图1去掉第二进行电平转换及第三电平移位部30的信号电平转换电路100_L。图2B的信号电平转换电路100_L将低电压的电压信号S1、XS1进行电平转换为第二极性(负极)的高电压信号S4L(XS4L)。
图2A及图2B的信号电平转换电路100_H、信号电平转换电路100_L可用于将低电压的电压信号的振幅仅向正极侧及负极侧中的一者扩展的情况。在由多个不同的低电压的电压信号群针对各极性生成多个高电压信号群(例如时序控制信号群)的情况下，通过使用信号电平转换电路100、信号电平转换电路100_H、信号电平转换电路100_L来生成多个高电压信号群，从而可在维持多个不同的低电压的电压信号群间的时序的状况下，生成振幅经扩展的高电压信号群。这样生成的第一极性及第二极性的高电压信号群可抑制元件特性变动的影响，使极性间及高电压信号群间的振幅转换处理时间(时序)一致。
[实施例2]
图3为表示作为本发明的第二实施例的信号电平转换电路100_1的结构的电路图。
图3表示图1所示的信号电平转换电路100的第一电平移位部10、第二电平移位部20、第三电平移位部30、第四电平移位部40及第五电平移位部50各自的具体电路例。此外，图3中为了方便起见，表示针对一个LV电压信号SS0生成第一极性(正极)的HV电压信号(S4H、XS4H)、及第二极性(负极)的HV电压信号(S4L、XS4L)的结构。
图3中，逻辑电路9包含：逆变器I1，使LV电压信号SS0的逻辑电平反转，作为LV电压信号S1信号而输出。信号电平转换电路100_1的第一电平移位部10接收从逆变器I1输出的LV电压信号S1及其互补信号XS1(＝SS0)。此外，图3的逻辑电路9为方便起见而为仅逆变器I1的结构，但可为输出LV电压信号S1、LV电压信号XS1的任意结构。
第一电平移位部10包含在各自的源极接收第一极性(正极)的电源电压VDD1H的PMOS晶体管Q1及PMOS晶体管Q2、以及在各自的源极接收负极性的电源电压VDD1L的NMOS晶体管Q3及NMOS晶体管Q4。
PMOS晶体管Q1的漏极分别连接于NMOS晶体管Q3的漏极及NMOS晶体管Q4的栅极。对于PMOS晶体管Q1的栅极，供给有从逻辑电路9输出的LV电压信号S1。PMOS晶体管Q2的漏极分别连接于NMOS晶体管Q4的漏极及NMOS晶体管Q3的栅极。对于PMOS晶体管Q2的栅极，供给有LV电压信号XS1。
根据所述结构，第一电平移位部10输出在PMOS晶体管Q2的漏极与NMOS晶体管Q4的漏极的连接点产生的信号，作为负极用的电压信号S2L。而且，第一电平移位部10输出在PMOS晶体管Q1的漏极与NMOS晶体管Q3的漏极的连接点产生的信号、也就是使电压信号S2L的相位反转的互补信号，作为电压信号S2H。此外，电压信号S2L、电压信号S2H也可并非彼此互补的信号。例如，也可将在PMOS晶体管Q2的漏极与NMOS晶体管Q4的漏极的连接点产生的信号、或在PMOS晶体管Q1的漏极与NMOS晶体管Q3的漏极的连接点产生的信号中的任一者，作为共通的电压信号S2L、电压信号S2H而输出。
第二电平移位部20包含串联的逆变器I2及逆变器I3。逆变器I2及逆变器I3接收第一极性(正极)的电源电压VDD1H及基准电源电压VGND。
逆变器I2接收电压信号S2H，在所述电压信号S2H表示第一极性(正极)的电源电压VDD1H的情况下，输出表示基准电源电压VGND的信号。另一方面，在所述电压信号S2H表示第二极性(负极)的电源电压VDD1L的情况下，逆变器I2输出表示第一极性(正极)的电源电压VDD1H的信号。逆变器I2将如上文所述那样输出的信号作为电压信号S3H供给于逆变器I3及第三电平移位部30。逆变器I3将使电压信号S3H的相位反转的互补信号作为电压信号XS3H供给于第三电平移位部30。
第四电平移位部40包含串联的逆变器I4及逆变器I5。逆变器I4及逆变器I5接收基准电源电压VGND及第二极性(负极)的电源电压VDD1L。
逆变器I4接收电压信号S2L，在所述电压信号S2L表示第一极性(正极)的电源电压VDD1H的情况下，输出表示第二极性(负极)的电源电压VDD1L的信号。而且，逆变器I4在电压信号S2L表示第二极性(负极)的电源电压VDD1L的情况下，输出表示基准电源电压VGND的信号。逆变器I4将如上文所述那样输出的信号作为电压信号XS3L供给于逆变器I5及第五电平移位部50。逆变器I5将使电压信号XS3L的相位反转的互补信号作为电压信号S3L供给于第五电平移位部50。
第三电平移位部30包含在各自的源极接收第一极性(正极)的电源电压VDD2H的PMOS晶体管Q5及PMOS晶体管Q6、以及在各自的源极接收基准电源电压VGND的NMOS晶体管Q7及NMOS晶体管Q8。
PMOS晶体管Q5的漏极分别连接于PMOS晶体管Q6的栅极及NMOS晶体管Q7的漏极。PMOS晶体管Q6的漏极分别连接于PMOS晶体管Q5的栅极及NMOS晶体管Q8的漏极。对于NMOS晶体管Q7的栅极，供给有从第二电平移位部20输出的电压信号XS3H。对于NMOS晶体管Q8的栅极，供给有从第二电平移位部20输出的电压信号S3H。
根据所述结构，第三电平移位部30输出在PMOS晶体管Q6的漏极与NMOS晶体管Q8的漏极的连接点产生的信号，作为第一极性(正极)的HV电压信号S4H。而且，第三电平移位部30输出在PMOS晶体管Q5的漏极与NMOS晶体管Q7的漏极的连接点产生的信号，作为使HV电压信号S4H的相位反转的、第一极性(正极)的HV电压信号XS4H。
第五电平移位部50包含在各自的源极接收基准电源电压VGND的PMOS晶体管Q9及PMOS晶体管Q10、以及在各自的源极接收第二极性(负极)的电源电压VDD2L的NMOS晶体管Q11及NMOS晶体管Q12。
PMOS晶体管Q9的漏极分别连接于NMOS晶体管Q12的栅极及NMOS晶体管Q11的漏极。PMOS晶体管Q10的漏极分别连接于NMOS晶体管Q11的栅极及NMOS晶体管Q12的漏极。对于NMOS晶体管Q9的栅极，供给有从第四电平移位部40输出的电压信号S3L。对于NMOS晶体管Q10的栅极，供给有从第四电平移位部40输出的电压信号XS3L。
根据所述结构，第五电平移位部50输出在PMOS晶体管Q10的漏极与NMOS晶体管Q12的漏极的连接点产生的信号，作为第二极性(负极)的HV电压信号S4L。而且，第五电平移位部50输出在PMOS晶体管Q9的漏极与NMOS晶体管Q11的漏极的连接点产生的信号，作为使HV电压信号S4L的相位反转的、第二极性(负极)的HV电压信号XS4L。
根据所述结构，可抑制构成各电平移位部的NMOS晶体管及PMOS晶体管的特性偏差或温度条件的变动等所致的、极性间的HV电压信号的时序偏差。因此，可将LV电压信号S1、LV电压信号XS1转换为第一极性(正极)的HV电压信号(S4H、XS4H)、及第二极性(负极)的HV电压信号(S4L、XS4L)，并分别以同步的时序输出。
此外，图3所示的信号电平转换电路100_1中，分别利用四元件的MOS晶体管来构成作为将所输入的LV电压信号(S1、XS1)的电压振幅放大的电平移位部的第一电平移位部10、第三电平移位部30及第五电平移位部50，但也可采用其他结构。
而且，第二电平移位部20及第四电平移位部40优选相对于基准电源电压VGND而为对称结构，第三电平移位部30及第五电平移位部50也优选相对于基准电源电压VGND而为对称结构。具体而言，如图3的结构例那样，第四电平移位部40优选设为下述结构，即：将供给于第二电平移位部20的第一极性(正极)的电源电压VDD1H更换为第二极性(负极)的电源电压VDD1L，并且更换构成第二电平移位部20的晶体管的导电型。同样地，第五电平移位部50也优选设为下述结构，即：将供给于第三电平移位部30的第一极性(正极)的电源电压VDD2H更换为第二极性(负极)的电源电压VDD2L，并且更换构成第四电平移位部40的晶体管的导电型。
根据所述结构，可抑制电压振幅的转换时的、极性间的HV电压信号的时序偏差。因此，可将LV电压信号S1、LV电压信号XS1转换为第一极性(正极)的HV电压信号(S4H、XS4H)、及第二极性(负极)的HV电压信号(S4L、XS4L)，并分别以同步的时序输出。
[实施例3]
图4为表示作为本发明的第三实施例的驱动电路200_1的结构的框图。
此外，驱动电路200_1接收具有正极性的高电压值(VGND～VDD2H)的正极高电压输入信号VP、及具有负极性的高电压值(VDD2L～VGND)的负极高电压输入信号VN，作为用于驱动负载的高电压输入信号。而且，驱动电路200_1在被供给有表示极性切换时序的极性切换信号POL、及控制输出时序的多个低电压的控制信号SS的逻辑电路9中，生成驱动电路200_1的驱动控制所需要的LV电压信号群(VGND～VDD1H)的SA1、SB1、SC1、SD1及各自的互补信号XSA1、互补信号XSB1、互补信号XSC1、互补信号XSD1，在与所述LV电压信号群相应的时序，将分别放大所述正极高电压输入信号VP及负极高电压输入信号VN而成的高电压的正极驱动电压信号VPA及负极驱动电压信号VNA交替切换，并从输出端子DL1输出。而且，驱动电路200_1由元件耐压较在输出端子DL1输出的正极驱动电压信号VPA及负极驱动电压信号VNA的输出电压范围(VDD2L～VDD2H)更低的晶体管所构成。
如图4所示，驱动电路200_1包含PMOS输出开关11及NMOS输出开关21、信号电平转换部100_2、正极信号输出部111、负极信号输出部121、正极输出SW控制部112及负极输出SW控制部122。
信号电平转换部100_2根据控制信号的种类而包括多系统的图1(图3)、图2A及图2B所示的信号电平转换电路(图4中为100A、100B、100C、100D)。对于信号电平转换部100_2，供给有基准电源电压VGND、正极性的电源电压VDD1H及负极性的电源电压VDD1L，还供给有相对于基准电源电压VGND的电压差大于电源电压VDD1H的正极性的电源电压VDD2H、及同样地相对于基准电源电压VGND的电压差大于电源电压VDD1L的负极性的电源电压VDD2L。
信号电平转换电路100A如上文所述，对用于控制时序的LV电压信号SA1、LV电压信号XSA1的振幅进行电平移位。即，信号电平转换电路100A将LV电压信号SA1及LV电压信号XSA1的振幅暂且转换为正极性的电源电压VDD1H及负极性的电源电压VDD1L间的振幅后，转换为正极性的电源电压VDD2H及基准电源电压VGND间的振幅，将所生成的信号作为正极性的HV电压信号SA4H及HV电压信号XSA4H供给于正极信号输出部111。信号电平转换电路100B将用于控制时序的LV电压信号SB1及LV电压信号XSB1的振幅暂且转换为正极性的电源电压VDD1H及负极性的电源电压VDD1L间的振幅后，转换为负极性的电源电压VDD2L及基准电源电压VGND间的振幅，将所生成的信号作为负极性的HV电压信号SB4L及HV电压信号XSB4L供给于正极输出SW控制部112。而且，信号电平转换电路100C将用于控制时序的LV电压信号SC1及LV电压信号XSC1的振幅暂且转换为正极性的电源电压VDD1H及负极性的电源电压VDD1L间的振幅后，转换为负极性的电源电压VDD2L及基准电源电压VGND间的振幅，将所生成的信号作为负极性的HV电压信号SC4L及HV电压信号XSC4L供给于负极信号输出部121。进而，信号电平转换电路100D将用于控制时序的LV电压信号SD1及LV电压信号XSD1的振幅暂且转换为正极性的电源电压VDD1H及负极性的电源电压VDD1L间的振幅后，转换为正极性的电源电压VDD2H及基准电源电压VGND间的振幅，将所生成的信号供给于负极输出SW控制部122。
此外，图4的信号电平转换部100_2中，信号电平转换电路100A～信号电平转换电路100D分别为将LV电压信号转换为正极性或负极性的HV电压信号的信号电平转换电路，例如信号电平转换电路100A及信号电平转换电路100D可适用图2A的结构100_H，信号电平转换电路100B及信号电平转换电路100C可适用图2B的结构100_L。
正极信号输出部111接收第一极性(正极)的HV电源电压VDD2H及基准电源电压VGND，在正极性的HV电压范围内(VGND～VDD2H)运作。正极信号输出部111根据第一极性(正极)的HV电压信号SA4H、HV电压信号XSA4H中的一者或两者的控制时序，将放大正极高电压输入信号VP而成的正极驱动电压信号VPA经由节点Ns11供给于作为PMOS晶体管的PMOS输出开关11的源极。
正极输出SW控制部112接收第二极性(负极)的HV电源电压VDD2L及基准电源电压VGND，在负极性的HV电压范围内(VDD2L～VGND)运作。正极输出SW控制部112根据第二极性(负极)的HV电压信号SB4L、HV电压信号XSB4L中的一者或两者的控制时序，生成可针对正极驱动电压信号VPA在规定的元件耐压内对PMOS输出开关11控制通断的、至少二值(例如VGND及VDD1L)的负极性的高电压输出控制信号GP，并将其供给于PMOS输出开关11的栅极。
PMOS输出开关11为PMOS晶体管，自身的漏极连接于输出端子DL1。PMOS输出开关11根据对自身的源极供给的正极驱动电压信号VPA、及在自身的栅极接收的负极性的高电压输出控制信号GP，设定为接通状态或断开状态。PMOS输出开关11在接通状态时，向输出端子DL1输出从正极信号输出部111供给的正极驱动电压信号VPA。此外，PMOS输出开关11的漏极、栅极、源极(及背栅)控制于元件耐压以下的电压差内。
负极信号输出部121接收第二极性(负极)的HV电源电压VDD2L及基准电源电压VGND，在负极性的HV电压范围内(VDD2L～VGND)运作。负极信号输出部121根据第二极性(负极)的HV电压信号SC4L、HV电压信号XSC4L中的一者或两者的控制时序，将放大负极高电压输入信号VN而成的负极驱动电压信号VNA经由节点Ns21供给于NMOS输出开关21的源极。
负极输出SW控制部122接收第一极性(正极)的HV电源电压VDD2H及基准电源电压VGND，在正极性的HV电压范围内(VGND～VDD2H)运作。负极输出SW控制部122根据第一极性(正极)的HV电压信号SD4H、HV电压信号XSD4H中的一者或两者的控制时序，生成可针对负极驱动电压信号VPA在规定的元件耐压内对NMOS输出开关21控制通断的、至少二值(例如VGND及VDD1H)的正极性的高电压输出控制信号GN，并将其供给于NMOS输出开关21的栅极。
NMOS输出开关21为NMOS晶体管，自身的漏极连接于输出端子DL1。NMOS输出开关21根据对自身的源极供给的负极驱动电压信号VNA、及在自身的栅极接收的正极性的高电压输出控制信号GN，设定为接通状态或断开状态。NMOS输出开关21在接通状态时，向输出端子DL1输出从负极信号输出部121供给的负极驱动电压信号VNA。此外，NMOS输出开关21的漏极、栅极、源极(及背栅)控制于元件耐压以下的电压差内。
根据所述结构，驱动电路200_1中，通过来自信号电平转换电路100_2的HV电压信号群(SA1、SB1、SC1、SD1及各自的互补信号XSA1、互补信号XSB1、互补信号XSC1、互补信号XSD1)，来控制正极信号输出部111、负极信号输出部121、正极输出SW控制部112及负极输出SW控制部122进行的向输出端子DL1的驱动电压信号的极性切换。此处，信号电平转换电路100_2可将负责正极侧的输出控制的HV电压信号群(SA4H、SB4H及各自的互补信号)彼此、负责负极侧的输出控制的HV电压信号群(SC4H、SD4H及各自的互补信号)彼此、以及正极及负极间的HV电压信号群彼此以同步的时序输出。
因此，根据驱动电路200_1，可也包含信号电平转换电路100_2而在使用元件耐压较输出电压范围(VDD2L～VDD2H)更低的晶体管所构成的驱动电路中，抑制同一极性内及极性间的驱动时序偏差，通过高精度的驱动时序控制，对连接于输出端子DL1的容性负载交替切换负极驱动电压信号VNA及正极驱动电压信号VPA并输出。由此，可抑制因驱动时序偏差而产生贯通电流或信号噪声，可应对高驱动频率。
以下，对进行PMOS输出开关11的通断控制的正极输出SW控制部112、及进行NMOS输出开关21的通断控制的负极输出SW控制部122的详细动作进行说明。
在PMOS输出开关11将具有相对较接近电源电压VDD2H的电压值的正极驱动电压信号VPA输出至输出端子DL1的情况下，正极输出SW控制部112将具有基准电源电压VGND的负极性的高电压输出控制信号GP供给于PMOS输出开关11的栅极。而且，在PMOS输出开关11将具有相对较接近基准电源电压VGND的电压值的正极驱动电压信号VPA输出至输出端子DL1的情况下，正极输出SW控制部112将具有基准电源电压VGND与负极性的HV电源电压VDD2L的中间电压的、负极性的高电压输出控制信号GP，供给于PMOS输出开关11的栅极。即，正极输出SW控制部112为了控制为PMOS输出开关11可在较输出电压范围(VDD2L～VDD2H)更低的元件耐压内进行接通动作的栅极电压，而根据输出至输出端子DL1的正极驱动电压信号VPA的电压值，使用至少二值的电压来切换负极性的高电压输出控制信号GP的电压值。同样地，负极输出SW控制部122为了控制为NMOS输出开关21可在较输出电压范围更低的元件耐压内进行接通动作的栅极电压，而根据输出至输出端子DL1的负极驱动电压信号VNA的电压值，使用至少二值的电压来切换正极性的高电压输出控制信号GN的电压值。
此外，驱动电路200_1的结构不限定于图4所示的结构。
重要的是，作为驱动电路200_1，只要具有以下的第一输出部及第二输出部、第一导电型的晶体管开关、第二导电型的晶体管开关、第一控制部及第二控制部、以及包含第一信号电平转换电路～第四信号电平转换电路的信号电平转换部即可。
即，第一输出部(111)接收第一极性(正极)的高电压输入信号(VP)，根据第一极性的第一高电压控制信号(SA4H、XSA4H)，将放大所述第一极性的高电压输入信号而成的第一极性的驱动电压信号(VPA)输出至第一节点(Ns11)。第一导电型的晶体管开关(11)在接通状态时，将第一节点的电压供给于输出端子(DL1)，另一方面，在断开状态时阻断第一节点与输出端子(DL1)的连接。第一控制部(112)根据第二极性的第一高电压控制信号(SB4L、XSB4L)，将对第一导电型的晶体管开关进行通断控制的、第二极性的高电压输出控制信号(GP)，供给于所述第一导电型的晶体管开关的控制端(栅极)。第二输出部(121)接收第二极性的高电压输入信号(VN)，根据第二极性的第二高电压控制信号(SC4L、XSC4L)，将放大所述第二极性的高电压输入信号而成的第二极性的驱动电压信号(VNA)输出至第二节点(Ns21)。第二导电型的晶体管开关(21)在接通状态时，将第二节点的电压供给于输出端子(DL1)，另一方面，在断开状态时阻断第二节点与输出端子的连接。第二控制部(122)根据第一极性的第二高电压控制信号(SD4H、XSD4H)，将对第二导电型的晶体管开关(21)进行通断控制的、第一极性的高电压输出控制信号(GN)，供给于第二导电型的晶体管开关的控制端(栅极)。
第一信号电平转换电路(100A)将低电压的控制信号群(SA1、SB1、SC1、SD1及各自的互补信号)的第一控制信号(SA1、XSA1)的振幅暂且转换为第一极性(正极)的第一电源电压(VDD1H)及第二极性(负极)的第二电源电压(VDD1L)间的振幅后，转换为与基准电源电压(VGND)的电压差较第一电源电压更大的第一极性的第三电源电压(VDD2H)及基准电源电压间的振幅，将所生成的信号作为第一极性的第一高电压控制信号(SA4H、XSA4H)供给于第一输出部(111)。第二信号电平转换电路(100B)将低电压的控制信号群的第二控制信号(SB1、XSB1)的振幅暂且转换为第一极性的第一电源电压及第二极性的第二电源电压间的振幅后，转换为与基准电源电压的电压差大于第二电源电压的第二极性的第四电源电压(VDD2L)及基准电源电压间的振幅，将所生成的信号作为第二极性的第一高电压控制信号(SB4L、XSB4L)供给于第一控制部(112)。第三信号电平转换电路(100C)将低电压的控制信号群的第三控制信号(SC1、XSC1)的振幅暂且转换为第一极性的第一电源电压及第二极性的第二电源电压间的振幅后，转换为第二极性的第四电源电压及基准电源电压间的振幅，将所生成的信号作为第二极性的第二高电压控制信号(SC4L、XSC4L)供给于第二输出部(121)。第四信号电平转换电路(100D)将低电压的控制信号群的第四控制信号(SD1、XSD1)的振幅暂且转换为第一极性的第一电源电压及第二极性的第二电源电压间的振幅后，转换为第一极性的第三电源电压及基准电源电压间的振幅，将所生成的信号作为第一极性的第二高电压控制信号(SD4H、XSD4H)供给于所述第二控制部。
[实施例4]
图5为表示作为本发明的第四实施例的驱动电路200_2的结构的框图。此外，图5所示的驱动电路200_2中，表示图4所示的驱动电路200_1的正极信号输出部111、负极信号输出部121、正极输出SW控制部112及负极输出SW控制部122的内部电路的结构例。而且，图5中，将图4的LV电压信号SB1及LV电压信号SD1设为共通的LV电压信号SE1，图5的信号电平转换部100_3包含信号电平转换电路100E代替图4的信号电平转换电路100B、信号电平转换电路100D，所述信号电平转换电路100E接收LV电压信号SE1、LV电压信号XSE1，转换为正极性的HV电压信号SE4H、HV电压信号XSE4H及负极性的HV电压信号SE4L、HV电压信号XSE4L。信号电平转换电路100E例如可适用图1的结构。信号电平转换电路100A、信号电平转换电路100C、PMOS输出开关11及NMOS输出开关21与图4相同。
如图5所示，正极信号输出部111包含放大器131、开关132及开关133。放大器131为将自身的反转输入端子及输出节点连接的、电压跟随器(voltage follower)的操作放大器，从输出节点输出将在自身的非反转输入端子接收的正极高电压输入信号VP放大而成的正极驱动电压信号VPA。开关132例如由CMOS开关构成，根据从信号电平转换部100_3的信号电平转换电路100A供给的HV电压信号SA4H、HV电压信号XSA4H而设定为接通状态或断开状态。开关132在设定为接通状态的情况下，将放大器131的输出节点经由节点Ns11而与PMOS输出开关11的源极连接，另一方面，在设定为断开状态的情况下，将放大器131的输出节点及PMOS输出开关11的源极间的连接阻断。开关133例如由NMOS开关构成，根据从所述信号电平转换电路100A供给的HV电压信号XSA4H而设定为接通状态或断开状态。开关133在设定为接通状态的情况下，对PMOS输出开关11的源极施加基准电源电压VGND。
正极输出SW控制部112包含切换开关(下文中记作切换开关112)，此切换开关通过基准电源电压VGND或负极性的控制电压VGp的切换来生成负极性的高电压输出控制信号GP。切换开关112例如设为逆变器结构，根据从信号电平转换部100_3的信号电平转换电路100E供给的HV电压信号SE4L(XSE4L)，切换基准电源电压VGND或负极性的控制电压VGn，并将通过切换所生成的负极性的高电压输出控制信号GP供给于PMOS输出开关11的栅极。此外，负极性的控制电压VGn也可设为下述控制电压，即：根据正极驱动电压信号VPA，而供给有PMOS输出开关11可在规定的元件耐压内进行通断控制的、包含VGND的多个电压值。
图5所示的负极信号输出部121包含放大器141、开关142及开关143。放大器141为将自身的反转输入端子及输出节点连接的、电压跟随器的操作放大器，从输出节点输出将在自身的非反转输入端子接收的负极高电压输入信号VN放大而成的负极驱动电压信号VNA。开关142根据从信号电平转换部100_3的信号电平转换电路100C供给的HV电压信号SC4L、HV电压信号XSC4L，而设定为接通状态或断开状态。开关142例如由CMOS开关构成，在设定为接通状态的情况下，将放大器141的输出节点经由节点Ns21而与NMOS输出开关21的源极连接，另一方面，在设定为断开状态的情况下，将放大器141的输出节点及NMOS输出开关21的源极间的连接阻断。开关143例如由PMOS开关构成，根据从所述信号电平转换电路100C供给的HV电压信号XS4L而设定为接通状态或断开状态。开关143在设定为接通状态的情况下，对NMOS输出开关21的源极施加基准电源电压VGND。
负极输出SW控制部122包含切换开关(下文中记作切换开关122)，此切换开关通过基准电源电压VGND或正极性的控制电压VGp的切换来生成正极性的高电压输出控制信号GN。切换开关122例如设为逆变器结构，根据从信号电平转换部100_3的信号电平转换电路100E供给的HV电压信号SE4H(XSE4H)，切换基准电源电压VGND或正极性的控制电压VGp，并将通过切换所生成的正极性的高电压输出控制信号GN供给于NMOS输出开关21的栅极。此外，正极性的控制电压VGp也可设为下述控制电压，即：根据负极驱动电压信号VNA，而供给有NMOS输出开关21可在规定的元件耐压内进行通断控制的、包含VGND的多个电压值。
此外，图5所示的正极信号输出部111中，开关132也可设于放大器131的内部。而且，负极信号输出部112中，开关142也可设于放大器141的内部。
[实施例5]
图6为表示驱动电路200_1或驱动电路200_2的、作为本发明的第五实施例的控制动作的时间图。
此外，图6中，表示图5所示的驱动电路200_2在规定的正极驱动期间及负极驱动期间中，交替输出正极驱动电压信号VPA及负极驱动电压信号VNA(进行极性反转驱动)的情况下，信号电平转换部100_3、正极输出SW控制部112及负极输出SW控制部122生成的各信号(SA4H、XSA4H、SC4L、XSC4L、SE4H、SE4L、GP、GN)的一例。此外，CMOS开关的控制信号仅表示供给于NMOS开关的栅极的控制信号。
进而，图6中，表示图5所示的PMOS输出开关11的源极所连接的节点Ns11的电压V11、NMOS输出开关21的源极所连接的节点Ns21的电压V21、及输出端子DL1的电压的变化。此外，正极驱动电压信号VPA及负极驱动电压信号VNA也可为在与各极性对应的电压范围内具有单一或多个电压电平的阶跃信号或正弦波等模拟信号。
如图6所示，驱动期间至少分为四个期间T1～T4，在正极驱动期间T2与负极驱动期间T4之间设有切换期间T1、切换期间T3。图6中，表示从前一个负极驱动期间(未图示)后的切换期间(T1)开始的时间图。
图6中，首先在切换期间T1中，根据HV电压信号SA4H及HV电压信号SC4L而开关132及开关142均成为断开状态，来自正极信号输出部111及负极信号输出部121的驱动电压信号的供给被阻断。而且，开关133根据具有电源电压VDD2H的HV电压信号XSA4H而成为接通状态，节点Ns11的电压V11成为基准电源电压VGND。而且，对于开关143，供给有具有第二极性(负极)的电源电压VDD2L的HV电压信号SC4L，因而开关143成为接通状态，如图6所示，节点Ns21的电压V21从近前的负极驱动期间的负极驱动电压信号VNA向基准电源电压VGND提升。而且，切换开关112根据具有电源电压VDD2L的HV电压信号SE4L，将负极性的高电压输出控制信号GP设为基准电源电压VGND。其结果为，对于PMOS输出开关11的栅极，供给有具有基准电源电压VGND的负极性的高电压输出控制信号GP，PMOS输出开关11成为断开状态。而且，切换开关122根据具有基准电源电压VGND的HV电压信号SE4H，将正极性的高电压输出控制信号GN设为正极的控制电压VGp。其结果为，对于NMOS输出开关21的栅极，供给有具有控制电压VGp的正极性的高电压输出控制信号GN，NMOS输出开关21成为接通状态。
因此，期间T1中，作为节点Ns21的电压V21的基准电源电压VGND经由NMOS输出开关21施加于输出端子DL1。
此时，如图6所示，为负极驱动电压信号VNA的状态的、输出端子DL1的电压经由NMOS输出开关21而向基准电源电压VGND提升。
此外，在整个期间T1中，开关133及切换开关122的各端子控制于基准电源电压VGND与第一极性(正极)的电源电压VDD2H之间。PMOS输出开关11、开关143及切换开关112的各端子控制于基准电源电压VGND与第二极性(负极)的电源电压VDD2L之间。NMOS输出开关21的漏极及源极控制于基准电源电压VGND与第二极性(负极)的电源电压VDD2L之间。对于NMOS输出开关21的栅极，供给有相对于负极驱动电压信号VNA的状态的漏极及源极而NMOS输出开关21成为接通状态的、规定的电压差(耐压)内的控制电压VGp，由于供给于节点Ns21的基准电源电压VGND，NMOS输出开关21的各端子间的电压差缩小。因此，PMOS输出开关11、NMOS输出开关21、开关133、开关143、切换开关112及切换开关122控制于较输出端子DL1的输出电压范围(VDD2L～VDD2H)更低的、规定的元件耐压的范围内。
接下来，期间T2中，对开关133供给有具有基准电源电压VGND的HV电压信号XSA4H，因而开关133成为断开状态。而且，对开关143继续供给有具有电源电压VDD2L的HV电压信号SC4L，因而开关143维持接通状态，节点Ns21的电压V21成为基准电源电压VGND。而且，根据HV电压信号SA4H及HV电压信号SC4L，开关132及开关142中仅开关132切换为接通状态。由此，正极信号输出部111生成的正极驱动电压信号VPA供给于节点Ns11。而且，切换开关112根据具有基准电源电压VGND的HV电压信号SE4L，将负极性的高电压输出控制信号GP切换为负极性的控制电压VGn。其结果为，PMOS输出开关11成为接通状态。而且，切换开关122根据具有电源电压VDD2H的HV电压信号SE4H，将正极性的高电压输出控制信号GN切换为基准电源电压VGND。其结果为，NMOS输出开关21切换为断开状态。
因此，期间T2中，从正极信号输出部111输出的正极驱动电压信号VPA经由节点Ns11及PMOS输出开关11向输出端子DL1输出。
此时，NMOS输出开关21处于断开状态，并且节点Ns21与输出端子DL1的电连接被阻断。因此，如图6所示，节点Ns11的电压V11及输出端子DL1的电压从基准电源电压VGND的状态提升至正极驱动电压信号VPA。另一方面，节点Ns21的电压V21如图6所示，维持基准电源电压VGND的状态。
此外，在整个期间T2中，开关133、切换开关122及NMOS输出开关21的各端子控制于基准电源电压VGND与第一极性(正极)的电源电压VDD2H之间。开关143及切换开关112的各端子控制于基准电源电压VGND与第二极性(负极)的电源电压VDD2L之间。PMOS输出开关11的各端子中的漏极及源极控制于基准电源电压VGND与电源电压VDD2H之间的正极驱动电压信号VPA。对于PMOS输出开关11的栅极，施加有针对正极驱动电压信号VPA而PMOS输出开关11成为接通状态的、规定的电压差(耐压)内的负极性的控制电压VGn。因此，PMOS输出开关11、NMOS输出开关21、开关133、开关143、切换开关112及切换开关122控制于较输出端子DL1的输出电压范围(VDD2L～VDD2H)更低的、规定的元件耐压的范围内。
接下来，期间T3中，根据HV电压信号S4H及HV电压信号S4L而开关132及开关142均成为断开状态，来自正极信号输出部111及负极信号输出部121的驱动电压信号的供给被阻断。而且，对于开关133，供给有具有电源电压VDD2H的HV电压信号XS4H，因而开关133成为接通状态，如图6所示，节点Ns11的电压V11从正极驱动电压信号VPA向基准电源电压VGND下降。而且，对开关143继续供给有具有电源电压VDD2L的HV电压信号XS4L，因而维持接通状态，节点Ns21的电压V21继续成为基准电源电压VGND。而且，对PMOS输出开关11的栅极持续供给有具有控制电压VGn的负极性的高电压输出控制信号GP，因而如图6所示，PMOS输出开关11维持接通状态。而且，根据HV电压信号SE4H，将正极性的高电压输出控制信号GN维持于基准电源电压VGND。其结果为，如图6所示，NMOS输出开关21维持断开状态。
因此，期间T3中，如图6所示，作为节点Ns11的电压V11的基准电源电压VGND经由PMOS输出开关11向输出端子DL1输出。
此时，如图6所示，为正极驱动电压信号VPA的、输出端子DL1的电压经由PMOS输出开关11向基准电源电压VGND下降。
此外，在整个期间T3中，虽然开关133从断开状态变化为接通状态，但各开关的控制电压范围未变化。因此，与期间T2同样地，PMOS输出开关11、NMOS输出开关21、开关133、开关143、切换开关112及切换开关122控制于较输出端子DL1的输出电压范围(VDD2L～VDD2H)更低的、规定的元件耐压的范围内。
接下来，期间T4中，对开关133继续供给有具有第一极性(正极)的电源电压VDD2H的HV电压信号XSA4H，因而开关133成为接通状态，节点Ns11的电压V11继续成为基准电源电压VGND。而且，对开关143供给有具有基准电源电压VGND的HV电压信号SC4L，因而开关143成为断开状态。而且，根据HV电压信号SA4H及HV电压信号SC4L，开关132及开关142中仅开关142切换为接通状态。由此，从负极信号输出部121输出的负极驱动电压信号VNA供给于节点Ns21。而且，切换开关112根据具有电源电压VDD2L的HV电压信号SE4L，将负极性的高电压输出控制信号GP切换为基准电源电压VGND。其结果为，PMOS输出开关11成为断开状态。而且，切换开关122根据具有基准电源电压VGND的HV电压信号SE4H，将正极性的高电压输出控制信号GN切换为正极性的控制电压VGp。其结果为，NMOS输出开关21切换为接通状态。
因此，期间T4中，从负极信号输出部121输出的负极驱动电压信号VNA经由节点Ns21及NMOS输出开关21向输出端子DL1输出。
此时，如图6所示，PMOS输出开关11处于断开状态，并且节点Ns11与输出端子DL1的电连接被阻断。因此，如图6所示，节点Ns21的电压V21及输出端子DL1的电压从基准电源电压VGND的状态下降至负极驱动电压信号VNA。另一方面，节点Ns11的电压V11如图6所示，维持基准电源电压VGND的状态。
此外，在整个期间T4中，开关143、切换开关112及PMOS输出开关11的各端子控制于基准电源电压VGND与第二极性(负极)的电源电压VDD2L之间。开关133及切换开关122的各端子控制于基准电源电压VGND与第一极性(正极)的电源电压VDD2H之间。NMOS输出开关21的各端子中的漏极及源极控制于基准电源电压VGND与电源电压VDD2L之间的负极驱动电压信号VNA。对于NMOS输出开关21的栅极，施加有针对负极驱动电压信号VNA而NMOS输出开关21成为接通状态的、规定的电压差(耐压)内的正极性的控制电压VGp。因此，PMOS输出开关11、NMOS输出开关21、开关133、开关143、切换开关112及切换开关122控制于较输出端子DL1的输出电压范围(VDD2L～VDD2H)更低的、规定的元件耐压的范围内。
此外，图6的驱动控制中，图5的驱动电路200_2向输出端子DL1以规定的周期切换输出正极性的驱动电压信号VPA或负极性的驱动电压信号VNA。因此，例如包括多个图5的驱动电路200_2的驱动电路中，以相同时序输出不同极性的驱动电压信号的驱动电路200_2彼此也可共享一部分电路。具体而言，也可使以相同时序输出不同极性的驱动电压信号的、两个驱动电路200_2彼此，共享正极信号输出部111的放大器131及负极信号输出部121的放大器141。
[实施例6]
图7为表示包括包含本发明的信号电平转换部及驱动电路的数据驱动器的、作为本发明的第六实施例的液晶显示装置400的结构的框图。
图7中，显示屏20为有源矩阵型的液晶显示屏，形成有沿二维画面的水平方向伸长的m个(m为2以上的自然数)水平扫描线S1～Sm、及沿二维画面的垂直方向伸长的n个(n为2以上的自然数)数据线D1～Dn。在水平扫描线及数据线的各交叉部，形成有负责像素的显示单元。显示单元至少含有开关元件及像素电极，在根据水平扫描线的扫描脉冲而开关元件成为接通状态时，数据线的灰阶电压信号经由开关元件施加于像素电极，根据施加于像素电极的灰阶电压来控制液晶显示器件的亮度。此外，图7中省略具体的显示单元的结构的记载。
显示控制部65接收使控制信号等一体化的影像信号VD，从所述影像信号VD中生成基于水平同步信号的时序信号并供给于扫描驱动器70。而且，显示控制部65基于影像信号VD，将极性反转信号POL、开始脉冲、表示包含时钟信号CLK的各种时序信号的控制信号群、及影像数字信号供给于数据驱动器80，所述影像数字信号包含以例如8比特的亮度灰阶指示各像素的亮度电平的、像素数据PD的系列。
扫描驱动器70以从显示控制部65供给的控制信号所示的时序，对显示屏20的各水平扫描线S1～Sm依次施加水平扫描脉冲。
数据驱动器80例如形成为大规模集成电路(Large Scale Integrated Circuit，LSI)等半导体装置。数据驱动器80将从显示控制部65供给的影像数字信号所含的像素数据PD，以一水平扫描线、即n个为单位，转换为具有与各像素数据PD对应的灰阶电压的、驱动电压信号G1～驱动电压信号Gn。接着，数据驱动器80将所述驱动电压信号G1～驱动电压信号Gn施加于显示屏20的数据线D1～数据线Dn。此外，扫描驱动器70或数据驱动器80也可电路的一部分或全部与显示屏20一体形成。而且，数据驱动器80也可内置有显示控制部65。而且，数据驱动器80也可由多个LSI构成。
图8为表示数据驱动器80的内部结构的一例的框图。
如图8所示，数据驱动器80包含正极参照电压产生电路50P、负极参照电压产生电路50N、移位寄存器(shift register)600、数据寄存锁存器700、电平移位电路群800、解码器部900及驱动电路群200_4。此外，驱动电路群200_4包括信号电平转换部100_4。对移位寄存器600及数据寄存锁存器700分别供给有基准电源电压VGND及正极性的LV电源电压VDD1H。对解码器部900分别供给有基准电源电压VGND、正极性的HV电源电压VDD2H、负极性的HV电源电压VDD2L。对电平移位电路群800及驱动电路群200_4供给有基准电源电压VGND、正极性的LV电源电压VDD1H及HV电源电压VDD2H、负极性的LV电源电压VDD1L及HV电源电压VDD2L。
移位寄存器600根据开始脉冲，生成用于与时钟信号CLK同步地进行锁存器的选择的、多个锁存器时序信号，并供给于数据寄存锁存器700。
数据寄存锁存器700接收影像数字信号、极性反转信号POL等控制各种时序的LV控制信号群，基于从移位寄存器600供给的各锁存器时序信号，导入影像数字信号所含的多个像素数据片，并分别以所述锁存器时序供给于电平移位电路群800。此外，数据寄存锁存器700根据极性反转信号POL，将所导入的各像素数据片交替供给于电平移位电路群800所含的正极用的电平移位电路及负极用的电平移位电路。
电平移位电路群800将基于逻辑电路用的LV电源电压(VDD1H、VGND)的、各像素数据片的信号电平，转换为正极HV数字信号(VGND/VDD2H)及负极HV数字信号(VDD2L/VGND)，并分别供给于解码器部900所含的多个正极解码器90P及多个负极解码器90N。此外，电平移位电路群800也可包含图1(图3)、图2A、图2B所示的信号电平转换电路100、信号电平转换电路100_H、信号电平转换电路100_L、信号电平转换电路100_1中的任一个或组合包含多个。
解码器部900例如是对数据驱动器80的每两个输出端子分配一对正极解码器90P及负极解码器90N而构成。此外，在解码器部900内，正极解码器90P及负极解码器90N的排列顺序可变更。例如为了抑制布局面积，也可将同极性的解码器彼此以多个输出的程度汇总而配置。
正极参照电压产生电路50P及负极参照电压产生电路50N生成电压值不同的多个参照电压，分别供给于针对数据驱动器80的多个输出端子分别设置的正极解码器90P及负极解码器90N。
正极解码器90P及负极解码器90N从所述多个参照电压中，分别选择与正极HV数字信号及负极HV数字信号对应的、正极性的参照电压及负极性的参照电压，并分别作为正极性的灰阶电压及负极性的灰阶电压供给于驱动电路群200_4。
驱动电路群200_4接收极性反转信号POL及表示各种时序的LV控制信号群，利用信号电平转换部100_4来生成控制驱动电路群200_4的各驱动电路的时序的、HV电压信号群。信号电平转换部100_4根据LV控制信号群的系统，包括图1(图3)、图2A、图2B所示的信号电平转换电路100、信号电平转换电路100_H、信号电平转换电路100_L、信号电平转换电路100_1中的任一个或组合包括多个。驱动电路群200_4的各驱动电路接收从解码器部900供给的正极性的灰阶电压及负极性的灰阶电压作为正极高电压输入信号(VP)及负极高电压输入信号(VN)，并将分别放大而成的正极驱动电压信号(VPA)及负极驱动电压信号(VNA)从数据驱动器80的各输出端子输出。此时，驱动电路群200_4在输出不同极性的驱动电压信号的一对驱动电路(例如分别驱动邻接的两个输出端子的一对驱动电路)中，接收极性反转信号POL及时序控制信号作为LV控制信号群，并以与所述LV控制信号群相应的驱动时序，切换从一对驱动电路的各输出端子输出的驱动电压信号的极性。
例如，在与极性反转信号POL及时序控制信号相应的驱动时序，由从一对驱动电路中的一者的输出端子输出正极驱动电压信号并且从另一者的输出端子输出负极驱动电压信号的状态，切换为从其中一者的输出端子输出负极驱动电压信号并且从另一者的输出端子输出正极驱动电压信号的状态。
此外，电平移位电路群800、解码器部900、驱动电路群200_4分别可由元件耐压较正极及负极的驱动电压范围(VDD2L～VDD2H)更低(例如电压差|VDD2H－VDD2L|的约1/2)的晶体管构成。由此，可缩小驱动器面积，实现低成本化。

Claims (13)

1.一种信号电平转换电路，对输入电压信号的振幅进行电平移位，其特征在于，包括：
第一电平移位部，生成将所述输入电压信号的振幅转换为第一电源电压及第二电源电压之间的振幅的、电压信号，所述第一电源电压相对于规定的基准电源电压而呈第一极性，所述第二电源电压相对于所述基准电源电压而呈与所述第一极性为相反极性的第二极性；
第二电平移位部，生成将所述电压信号的振幅转换为所述基准电源电压及所述第一电源电压间的振幅的信号，作为第一极性电压信号；以及
第三电平移位部，输出将所述第一极性电压信号的振幅转换为第三电源电压及所述基准电源电压间的振幅的信号，作为第一极性的高电压信号，所述第三电源电压为第一极性，与所述基准电源电压的电压差大于所述第一电源电压。
2.根据权利要求1所述的信号电平转换电路，其特征在于，包括：
第四电平移位部，生成将由所述第一电平移位部所生成的所述电压信号的振幅转换为所述基准电源电压及所述第二电源电压间的振幅的信号，作为第二极性电压信号；以及
第五电平移位部，输出将所述第二极性电压信号的振幅转换为第四电源电压及所述基准电源电压间的振幅的信号，作为第二极性的高电压信号，所述第四电源电压为第二极性，与所述基准电源电压的电压差大于所述第二电源电压。
3.根据权利要求1所述的信号电平转换电路，其特征在于，
所述第一电平移位部被供给有第一极性的所述第一电源电压及第二极性的所述第二电源电压，接收所述输入电压信号及所述输入电压信号的互补信号中的一者或两者，生成将所述输入电压信号或所述输入电压信号的互补信号转换为所述第一电源电压及所述第二电源电压间的振幅的、第一电压信号及第二电压信号，
所述第二电平移位部被供给有所述第一电源电压及所述基准电源电压，接收所述第一电压信号及第二电压信号中的一者，生成将其中一个电压信号转换为所述第一电源电压及所述基准电源电压间的振幅的信号，作为所述第一极性电压信号，
所述第三电平移位部被供给有第一极性的所述第三电源电压及所述基准电源电压，接收所述第一极性电压信号及所述第一极性电压信号的互补信号中的一者或两者，生成将所述第一极性电压信号转换为所述第三电源电压及所述基准电源电压间的振幅的、彼此互补的两个信号中的至少一者，作为所述第一极性的高电压信号。
4.根据权利要求2所述的信号电平转换电路，其特征在于，
所述第一电平移位部被供给有第一极性的所述第一电源电压及第二极性的所述第二电源电压，接收所述输入电压信号及所述输入电压信号的互补信号中的一者或两者，生成将所述输入电压信号或所述输入电压信号的互补信号转换为所述第一电源电压及所述第二电源电压间的振幅的、第一电压信号及第二电压信号，
所述第二电平移位部被供给有所述第一电源电压及所述基准电源电压，接收所述第一电压信号及第二电压信号中的一者，生成将其中一个电压信号转换为所述第一电源电压及所述基准电源电压间的振幅的信号，作为所述第一极性电压信号，
所述第三电平移位部被供给有第一极性的所述第三电源电压及所述基准电源电压，接收所述第一极性电压信号及所述第一极性电压信号的互补信号中的一者或两者，生成将所述第一极性电压信号转换为所述第三电源电压及所述基准电源电压间的振幅的、彼此互补的两个信号中的至少一者，作为所述第一极性的高电压信号，
所述第四电平移位部被供给有所述第二电源电压及所述基准电源电压，接收所述第一电压信号及第二电压信号中的另一者，生成将另一个电压信号转换为所述第二电源电压及所述基准电源电压间的振幅的信号，作为所述第二极性电压信号，
所述第五电平移位部被供给有第二极性的所述第四电源电压及所述基准电源电压，接收所述第二极性电压信号及所述第二极性电压信号的互补信号中的一者或两者，生成将所述第二极性电压信号转换为所述第四电源电压及所述基准电源电压间的振幅的、彼此互补的两个信号的至少一者，作为所述第二极性的高电压信号。
5.根据权利要求2或4所述的信号电平转换电路，其特征在于，
所述第四电平移位部设为下述结构：将供给于所述第二电平移位部的第一极性的所述第一电源电压更换为第二极性的所述第二电源电压，并且更换构成所述第二电平移位部的晶体管的导电型，
所述第五电平移位部设为下述结构：将供给于所述第三电平移位部的第一极性的所述第三电源电压更换为第二极性的所述第四电源电压，并且更换构成所述第三电平移位部的晶体管的导电型。
6.根据权利要求1至4中任一项所述的信号电平转换电路，其特征在于，
由耐压较第一极性的所述第三电源电压及第二极性的第四电源电压间的电压差更低的晶体管所构成。
7.一种信号电平转换电路，对第一输入电压信号及第二输入电压信号的振幅进行电平移位，其特征在于，包括：
第一电平移位部，生成将所述第一输入电压信号的振幅转换为第一电源电压及第二电源电压之间的振幅的、第一电压信号，所述第一电源电压相对于规定的基准电源电压而呈第一极性，所述第二电源电压相对于所述基准电源电压而呈与所述第一极性为相反极性的第二极性；
第二电平移位部，生成将所述第一电压信号的振幅转换为所述基准电源电压及所述第一电源电压间的振幅的信号，作为第一极性电压信号；
第三电平移位部，输出将所述第一极性电压信号的振幅转换为第三电源电压及所述基准电源电压间的振幅的信号，作为第一极性的高电压信号，所述第三电源电压为第一极性，与所述基准电源电压的电压差大于所述第一电源电压；
第四电平移位部，生成将所述第二输入电压信号的振幅转换为所述第一电源电压及所述第二电源电压间的振幅的第二电压信号；
第五电平移位部，生成将所述第二电压信号的振幅转换为所述基准电源电压及所述第二电源电压间的振幅的信号，作为第二极性电压信号；以及
第六电平移位部，输出将所述第二极性电压信号的振幅转换为第四电源电压及所述基准电源电压间的振幅的信号，作为第二极性的高电压信号，所述第四电源电压为第二极性，与所述基准电源电压的电压差大于所述第二电源电压。
8.一种驱动电路，基于低电压的控制信号群来控制驱动时序，在负载驱动时，将相对于规定的基准电源电压而呈第一极性的高电压的第一极性驱动电压信号从输出端子输出，且所述驱动电路的特征在于包括：
输出部，接收第一极性的高电压输入信号，根据第一极性的高电压控制信号，将放大所述第一极性的高电压输入信号而成的所述第一极性驱动电压信号输出至第一节点；
第一导电型的晶体管开关，在接通状态时将所述第一节点的电压供给于所述输出端子，另一方面，在断开状态时阻断所述第一节点与所述输出端子的连接；
控制部，根据相对于所述基准电源电压而呈第二极性的高电压控制信号，将对所述第一导电型的晶体管开关进行通断控制的、第二极性的高电压输出控制信号，供给于所述第一导电型的晶体管开关的控制端；以及
信号电平转换部，包含第一信号电平转换电路及第二信号电平转换电路，
所述第一信号电平转换电路将所述低电压的控制信号群的第一控制信号的振幅暂且转换为第一极性的第一电源电压及第二极性的第二电源电压间的振幅后，转换为与所述基准电源电压的电压差大于所述第一电源电压的第一极性的第三电源电压及所述基准电源电压间的振幅，将所生成的信号作为所述第一极性的第一高电压控制信号供给于输出部，
所述第二信号电平转换电路将所述低电压的控制信号群的第二控制信号的振幅暂且转换为第一极性的所述第一电源电压及第二极性的所述第二电源电压间的振幅后，转换为与所述基准电源电压的电压差大于所述第二电源电压的第二极性的第四电源电压及所述基准电源电压间的振幅，将所生成的信号作为所述第二极性的第一高电压控制信号供给于控制部。
9.一种驱动电路，基于低电压的控制信号群来控制驱动时序，在负载驱动时，选择相对于规定的基准电源电压而呈第一极性的高电压的第一极性驱动电压信号、及呈第二极性的高电压的第二极性驱动电压信号中的一者，并从输出端子输出，且所述驱动电路的特征在于包括：
第一输出部，接收第一极性的高电压输入信号，根据第一极性的第一高电压控制信号，将放大所述第一极性的高电压输入信号而成的所述第一极性驱动电压信号输出至第一节点；
第一导电型的晶体管开关，在接通状态时将所述第一节点的电压供给于所述输出端子，另一方面，在断开状态时阻断所述第一节点与所述输出端子的连接；
第一控制部，根据第二极性的第一高电压控制信号，将对所述第一导电型的晶体管开关进行通断控制的、第二极性的高电压输出控制信号，供给于所述第一导电型的晶体管开关的控制端；
第二输出部，接收第二极性的高电压输入信号，根据第二极性的第二高电压控制信号，将放大所述第二极性的高电压输入信号而成的所述第二极性驱动电压信号输出至第二节点；
第二导电型的晶体管开关，在接通状态时将所述第二节点的电压供给于所述输出端子，另一方面，在断开状态时阻断所述第二节点与所述输出端子的连接；
第二控制部，根据第一极性的第二高电压控制信号，将对所述第二导电型的晶体管开关进行通断控制的、第一极性的高电压输出控制信号，供给于所述第二导电型的晶体管开关的控制端；以及
信号电平转换部，包含第一信号电平转换电路～第四信号电平转换电路，
所述第一信号电平转换电路将所述低电压的控制信号群的第一控制信号的振幅暂且转换为第一极性的第一电源电压及第二极性的第二电源电压间的振幅后，转换为与所述基准电源电压的电压差大于所述第一电源电压的第一极性的第三电源电压及所述基准电源电压间的振幅，将所生成的信号作为所述第一极性的第一高电压控制信号供给于所述第一输出部，
第二信号电平转换电路将所述低电压的控制信号群的第二控制信号的振幅暂且转换为第一极性的所述第一电源电压及第二极性的所述第二电源电压间的振幅后，转换为与所述基准电源电压的电压差大于所述第二电源电压的第二极性的第四电源电压及所述基准电源电压间的振幅，将所生成的信号作为所述第二极性的第一高电压控制信号供给于所述第一控制部，
第三信号电平转换电路将所述低电压的控制信号群的第三控制信号的振幅暂且转换为第一极性的所述第一电源电压及第二极性的所述第二电源电压间的振幅后，转换为第二极性的所述第四电源电压及所述基准电源电压间的振幅，将所生成的信号作为所述第二极性的第二高电压控制信号供给于所述第二输出部，
所述第四信号电平转换电路将所述低电压的控制信号群的第四控制信号的振幅暂且转换为第一极性的所述第一电源电压及第二极性的所述第二电源电压间的振幅后，转换为第一极性的所述第三电源电压及所述基准电源电压间的振幅，将所生成的信号作为所述第一极性的第二高电压控制信号供给于所述第二控制部。
10.根据权利要求8所述的驱动电路，其特征在于，
第四控制信号与所述第二控制信号共通，
代替所述第二信号电平转换电路及第四信号电平转换电路而包括：
第五信号电平转换电路，将所述低电压的控制信号群的所述第二控制信号的振幅暂且转换为第一极性的所述第一电源电压及第二极性的所述第二电源电压间的振幅，生成第一电压信号及第二电压信号，进而将所述第一电压信号的振幅转换为第二极性的所述第四电源电压及所述基准电源电压间的振幅，将所生成的信号作为所述第二极性的第一高电压控制信号而输出，并且将所述第二电压信号的振幅转换为第一极性的所述第三电源电压及所述基准电源电压间的振幅，将所生成的信号作为所述第一极性的第二高电压控制信号而输出。
11.根据权利要求9或10所述的驱动电路，其特征在于，
由耐压较第一极性的所述第三电源电压及第二极性的所述第四电源电压间的电压差更低的晶体管所构成。
12.一种显示驱动器，其特征在于，包括：
数据寄存锁存器，导入表示基于影像信号的各像素的亮度电平的、像素数据片的系列，将所导入的多个所述像素数据片输出；
多个电平移位电路群，将从所述数据寄存锁存器输出的所述多个像素数据片各自的信号电平分别转换为正极性的高电压信号及负极性的高电压信号；
解码器部，将每个所述像素数据片的所述正极性的高压信号及负极性的高压信号分别转换为正极性的灰阶电压信号及负极性的灰阶电压信号；以及
驱动电路群，基于控制驱动时序的、低电压的控制信号群，将针对每个输出通道交替选择所述正极性的灰阶电压信号及所述负极性的灰阶电压信号的信号作为驱动电压信号经由输出端子而输出，
所述驱动电路群包括：信号电平转换部，被供给有驱动基准电源电压、相对于所述基准电源电压而为正极性的低电压正极电源电压及高电压正极电源电压、以及相对于所述基准电源电压而为负极性的低电压负极电源电压及高电压负极电源电压，且对所述低电压的控制信号群的电压振幅进行转换而生成高电压的控制信号群，进而所述驱动电路群全部由元件耐压较所述高电压正极电源电压及所述高电压负极电源电压间的电压差更低的晶体管所构成，所述驱动电路群的各驱动电路包含根据权利要求9至11中任一项所述的驱动电路。
13.一种显示装置，其特征在于，包括：
如权利要求12所述的显示驱动器；以及
液晶显示屏，根据从所述显示驱动器的每个所述输出通道的所述输出端子输出的所述驱动电压信号而受到驱动。
CN202111542826.7A 2020-12-25 2021-12-16 信号电平转换电路、驱动电路、显示驱动器以及显示装置 Pending CN114694607A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-216101 2020-12-25
JP2020216101A JP7556780B2 (ja) 2020-12-25 信号レベル変換回路、駆動回路、表示ドライバ及び表示装置

Publications (1)

Publication Number Publication Date
CN114694607A true CN114694607A (zh) 2022-07-01

Family

ID=82118953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111542826.7A Pending CN114694607A (zh) 2020-12-25 2021-12-16 信号电平转换电路、驱动电路、显示驱动器以及显示装置

Country Status (2)

Country Link
US (1) US12073804B2 (zh)
CN (1) CN114694607A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116978332A (zh) * 2023-08-15 2023-10-31 禹创半导体(深圳)有限公司 一种电压转换电路及驱动装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728789B2 (en) * 2021-08-19 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage supply selection circuit
JP2023103680A (ja) * 2022-01-14 2023-07-27 ラピステクノロジー株式会社 表示装置及びデータドライバ
KR20230148474A (ko) * 2022-04-15 2023-10-25 삼성디스플레이 주식회사 전자 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731796A (en) * 1992-10-15 1998-03-24 Hitachi, Ltd. Liquid crystal display driving method/driving circuit capable of being driven with equal voltages
JP4637077B2 (ja) 2006-10-17 2011-02-23 パナソニック株式会社 駆動電圧出力回路、表示装置
TWI353575B (en) * 2006-12-29 2011-12-01 Novatek Microelectronics Corp Gate driver structure of tft-lcd display
JP2009282119A (ja) * 2008-05-20 2009-12-03 Toshiba Mobile Display Co Ltd 表示装置
TWI395187B (zh) * 2008-06-26 2013-05-01 Novatek Microelectronics Corp 資料驅動器
CN102204104A (zh) * 2008-10-30 2011-09-28 罗姆股份有限公司 电平移位电路、负载驱动装置及液晶显示装置
US8154503B2 (en) * 2009-09-01 2012-04-10 Au Optronics Corporation Method and apparatus for driving a liquid crystal display device
KR101787758B1 (ko) * 2011-06-09 2017-10-19 매그나칩 반도체 유한회사 레벨 쉬프터
KR20140109675A (ko) * 2013-03-06 2014-09-16 삼성전자주식회사 게이트 드라이버 및 디스플레이 구동 회로.
KR102246879B1 (ko) * 2014-10-10 2021-04-30 삼성전자 주식회사 네거티브 레벨 시프팅 회로 및 이를 이용하는 소스 드라이버와 디스플레이 장치
TWI525994B (zh) * 2014-11-14 2016-03-11 瑞鼎科技股份有限公司 驅動電路之位準偏移器
JP6656898B2 (ja) * 2015-11-26 2020-03-04 ラピスセミコンダクタ株式会社 レベルシフト回路及び表示ドライバ
JP2019003088A (ja) * 2017-06-16 2019-01-10 ラピスセミコンダクタ株式会社 出力回路及び表示ドライバ
JP7283939B2 (ja) * 2019-03-28 2023-05-30 ラピスセミコンダクタ株式会社 半導体装置及びデータドライバ
JP7544624B2 (ja) * 2021-02-19 2024-09-03 ラピステクノロジー株式会社 出力回路、表示ドライバ及び表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116978332A (zh) * 2023-08-15 2023-10-31 禹创半导体(深圳)有限公司 一种电压转换电路及驱动装置

Also Published As

Publication number Publication date
US20220208136A1 (en) 2022-06-30
JP2022101795A (ja) 2022-07-07
US12073804B2 (en) 2024-08-27

Similar Documents

Publication Publication Date Title
CN114694607A (zh) 信号电平转换电路、驱动电路、显示驱动器以及显示装置
USRE39366E1 (en) Liquid crystal driver and liquid crystal display device using the same
KR100475975B1 (ko) 액정 표시 장치의 구동 장치 및 구동 방법
JP4847702B2 (ja) 表示装置の駆動回路
US7463234B2 (en) Liquid crystal display and data latch circuit
EP0747748B1 (en) Liquid crystal driving device, liquid crystal display device and liquid crystal driving method
US20090040165A1 (en) Amplifying circuit and display unit
KR20000000788A (ko) Tft－lcd 구동 회로
US20030117354A1 (en) Power generator circuit, generating method thereof, and liquid crystal display device
CN113178173B (zh) 输出电路、显示驱动器以及显示装置
US10777112B2 (en) Display driver IC and display apparatus including the same
KR20180046033A (ko) 디스플레이 구동 장치
US11568831B2 (en) Output circuit, data driver, and display apparatus
US10607560B2 (en) Semiconductor device and data driver
JP7556780B2 (ja) 信号レベル変換回路、駆動回路、表示ドライバ及び表示装置
CN114974155A (zh) 输出电路、数据驱动器及显示装置
EP0493820B1 (en) Driver circuit for liquid crystal display
KR100209644B1 (ko) 액정표시소자 구동회로
CN112927657A (zh) 显示驱动器以及显示装置
CN110401424B (zh) 运算放大器
US20240321233A1 (en) Output amplifier, source driver, and display apparatus
KR20050094442A (ko) 래치, 래치의 구동 방법, 평판 디스플레이 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination