KR20230148474A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20230148474A
KR20230148474A KR1020220047108A KR20220047108A KR20230148474A KR 20230148474 A KR20230148474 A KR 20230148474A KR 1020220047108 A KR1020220047108 A KR 1020220047108A KR 20220047108 A KR20220047108 A KR 20220047108A KR 20230148474 A KR20230148474 A KR 20230148474A
Authority
KR
South Korea
Prior art keywords
voltage
control
trimming
sign
display panel
Prior art date
Application number
KR1020220047108A
Other languages
English (en)
Inventor
이대식
강근오
이상현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220047108A priority Critical patent/KR20230148474A/ko
Priority to US18/159,269 priority patent/US11847972B2/en
Priority to CN202310337344.0A priority patent/CN116913192A/zh
Publication of KR20230148474A publication Critical patent/KR20230148474A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 일 실시예에 따른 전자 장치는 표시 패널, 데이터 구동 회로, 스캔 구동 회로, 신호 제어 회로, 및 상기 표시 패널을 구동하는 제1 전압 및 제2 전압을 근거로 산출된 제1 제어값을 근거로 상기 제1 전압 및 상기 제2 전압을 트리밍하는 전원 회로를 포함하고, 상기 전원 회로는 상기 제1 제어값을 산출하는 제어부, 상기 제1 전압 및 상기 제2 전압을 근거로 상기 제1 제어값의 부호를 결정하는 부호 결정부, 상기 제1 전압 및 상기 제2 전압을 근거로 상기 제1 제어값의 트리밍 전압을 결정하는 복수의 전압 제어부들, 및 상기 제1 제어값을 저장하는 제1 메모리를 포함하고, 상기 제1 제어값은 상기 부호 결정부 및 상기 복수의 전압 제어부들 각각을 제어할 수 있다.

Description

전자 장치{ELECTRONIC DEVICE}
본 발명은 표시 품질이 향상된 전자 장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 전자 장치들이 개발되고 있다.
이러한 전자 장치들의 사용 분야가 다양해짐에 따라 전자 장치들에 표시되는 영상을 표시하기 위한 표시 패널의 종류도 다양해지고 있다.
최근 들어, 표시 패널은 발광형 표시 패널을 포함하고, 발광형 표시 패널은 유기발광 표시 패널 또는 퀀텀닷 발광 표시 패널 등을 포함할 수 있다.
본 발명은 표시 품질이 향상된 전자 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 전자 장치는 복수의 스캔 배선들, 복수의 데이터 배선들, 및 복수의 화소들을 포함하고, 영상을 표시하는 표시 패널, 상기 복수의 데이터 배선들과 연결된 데이터 구동 회로, 상기 복수의 스캔 배선들과 연결된 스캔 구동 회로, 입력 데이터를 수신하고, 상기 표시 패널, 상기 데이터 구동 회로, 및 상기 스캔 구동 회로를 제어하는 신호 제어 회로, 및 상기 표시 패널을 구동하는 제1 전압 및 상기 제1 전압과 상이한 레벨을 갖는 제2 전압을 근거로 산출된 제1 제어값을 근거로 상기 제1 전압 및 상기 제2 전압을 트리밍하는 전원 회로를 포함하고, 상기 전원 회로는 상기 제1 제어값을 산출하는 제어부, 상기 제1 전압 및 상기 제2 전압을 근거로 상기 제1 제어값의 부호를 결정하는 부호 결정부, 상기 제1 전압 및 상기 제2 전압을 근거로 상기 제1 제어값의 트리밍 전압을 결정하는 복수의 전압 제어부들, 및 상기 제1 제어값을 저장하는 제1 메모리를 포함하고, 상기 제1 제어값은 상기 부호 결정부 및 상기 복수의 전압 제어부들 각각을 제어할 수 있다.
상기 트리밍 전압은 제1 트리밍 전압 내지 제3 트리밍 전압을 포함하고, 상기 복수의 전압 제어부들은 상기 제1 트리밍 전압을 제어하는 제1 전압 제어부, 상기 제2 트리밍 전압을 제어하는 제2 전압 제어부, 및 상기 제3 트리밍 전압을 제어하는 제3 전압 제어부를 포함할 수 있다.
상기 제1 트리밍 전압은 10mV(millivolt)이고, 상기 제2 트리밍 전압은 20mV이며, 상기 제3 트리밍 전압은 40mV인 전자 장치.
상기 제어부는 상기 제1 전압 제어부, 상기 제2 전압 제어부, 및 상기 제3 전압 제어부 중 적어도 하나를 조합하여 상기 트리밍 전압을 산출할 수 있다.
상기 부호 결정부는 상기 트리밍 전압의 부호를 제1 부호로 설정하는 제1 부호 결정부 및 상기 트리밍 전압의 부호를 상기 제1 부호와 상이한 제2 부호로 설정하는 제2 부호 결정부를 포함할 수 있다.
상기 제어값은 상기 부호 결정부 및 상기 복수의 전압 제어부들 각각의 턴온 여부를 제공할 수 있다.
상기 제1 메모리는 상기 표시 패널의 구동 시 상기 제1 제어값을 상기 제어부에 제공할 수 있다.
상기 제1 메모리는 상기 제어값을 룩업 테이블의 형태로 저장할 수 있다.
상기 전원 회로는 상기 표시 패널에 트리밍된 상기 제1 전압을 제공하고, 상기 데이터 구동 회로에 트리밍된 상기 제2 전압을 제공할 수 있다.
상기 전원 회로는 제3 전압 및 상기 제3 전압과 상이한 레벨을 갖는 제4 전압을 근거로 산출된 제2 제어값을 저장하는 제2 메모리 및 상기 제1 메모리 및 상기 제2 메모리 중 하나를 선택하여 상기 제1 제어값 또는 상기 제2 제어값을 상기 제어부에 제공하는 스위칭부를 더 포함할 수 있다.
상기 스위칭부는 상기 표시 패널의 종류에 따라 상기 제1 메모리 또는 상기 제2 메모리를 선택할 수 있다.
상기 제1 전압은 상기 제3 전압과 상이한 레벨을 가질 수 있다.
상기 전원 회로는 상기 제1 메모리가 선택되는 경우, 상기 표시 패널에 트리밍된 상기 제1 전압을 제공하고, 상기 데이터 구동 회로에 트리밍된 상기 제2 전압을 제공하고, 상기 제2 메모리가 선택되는 경우, 상기 표시 패널에 트리밍된 상기 제3 전압을 제공하고, 상기 데이터 구동 회로에 트리밍된 상기 제4 전압을 제공할 수 있다.
상기 복수의 화소들 각각은 복수의 트랜지스터들 및 적어도 하나의 커패시터를 포함하는 화소 구동 회로 및 상기 화소 구동 회로와 전기적으로 연결되는 발광 다이오드를 포함할 수 있다.
상기 복수의 트랜지스터들은 상기 발광 다이오드를 구동하는 구동 트랜지스터, 상기 구동 트랜지스터와 전기적으로 연결되는 센싱 트랜지스터, 및 상기 복수의 데이터 배선들 중 하나와 연결되는 스위칭 트랜지스터를 포함하고, 상기 센싱 트랜지스터에는 트리밍된 상기 제1 전압이 제공되고, 상기 스위칭 트랜지스터에는 트리밍된 상기 제2 전압이 제공될 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 복수의 스캔 배선들, 복수의 데이터 배선들, 및 복수의 화소들을 포함하고, 영상을 표시하는 표시 패널, 상기 복수의 데이터 배선들과 연결된 데이터 구동 회로, 상기 복수의 스캔 배선들과 연결된 스캔 구동 회로, 입력 데이터를 수신하고, 상기 표시 패널, 상기 데이터 구동 회로, 및 상기 스캔 구동 회로를 제어하는 신호 제어 회로, 및 상기 표시 패널을 구동하는 복수의 전압들을 트리밍하는 전원 회로를 포함하고, 상기 전원 회로는 상기 복수의 전압들을 근거로 산출된 복수의 제어값들을 산출하는 제어부, 상기 복수의 전압들을 근거로 상기 복수의 제어값들 각각의 부호를 결정하는 부호 결정부, 상기 복수의 전압들을 근거로 상기 복수의 제어값들 각각의 트리밍 전압을 결정하는 복수의 전압 제어부들, 상기 복수의 제어값들을 각각 저장하는 복수의 메모리들, 및 상기 표시 패널의 종류에 따라 상기 복수의 메모리들 중 하나를 선택하여 상기 복수의 제어값들 중 대응되는 제어값을 상기 제어부에 제공하는 스위칭부를 포함하고, 상기 복수의 제어값들 각각은 상기 부호 결정부 및 상기 복수의 전압 제어부들 각각을 제어할 수 있다.
상기 트리밍 전압은 제1 트리밍 전압 내지 제3 트리밍 전압을 포함하고, 상기 복수의 전압 제어부들은 상기 제1 트리밍 전압을 제어하는 제1 전압 제어부, 상기 제2 트리밍 전압을 제어하는 제2 전압 제어부, 및 상기 제3 트리밍 전압을 제어하는 제3 전압 제어부를 포함하고, 상기 제어부는 상기 제1 전압 제어부, 상기 제2 전압 제어부, 및 상기 제3 전압 제어부 중 적어도 하나를 조합하여 상기 트리밍 전압을 산출할 수 있다.
상기 제1 트리밍 전압은 10mV(millivolt)이고, 상기 제2 트리밍 전압은 20mV이며, 상기 제3 트리밍 전압은 40mV일 수 있다.
상기 부호 결정부는 상기 트리밍 전압의 부호를 제1 부호로 설정하는 제1 부호 결정부 및 상기 트리밍 전압의 부호를 상기 제1 부호와 상이한 제2 부호로 설정하는 제2 부호 결정부를 포함할 수 있다.
상기 복수의 제어값들 각각은 상기 부호 결정부 및 상기 복수의 전압 제어부들 각각의 턴온 여부를 제공할 수 있다.
상술된 바에 따르면, 전원 회로는 전자 장치를 테스트하는 과정에서 측정된 제1 전압 및 제2 전압 각각의 출력 전압 산포를 근거로 상기 출력 전압 산포를 트리밍하는 제어값을 산출할 수 있다. 전원 회로는 표시 패널의 구동 시 메모리에 저장된 제어값을 근거로 부호 결정부 및 복수의 전압 제어부들 각각을 제어할 수 있다. 즉, 전자 장치는 전원 회로의 IC 산포 등에 의해 발생될 수 있는 제1 전압 및 제2 전압의 출력 전압 산포를 트리밍할 수 있다. 즉, 전원 회로는 출력 전압의 산포를 개선할 수 있다. 따라서, 표시 품질이 향상된 전자 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 4a는 본 발명의 일 실시예에 따른 전원 회로를 도시한 블록도이다.
도 4b는 본 발명의 일 실시예에 따른 전원 회로를 도시한 블록도이다.
도 5는 본 발명의 일 실시예에 따른 제1 전압의 출력 전압 산포를 도시한 그래프이다.
도 6은 본 발명의 일 실시예에 따른 제2 전압의 출력 전압 산포를 도시한 그래프이다.
도 7은 본 발명의 일 실시예에 따른 트리밍된 제2 전압의 출력 전압 산포를 도시한 그래프이다.
도 8a는 본 발명의 일 실시예에 따른 전원 회로를 도시한 블록도이다.
도 8b는 본 발명의 일 실시예에 따른 전원 회로를 도시한 블록도이다.
도 9는 본 발명의 일 실시예에 따른 제1 전압의 출력 전압 산포를 도시한 그래프이다.
도 10은 본 발명의 일 실시예에 따른 제1 전압의 출력 전압 산포를 도시한 것이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 1을 참조하면, 전자 장치(1000)는 영상을 실질적으로 생성하는 구성일 수 있다. 전자 장치(1000)는 발광형 전자 장치 또는 수광형 전자 장치일 수 있다. 예를 들어, 유기 발광 표시 장치, 퀀텀닷 발광 표시 장치, 마이크로 엘이디 표시 장치, 나노 엘이디 표시 장치, 액정 표시 장치, 전기영동 표시 장치, 일렉트로웨팅 표시 장치, 및 MEMS 표시 장치 중 어느 하나일 수 있으며, 특별히 제한되지 않는다.
전자 장치(1000)는 표시 패널(DP)을 포함.할 수 있다. 표시 패널(DP)은 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 표시 패널을 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 휴대용 전자 기기, 및 카메라와 같은 중소형 표시 패널 등에 사용될 수 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 표시 패널들에도 채용될 수 있음은 물론이다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기발광 표시 패널, 퀀텀닷 발광 표시 패널, 마이크로 엘이디 표시 패널, 또는 나노 엘이디 표시 패널일 수 있다. 유기발광 표시 패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 마이크로 엘이디 표시 패널의 발광층은 마이크로 엘이디를 포함할 수 있다. 나노 엘이디 표시 패널의 발광층은 나노 엘이디를 포함할 수 있다. 이하, 표시 패널(DP)은 유기발광 표시 패널로 설명된다.
전자 장치(1000)는 표시면(IS)을 통해 이미지를 표시할 수 있다. 표시면(IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행할 수 있다. 표시면(IS)은 액티브 영역(AA) 및 주변 영역(NA)을 포함할 수 있다. 액티브 영역(AA)에는 화소(PX)가 배치되고, 주변 영역(NA)에는 화소(PX)가 배치되지 않을 수 있다. 주변 영역(NA)은 표시면(IS)의 테두리를 따라 정의될 수 있다. 주변 영역(NA)은 액티브 영역(AA)을 에워쌀 수 있다. 본 발명의 일 실시예에서 주변 영역(NA)은 생략되거나 액티브 영역(AA)의 일 측에만 배치될 수도 있다.
표시면(IS)의 법선 방향, 즉, 전자 장치(1000)의 두께 방향은 제3 방향(DR3)이 지시할 수 있다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분될 수 있다.
본 발명의 일 실시예에서 평면형 표시면(IS)을 구비한 전자 장치(1000)를 도시하였으나, 이에 제한되지 않는다. 전자 장치(1000)는 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시 영역들을 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 블록도이다.
도 2를 참조하면, 전자 장치(1000)는 표시 패널(DP), 신호 제어 회로(100C1), 스캔 구동 회로(100C2), 데이터 구동 회로(100C3), 및 전원 회로(100C4)를 포함할 있다.
표시 패널(DP)은 복수의 스캔 배선들(SL1-SLn), 복수의 데이터 배선들(DL1-DLm), 및 복수의 화소들(PX)을 포함할 수 있다. 복수의 화소들(PX) 각각은 복수의 데이터 배선들(DL1-DLm) 중 대응하는 데이터 배선과 연결되고, 복수의 스캔 배선들(SL1-SLn) 중 대응하는 스캔 배선과 연결될 수 있다. 본 발명의 일 실시예에서 표시 패널(DP)은 발광 제어 배선들을 더 포함하고, 전자 장치(1000)는 발광 제어 배선들에 제어 신호들을 제공하는 발광 구동 회로를 더 포함할 수도 있다. 표시 패널(DP)의 구성은 특별히 제한되지 않는다.
신호 제어 회로(100C1)는 외부의 제어부로부터 입력 데이터(RGB) 및 제어 신호(D-CS)를 수신할 수 있다. 상기 외부의 제어부는 그래픽 처리부를 포함할 수 있다. 제어 신호(D-CS)는 다양한 신호를 포함할 수 있다. 예를 들어, 제어 신호(D-CS)는 입력수직동기신호, 입력수평동기신호, 메인 클럭, 및 데이터 인에이블 신호 등을 포함할 수 있다.
신호 제어 회로(100C1)는 제어 신호(D-CS)에 기초하여 제1 제어 신호(CONT1) 및 수직동기신호(Vsync)를 생성하고, 제1 제어 신호(CONT1) 및 수직동기신호(Vsync)를 스캔 구동 회로(100C2)로 출력할 수 있다. 수직동기신호(Vsync)는 제1 제어 신호(CONT1)에 포함될 수 있다.
신호 제어 회로(100C1)는 제어 신호(D-CS)에 기초하여 제2 제어 신호(CONT2) 및 수평동기신호(Hsync)를 생성하고, 제2 제어 신호(CONT2) 및 수평동기신호(Hsync)를 데이터 구동 회로(100C3)로 출력할 수 있다. 수평동기신호(Hsync)는 제2 제어 신호(CONT2)에 포함될 수 있다.
또한, 신호 제어 회로(100C1)는 입력 데이터(RGB)를 표시 패널(DP)의 동작 조건에 맞게 처리한 데이터 신호(DS)를 데이터 구동 회로(100C3)로 출력할 수 있다. 제1 제어 신호(CONT1) 및 제2 제어 신호(CONT2)는 스캔 구동 회로(100C2) 및 데이터 구동 회로(100C3)의 동작에 필요한 신호로써 특별히 제한되지 않는다.
스캔 구동 회로(100C2)는 제1 제어 신호(CONT1) 및 수직동기신호(Vsync)에 응답하여 복수 개의 스캔 배선들(SL1-SLn)을 구동할 수 있다. 본 발명의 일 실시예에서, 스캔 구동 회로(100C2)는 표시 패널(DP) 내의 회로층과 동일한 공정으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 스캔 구동 회로(100C2)는 직접 회로(Integrated circuit, IC)로 구현되어서 표시 패널(DP)의 소정 영역에 직접 실장되거나 별도의 인쇄 회로 기판에 칩 온 필름(chip on film, COF) 방식으로 실장되어서 표시 패널(DP)과 전기적으로 연결될 수도 있다.
데이터 구동 회로(100C3)는 신호 제어 회로(100C1)로부터 제2 제어 신호(CONT2), 수평동기신호(Hsync), 및 데이터 신호(DS)에 응답하여 복수의 데이터 배선들(DL1-DLm)을 구동하기 위한 계조 전압들을 출력할 수 있다. 데이터 구동 회로(100C3)는 직접 회로로 구현되어 표시 패널(DP)의 소정 영역에 직접 실장되거나 별도의 인쇄 회로 기판에 칩 온 필름 방식으로 실장되어서 표시 패널(DP)과 전기적으로 연결될 수 있으나, 특별히 한정되는 것은 아니다. 예를 들어, 데이터 구동 회로(100C3)는 표시 패널(DP) 내의 회로층과 동일한 공정으로 형성될 수도 있다.
전원 회로(100C4)는 표시 패널(DP)을 구동하는 전압을 근거로 산출된 제어값을 근거로 상기 전압을 트리밍할 수 있다. 전원 회로(100C4)는 제1 전압(VINIT)을 트리밍하여 표시 패널(DP)에 제공할 수 있다. 전원 회로(100C4)는 제2 전압(VGMA)을 트리밍하여 데이터 구동 회로(100C3)에 출력할 수 있다. 상기 트리밍(Trimming)은 생산 후 공정에 속하는 교정 방법으로서, 상기 전압을 측정하여 상기 전압의 편차를 판별하고, 목표 성능에 도달하도록 상기 전압을 교정하는 방법이다.
제1 전압(VINIT)은 기준 전압으로 지칭될 수 있고, 제2 전압(VGMA)은 감마 전압으로 지칭될 수 있다. 전원 회로(100C4)는 기준 전압과 감마 전압을 발생시키는 PMIC로 지칭될 수 있다.
전원 회로(100C4)는 전자 장치(1000)의 제품 제작 시 사용하는 표시 패널(DP)의 크기 등의 조건을 감안하여 적절한 크기의 제1 전압(VINIT) 및 제2 전압(VGMA)을 설정할 수 있다.
전원 회로(100C4)는 직접 회로로 구현되어 표시 패널(DP)의 별도의 인쇄 회로 기판에 칩 온 필름 방식으로 실장되거나 소정 영역에 직접 실장되어서 표시 패널(DP)과 전기적으로 연결될 수 있으나, 특별히 한정되는 것은 아니다. 예를 들어, 전원 회로(100C4)는 표시 패널(DP) 내의 회로층과 동일한 공정으로 형성될 수도 있다.
도 3은 본 발명의 일 실시예에 따른 화소의 등가회로도이다. 도 3은 예시적으로 도 2의 복수의 화소들(PX) 중 하나의 등가회로도를 도시하였다.
도 2 및 도 3을 참조하면, 화소(PX)는 화소 구동 회로(PDC) 및 발광 다이오드(OLED)를 포함할 수 있다.
본 발명의 일 실시예에 따른 화소 구동 회로(PDC)는 일 예로 3개의 트랜지스터 및 1개의 커패시터로 구성될 수 있다. 이와 같이 3개의 트랜지스터와 1개의 커패시터를 포함하여 구성된 화소(PX)는 "3T1C 구조를 갖는다"라고 지칭될 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 화소 구동 회로(PDC)의 트랜지스터 및 커패시터 각각의 개수는 이에 제한되지 않는다.
화소 구동 회로(PDC)는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 센싱 트랜지스터(T3), 커패시터(Cst), 데이터 배선(DL), 및 기준 전압 라인(VL)을 포함할 수 있다.
발광 다이오드(OLED)는 온 상태 또는 오프 상태로 동작할 수 있다. 발광 다이오드(OLED)는 제1 전극(AND), 발광 소자(EM), 및 제2 전극을 포함할 수 있다. 제1 전극(AND)은 애노드(AND)로 지칭될 수 있다. 상기 제2 전극은 캐소드로 지칭될 수 있다.
제1 전극(AND)은 구동 트랜지스터(T1)의 소스 노드 또는 드레인 노드가 전기적으로 연결될 수 있다. 상기 제2 전극에는 제2 전원(ELVSS)이 제공될 수 있다.
구동 트랜지스터(T1)는 발광 다이오드(OLED)로 구동 전류를 공급해주어 발광 다이오드(OLED)를 구동할 수 있다.
구동 트랜지스터(T1)는 소스 노드 또는 드레인 노드에 해당하는 제1 노드(N1), 게이트 노드에 해당하는 제2 노드(N2)와, 드레인 노드 또는 소스 노드에 해당하는 제3 노드(N3)를 가질 수 있다. 도 3에서는 제1 노드(N1)가 소스 노드, 제2 노드(N2)가 게이트 노드, 및 제3 노드(N3)가 드레인 노드인 구동 트랜지스터(T1)를 예시적으로 도시하였다.
제1 노드(N1)는 발광 다이오드(OLED)의 제1 전극(AND)과 전기적으로 연결될 수 있다. 제3 노드(N3)에는 제1 전원(ELVDD)이 제공될 수 있다.
스위칭 트랜지스터(T2)는 제2 노드(N2)로 제2 전압(VGMA)를 전달해주기 위한 트랜지스터일 수 있다. 스위칭 트랜지스터(T2)는 게이트 노드에 제공되는 스캔 신호(SC)에 의해 제어되고, 제2 노드(N2)와 데이터 배선(DL) 사이에 전기적으로 연결될 수 있다.
커패시터(Cst)는 구동 트랜지스터(T1)의 제1 노드(N1) 및 제2 노드(N2) 사이에 전기적으로 연결될 수 있다. 커패시터(Cst)는 스토리지 커패시터(Cst)로 지칭될 수 있다. 커패시터(Cst)는 한 프레임 시간 동안 일정한 전압을 유지하는 역할을 할 수 있다.
센싱 트랜지스터(T3)는 게이트 노드에 제공되는 센싱 신호(SS)에 의해 제어되고, 기준 전압 라인(VL)과 제1 노드(N1) 사이에 전기적으로 연결될 수 있다.
센싱 트랜지스터(T3)는 턴온되어 기준 전압 라인(VL)을 통해 공급된 제1 전압(VINIT)을 구동 트랜지스터(T1)의 제1 노드(N1)에 제공할 수 있다.
스위칭 트랜지스터(T2)에는 트리밍된 제2 전압(VGMA)이 제공될 수 있다. 구동 트랜지스터(T1)의 상기 게이트 노드의 전압은 전원 회로(100C4)에서 트리밍된 제2 전압(VGMA)을 근거로 형성될 수 있다.
센싱 트랜지스터(T3)에는 트리밍된 제1 전압(VINIT)이 제공될 수 있다. 구동 트랜지스터(T1)의 상기 소스 노드의 전압은 전원 회로(100C4)에서 트리밍된 제1 전압(VINIT)을 근거로 형성될 수 있다.
발광 다이오드(OLED)의 상기 구동 전류는 구동 트랜지스터(T1)의 Vgs를 근거로 결정될 수 있다. 상기 Vgs는 제1 전압(VINIT) 및 제2 전압(VGMA)을 근거로 산출될 수 있다. 예를 들어, 상기 Vgs는 제2 전압(VGMA)에서 제1 전압(VINIT)을 뺀 값을 근거로 산출될 수 있다.
본 발명과 달리, 전원 회로(100C4)에서 제공된 제1 전압(VINIT)은 회로 기판의 출력 전압 편차에 의해 목표값과 상이한 값을 가질 수 있다. 및/또는 전원 회로(100C4)에서 제공된 제2 전압(VGMA)은 회로 기판의 출력 전압 편차에 의해 목표값과 상이한 값을 가질 수 있다. 제1 전압(VINIT)이 제2 전압(VGMA)보다 높은 레벨을 갖는 경우, 상기 Vgs가 감소하고, 발광 다이오드(OLED)의 상기 구동 전류가 감소될 수 있다. 이로 인해, 발광 다이오드(OLED)의 휘도가 감소될 수 있다. 제2 전압(VGMA)이 제1 전압(VINIT)보다 높은 레벨을 갖는 경우, 상기 Vgs가 증가하고, 발광 다이오드(OLED)의 상기 구동 전류가 증가될 수 있다. 이로 인해, 발광 다이오드(OLED)의 휘도가 증가될 수 있다. 즉, 상기 출력 전압 편차에 의해 전자 장치(1000)에 휘도차가 발생될 수 있다. 하지만, 본 발명에 따르면, 전원 회로(100C4)는 상기 출력 전압 편차를 고려하여 제1 전압(VINIT) 및 제2 전압(VGMA)에 대한 트리밍 동작을 진행할 수 있다. 전원 회로(100C4)는 제1 전압(VINIT)을 트리밍할 수 있다. 전원 회로(100C4)는 제2 전압(VGMA)을 트리밍할 수 있다. 화소(PX)에는 트리밍된 제1 전압(VINIT) 및 트리밍된 제2 전압(VGMA)이 제공될 수 있다. 따라서, 표시 품질이 향상된 전자 장치(1000)를 제공할 수 있다. 상기 트리밍 동작에 대해서는 후술된다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 전원 회로를 도시한 블록도들이고, 도 5는 본 발명의 일 실시예에 따른 제1 전압의 출력 전압 산포를 도시한 그래프이며, 도 6은 본 발명의 일 실시예에 따른 제2 전압의 출력 전압 산포를 도시한 그래프이고, 도 7은 본 발명의 일 실시예에 따른 트리밍된 제2 전압의 출력 전압 산포를 도시한 그래프이다.
도 4a 내지 도 7을 참조하면, 전원 회로(100C4)는 제어부(CCa, CCb), 부호 결정부(POSa, POSb, NEGa, NEGb), 복수의 전압 제어부들(V1a, V1b, V2a, V2b, V3a, V3b), 및 메모리(MM)를 포함할 수 있다.
제어부(CCa)는 제1 전압(VINITa)을 수신할 수 있다. 제어부(CCa)는 표시 패널(DP, 도 2 참조)을 구동하는 제1 전압(VINITa)을 근거로 산출된 제어값(CVa)을 산출할 수 있다. 제어값(CVa)은 부호 및 트리밍 전압을 포함할 수 있다. 상기 부호는 제1 전압(VINITa)을 트리밍시키기 위해 제어값(CVa)이 설정한 전압의 부호를 지칭할 수 있다. 상기 트리밍 전압은 제1 전압(VINITa)을 트리밍시키기 위해 제어값(CVa)이 설정한 전압의 크기를 지칭할 수 있다.
제어부(CCb)는 제2 전압(VGMAa)을 수신할 수 있다. 제어부(CCb)는 표시 패널(DP, 도 2 참조)을 구동하는 제2 전압(VGMAa)을 근거로 산출된 제어값(CVb)을 산출할 수 있다. 제어값(CVb)은 부호 및 트리밍 전압을 포함할 수 있다. 상기 부호는 제2 전압(VGMAa)을 트리밍시키기 위해 제어값(CVb)이 설정한 전압의 부호를 지칭할 수 있다. 상기 트리밍 전압은 제2 전압(VGMAa)을 트리밍시키기 위해 제어값(CVb)이 설정한 전압의 크기를 지칭할 수 있다.
부호 결정부(POSa, NEGa)는 제1 전압(VINITa)을 근거로 제어값(CVa)의 상기 부호를 결정할 수 있다. 부호 결정부(POSa, NEGa)는 제1 부호 결정부(POSa) 및 제2 부호 결정부(NEGa)를 포함할 수 있다.
제1 부호 결정부(POSa)는 상기 트리밍 전압의 부호를 제1 부호로 설정할 수 있다. 상기 제1 부호는 양의 부호일 수 있다.
제2 부호 결정부(NEGa)는 상기 트리밍 전압의 부호를 제2 부호로 설정할 수 있다. 상기 제2 부호는 상기 제1 부호와 상이할 수 있다. 상기 제2 부호는 음의 부호일 수 있다.
부호 결정부(POSb, NEGb)는 제2 전압(VGMAa)을 근거로 제어값(CV)의 상기 부호를 결정할 수 있다. 부호 결정부(POSb, NEGb)는 제1 부호 결정부(POSb) 및 제2 부호 결정부(NEGb)를 포함할 수 있다.
제1 부호 결정부(POSb)는 상기 트리밍 전압의 부호를 상기 제1 부호로 설정할 수 있다. 상기 제1 부호는 양의 부호일 수 있다.
제2 부호 결정부(NEGb)는 상기 트리밍 전압의 부호를 상기 제2 부호로 설정할 수 있다.
복수의 전압 제어부들(V1a, V2a, V3a)은 제1 전압(VINITa)근거로 제어값(CVa)의 상기 트리밍 전압을 출력할 수 있다.
복수의 전압 제어부들(V1b, V2b, V3b)은 제2 전압(VGMAa)을 근거로 제어값(CVb)의 상기 트리밍 전압을 출력할 수 있다.
복수의 전압 제어부들(V1a, V1b, V2a, V2b, V3a, V3b)은 제1 전압 제어부(V1a, V1b), 제2 전압 제어부(V2a, V2b), 및 제3 전압 제어부(V3a, V3b)를 포함할 수 있다.
제1 전압 제어부(V1a, V1b)는 제1 트리밍 전압을 제어할 수 있다. 예를 들어, 제1 트리밍 전압은 10mV(millivolt)일 수 있다.
제2 전압 제어부(V2a, V2b)는 제2 트리밍 전압을 제어할 수 있다. 예를 들어, 제2 트리밍 전압은 20mV일 수 있다.
제3 전압 제어부(V3a, V3b)는 제3 트리밍 전압을 제어할 수 있다. 예를 들어, 제3 트리밍 전압은 40mV일 수 있다.
제어부(CCa)는 제어값(CVa)을 근거로 제1 전압 제어부(V1a), 제2 전압 제어부(V2a), 제3 전압 제어부(V3a) 중 적어도 하나를 조합하여 상기 트리밍 전압을 산출할 수 있다. 상기 트리밍 전압은 10mV 내지 70mV를 10mV 단위로 산출될 수 있다. 예를 들어, 제어부(CCa)는 제1 전압 제어부(V1a)를 이용하여 10mV의 트리밍을 적용할 수 있다. 제어부(CCa)는 제1 전압 제어부(V1a), 제2 전압 제어부(V2a), 및 제3 전압 제어부(V3a)를 이용하여 70mV의 트리밍을 적용할 수 있다.
제어부(CCb)는 제어값(CVb)을 근거로 제1 전압 제어부(V1b), 제2 전압 제어부(V2b), 제3 전압 제어부(V3b) 중 적어도 하나를 조합하여 상기 트리밍 전압을 산출할 수 있다. 상기 트리밍 전압은 10mV 내지 70mV를 10mV 단위로 산출될 수 있다.
메모리(MMa)는 제1 전압(VINITa)을 근거로 산출된 제어값(CVa)을 저장할 수 있다. 메모리(MMa)는 제어값(CVa)을 룩업 테이블의 형태로 저장할 수 있다.
메모리(MMb)는 제2 전압(VGMAa)을 근거로 산출된 제어값(CVb)을 저장할 수 있다. 메모리(MMb)는 제어값(CVb)을 룩업 테이블의 형태로 저장할 수 있다.
전자 장치(1000)를 테스트하는 과정에서 전원 회로(100C4)는 제어값(CVa, CVb)을 산출할 수 있다.
제1 그래프(GP1, 도 5 참조)는 트리밍 되지 않은 제1 전압(VINITa)들의 출력 전압 산포를 측정한 것이다. 제1 그래프(GP1)의 가로축은 측정된 복수의 샘플들의 개수 또는 샘플 번호를 지칭할 수 있다. 제1 그래프(GP1)의 세로축은 상기 샘플들 각각의 출력 전압을 지칭할 수 있다. 상기 출력 전압은 단위는 볼트(V, Volt)일 수 있다. 표시 패널(DP)에 제공되는 제1 전압(VINITa)은 소정의 제1 타겟값으로 제공될 수 있다. 예를 들어, 상기 제1 타겟값은 2V(Volt)로 제공될 수 있다. 제1 전압(VINITa)은 60mV 범위의 출력 전압 산포로 측정될 수 있다.
전원 회로(100C4)는 제1 그래프(GP1)의 측정된 출력 전압 산포를 근거로 제1 전압(VINITa)을 트리밍하기 위한 제어값(CVa)을 산출할 수 있다. 전원 회로(100C4)는 제1 전압(VINITa)이 상기 제1 타겟값을 벗어나는 경우, 제1 전압(VINITa)을 트리밍하여 트리밍된 제1 전압(VINIT)을 산출할 수 있다. 부호 결정부(POSa, NEGa) 및 복수의 전압 제어부들(V1a, V2a, V3a)은 제1 전압(VINITa)을 상기 제1 타겟값에 근접하도록 트리밍할 수 있다. 이 때, 부호 결정부(POSa, NEGa) 및 복수의 전압 제어부들(V1a, V2a, V3a) 각각의 턴온-오프 조건은 제어값(CVa)으로 메모리(MMa)에 저장될 수 있다. 메모리(MMa)는 표시 패널(DP)의 구동 시 제어값(CVa)을 제어부(CCa)에 제공할 수 있다. 제어값(CV)은 부호 결정부(POSa, NEGa) 및 복수의 전압 제어부들(V1a, V2a, V3a) 각각을 제어할 수 있다.
제4 그래프(GP4, 도 9 참조)를 참조하면, 표시 패널(DP)에 제공되는 제1 전압(VINIT)은 상기 제1 타겟값에 인접하도록 트리밍된 전압일 수 있다. 제4 그래프(GP4, 도 9 참조)를 참조하면, 트리밍된 제1 전압(VINIT)은 40mV 이하의 출력 전압 산포로 측정될 수 있다. 즉, 개선된 출력 전압 산포를 갖는 트리밍된 제1 전압(VINIT)이 표시 패널(DP)에 제공될 수 있다.
본 발명에 따르면, 전원 회로(100C4)는 전자 장치(1000)를 테스트하는 과정에서 측정된 제1 전압(VINITa)의 출력 전압 산포를 근거로 상기 출력 전압 산포를 트리밍하는 제어값(CVa)을 산출할 수 있다. 전원 회로(100C4)는 표시 패널(DP)의 구동 시 제어값(CVa)을 근거로 부호 결정부(POSa, NEGa) 및 복수의 전압 제어부들(V1a, V2a, V3a) 각각을 제어할 수 있다. 즉, 전자 장치(1000)는 전원 회로(100C4)의 IC 산포 등에 의해 발생될 수 있는 제1 전압(VINITa)의 출럭 출력 전압 산포를 상기 제1 타겟값을 근거로 트리밍하여 제1 전압(VINIT)을 산출할 수 있다. 즉, 전원 회로(100C4)는 출력 전압의 산포를 개선할 수 있다. 따라서, 표시 품질이 향상된 전자 장치(1000)를 제공할 수 있다.
제2 그래프(GP2, 도 6 참조)는 트리밍 되지 않은 제2 전압(VGMAa)들의 출력 전압 산포를 측정한 것이다. 제2 그래프(GP2)의 가로축은 측정된 복수의 샘플들의 개수 또는 샘플 번호를 지칭할 수 있다. 제2 그래프(GP2)의 세로축은 상기 샘플들 각각의 출력 전압을 지칭할 수 있다. 상기 출력 전압은 단위는 볼트(V, Volt)일 수 있다. 표시 패널(DP)에 제공되는 제2 전압(VGMAa)은 소정의 제2 타겟값으로 제공될 수 있다. 예를 들어, 상기 제2 타겟값은 1V로 제공될 수 있다. 제2 전압(VGMAa)은 50mV 범위의 출력 전압 산포로 측정될 수 있다.
전원 회로(100C4)는 제2 그래프(GP2)의 측정된 출력 전압 산포를 근거로 제2 전압(VGMAa)을 트리밍하기 위한 제어값(CVb)을 산출할 수 있다.
전원 회로(100C4)는 제2 전압(VGMAa)이 상기 제2 타겟값을 벗어나는 경우, 제2 전압(VGMAa)을 트리밍하여 트리밍된 제2 전압(VGMA)을 산출할 수 있다. 부호 결정부(POSb, NEGb) 및 복수의 전압 제어부들(V1b, V2b, V3b)은 제2 전압(VGMAa)을 상기 제2 타겟값에 근접하도록 트리밍할 수 있다. 이 때, 부호 결정부(POSb, NEGb) 및 복수의 전압 제어부들(V1b, V2b, V3b) 각각의 턴온-오프 조건은 제어값(CVb)으로 메모리(MMb)에 저장될 수 있다. 메모리(MMb)는 표시 패널(DP)의 구동 시 제어값(CVb)을 제어부(CCb)에 제공할 수 있다. 제어값(CVb)은 부호 결정부(POSb, NEGb) 및 복수의 전압 제어부들(V1b, V2b, V3b) 각각을 제어할 수 있다.
제3 그래프(GP3, 도 7 참조)는 본 발명의 일 실시예에 따른 전원 회로(100C4)에 의해 트리밍된 제2 전압(VGMA)들의 출력 전압 산포를 측정한 것이다. 제3 그래프(GP3)의 가로축은 측정된 복수의 샘플들의 개수 또는 샘플 번호를 지칭할 수 있다. 제3 그래프(GP3)의 세로축은 상기 샘플들 각각의 출력 전압을 지칭할 수 있다. 상기 출력 전압은 단위는 볼트(V, Volt)일 수 있다. 표시 패널(DP)에 제공되는 제2 전압(VGMA)은 상기 제2 타겟값에 인접하도록 트리밍된 전압일 수 있다. 제3 그래프(GP3)를 참조하면, 트리밍된 제2 전압(VGMA)은 35mV 이하의 출력 전압 산포로 측정될 수 있다. 즉, 개선된 출력 전압 산포를 갖는 트리밍된 제2 전압(VGMA)이 표시 패널(DP)에 제공될 수 있다.
본 발명에 따르면, 전원 회로(100C4)는 전자 장치(1000)를 테스트하는 과정에서 측정된 제2 전압(VGMAa)의 출력 전압 산포를 근거로 상기 출력 전압 산포를 트리밍하는 제어값(CVb)을 산출할 수 있다. 전원 회로(100C4)는 표시 패널(DP)의 구동 시 제어값(CVb)을 근거로 부호 결정부(POSb, NEGb) 및 복수의 전압 제어부들(V1b, V2b, V3b) 각각을 제어할 수 있다. 즉, 전자 장치(1000)는 전원 회로(100C4)의 IC 산포 등에 의해 발생될 수 있는 제2 전압(VGMAa)의 출럭 출력 전압 산포를 상기 제2 타겟값을 근거로 트리밍하여 제2 전압(VGMA)을 산출할 수 있다. 즉, 전원 회로(100C4)는 출력 전압의 산포를 개선할 수 있다. 따라서, 표시 품질이 향상된 전자 장치(1000)를 제공할 수 있다.
P1a, P1b S3a, S3b S2a, S2b S1a, S1b Trim Voltage
0 0 0 0 0mV
0 0 0 1 +10mV
0 0 1 0 +20mV
0 0 1 1 +30mV
0 1 0 0 +40mV
0 1 0 1 +50mV
0 1 1 0 +60mV
0 1 1 1 +70mV
1 0 0 0 0mV
1 0 0 1 -10mV
1 0 1 0 -20mV
1 0 1 1 -30mV
1 1 0 0 -40mV
1 1 0 1 -50mV
1 1 1 0 -60mV
1 1 1 1 -70mV
상기 표 1은 제어값(CV)의 부호 결정부(POSa, POSb, NEGa, NEGb) 및 복수의 전압 제어부들(V1a, V1b, V2a, V2b, V3a, V3b) 각각의 턴온-오프 조건을 도시한 것이다.제어부(CC)는 제어값(CV)을 근거로 제1 부호 결정부(POSa, POSb) 및 제2 부호 결정부(NEGa, NEGb) 중 하나를 턴온 할 수 있다.
표 1을 참조하면, 제1 스위치(P1a, P1b)에 0의 값이 제공되는 경우, 제1 부호 결정부(POSa, POSb)가 연결될 수 있다. 이 때, 제어값(CV)은 양의 부호를 가질 수 있다. 제1 스위치(P1a, P1b)에 1의 값이 제공되는 경우, 제2 부호 결정부(NEGa, NEGb)가 연결될 수 있다. 이때, 제어값(CV)은 음의 부호를 가질 수 있다.
제어부(CCa, CCb)는 제어값(CV)을 근거로 제1 전압 제어부(V1a, V1b), 제2 전압 제어부(V2a, V2b), 제3 전압 제어부(V3a, V3b) 중 적어도 하나를 조합하여 트리밍 전압을 산출할 수 있다. 상기 트리밍 전압은 10mV 내지 70mV를 10mV 단위로 산출할 수 있다.
제2 스위치(S1a, S1b)에 1의 값의 제공되는 경우, 제1 전압 제어부(V1a, V1b)가 연결될 수 있다.
제3 스위치(S2a, S2b)에 1의 값이 제공되는 경우, 제2 전압 제어부(V2a, V2b)가 연결될 수 있다.
제4 스위치(S3a, S3b)에 1의 값이 제공되는 경우, 제3 전압 제어부(V3a, V3b)가 연결될 수 있다.
예를 들어, 측정된 제1 전압(VINITa) 또는 제2 전압(VGMAa)이 타겟값으로부터 +30mV 정도의 트리밍이 필요한 경우, 제어부(CCa, CCb)는 (0,0,1,1)의 제어값(CVa, CVb)을 산출할 수 있다. 메모리(MM)에는 제어값(CVa, CVb)이 저장될 수 있다. 이후, 표시 패널(DP)을 동작 할 때, 전원 회로(100C4)는 제어값(CVa, CVb)을 근거로 트리밍된 제1 전압(VINIT) 또는 제2 전압(VGMA)을 산출할 수 있다. 복수의 화소들(PX, 도 3 참조) 각각에는 트리밍된 제1 전압(VINIT) 또는 제2 전압(VGMA)이 제공될 수 있다. 따라서, 표시 품질이 향상된 전자 장치(1000)를 제공할 수 있다.
또한, 예를 들어, 측정된 제1 전압(VINITa) 또는 제2 전압(VGMAa)이 타겟값으로부터 -40mV 정도의 트리밍이 필요한 경우, 제어부(CCa, CCb)는 (1,1,0,0)의 제어값(CVa, CVb)을 산출할 수 있다. 메모리(MM)에는 제어값(CVa, CVb)이 저장될 수 있다. 이후, 표시 패널(DP)을 동작 할 때, 전원 회로(100C4)는 제어값(CVa, CVb)을 근거로 트리밍된 제1 전압(VINIT) 또는 제2 전압(VGMA)을 산출할 수 있다. 복수의 화소들(PX, 도 3 참조) 각각에는 트리밍된 제1 전압(VINIT) 또는 제2 전압(VGMA)이 제공될 수 있다. 따라서, 표시 품질이 향상된 전자 장치(1000)를 제공할 수 있다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 전원 회로를 도시한 블록도이고, 도 9는 본 발명의 일 실시예에 따른 제1 전압의 출력 전압 산포를 도시한 그래프이며, 도 10은 본 발명의 일 실시예에 따른 제1 전압의 출력 전압 산포를 도시한 것이다. 도 8a 및 도 8b를 설명함에 있어서 도 4a 및 도 4b를 통해 설명된 구성 요소에 대해서는 동일할 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 2, 도 8a 내지 도 10을 참조하면, 전원 회로(100C4-1)는 제어부(CCa, CCb), 부호 결정부(POSa, POSb, NEGa, NEGb), 복수의 전압 제어부들(V1a, V1b, V2a, V2b, V3a, V3b), 복수의 메모리들(MM-1a, MM-2a, MM-1b, MM-1b), 스위칭부(SWa, SWb)를 포함할 수 있다.
복수의 메모리들(MM-1a, MM-2a, MM-1b, MM-1b)은 제1 메모리(MM-1a, MM-1b) 및 제2 메모리(MM-2a, MM-2b)를 포함할 수 있다.
스위칭부(SWa)는 선택 신호(SELa)을 통해 표시 패널(DP)의 종류에 따라 복수의 메모리들(MM-1a, MM-2a) 중 하나를 선택할 수 있다. 스위칭부(SWa)는 복수의 제어값들(CV-1a, CV-2a) 중 대응되는 제어값(CV-1a, CV-2a)을 제어부(CCa)에 제공할 수 있다. 예를 들어, 스위칭부(SWa)는 표시 패널(DP)이 텔레비전인 경우, 제1 메모리(MM-1a)를 선택할 수 있고, 스위칭부(SWa)는 표시 패널(DP)이 모니터인 경우, 제2 메모리(MM-2a)를 선택할 수 있다.
기준 전압은 표시 패널(DP)이 제1 종류인 경우, 제1 전압(VINITa-1)을 가질 수 있고, 표시 패널(DP)이 상기 제1 종류와 상이한 제2 종류인 경우, 제1 전압(VINITa-1)과 상이한 레벨을 갖는 제3 전압(VINITa-2)을 가질 수 있다. 예를 들어, 제1 전압(VINITa-1)은 2V일 수 있고, 제3 전압(VINITa-2)은 6V일 수 있다.
스위칭부(SWb)는 선택 신호(SELb)을 통해 표시 패널(DP)의 종류에 따라 복수의 메모리들(MM-1b, MM-2b) 중 하나를 선택할 수 있다. 스위칭부(SWb)는 복수의 제어값들(CV-1b, CV-2b) 중 대응되는 제어값(CV-1b, CV-2b)을 제어부(CCb)에 제공할 수 있다. 예를 들어, 스위칭부(SWb)는 표시 패널(DP)이 텔레비전인 경우, 제1 메모리(MM-1b)를 선택할 수 있고, 스위칭부(SWb)는 표시 패널(DP)이 모니터인 경우, 제2 메모리(MM-2b)를 선택할 수 있다.
감마 전압은 표시 패널(DP)이 상기 제1 종류인 경우, 제2 전압(VGMAa-1)을 가질 수 있고, 표시 패널(DP)이 상기 제2 종류인 경우, 제2 전압(VGMAa-1)과 상이한 레벨을 갖는 제4 전압(VGMAa-2)을 가질 수 있다.
전원 회로(100C4-1)는 제1 메모리(MM-1a)가 선택되는 경우, 표시 패널(DP)에 트리밍된 제1 전압(VINIT-1)을 제공할 수 있다.
전원 회로(100C4-1)는 제1 메모리(MM-1b)가 선택되는 경우,데이터 구동 회로(100C3)에 트리밍된 제2 전압(VGMA-1)을 제공할 수 있다.
전원 회로(100C4-1)는 제2 메모리(MM-2a)가 선택되는 경우, 표시 패널(DP)에 트리밍된 제3 전압(VINIT-2)을 제공할 수 있다.
전원 회로(100C4-1)는 제2 메모리(MM-2b)가 선택되는 경우, 데이터 구동 회로(100C3)에 트리밍된 제4 전압(VGMA-2)을 제공할 수 있다.
예시적으로 도 8a 및 도 8b에서는 각각 두 개의 메모리에 의해 구동되는 특징을 도시하였으나, 본 발명의 일 실시예에 따른 전원 회로(100C4-1)의 구성은 이에 제한되지 않는다. 예를 들어, 전원 회로(100C4-1)는 복수의 메모리들을 더 포함할 수 있고, 스위칭부(SWa, SWb)는 복수의 메모리들 중 하나를 선택할 수 있고, 전원 회로(100C4-1)는 상기 복수의 메모리들에 각각 대응하는 복수의 제어값들(CV-1a, CV-1b, CV-2a, CV-2b)에 의해 제어될 수도 있다.
전자 장치(1000)를 테스트하는 과정에서 전원 회로(100C4)는 복수의 제어값들(CV-1a, CV-1b, CV-2a, CV-2b)을 산출할 수 있다.
제4 그래프(GP4, 도 9 참조)는 트리밍된 제1 전압(VINIT-1)들의 출력 전압 산포를 측정한 것이다. 제4 그래프(GP4)의 가로축은 측정된 복수의 샘플들의 개수 또는 샘플 번호를 지칭할 수 있다. 제4 그래프(GP4)의 세로축은 상기 샘플들 각각의 출력 전압을 지칭할 수 있다. 상기 출력 전압은 단위는 볼트(V, Volt)일 수 있다. 표시 패널(DP)에 제공되는 제1 전압(VINIT-1)은 소정의 제1 타겟값으로 제공될 수 있다. 예를 들어, 상기 제1 타겟값은 2V로 제공될 수 있다. 제1 전압(VINIT-1)은 전원 회로(100C4-1)에 의해 트리밍되어 40mV 범위의 출력 전압 산포로 제공될 수 있다. 예를 들어, 표시 패널(DP)의 종류가 텔레비전인 경우, 제1 전압(VINITa-1)을 근거로 트리밍된 제1 전압(VINIT-1)을 출력할 수 있다.
제5 그래프(GP5, 도 10 참조)는 제1 전압(VINIT-1)에 대한 트리밍이 적용된 상태로 제3 전압(VINIT-2)들의 출력 전압 산포를 측정한 것이다. 제5 그래프(GP5)의 가로축은 측정된 복수의 샘플들의 개수 또는 샘플 번호를 지칭할 수 있다. 제5 그래프(GP5)의 세로축은 상기 샘플들 각각의 출력 전압을 지칭할 수 있다. 상기 출력 전압은 단위는 볼트(V, Volt)일 수 있다. 표시 패널(DP)에 제공되는 제3 전압(VINIT-2)은 상기 제1 타겟값과 상이한 소정의 제3 타겟값으로 제공될 수 있다. 예를 들어, 상기 제3 타겟값은 6V로 제공될 수 있다. 예를 들어, 표시 패널(DP)의 종류가 모니터인 경우, 제3 전압(VINIT-2)이 출력될 수 있다.
전원 회로(100C4)는 전자 장치(1000)를 테스트하는 과정에서 제1 내지 제4 전압(VINITa-1, VGMAa-1, VINITa-2, VGMAa-2) 각각의 출력 전압 산포를 근거로 상기 출력 전압 산포를 트리밍하는 제어값들(CV-1a, CV-1b, CV-2a, CV-2b)을 산출할 수 있다. 제1 제어값(CV-1a)은 제1 메모리(MM-1a)에 저장될 수 있고, 제2 제어값(CV-2a)은 제2 메모리(MM-2a)에 저장될 수 있다. 제1 제어값(CV-1b)은 제1 메모리(MM-1b)에 저장될 수 있고, 제2 제어값(CV-2b)은 제2 메모리(MM-2b)에 저장될 수 있다. 표시 패널(DP)을 구동 시 스위칭부(SWa)는 표시 패널(DP)의 종류에 따라 선택 신호(SELa)를 통해 제1 제어값(CV-1a)이 저장된 제1 메모리(MM-1a) 또는 제2 제어값(CV-2a)이 저장된 제2 메모리(MM-2a)를 제어부(CCa)와 연결되도록 할 수 있다. 표시 패널(DP)을 구동 시 스위칭부(SWb)는 표시 패널(DP)의 종류에 따라 선택 신호(SELb)를 통해 제1 제어값(CV-1b)이 저장된 제1 메모리(MM-1b) 또는 제2 제어값(CV-2b)이 저장된 제2 메모리(MM-2b)를 제어부(CCb)와 연결되도록 할 수 있다.
본 발명과 달리, 제1 전압(VINIT-1)에 대한 트리밍이 적용된 상태로 제3 전압(VINIT-2)을 산출하는 경우, 40mV 초과의 출력 전압 산포가 발생되어 불량(DF)이 발생될 수 있다. 하지만, 본 발명에 따르면, 제어부(CCa)는 표시 패널(DP)의 종류에 따라 제1 제어값(CV-1a) 또는 제2 제어값(CV-2a)을 산출할 수 있다. 제1 제어값(CV-1a) 또는 제2 제어값(CV-2a)은 부호 결정부(POSa, NEGa) 및 복수의 전압 제어부들(V1a, V2a, V3a) 각각을 제어할 수 있다. 제어부(CCa, CCb)는 트리밍된 제1 내지 제4 전압(VINIT-1, VGMA-1, VINIT-2, VGMA-2)을 제공할 수 있다. 즉, 표시 패널(DP)의 종류에 따라 적합한 트리밍 제어를 하여 불량(DF)이 발생되는 것을 방지할 수 있다. 전원 회로(100C4-1)는 출력 전압의 산포를 개선할 수 있다. 따라서, 표시 품질이 향상된 전자 장치(1000)를 제공할 수 있다.
또한, 본 발명에 따르면, 표시 패널(DP)의 종류에 관계없이 서로 다른 복수의 전자 장치(1000)들 각각에 동일한 전원 회로(100C4-1)가 실장될 수 있다. 전원 회로(100C4-1)는 상이한 표시 패널(DP)에 실장되더라도 스위칭부(SWa, SWb), 복수의 메모리들(MM-1a, MM-2a, MM-1b, MM-2b)에 의해 표시 패널(DP)의 종류에 따라 적합한 트리밍 제어를 할 수 있다. 즉, 전자 장치(1000)의 제조 공정이 단순화되고, 공정 수율이 향상될 수 있다. 따라서, 신뢰성이 향상된 전자 장치(1000)를 제공할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
1000: 전자 장치 DP: 표시 패널
100C4: 전원 회로 CC: 제어부
POS: 제1 부호 결정부 NEG: 제2 부호 결정부
V1: 제1 전압 제어부 V2: 제2 전압 제어부
V3: 제3 전압 제어부 MM: 메모리

Claims (20)

  1. 복수의 스캔 배선들, 복수의 데이터 배선들, 및 복수의 화소들을 포함하고, 영상을 표시하는 표시 패널;
    상기 복수의 데이터 배선들과 연결된 데이터 구동 회로;
    상기 복수의 스캔 배선들과 연결된 스캔 구동 회로;
    입력 데이터를 수신하고, 상기 표시 패널, 상기 데이터 구동 회로, 및 상기 스캔 구동 회로를 제어하는 신호 제어 회로; 및
    상기 표시 패널을 구동하는 제1 전압 또는 상기 제1 전압과 상이한 레벨을 갖는 제2 전압을 근거로 산출된 제1 제어값을 근거로 상기 제1 전압 또는 상기 제2 전압을 트리밍하는 전원 회로를 포함하고,
    상기 전원 회로는,
    상기 제1 제어값을 산출하는 제어부;
    상기 제1 전압 또는 상기 제2 전압을 근거로 상기 제1 제어값의 부호를 결정하는 부호 결정부;
    상기 제1 전압 또는 상기 제2 전압을 근거로 상기 제1 제어값의 트리밍 전압을 결정하는 복수의 전압 제어부들; 및
    상기 제1 제어값을 저장하는 제1 메모리를 포함하고,
    상기 제1 제어값은 상기 부호 결정부 및 상기 복수의 전압 제어부들 각각을 제어하는 전자 장치.
  2. 제1 항에 있어서,
    상기 트리밍 전압은 제1 트리밍 전압 내지 제3 트리밍 전압을 포함하고,
    상기 복수의 전압 제어부들은,
    상기 제1 트리밍 전압을 제어하는 제1 전압 제어부;
    상기 제2 트리밍 전압을 제어하는 제2 전압 제어부; 및
    상기 제3 트리밍 전압을 제어하는 제3 전압 제어부를 포함하는 전자 장치.
  3. 제2 항에 있어서,
    상기 제1 트리밍 전압은 10mV(millivolt)이고,
    상기 제2 트리밍 전압은 20mV이며,
    상기 제3 트리밍 전압은 40mV인 전자 장치.
  4. 제2 항에 있어서,
    상기 제어부는 상기 제1 전압 제어부, 상기 제2 전압 제어부, 및 상기 제3 전압 제어부 중 적어도 하나를 조합하여 상기 트리밍 전압을 산출하는 전자 장치.
  5. 제1 항에 있어서,
    상기 부호 결정부는,
    상기 트리밍 전압의 부호를 제1 부호로 설정하는 제1 부호 결정부; 및
    상기 트리밍 전압의 부호를 상기 제1 부호와 상이한 제2 부호로 설정하는 제2 부호 결정부를 포함하는 전자 장치.
  6. 제1 항에 있어서,
    상기 제어값은 상기 부호 결정부 및 상기 복수의 전압 제어부들 각각의 턴온 여부를 제공하는 전자 장치.
  7. 제1 항에 있어서,
    상기 제1 메모리는 상기 표시 패널의 구동 시 상기 제1 제어값을 상기 제어부에 제공하는 전자 장치.
  8. 제1 항에 있어서,
    상기 제1 메모리는 상기 제어값을 룩업 테이블의 형태로 저장하는 전자 장치.
  9. 제1 항에 있어서,
    상기 전원 회로는 상기 표시 패널에 트리밍된 상기 제1 전압 및 상기 데이터 구동 회로에 트리밍된 상기 제2 전압을 각각 제공하는 전자 장치.
  10. 제1 항에 있어서,
    상기 전원 회로는,
    제3 전압 및 상기 제3 전압과 상이한 레벨을 갖는 제4 전압을 근거로 산출된 제2 제어값을 저장하는 제2 메모리; 및
    상기 제1 메모리 및 상기 제2 메모리 중 하나를 선택하여 상기 제1 제어값 또는 상기 제2 제어값을 상기 제어부에 제공하는 스위칭부를 더 포함하는 전자 장치.
  11. 제10 항에 있어서,
    상기 스위칭부는 상기 표시 패널의 종류에 따라 상기 제1 메모리 또는 상기 제2 메모리를 선택하는 전자 장치.
  12. 제10 항에 있어서,
    상기 제1 전압은 상기 제3 전압과 상이한 레벨을 갖는 전자 장치.
  13. 제10 항에 있어서,
    상기 전원 회로는,
    상기 제1 메모리가 선택되는 경우, 상기 표시 패널에 트리밍된 상기 제1 전압을 제공하고, 상기 데이터 구동 회로에 트리밍된 상기 제2 전압을 제공하고,
    상기 제2 메모리가 선택되는 경우, 상기 표시 패널에 트리밍된 상기 제3 전압을 제공하고, 상기 데이터 구동 회로에 트리밍된 상기 제4 전압을 제공하는 전자 장치.
  14. 제1 항에 있어서,
    상기 복수의 화소들 각각은,
    복수의 트랜지스터들 및 적어도 하나의 커패시터를 포함하는 화소 구동 회로; 및
    상기 화소 구동 회로와 전기적으로 연결되는 발광 다이오드를 포함하는 전자 장치.
  15. 제14 항에 있어서,
    상기 복수의 트랜지스터들은,
    상기 발광 다이오드를 구동하는 구동 트랜지스터;
    상기 구동 트랜지스터와 전기적으로 연결되는 센싱 트랜지스터; 및
    상기 복수의 데이터 배선들 중 하나와 연결되는 스위칭 트랜지스터를 포함하고,
    상기 센싱 트랜지스터에는 트리밍된 상기 제1 전압이 제공되고,
    상기 스위칭 트랜지스터에는 트리밍된 상기 제2 전압이 제공되는 전자 장치.
  16. 복수의 스캔 배선들, 복수의 데이터 배선들, 및 복수의 화소들을 포함하고, 영상을 표시하는 표시 패널;
    상기 복수의 데이터 배선들과 연결된 데이터 구동 회로;
    상기 복수의 스캔 배선들과 연결된 스캔 구동 회로;
    입력 데이터를 수신하고, 상기 표시 패널, 상기 데이터 구동 회로, 및 상기 스캔 구동 회로를 제어하는 신호 제어 회로; 및
    상기 표시 패널을 구동하는 복수의 전압들을 트리밍하는 전원 회로를 포함하고,
    상기 전원 회로는,
    상기 복수의 전압들을 근거로 산출된 복수의 제어값들을 산출하는 제어부;
    상기 복수의 전압들을 근거로 상기 복수의 제어값들 각각의 부호를 결정하는 부호 결정부;
    상기 복수의 전압들을 근거로 상기 복수의 제어값들 각각의 트리밍 전압을 결정하는 복수의 전압 제어부들;
    상기 복수의 제어값들을 각각 저장하는 복수의 메모리들; 및
    상기 표시 패널의 종류에 따라 상기 복수의 메모리들 중 하나를 선택하여 상기 복수의 제어값들 중 대응되는 제어값을 상기 제어부에 제공하는 스위칭부를 포함하고,
    상기 복수의 제어값들 각각은 상기 부호 결정부 및 상기 복수의 전압 제어부들 각각을 제어하는 전자 장치.
  17. 제16 항에 있어서,
    상기 트리밍 전압은 제1 트리밍 전압 내지 제3 트리밍 전압을 포함하고,
    상기 복수의 전압 제어부들은,
    상기 제1 트리밍 전압을 제어하는 제1 전압 제어부;
    상기 제2 트리밍 전압을 제어하는 제2 전압 제어부; 및
    상기 제3 트리밍 전압을 제어하는 제3 전압 제어부를 포함하고,
    상기 제어부는 상기 제1 전압 제어부, 상기 제2 전압 제어부, 및 상기 제3 전압 제어부 중 적어도 하나를 조합하여 상기 트리밍 전압을 산출하는 전자 장치
  18. 제17 항에 있어서,
    상기 제1 트리밍 전압은 10mV(millivolt)이고,
    상기 제2 트리밍 전압은 20mV이며,
    상기 제3 트리밍 전압은 40mV인 전자 장치.
  19. 제16 항에 있어서,
    상기 부호 결정부는,
    상기 트리밍 전압의 부호를 제1 부호로 설정하는 제1 부호 결정부; 및
    상기 트리밍 전압의 부호를 상기 제1 부호와 상이한 제2 부호로 설정하는 제2 부호 결정부를 포함하는 전자 장치.
  20. 제16 항에 있어서,
    상기 복수의 제어값들 각각은 상기 부호 결정부 및 상기 복수의 전압 제어부들 각각의 턴온 여부를 제공하는 전자 장치.

KR1020220047108A 2022-04-15 2022-04-15 전자 장치 KR20230148474A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220047108A KR20230148474A (ko) 2022-04-15 2022-04-15 전자 장치
US18/159,269 US11847972B2 (en) 2022-04-15 2023-01-25 Electronic device
CN202310337344.0A CN116913192A (zh) 2022-04-15 2023-03-31 电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220047108A KR20230148474A (ko) 2022-04-15 2022-04-15 전자 장치

Publications (1)

Publication Number Publication Date
KR20230148474A true KR20230148474A (ko) 2023-10-25

Family

ID=88307892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220047108A KR20230148474A (ko) 2022-04-15 2022-04-15 전자 장치

Country Status (3)

Country Link
US (1) US11847972B2 (ko)
KR (1) KR20230148474A (ko)
CN (1) CN116913192A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226435B1 (ko) 2006-02-14 2013-01-25 삼성디스플레이 주식회사 감마기준전압 생성회로, 이를 갖는 감마전압 생성장치 및표시장치
JP5240538B2 (ja) * 2006-11-15 2013-07-17 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
US20090135116A1 (en) * 2007-11-23 2009-05-28 Himax Technologies Limited Gamma reference voltage generating device and gamma voltage generating device
CN102106080B (zh) * 2009-04-01 2014-12-31 罗姆股份有限公司 液晶驱动装置
JP2011095720A (ja) * 2009-09-30 2011-05-12 Casio Computer Co Ltd 発光装置及びその駆動制御方法、並びに電子機器
JP2011124387A (ja) 2009-12-10 2011-06-23 Sony Corp 回路装置および半導体集積回路
KR102115475B1 (ko) * 2013-09-27 2020-05-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치용 일체형 구동 장치
JP6490357B2 (ja) * 2014-07-11 2019-03-27 シナプティクス・ジャパン合同会社 電圧伝送回路、電圧送信回路、及び、電圧受信回路
KR102308790B1 (ko) 2019-08-19 2021-10-05 현대모비스 주식회사 집적회로용 트리밍 장치
JP2022101795A (ja) * 2020-12-25 2022-07-07 ラピステクノロジー株式会社 信号レベル変換回路、駆動回路、表示ドライバ及び表示装置

Also Published As

Publication number Publication date
CN116913192A (zh) 2023-10-20
US20230335060A1 (en) 2023-10-19
US11847972B2 (en) 2023-12-19

Similar Documents

Publication Publication Date Title
US10297201B2 (en) Compensation method of cathode voltage drop of organic light emitting diode display device and pixel driving circuit
KR102549315B1 (ko) 디스플레이 패널 및 디스플레이 패널의 구동 방법
US7692611B2 (en) Electro-optical device, driving method therefor, and electronic apparatus
US7274345B2 (en) Electro-optical device and driving device thereof
US8810554B2 (en) Display device and electronic product
KR100805547B1 (ko) 유기 발광표시장치 및 그의 구동방법
KR100828513B1 (ko) 유기전계발광 패널과 이를 갖는 유기전계발광 장치
US8325112B2 (en) Organic light emitting display and method of driving thereof
US8723847B2 (en) Display device and electronic product
US10546530B2 (en) Pixel driving circuit and display device thereof
US10997918B2 (en) Method for driving display device and display device
CN112164370B (zh) 像素电路及其驱动方法、电子设备
KR20040042846A (ko) 표시 장치
KR20140124300A (ko) 유기 발광 표시 장치 및 그 구동 방법
US8207957B2 (en) Current controlled electroluminescent display device
KR102210589B1 (ko) 유기발광표시패널 및 유기발광표시장치
KR20220099169A (ko) 표시 장치 및 이의 전원 설정 방법
US7808454B2 (en) Display device and method of driving the same
CN103578391A (zh) 显示装置及其影像控制方法
CN114613318B (zh) 显示模组及其驱动方法和显示装置
US11961458B2 (en) Display apparatus and control method therefor
KR20230148474A (ko) 전자 장치
US20220351680A1 (en) Electronic device
KR20050036238A (ko) 유기전계발광 패널과, 이를 갖는 표시 장치
KR102468139B1 (ko) 비디오 월 장치 및 그의 구동방법