KR102308790B1 - 집적회로용 트리밍 장치 - Google Patents
집적회로용 트리밍 장치 Download PDFInfo
- Publication number
- KR102308790B1 KR102308790B1 KR1020190101341A KR20190101341A KR102308790B1 KR 102308790 B1 KR102308790 B1 KR 102308790B1 KR 1020190101341 A KR1020190101341 A KR 1020190101341A KR 20190101341 A KR20190101341 A KR 20190101341A KR 102308790 B1 KR102308790 B1 KR 102308790B1
- Authority
- KR
- South Korea
- Prior art keywords
- trimming
- integrated circuit
- value
- model
- equation
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명의 바람직한 실시예에 따른 집적회로용 트리밍 장치는 비선형 트리밍 모델이 적용되어 집적회로의 출력 전류를 트리밍하는 것을 특징으로 한다.
Description
본 발명은 집적회로용 트리밍 장치에 관한 것으로, 일례로 비선형 트리밍 모델이 적용되는 집적회로용 트리밍 장치에 관한 것이다.
집적회로(IC, Integrated Circuit)는 생산 공정에서 공정 환경에 의해 성능 분산이 발생한다. 일반적으로 성능 분산은 도 1의 가우시안 분포를 따른다.
집적회로의 생산 공정은 엄격한 통제하에 수행되고 있는데, 물리적으로 통제 가능한 영역의 한계가 있어 공정 환경의 변화가 발생하게 된다.
생산 공정하에 제조되는 집적회로의 경우, 공정 환경의 변화가 발생하게 되면, 물리적인 특성이 시시각각으로 변하기 때문에 집적회로에서 발생하는 전압(또는 전류)이 일정한 분포 폭을 가지게 되며, 이러한 전압의 분포 폭을 작게 유지하기 위해 생산 후 공정이 필요하다.
트리밍(Trimming)은 생산 후 공정에 속하는 교정 방법으로서, 집적회로의 전압을 측정하여 성능 분산을 판별하고, 목표 성능에 도달하도록 집적회로의 성능 분산을 교정하는 방법이다.
도 2는 종래의 트리밍 방법을 설명하기 위한 그래프이다.
도 2를 참고하면, 성능 분산된 집적회로의 성능 곡선과 트리밍 방법으로 교정된 집적회로의 성능 곡선을 확인할 수 있다. 즉, 트리밍 방법은 제조 완료된 집적회로가 목표 성능에 도달하도록 생산 후 공정에서 트리밍을 수행하게 된다.
도 2에서 활용된 트리밍 방법을 수식으로 표현하면 다음과 같다.
<수학식 1>
수학식 1에서, 함수는 생산된 샘플로부터 측정된 출력값 
를 목표값 
에 가장 근접하게 만드는 트리밍 값 
을 찾는 것을 나타낸다. 
는 트리밍 비트코드가 몇 자리인가를 뜻한다. 4비트 트리밍이면 
는 4이고, 집합 
의 원소 개수는 24=16개가 된다. 
는 트리밍 비트 값이 모여 있는 집합이며, 집합의 원소 값은 0을 기준으로 음의 값과 양의 값 양쪽으로 증분하는 구조를 지닌다. 
는 대입해보는 트리밍 값이며, 집합 
에 속한다.
도 3은 종래의 트리밍 방법에 적용되는 선형 트리밍 모델을 보여주는 도면이다.
도 3을 참고하면, 트리밍 비트코드(Trimming Bitcode)가 증가할수록 트리밍 값(Trimming Voltage)(교정 값)도 선형적으로 증가하는 형태의 선형 트리밍 모델을 확인할 수 있다. 목표 성능 범위(PR) 내에 위치하는 샘플(생산품)들은 많지 않게 나타난다. 이러한 선형 트리밍 모델은 구현하기에 간단하고 쉽게 사용할 수 있어 반도체 업계에서 널리 사용되어 왔다.
그러나, 실제 생산품의 분산은 비선형적으로 나타난다. 실제 생산품은 수학식 2의 가우시안 분포 함수, 즉 지수함수 모델을 따르기 때문에 도 4의 목표 성능 범위 내에 위치할 수 있다.
<수학식 2>
도 4의 목표 성능 범위(PR) 내에 위치하는 실제 생산품은 이미 목표 성능(TP: Target Point)에 거의 도달한 바 미세한 트리밍이 필요하다. 즉, 대부분의 생산품은 목표 성능(TP)에 도달하여 미세 조정이 필요하다. 또한, 트리밍 커버리지(TC: Trimming Coverage)에는 위치하지만, 목표 성능(TP: Target Point)에서 크게 벗어나는 제품들은 소수에 불과하여 미세 조정이 불필요하다.
이에 본 발명은 상기한 사정을 감안하여 안출된 것으로, 미세 조정이 필요한 제품들에 대한 트리밍이 가능할 뿐만 아니라 더욱 우수한 트리밍 결과를 제공할 수 있는 집적회로용 트리밍 장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 집적회로용 트리밍 장치는 비선형 트리밍 모델이 적용되어 집적회로의 출력 전류를 트리밍하는 것을 특징으로 한다.
상기 비선형 트리밍 모델은, 트리밍 비트코드의 중앙값을 기준으로 트리밍 비트코드의 값이 커지거나 트리밍 비트코드의 값이 작아질수록, 점진적으로 차이가 커지는 트리밍 전압값을 가질 수 있다.
상기 비선형 트리밍 모델은, 하기 수학식 3에 따라
<수학식 3>
(수학식 3에서, u()는 unit step function이고, u는 목표값 TP(target point)이며, x는 TC를 2트리밍비트수 개수로 균등하게 분배하여 나누어 가진값을 나타내고, 상기 TC(Trimming Coverage)는 사용자가 정의(Define)하는 값으로, 예상되는 공정 샘플 편차(6-sigma)를 고려하여 결정될 수 있다.) 마련될 수 있다.
상기 비선형 트리밍 모델은, 하기 수학식 4에 따라
<수학식 4>
마련될 수 있다.
상기 비선형 트리밍 모델은, 하기 수학식 5에 따라
<수학식 5>
마련될 수 있다.
상기 비선형 트리밍 모델에 따라, 적어도 3의 트리밍 비트를 적어도 7의 디코더 출력 비트로 변환하여 출력하는 디코더를 포함할 수 있다.
상기 디코더 출력 비트에 대응하는 모스펫 소자를 복수개를 포함할 수 있다.
상기 모스펫 소자 각각은 상기 집적회로의 I-BIAS 출력단과 접지 사이에 연결될 수 있다.
상기 I-BIAS 출력단의 출력 전류 범위는 비선형적으로 나타날 수 있다.
상기 디코더 출력 비트의 중앙값을 기준으로 디코더 출력 비트가 작아질수록 I-BIAS 출력 전류의 값이 점진적으로 감소하고, 상기 디코더 출력 비트의 중앙값을 기준으로 디코더 출력 비트가 증가할수록 I-BIAS 출력 전류의 값이 점진적으로 증가할 수 있다.
따라서, 본 발명의 바람직한 실시예에 따른 집적회로용 트리밍 장치에 의하면, 미세 조정이 필요한 제품들에 대한 트리밍이 가능할 뿐만 아니라 더욱 우수한 트리밍 결과를 제공할 수 있는 효과가 있다.
또한, 같은 수의 트리밍 비트로 종래 대비 더욱 우수한 트리밍 결과를 얻을 수 있는 효과가 있다.
도 1은 집적회로의 성능 분산에 대한 일반적인 가우시안 분포 그래프이다.
도 2는 종래의 트리밍 방법을 설명하기 위한 그래프이다.
도 3은 종래의 트리밍 방법에 적용되는 선형 트리밍 모델을 보여주는 도면이다.
도 4는 일반적인 생산품의 성능분포 확률밀도함수에 대한 그래프이다.
도 5는 본 발명의 바람직한 실시예에 따른 비선형 트리밍 모델을 설명하기 위한 도면이다.
도 6은 종래 선형 트리밍 모델의 시뮬레이션 결과를 보여주는 도면이다.
도 7은 본 발명의 비선형 트리밍 모델의 시뮬레이션 결과를 보여주는 도면이다.
도 8은 트리밍 비트가 3비트 일 때의 트리밍 결과를 보여주는 도면이다.
도 9는 트리밍 비트가 4비트 일 때의 트리밍 결과를 보여주는 도면이다.
도 10은 트리밍 비트가 5비트 일 때의 트리밍 결과를 보여주는 도면이다.
도 11은 트리밍 비트가 6비트 일 때의 트리밍 결과를 보여주는 도면이다.
도 12는 종래 선형 트리밍 모델을 이용하여 구현된 하드웨어 회로도이다.
도 13은 본 발명의 비선형 트리밍 모델을 이용하여 구현된 하드웨어 회로도이다.
도 2는 종래의 트리밍 방법을 설명하기 위한 그래프이다.
도 3은 종래의 트리밍 방법에 적용되는 선형 트리밍 모델을 보여주는 도면이다.
도 4는 일반적인 생산품의 성능분포 확률밀도함수에 대한 그래프이다.
도 5는 본 발명의 바람직한 실시예에 따른 비선형 트리밍 모델을 설명하기 위한 도면이다.
도 6은 종래 선형 트리밍 모델의 시뮬레이션 결과를 보여주는 도면이다.
도 7은 본 발명의 비선형 트리밍 모델의 시뮬레이션 결과를 보여주는 도면이다.
도 8은 트리밍 비트가 3비트 일 때의 트리밍 결과를 보여주는 도면이다.
도 9는 트리밍 비트가 4비트 일 때의 트리밍 결과를 보여주는 도면이다.
도 10은 트리밍 비트가 5비트 일 때의 트리밍 결과를 보여주는 도면이다.
도 11은 트리밍 비트가 6비트 일 때의 트리밍 결과를 보여주는 도면이다.
도 12는 종래 선형 트리밍 모델을 이용하여 구현된 하드웨어 회로도이다.
도 13은 본 발명의 비선형 트리밍 모델을 이용하여 구현된 하드웨어 회로도이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.
도 5는 본 발명의 바람직한 실시예에 따른 비선형 트리밍 모델을 설명하기 위한 도면이다.
도 5를 참고하면, 비선형 트리밍 모델은 본 발명의 바람직한 실시예에 따른 집적회로용 트리밍 장치에 적용될 수 있다. 비선형 트리밍 모델은 하기 수학식 3과 수학식 4로부터 나타낼 수 있다.
<수학식 3>
<수학식 4>
수학식 3과 수학식 4는 수학식 2의 역함수이다. 트리밍은 중앙 기준값을 기준으로 양(+)의 트리밍 값과 음(-)의 트리밍 값을 가질 수 있다. 이를 수학식으로 표현하기 위해 단위 함수(unit step function)를 이용할 수 있다.
도 5에서 트리밍 비트코드의 중앙값을 기준으로 미세조정을 위한 트리밍 전압값들이 나타난다. 또한, 목표 성능 범위(PR)에서 벗어난 샘플들에 대한 큰 단위의 트리밍 전압값이 지수적으로 변하는 것을 확인할 수 있다. 즉, 트리밍 비트코드의 중앙값을 기준으로 트리밍 비트코드의 값이 커지거나 트리밍 비트코드의 값이 작아질수록, 점진적으로 차이가 커지는 트리밍 전압값을 확인할 수 있다.
도 5의 비선형 트리밍 모델의 타당성을 검증하기 위해 몬테 카를로(Monte Calro) 시뮬레이션을 수행할 수 있다. 먼저, 실제 반도체 생산 제품의 ATE(automatic test equipment) 측정 결과를 바탕으로 모델링하여 10만개의 가우시안 분포의 난수 샘플을 생성한 후, 이러한 난수 샘플을 기존의 선형 트리밍 모델과 본 발명의 비선형 트리밍 모델 각각에 적용함으로써 몬테 카를로 시뮬레이션이 수행될 수 있다.
몬테 카를로 시뮬레이션을 수행한 이후에 Cpk가 얼마나 향상되었는지 확인하기 위하여 각 트리밍 결과에 대한 표준 편차를 측정할 수 있다.
일 실시예에 있어서, 몬테 카를로 시뮬레이션 조건은 샘플 수가 10만개 이고, 목표 성능 값이 0.7000V 일 수 있다. 트리밍 전 ATE 결과는 하기 표 1과 같이 나타날 수 있다. 트리밍 전 ATE 결과는 난수 샘플 생성에 사용될 수 있다.
| 로트번호 | 1 | 2 | 3 | 4 | 5 | 6 |
| 평균 | 0.7059 | 0.7012 | 0.6978 | 0.7069 | 0.7017 | 0.6996 |
| 표준편차 | 0.0251 | 0.0302 | 0.0294 | 0.0343 | 0.0283 | 0.0302 |
몬테 카를로 시뮬레이션 조건의 변수로는 트리밍 커버리지와 트리밍 비트가 이용될 수 있다. 트리밍 커버리지(배수*표준편차)는 6시그마, 8시그마, 10시그마, 12시그마를 포함할 수 있다. 트리밍 비트는 3비트, 4비트, 5비트, 6비트를 포함할 수 있다.
몬테 카를로 시뮬레이션 결과는 도 6과 도 7을 통해 확인할 수 있다. 도 6은 종래 선형 트리밍 모델의 시뮬레이션 결과를 보여주고, 도 7은 본 발명의 비선형 트리밍 모델의 시뮬레이션 결과를 보여준다.
도 6의(a)는 종래 선형 트리밍 모델의 샘플 분산을 보여주고, 도 6의(b)는 종래 선형 트리밍 모델을 보여주고, 도 6의(c)는 종래 선형 트리밍 모델을 이용한 시뮬레이션 결과를 보여준다.
도 7의(a)는 본 발명의 비선형 트리밍 모델의 트리밍 전 트리밍 값을 보여주고, 도 7(b)는 본 발명의 비선형 트리밍 모델을 보여주고, 도 7의(b)는 본 발명의 비선형 트리밍 모델을 이용한 시뮬레이션 결과를 보여준다.
도 6과 도 7에서의 몬테 카를로 시뮬레이션 조건은 트리밍 커버리지가 12시그마이고, 트리밍 비트가 4비트일 수 있다.
도 6의(c)와 도 7의(c)를 대비하면, 도 7의(c)의 샘플 번호에 대응하는 출력 전압이 도 6의(c)의 샘플 번호에 대응하는 출력 전압보다 그 범위가 작게 나오는 것을 확인할 수 있다.
이하에서는, 시뮬레이션 조건 별 트리밍 결과를 설명한다.
도 8은 트리밍 비트가 3비트 일 때의 트리밍 결과를 보여주는 도면이다.
표 2는 도 8의 트리밍 결과를 나타낸다.
| 순서 | 트리밍 비트 | 트리밍 커버리지 | 로트번호 | 기존 선형 트리밍 모델에 따른 트리밍 후 표준편차 | 본 발명의 비선형 트리밍 모델에 따른 트리밍 후 표준 편차 |
| 1 | 3비트 | 6시그마 | 1 | 0.0124 | 0.0085 |
| 2 | 2 | 0.0150 | 0.0101 | ||
| 3 | 3 | 0.0146 | 0.0098 | ||
| 4 | 4 | 0.0170 | 0.0115 | ||
| 5 | 5 | 0.0140 | 0.0095 | ||
| 6 | 6 | 0.0149 | 0.0101 | ||
| 7 | 8시그마 | 1 | 0.0167 | 0.0095 | |
| 8 | 2 | 0.0202 | 0.0113 | ||
| 9 | 3 | 0.0197 | 0.0111 | ||
| 10 | 4 | 0.0229 | 0.0129 | ||
| 11 | 5 | 0.0189 | 0.0106 | ||
| 12 | 6 | 0.0202 | 0.0113 | ||
| 13 | 10시그마 | 1 | 0.0215 | 0.0101 | |
| 14 | 2 | 0.0263 | 0.0120 | ||
| 15 | 3 | 0.0255 | 0.0117 | ||
| 16 | 4 | 0.0296 | 0.0138 | ||
| 17 | 5 | 0.0246 | 0.0112 | ||
| 18 | 6 | 0.0262 | 0.0119 | ||
| 19 | 12시그마 | 1 | 0.0271 | 0.0104 | |
| 20 | 2 | 0.0331 | 0.0123 | ||
| 21 | 3 | 0.0322 | 0.0120 | ||
| 22 | 4 | 0.0373 | 0.0142 | ||
| 23 | 5 | 0.0310 | 0.0115 | ||
| 24 | 6 | 0.0331 | 0.0122 |
도 9는 트리밍 비트가 4비트 일 때의 트리밍 결과를 보여주는 도면이다.
표 3은 도 9의 트리밍 결과를 나타낸다.
| 순서 | 트리밍 비트 | 트리밍 커버리지 | 로트번호 | 기존 선형 트리밍 모델에 따른 트리밍 후 표준편차 | 본 발명의 비선형 트리밍 모델에 따른 트리밍 후 표준 편차 |
| 1 | 4비트 | 6시그마 | 1 | 0.0058 | 0.0041 |
| 2 | 2 | 0.0070 | 0.0049 | ||
| 3 | 3 | 0.0068 | 0.0048 | ||
| 4 | 4 | 0.0079 | 0.0056 | ||
| 5 | 5 | 0.0065 | 0.0046 | ||
| 6 | 6 | 0.0069 | 0.0049 | ||
| 7 | 8시그마 | 1 | 0.0077 | 0.0045 | |
| 8 | 2 | 0.0093 | 0.0053 | ||
| 9 | 3 | 0.0090 | 0.0051 | ||
| 10 | 4 | 0.0106 | 0.0061 | ||
| 11 | 5 | 0.0087 | 0.0050 | ||
| 12 | 6 | 0.0093 | 0.0053 | ||
| 13 | 10시그마 | 1 | 0.0096 | 0.0047 | |
| 14 | 2 | 0.0116 | 0.0056 | ||
| 15 | 3 | 0.0113 | 0.0055 | ||
| 16 | 4 | 0.0132 | 0.0064 | ||
| 17 | 5 | 0.0109 | 0.0052 | ||
| 18 | 6 | 0.0116 | 0.0056 | ||
| 19 | 12시그마 | 1 | 0.0116 | 0.0049 | |
| 20 | 2 | 0.0140 | 0.0058 | ||
| 21 | 3 | 0.0136 | 0.0057 | ||
| 22 | 4 | 0.0158 | 0.0067 | ||
| 23 | 5 | 0.0131 | 0.0054 | ||
| 24 | 6 | 0.0139 | 0.0058 |
도 10은 트리밍 비트가 5비트 일 때의 트리밍 결과를 보여주는 도면이다.
표 4는 도 10의 트리밍 결과를 나타낸다.
| 순서 | 트리밍 비트 | 트리밍 커버리지 | 로트번호 | 기존 선형 트리밍 모델에 따른 트리밍 후 표준편차 | 본 발명의 비선형 트리밍 모델에 따른 트리밍 후 표준 편차 |
| 1 | 5비트 | 6시그마 | 1 | 0.0028 | 0.0020 |
| 2 | 2 | 0.0034 | 0.0024 | ||
| 3 | 3 | 0.0033 | 0.0023 | ||
| 4 | 4 | 0.0038 | 0.0027 | ||
| 5 | 5 | 0.0032 | 0.0022 | ||
| 6 | 6 | 0.0034 | 0.0024 | ||
| 7 | 8시그마 | 1 | 0.0037 | 0.0022 | |
| 8 | 2 | 0.0045 | 0.0026 | ||
| 9 | 3 | 0.0044 | 0.0025 | ||
| 10 | 4 | 0.0051 | 0.0030 | ||
| 11 | 5 | 0.0042 | 0.0024 | ||
| 12 | 6 | 0.0045 | 0.0026 | ||
| 13 | 10시그마 | 1 | 0.0047 | 0.0023 | |
| 14 | 2 | 0.0056 | 0.0027 | ||
| 15 | 3 | 0.0055 | 0.0027 | ||
| 16 | 4 | 0.0064 | 0.0031 | ||
| 17 | 5 | 0.0053 | 0.0026 | ||
| 18 | 6 | 0.0056 | 0.0027 | ||
| 19 | 12시그마 | 1 | 0.0056 | 0.0024 | |
| 20 | 2 | 0.0068 | 0.0029 | ||
| 21 | 3 | 0.0066 | 0.0028 | ||
| 22 | 4 | 0.0077 | 0.0033 | ||
| 23 | 5 | 0.0063 | 0.0027 | ||
| 24 | 6 | 0.0067 | 0.0028 |
도 11은 트리밍 비트가 6비트 일 때의 트리밍 결과를 보여주는 도면이다.
표 5는 도 11의 트리밍 결과를 나타낸다.
| 순서 | 트리밍 비트 | 트리밍 커버리지 | 로트번호 | 기존 선형 트리밍 모델에 따른 트리밍 후 표준편차 | 본 발명의 비선형 트리밍 모델에 따른 트리밍 후 표준 편차 |
| 1 | 6비트 | 6시그마 | 1 | 0.0014 | 0.0010 |
| 2 | 2 | 0.0017 | 0.0012 | ||
| 3 | 3 | 0.0016 | 0.0011 | ||
| 4 | 4 | 0.0019 | 0.0013 | ||
| 5 | 5 | 0.0016 | 0.0011 | ||
| 6 | 6 | 0.0017 | 0.0012 | ||
| 7 | 8시그마 | 1 | 0.0018 | 0.0011 | |
| 8 | 2 | 0.0022 | 0.0013 | ||
| 9 | 3 | 0.0022 | 0.0012 | ||
| 10 | 4 | 0.0025 | 0.0015 | ||
| 11 | 5 | 0.0021 | 0.0012 | ||
| 12 | 6 | 0.0022 | 0.0013 | ||
| 13 | 10시그마 | 1 | 0.0023 | 0.0011 | |
| 14 | 2 | 0.0028 | 0.0013 | ||
| 15 | 3 | 0.0027 | 0.0013 | ||
| 16 | 4 | 0.0031 | 0.0015 | ||
| 17 | 5 | 0.0026 | 0.0013 | ||
| 18 | 6 | 0.0028 | 0.0013 | ||
| 19 | 12시그마 | 1 | 0.0027 | 0.0012 | |
| 20 | 2 | 0.0033 | 0.0014 | ||
| 21 | 3 | 0.0032 | 0.0014 | ||
| 22 | 4 | 0.0038 | 0.0016 | ||
| 23 | 5 | 0.0031 | 0.0013 | ||
| 24 | 6 | 0.0033 | 0.0014 |
도 8 내지 도 11, 및 표 2 내지 표 5의 결과와 같이 모든 경우에서 본 발명의 비선형 트리밍 모델이 종래 선형 트리밍 모델보다 트리밍 성능이 우수한 것을 확인할 수 있다.
한편, 본 발명의 비선형 트리밍 모델은 수학식 5와 같이 수학식 4를 더욱 간략화 될 수 있다.
<수학식 5>
수학식 4의 
는 상수이므로, 수학식 5에서 생략될 수 있다. 수학식 5에 따른 비선형 트리밍 모델도 수학식 4에 따른 비선형 트리밍 모델과 유사한 성능을 가질 수 있다.
이하에서는, 본 발명의 비선형 트리밍 모델을 이용하여 하드웨어를 구현하는 것을 설명한다.
3비트 트리밍 기준으로 20uA의 전류 출력을 갖는 I_BIAS 포트에 대하여 ±3.5uA 범위의 트리밍을 수행하는 경우, 종래 선형 트리밍 모델에 따른 트리밍 장치의 I_BIAS 출력 전류 값은 하기 표 6과 표 7과 같이 나타날 수 있다.
| 트리밍 비트(trim[2:0]) | 출력전류 조절량 |
| 000 | -3.5uA |
| 001 | -2.5uA |
| 010 | -1.5uA |
| 011 | -0.5uA |
| 100 | +0.5uA |
| 101 | +1.5uA |
| 110 | +2.5uA |
| 111 | +3.5uA |
| 트리밍 비트(trim[2:0]) | 출력전류 조절량 |
| 000 | 16.5uA + 0uA = 16.5uA (-3.5uA) |
| 001 | 16.5uA + 1uA = 17.5uA (-2.5uA) |
| 010 | 16.5uA + 2uA = 18.5uA (-1.5uA) |
| 011 | 16.5uA + 2uA+1uA = 19.5uA (-0.5uA) |
| 100 (default) | 16.5uA + 4uA = 20.5uA (+0.5uA) |
| 101 | 16.5uA + 4uA+1uA = 21.5uA (+1.5uA) |
| 110 | 16.5uA + 4uA+2uA = 22.5uA (+2.5uA) |
| 111 | 16.5uA + 4uA+2uA+1uA = 23.5uA (+3.5uA) |
도 12는 종래 선형 트리밍 모델을 이용하여 구현된 하드웨어 회로를 보여준다.
trim [0], trim [1], trim[0] 각각에는 스위치(미도시)가 연결될 수 있고, 스위치는 기준 전원(미도시)과 연결되어 턴 온 또는 오프 동작을 통해 trim [0], trim [1], trim[0] 각각에 대한 전압 인가 여부를 결정할 수 있다.
일 실시예에 있어서, 20uA의 전류 출력을 갖는 I_BIAS 포트에 대하여 ±3.5uA 범위의 트리밍을 수행하는 경우, 본 발명의 비선형 트리밍 모델에 따른 트리밍 장치의 I_BIAS 출력 전류 값(3비트 비선형 트리밍 프로파일)은 하기 표 8과 표 9와 같이 나타날 수 있다.
| 트리밍 비트(trim[2:0]) | 출력전류 조절량 |
| 000 | -3.5uA |
| 001 | -1.1uA |
| 010 | -0.3uA |
| 011 | -0.03uA |
| 100 | +0.03uA |
| 101 | +0.3uA |
| 110 | +1.1uA |
| 111 | +3.5uA |
| 트리밍 비트(trim[2:0]) | 출력전류 조절량 |
| 000 | 16.5uA + 0uA = 16.5uA (-3.5uA) |
| 001 | 16.5uA + 2.4uA = 18.9uA (-1.1uA) |
| 010 | 16.5uA + 2.4uA+0.8uA = 19.7uA (-0.3uA) |
| 011 | 16.5uA + 2.4uA+0.8uA+0.24uA = 19.97uA (-0.03uA) |
| 100 (default) | 16.5uA + 2.4uA+0.8uA+0.24uA+0.06uA = 20.5uA (+0.03uA) |
| 101 | 16.5uA + 2.4uA+0.8uA+(2*0.24uA)+0.06uA = 20.3uA (+0.3uA) |
| 110 | 16.5uA + 2.4uA+(2*0.8uA)+(2*0.24uA)+0.06uA = 21.1uA (+1.1uA) |
| 111 | 16.5uA + (2*2.4uA)+(2*0.8uA)+(2*0.24uA)+0.06uA = 23.5uA (+3.5uA) |
도 13은 본 발명의 비선형 트리밍 모델을 이용하여 구현된 하드웨어 회로를 보여준다.
도 13에서 본 발명의 비선형 모델에 따라 마련된 디코더(Decoder)는 트리밍 비트를 디코더 출력 비트로 변환하여 출력할 수 있다. 이는 표 10을 통해 확인할 수 있다.
| 트리밍 비트(trim[2:0]) | 디코더 출력 비트 (dec[6:0]) |
| 000 | 000 0000 |
| 001 | 000 0001 |
| 010 | 000 0011 |
| 011 | 000 0111 |
| 100(default) | 000 1111 |
| 101 | 001 1111 |
| 110 | 011 1111 |
| 111 | 111 1111 |
도 13의 dec [6], dec [5], dec [4], dec [3], dec [2], dec [1], 각각에는 스위치(미도시)가 연결될 수 있고, 스위치는 기준 전원(미도시)과 연결되어 턴 온 또는 오프 동작을 통해 dec [6], dec [5], dec [4], dec [3], dec [2], dec [1] 각각에 대한 전압 인가 여부를 결정할 수 있다.
본 발명의 비선형 트리밍 모델에 따른 트리밍 장치의 트리밍 전류 범위는 종래 선형 트리밍 모델에 따른 트리밍 장치와 같기 때문에 트리밍 장치에 적용되는 모스펫(MOSFET) 면적 총합이 동일하다.
또한, 본 발명의 비선형 트리밍 모델에 따른 트리밍 장치에 적용되는 모스펫 수량이 증가함에 따라 모스펫 주변부 오버헤드 면적이 증가하고 디코더로 인해 면적이 증가할 수 있다.
본 발명의 비선형 트리밍 모델에 따른 트리밍 장치는 종래 선형 트리밍 모델에 따른 트리밍 장치보다 설계 복잡도가 높을 수 있으나, 더욱 나아진 트리밍 결과를 제공할 수 있다.
한편, 본 발명의 비선형 트리밍 모델에 따른 트리밍 장치의 설계 복잡도를 낮추기 위해 트리밍 프로파일 테이블을 단순화하거나, 또는 트리밍 프로파일 테이블을 단순화하기 위해 비선형 트리밍 모델의 수식을 단순화 하는 방법이 적용될 수 있다.
또한, 본 발명의 비선형 트리밍 모델에 따른 트리밍 장치는 도 13과 같이 한정되는 것이 아니고, 다양한 변조를 통해 여러가지 방식으로 제작될 수 있다.
또한, 본 발명의 비선형 트리밍 모델에 따른 트리밍 장치는 current mirror의 모스펫을 이용한 트리밍 뿐만 아니라 레지스터 스트링(resistor string)을 이용한 전압 트리밍 등 각종 트리밍 방식이 적용될 수 있다.
본 발명의 비선형 트리밍 모델이 적용된 트리밍 장치는, 대부분의 생산품이 목표 성능에 도달해 있다는 점을 고려하여 마련된 것이며, 더욱 향상된 트리밍 효과가 나타날 수 있으며, 종래 선형 트리밍 모델과 달리 지수함수가 적용될 수 있다.
또한, 본 발명의 비선형 트리밍 모델이 적용된 트리밍 장치는, 모스펫, 레지스터, 커패시터를 포함할 수 있다. 모스펫, 레지스터, 및 커패시터는 점진적으로 증가하는 형태로 구비될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명에 따른 단계들 및/또는 동작들은 기술분야의 통상의 기술자에 의해 이해될 수 있는 것과 같이, 다른 순서로, 또는 병렬적으로, 또는 다른 에포크(epoch) 등을 위해 다른 실시 예들에서 동시에 일어날 수 있다.
실시 예에 따라서는, 단계들 및/또는 동작들의 일부 또는 전부는 하나 이상의 비-일시적 컴퓨터-판독가능 매체에 저장된 명령, 프로그램, 상호작용 데이터 구조(interactive data structure), 클라이언트 및/또는 서버를 구동하는 하나 이상의 프로세서들을 사용하여 적어도 일부가 구현되거나 또는 수행될 수 있다. 하나 이상의 비-일시적 컴퓨터-판독가능 매체는 예시적으로 소프트웨어, 펌웨어, 하드웨어, 및/또는 그것들의 어떠한 조합일 수 있다. 또한, 본 명세서에서 논의된 "모듈"의 기능은 소프트웨어, 펌웨어, 하드웨어, 및/또는 그것들의 어떠한 조합으로 구현될 수 있다.
Claims (10)
- 비선형 트리밍 모델에 따라, 적어도 3의 트리밍 비트를 적어도 7의 디코더 출력 비트로 변환하여 출력하는 디코더; 및
상기 디코더 출력 비트에 대응하는 복수의 모스펫 소자;
를 포함하고,
상기 모스펫 소자 각각은 집적회로의 I-BIAS 출력단과 접지 사이에 연결되며,
상기 집적회로의 출력 전류가 트리밍되는 것을 특징으로 하는 집적회로용 트리밍 장치. - 제 1 항에 있어서,
상기 비선형 트리밍 모델은,
트리밍 비트코드의 중앙값을 기준으로 트리밍 비트코드의 값이 커지거나 트리밍 비트코드의 값이 작아질수록, 점진적으로 차이가 커지는 트리밍 전압값을 가지는 것을 특징으로 하는 집적회로용 트리밍 장치. - 제 1 항에 있어서,
상기 비선형 트리밍 모델은, 하기 수학식 3에 따라
<수학식 3>
(수학식 3에서, u()는 unit step function이고, u는 목표값 TP(target point)이며, x는 TC를 2트리밍비트수 개수로 균등하게 분배하여 나누어 가진값을 나타내고, 상기 TC(Trimming Coverage)는 사용자가 정의(Define)하는 값으로, 예상되는 공정 샘플 편차(6-sigma)를 고려하여 결정될 수 있다.)
마련된 것을 특징으로 하는 집적회로용 트리밍 장치. - 제 3 항에 있어서,
상기 비선형 트리밍 모델은, 하기 수학식 4에 따라
<수학식 4>
마련된 것을 특징으로 하는 집적회로용 트리밍 장치. - 제 4 항에 있어서,
상기 비선형 트리밍 모델은, 하기 수학식 5에 따라
<수학식 5>
마련된 것을 특징으로 하는 집적회로용 트리밍 장치. - 삭제
- 삭제
- 삭제
- 제 1 항에 있어서,
상기 I-BIAS 출력단의 출력 전류 범위는 비선형적으로 나타나는 것을 특징으로 하는 집적회로용 트리밍 장치. - 제 9 항에 있어서,
상기 I-BIAS 출력단의 출력 전류 범위는,
상기 디코더 출력 비트의 중앙값을 기준으로 디코더 출력 비트가 작아질수록 I-BIAS 출력 전류의 값이 점진적으로 감소하고, 상기 디코더 출력 비트의 중앙값을 기준으로 디코더 출력 비트가 증가할수록 I-BIAS 출력 전류의 값이 점진적으로 증가하는 것을 특징으로 하는 집적회로용 트리밍 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190101341A KR102308790B1 (ko) | 2019-08-19 | 2019-08-19 | 집적회로용 트리밍 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190101341A KR102308790B1 (ko) | 2019-08-19 | 2019-08-19 | 집적회로용 트리밍 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210021854A KR20210021854A (ko) | 2021-03-02 |
| KR102308790B1 true KR102308790B1 (ko) | 2021-10-05 |
Family
ID=75169441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190101341A KR102308790B1 (ko) | 2019-08-19 | 2019-08-19 | 집적회로용 트리밍 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102308790B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11847972B2 (en) | 2022-04-15 | 2023-12-19 | Samsung Display Co., Ltd. | Electronic device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100192567B1 (ko) * | 1995-11-13 | 1999-06-15 | 윤종용 | 불휘발성반도체메모리장치의프로그램전압발생장치및소거전압발생장치 |
| US20030155974A1 (en) * | 2002-02-19 | 2003-08-21 | Ivanov Vadim V. | Method and circuit for trimming offset and temperature drift for operational amplifiers and voltage references |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014027141A (ja) | 2012-07-27 | 2014-02-06 | Ricoh Co Ltd | トリミング回路及びトリミング方法、並びに電源装置、 |
-
2019
- 2019-08-19 KR KR1020190101341A patent/KR102308790B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100192567B1 (ko) * | 1995-11-13 | 1999-06-15 | 윤종용 | 불휘발성반도체메모리장치의프로그램전압발생장치및소거전압발생장치 |
| US20030155974A1 (en) * | 2002-02-19 | 2003-08-21 | Ivanov Vadim V. | Method and circuit for trimming offset and temperature drift for operational amplifiers and voltage references |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11847972B2 (en) | 2022-04-15 | 2023-12-19 | Samsung Display Co., Ltd. | Electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210021854A (ko) | 2021-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2363979C2 (ru) | Способ и устройство генератора случайных чисел | |
| JP5670153B2 (ja) | データ取込みシステム及びその校正方法 | |
| KR102308790B1 (ko) | 집적회로용 트리밍 장치 | |
| US8816886B1 (en) | Method and apparatus to control the effective gain of a statistically calibrated analog to digital converter | |
| CN103475369B (zh) | 基于信号源误差一次性校准识别的高精度adc测试方法 | |
| KR101578138B1 (ko) | 정전용량 방식 터치센서 캘리브레이션 자동화 시스템 및 그 방법 | |
| CN113904632A (zh) | 一种运算放大电路失调电压的校准方法、装置及系统 | |
| EP2487797B1 (en) | Minimum differential non-linearity trim DAC | |
| US20200295853A1 (en) | Calibration of active electronically steered antennas using trim bits and non-volatile memory | |
| US20170150261A1 (en) | Mems microphone and method of operating a mems microphone | |
| US7027945B2 (en) | Method of self-calibration of pulse rise and fall times | |
| WO2018064720A1 (en) | A device, system and method for digital-to-analogue conversion | |
| CN114966360B (zh) | 一种光器件雪崩电压测试系统及方法 | |
| US9948279B1 (en) | Electronic device capable of bandwidth compensation and method thereof | |
| US9118339B2 (en) | Companding M-digital-to-analog converter (DAC) for a pipelined analog-to-digital converter (ADC) | |
| Lin et al. | Yield enhancement with optimal area allocation for ratio-critical analog circuits | |
| CN112310796A (zh) | 一种激光器及其输出功率矫正方法和装置 | |
| KR101586407B1 (ko) | Sar adc에서 캐패시터의 미스매치를 보정하는 방법 | |
| CN105116303A (zh) | 一种估算50%放电电压试验所需试验次数的方法 | |
| CN112434485A (zh) | 一种半导体器件电阻失配模型修正方法 | |
| US7525366B2 (en) | Offset compensation using non-uniform calibration | |
| JP4946786B2 (ja) | 光モジュール回路の閾値測定方法およびその装置 | |
| Perić et al. | „New Iterative Method for Optimization of Quasi-logarithmic Quantizer for Laplacian Source” | |
| Tančić et al. | Determining Compression Factor of Quasi-logarithmic Quantizers for Laplacian Source in Narrow Dynamic Variance Range | |
| CN111934622B (zh) | 一种高精度有源rc振荡器及其高精度校准方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |