JP2014027141A - トリミング回路及びトリミング方法、並びに電源装置、 - Google Patents

トリミング回路及びトリミング方法、並びに電源装置、 Download PDF

Info

Publication number
JP2014027141A
JP2014027141A JP2012166914A JP2012166914A JP2014027141A JP 2014027141 A JP2014027141 A JP 2014027141A JP 2012166914 A JP2012166914 A JP 2012166914A JP 2012166914 A JP2012166914 A JP 2012166914A JP 2014027141 A JP2014027141 A JP 2014027141A
Authority
JP
Japan
Prior art keywords
trimming
circuit
value
setting value
values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012166914A
Other languages
English (en)
Inventor
Tatsuya Irisawa
達矢 入沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2012166914A priority Critical patent/JP2014027141A/ja
Priority to KR1020130084726A priority patent/KR101455939B1/ko
Priority to CN201310301358.3A priority patent/CN103576728A/zh
Priority to US13/948,587 priority patent/US9148133B2/en
Publication of JP2014027141A publication Critical patent/JP2014027141A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Abstract

【課題】半導体集積回路の出力値が広範囲にわたって変化するときであっても良好なトリミングを行う。
【解決手段】設定値テーブルは複数の設定値グループを含み、複数の設定値グループのそれぞれは、複数の目標値にそれぞれ関連付けられた複数の設定値であって、設定値グループ毎に異なる組み合わせの複数の設定値を含む。トリミングセル回路２１は、複数の設定値グループのうちのいずれか１つを示す第１の選択情報を格納する。制御回路２２は、トリミングセル回路２１から第１の選択情報を受信し、トリミング回路１６の外部から複数の目標値のうちのいずれか１つを示す第２の選択情報を受信し、第１の選択情報に基づいて複数の設定値グループのうちの１つを選択し、第２の選択情報に基づいて、選択された設定値グループに含まれる複数の設定値のうちの１つを選択してトリミング回路１６から出力させる。
【選択図】図２

Description

本発明は、回路特性のバラツキを調整するためのトリミング回路に関し、また、そのようなトリミング回路を備えた電源装置及びそのようなトリミング回路を用いたトリミング方法に関する。
半導体集積回路は、その回路特性のバラツキに起因して、半導体集積回路から出力されることを所望する電流又は電圧である目標値（例えば、電流又は電圧の上限値）と、半導体集積回路から実際に出力される電流又は電圧である出力値（例えば、電流又は電圧の上限値）との間にズレが生じる。このため、半導体集積回路は、出力値を目標値に一致させるように回路特性を調整する（「トリミング」を行う）ためのトリミング回路を備えている。トリミング回路は、一般的には、ラダー抵抗回路を用い、ラダー抵抗回路の出力電圧を調整することでトリミングを行う。ラダー抵抗回路の出力電圧を調整するためには、ラダー抵抗回路の出力電圧に一定のオフセット量を付加する加算器や、目標値に対する出力値の変化率（傾き）を補正する乗算器が使用される。
例えば、特許文献１は、チップ上に設置されパッケージング後に集積回路の参照電圧のトリミングを行うためのプログラム可能なトリミング回路を開示している。このトリミング回路は、テストビット信号のシーケンスと設定ビット信号のシーケンスとを生成するように制御されるレジスタと、レジスタに対して選択的に接続される複数のプログラム可能なトリミングセル回路であって、レジスタからテストビット信号および設定ビット信号を受信し、それらと同じ出力信号を生成し得るように構成されたトリミングセル回路と、出力信号に比例したトリミング電流を生成するデジタルアナログコンバータ（すなわちラダー抵抗回路）と、トリミング電流をトリミング電圧へ変換し、トリミング電圧を集積回路によって生成される参照電圧の初期値に重畳させる抵抗とを備えている。特許文献１の発明では、集積回路の参照電圧のトリミングを行うとき、集積回路によって生成される参照電圧の初期値を測定し、初期値参照電圧を高精度参照電圧と比較し、それらの間の差の符号を表す制御信号を生成し、複数のトリミングセル回路によって、トリミング電流の符号および大きさを表すビットシーケンスを生成し、ビットシーケンスに比例した大きさおよび符号を有するトリミング電流を生成し、トリミング電流から変換されたトリミング電圧を初期値参照電圧に重畳し、重畳によって得られた電圧が高精度参照電圧と適切に等しいかどうかを決定し、適切に等しい場合には、トリミングセル回路がビットシーケンスを生成したときのビット値を恒久的に設定する。特許文献１の発明では、複数のトリミングセル回路がそれぞれヒューズを備え、ビット値「１」を恒久的に設定するためにヒューズを溶断する。このため、特許文献１の発明では、いったんトリミングを行うと、再調整することはできない。
従来のトリミング方法は、目標値と出力値との間のズレが目標値の変化に対してリニアリティを有する（すなわち、出力値が目標値の一次関数として変化する）場合には有効であるが、そうでない場合にはトリミングを行うことができない。例えば、トリミング回路を備えた半導体集積回路が電源装置（スイッチングレギュレータなど）である場合、電源装置の出力電流が増大すると電流ノイズが生じたり発熱により特性が変動したりするので、出力電流の上限電流（リミット電流）は目標値の変化に対してリニアリティを持たない。そのため、異なる上限電流をそれぞれ有する複数のモードで電源装置が動作する場合、そのような電源装置のトリミングを従来の方法により行うことは困難である。
異なる上限電流をそれぞれ有する複数のモードで動作する半導体集積回路の具体的な事例として、ＵＳＢホスト機器からＵＳＢインターフェースを介して電力供給を受けるＵＳＢ機器の電源装置がある。ＵＳＢは、シリアルインターフェースの規格であると同時に、近年では電力供給用のインターフェースとしても使用され、充電池への充電を考慮した非特許文献１の仕様書が策定されている。非特許文献１では、大きく分けて３種類の電力供給能力を有するＵＳＢ機器のポート、すなわち、ＳＤＰ（Standard Downstream Port）、ＣＤＰ（Charging Downstream Port）、及びＤＣＰ（Dedicated Charging Port）が定義されている。ＳＤＰは、ＵＳＢ２．０に準拠したホストやハブのポートである。ＳＤＰは、ＵＳＢ機器がローパワーデバイスであるときは１００ｍＡの電力供給能力を有し、ＵＳＢ機器がハイパワーデバイスであるときは５００ｍＡの電力供給能力を有する。ＣＤＰは、ＵＳＢ２．０に準拠し、さらに非特許文献１に記載の電力供給能力及び検出プロトコルを備えたホストやハブのポートである。ＣＤＰは、１．５Ａから５．０Ａまでの範囲のいずれかの電力供給能力を有する様々なポートを含む。ＤＣＰは、ダウンストリームポートとしての機能を持たないが、ポートから電力供給を行うことが可能なデバイスである。ＣＤＰは、５００ｍＡから５．０Ａまでの範囲のいずれかの電力供給能力を有する様々なポートを含む。また、ＵＳＢ３．０で定義されているスーパースピードポートでは、９００ｍＡの電力供給が可能である。
ＵＳＢ機器をＵＳＢホスト機器に接続してＵＳＢホスト機器から電力供給（例えば、ＵＳＢ機器の充電池を充電するための電力供給）を受ける場合、ＵＳＢホスト機器は、上述した電力供給能力のうちのいずれを有している可能性もある。従って、電力供給を受けるＵＳＢ機器の電源装置は、ＵＳＢホスト機器の電力供給能力に応じて、電源装置の出力電流の上限電流を変更する必要がある。しかしながら、前述のように、異なる上限電流をそれぞれ有する複数のモードで電源装置が動作する場合、そのような電源装置のトリミングを従来の方法により行うことは困難である。
本発明の目的は、以上の課題を解決し、半導体集積回路に設けられるトリミング回路であって、半導体集積回路の出力値が広範囲にわたって変化するときであっても良好なトリミングを行うことが可能なトリミング回路を提供することにある。
本発明の態様に係るトリミング回路によれば、
半導体集積回路に設けられ、上記半導体集積回路の出力値を所望の目標値に一致させるように上記半導体集積回路の回路特性を調整するトリミング回路において、
上記半導体集積回路は、互いに異なる複数の目標値を有し、
上記トリミング回路は、
複数の設定値グループを格納した設定値テーブルメモリを備え、上記複数の設定値グループのそれぞれは、上記複数の目標値にそれぞれ関連付けられた複数の設定値であって、設定値グループ毎に異なる組み合わせの複数の設定値を含み、
上記トリミング回路は、
上記複数の設定値グループのうちのいずれか１つを示す第１の選択情報を格納するトリミングセル回路と、
上記トリミングセル回路から上記第１の選択情報を受信し、上記トリミング回路の外部から上記複数の目標値のうちのいずれか１つを示す第２の選択情報を受信し、上記第１の選択情報に基づいて上記複数の設定値グループのうちの１つを選択し、上記第２の選択情報に基づいて、上記選択された設定値グループに含まれる複数の設定値のうちの１つを選択して上記トリミング回路から出力させる制御回路とを備えることを特徴とする。
本発明によれば、半導体集積回路に設けられるトリミング回路であって、半導体集積回路の出力値が広範囲にわたって変化するときであっても良好なトリミングを行うことが可能なトリミング回路を提供することができる。
本発明の実施形態に係るトリミング回路１６を含む電源装置１及びそれに接続されたＵＳＢホスト機器２の構成を示すブロック図である。 図１のトリミング回路１６の詳細構成を示すブロック図である。 図２の設定値テーブルメモリ４１に格納された設定値テーブルの例を示す図である。 図１の電源装置１及びそれに接続されたテスト装置４の構成を示すブロック図である。 図４の判定値テーブルメモリ５２に格納された判定値テーブルの例を示す図である。 図４のテスト装置４の制御回路５１によって実行されるトリミング処理を示すフローチャートである。 図１のトリミング回路１６によるトリミングを説明するための、目標電流に対する出力電流Ｉｏｕｔの上限電流を示す模式図である。 図１のトリミング回路１６によるトリミングの効果を説明するための表である。 本発明の実施形態の第１の変形例であって、設定値テーブルによりオフセット量を付加する場合の設定値テーブルメモリ４１Ａに格納された設定値テーブルの例を示す図である。 図９の設定値テーブルに対応する判定値テーブルメモリ５２Ａに格納された判定値テーブルの例を示す図である。 本発明の実施形態の第２の変形例であって、トリミングセル回路２１Ａによりオフセット量を付加する場合のトリミング回路１６Ａの詳細構成を示すブロック図である。
以下、図面を参照して本発明の実施形態に係る電力制御装置について説明する。各図面にわたって、同様の構成要素は同じ符号で示す。
図１は、本発明の実施形態に係るトリミング回路１６を含む電源装置１及びそれに接続されたＵＳＢホスト機器２の構成を示すブロック図である。電源装置１は、ＵＳＢホスト機器２からＵＳＢインターフェースを介して電力供給を受けるＵＳＢ機器に設けられ、電源装置１の出力電流Ｉｏｕｔにより、例えばＵＳＢ機器の充電池３に充電する。電源装置１は、充電池３に代えて他の負荷に電力を供給してもよい。
電源装置１は、誤差増幅器１１、比較器１２、ドライバ回路１３、トランジスタＴＲ１，ＴＲ２、インダクタＬ１、抵抗Ｒ１、電流センサ１４、判定回路１５、及びトリミング回路１６を備えた、ヒステリシス制御方式で動作するスイッチングレギュレータである。誤差増幅器１１は、基準電圧源Ｅ１によって発生される基準電圧Ｖｒｅｆと、電流センサ１４によって検出される出力電流Ｉｏｕｔの大きさを示す帰還電圧Ｖ１との誤差を増幅し、増幅された誤差を示す誤差電圧Ｖ２を出力する。比較器１２は、誤差電圧Ｖ２と、トリミング回路１６から出力される設定電圧Ｖ３とを比較するヒステリシスコンパレータであり、その比較結果を示す出力信号によりドライバ回路１３を制御する。ドライバ回路１３は、ＵＳＢインターフェースの入力電圧端子ＶＩＮと接地ＧＮＤとの間に接続されたトランジスタＴＲ１，ＴＲ２を駆動する。トランジスタＴＲ１，ＴＲ２の間のノードは、インダクタＬ１及び抵抗Ｒ１を介して、電源装置１の出力電圧端子ＶＯＵＴに接続される。電流センサ１４は、抵抗Ｒ１に流れる電源装置１の出力電流Ｉｏｕｔを検出し、その大きさを示す帰還電圧Ｖ１を生成して誤差増幅器１１に送る。判定回路１５は、ＵＳＢインターフェースのデータ端子Ｄ＋，Ｄ−に接続され、ＵＳＢホスト機器２の電力供給能力を判定し、その判定結果を示す選択情報ＰＯＷＥＲ＿ＴＹＰＥをトリミング回路１６に送る。
本実施形態のトリミング回路１６は、半導体集積回路に設けられ、その半導体集積回路の出力値を所望の目標値に一致させるように半導体集積回路の回路特性を調整する。トリミング回路１６を含む半導体集積回路は、例えば図１に示すように電源装置１である。このとき、半導体集積回路の出力値は電源装置１の出力電流Ｉｏｕｔの上限電流であり、目標値（目標電流）は、ＵＳＢホスト機器２が供給可能な上限電流に等しい。ただし、電源装置１は、ＵＳＢホスト機器２の電力供給能力に応じて、互いに異なる複数の目標電流を有する。従って、電源装置１の目標電流は、判定回路１５によって得られる選択情報ＰＯＷＥＲ＿ＴＹＰＥによって決まる。電源装置１は、トリミング回路１６から出力される設定電圧Ｖ３に基づいて、出力電流Ｉｏｕｔの上限電流を設定電圧Ｖ３に関連付けられた目標電流に一致させるように制御する。
図２は、図１のトリミング回路１６の詳細構成を示すブロック図である。トリミング回路１６は、トリミングセル回路２１、制御回路２２、及びラダー抵抗回路２３を含む。トリミングセル回路２１は、トリミングセル３１−１〜３１−３を含むトリミングセル群３１を備える。トリミングセル３１−１〜３１−３のそれぞれは、一度だけ切断やプログラムが可能な素子、例えばヒューズ又はＯＴＰ（one time programmable）メモリである。トリミングセル群３１は、以下に説明する複数の設定値グループのうちのいずれか１つを示す選択情報ＣＡＳＥ＿ＳＥＬＥＣＴを格納する。制御回路２２は、設定値テーブルメモリ４１及びセレクタ４２を備える。設定値テーブルメモリ４１は、複数の設定値グループ（図２では、「ケース１」〜「ケース８」として示す）を含む設定値テーブルを格納し、複数の設定値グループのそれぞれは、複数の目標電流にそれぞれ関連付けられた複数の設定値であって、設定値グループ毎に異なる組み合わせの複数の設定値を含む。各設定値は、所定の目標電流に関連付けられた所定の設定電圧Ｖ３をラダー抵抗回路２３から出力させるための情報、すなわち、ラダー抵抗回路２３に入力される１０ビットの信号ｌａｄｄｅｒ［０］〜ｌａｄｄｅｒ［９］を含む。信号ｌａｄｄｅｒ［０］〜ｌａｄｄｅｒ［９］のそれぞれは、ハイレベルのときトリミング回路１６の電源電圧に等しくなり、ローレベルのときトリミング回路１６の接地電圧に等しくなる。ラダー抵抗回路２３は、所定の抵抗値を有する抵抗Ｒと、その２倍の抵抗値を有する抵抗２Ｒとを組み合わせた、通常のラダー抵抗回路である。
制御回路２２は、トリミングセル回路２１から第１の選択情報ＣＡＳＥ＿ＳＥＬＥＣＴを受信し、判定回路１５から複数の目標電流のうちのいずれか１つを示す第２の選択情報ＰＯＷＥＲ＿ＴＹＰＥを受信する。制御回路２２は、選択情報ＣＡＳＥ＿ＳＥＬＥＣＴに基づいてセレクタ４２により「ケース１」〜「ケース８」の設定値グループのうちの１つを選択し、選択情報ＰＯＷＥＲ＿ＴＹＰＥに基づいて、選択された設定値グループに含まれる複数の設定値のうちの１つを選択し、選択された設定値に含まれる信号ｌａｄｄｅｒ［０］〜ｌａｄｄｅｒ［９］をラダー抵抗回路２３に送り、設定電圧Ｖ３を出力させる。異なる設定値が選択されると設定電圧Ｖ３は変化し、それに応じて、電源装置１の出力電流Ｉｏｕｔの上限電流も変化する。
図３は、図２の設定値テーブルメモリ４１に格納された設定値テーブルの例を示す図である。本実施形態では、ＵＳＢホスト機器２は５段階の電力供給能力（ＰＯＷＥＲ＿ＴＹＰＥ＝１〜５）を有する。ＰＯＷＥＲ＿ＴＹＰＥ＝１のとき、ＵＳＢホスト機器２のポートはＳＤＰであり、最大１００ｍＡの電流を供給可能である。ＰＯＷＥＲ＿ＴＹＰＥ＝２のとき、ＵＳＢホスト機器２のポートはＳＤＰであり、最大５００ｍＡの電流を供給可能である。ＰＯＷＥＲ＿ＴＹＰＥ＝３のとき、ＵＳＢ３．０のスーパースピードポートであり、最大９００ｍＡの電流を供給可能である。ＰＯＷＥＲ＿ＴＹＰＥ＝４のとき、ＵＳＢホスト機器２のポートはＣＤＰ又はＤＣＰであり、最大１５００ｍＡの電流を供給可能である。ＰＯＷＥＲ＿ＴＹＰＥ＝５のとき、ＵＳＢホスト機器２のポートはＣＤＰ又はＤＣＰであり、最大２５００ｍＡの電流を供給可能である。
図３の設定値テーブルにおいて、「ケース１」〜「ケース８」の設定値グループのそれぞれは、５段階の選択情報ＰＯＷＥＲ＿ＴＹＰＥ＝１〜５（すなわち、５段階の目標電流）にそれぞれ関連付けられた５つの設定値を含む。「ケース１」の設定値グループは、５つの目標電流に等しい出力電流Ｉｏｕｔの上限電流をそれぞれ生成するものと設計時において考えられた５つの設定値を初期設定値として含む初期設定値グループである。各設定値は、前述のようにラダー抵抗回路２３に入力される信号ｌａｄｄｅｒ［０］〜ｌａｄｄｅｒ［９］であるが、図３では、説明のために、生成するものと考えられた上限電流の大きさ（単位：ｍＡ）により示す。他の「ケース２」〜「ケース８」の設定値グループのそれぞれは、「ケース１」の設定値グループに含まれる設定値に対して所定のズレを有する設定値を含む。各設定値は、図４〜図７を参照して後述するトリミング処理で用いる判定値テーブル（図５）に含まれる各判定値に対応する値を有する（詳細後述）。
図２の制御回路２２は、電源装置１の通常動作時は、前述のように、トリミングセル回路２１から第１の選択情報ＣＡＳＥ＿ＳＥＬＥＣＴを受信し、判定回路１５から第２の選択情報ＰＯＷＥＲ＿ＴＹＰＥを受信する。しかしながら、制御回路２２は、初期設定時など、電源装置１のトリミングを行う際は、図４〜図７を参照して後述するように、テスト回路４から第１の選択情報ＣＡＳＥ＿ＳＥＬＥＣＴ（端子Ａ２から入力される）及び第２の選択情報ＰＯＷＥＲ＿ＴＹＰＥ（端子Ａ３から入力される）を受信する。トリミング回路１６は、これらの状況を切り換えるためにスイッチＳＷ１，ＳＷ２を備え、スイッチＳＷ１，ＳＷ２は、テスト回路４から端子Ａ１を介して入力される制御信号に応じて動作する。
図４は、図１の電源装置１及びそれに接続されたテスト装置４の構成を示すブロック図である。電源装置１のトリミングを行う際、電源装置１には、図１のＵＳＢホスト機器２及び充電池３は接続されず、テスト回路４が接続される。テスト回路４は、制御回路５１及び判定値テーブルメモリ５２を備え、制御回路５１は、電源装置１の電圧出力端子ＶＯＵＴに接続され、また、端子Ａ１〜Ａ３を介してトリミング回路１６に接続される。制御回路５１は、電源装置１の出力電流Ｉｏｕｔの上限電流を測定するための可変な負荷（図示せず）を内部に含む。トリミング回路１６のスイッチＳＷ１，ＳＷ２は、テスト回路４の制御回路５１から選択情報ＣＡＳＥ＿ＳＥＬＥＣＴ及びＰＯＷＥＲ＿ＴＹＰＥを受信するように接続される。
図５は、図４の判定値テーブルメモリ５２に格納された判定値テーブルの例を示す図である。図３の設定値テーブル及び図５の判定値テーブルは互いに対応する内容を有し、電源装置１の設計時に生成される。判定値テーブルは、複数の判定値グループ（設定値テーブルに対応する「ケース１」〜「ケース８」を含む）を含み、複数の判定値グループのそれぞれは、５つの目標電流にそれぞれ関連付けられた５つの判定値であって、判定値グループ毎に異なる組み合わせの判定値を含む。後述するように、各判定値は、電源装置１の出力電流Ｉｏｕｔの上限電流と比較される。「ケース１」の判定値グループは、５つの目標電流に等しい複数の判定値を初期判定値として含む初期判定値グループである。他の「ケース２」〜「ケース８」の判定値グループのそれぞれは、「ケース１」の判定値グループに含まれる判定値に対して所定のズレを有する判定値を含む。
図３の設定値テーブルにおいて、「ケース１」〜「ケース８」の設定値グループのそれぞれは、「ケース１」〜「ケース８」の判定値グループのうちの対応するものに含まれる５つの判定値にそれぞれ対応する５つの設定値を含む。「ケース１」の設定値グループに含まれる５つの設定値（初期設定値）は、「ケース１」の判定値グループに含まれる５つの判定値（初期判定値）にそれぞれ対応する。また、「ケース２」〜「ケース８」の設定値グループに含まれる各設定値は、当該設定値と同じ目標電流に関連付けられた初期設定値に対する当該設定値のズレが、当該設定値と同じ目標電流に関連付けられた初期判定値に対する当該設定値に対応する判定値のズレを補償するように決定される。例えば、「ケース２」の設定値グループ及び判定値グループにおいて、目標電流が１００ｍＡであるとき（すなわち、ＰＯＷＥＲ＿ＴＹＰＥ＝１のとき）、設定値「１０５ｍＡ」は、初期設定値１００ｍＡに対する当該設定値１０５ｍＡのズレ「＋５」が、初期判定値１００ｍＡに対する判定値９５ｍＡのズレ「−５」を補償するように決定される。このように生成された設定値テーブルは、トリミング回路１６の設定値テーブルメモリ４１に格納される。
図６は、図４のテスト装置４の制御回路５１によって実行されるトリミング処理を示すフローチャートである。トリミング処理では、まず、「ケース１」の設定値グループに含まれる５つの設定値（初期設定値）をそれぞれ選択したときの電源装置１の出力電流Ｉｏｕｔの上限電流（すなわち、トリミングを行う前の上限電流）をそれぞれ測定する。次いで、「ケース１」〜「ケース８」の判定値グループのそれぞれについて、当該判定値グループに含まれる５つの判定値と測定された５つの上限電流との誤差を計算する。次いで、誤差が最小になる判定値グループに対応する設定値グループを示す情報を、選択情報ＣＡＳＥ＿ＳＥＬＥＣＴとしてトリミングセル群３１に格納する。
図６のステップＳ１において、トリミング回路１６の制御回路２２にＣＡＳＥ＿ＳＥＬＥＣＴ＝１を設定し、「ケース１」の設定値グループを選択する。ステップＳ２において、選択情報ＰＯＷＥＲ＿ＴＹＰＥのインデックスｉを「１」に初期化し、各判定値グループに含まれる５つの判定値と測定された５つの上限電流との誤差を示す変数Ｅｒｒｏｒｓｕｍ［ｊ］を「０」に初期化する。インデックスｊ（ｊ＝０，…，７）はそれぞれ、「ケース１」〜「ケース８」の設定値グループ及び判定値グループを示す。ステップＳ３において、トリミング回路１６の制御回路２２に選択情報ＰＯＷＥＲ＿ＴＹＰＥ＝ｉを設定し、「ケース１」の設定値グループに含まれる設定値のうち、選択情報ＰＯＷＥＲ＿ＴＹＰＥ＝ｉで示されるものを選択する。ステップＳ４において、出力電流Ｉｏｕｔの上限電流Ｉｌｉｍ［ｉ］を測定する。このため、テスト装置４の制御回路５１は、出力電圧端子ＶＯＵＴに接続された内部の負荷を変化させたときに、出力電流Ｉｏｕｔがどこまで増大するのかを測定する。ステップＳ５において、インデックスｊを「１」に初期化する。ステップＳ６において、変数Ｅｒｒｏｒに、上限電流Ｉｌｉｍ［ｉ］と、インデックスｉ，ｊで示される判定値Ｉｒｅｆ［ｉ，ｊ］との差の絶対値を代入し、変数Ｅｒｒｏｒｓｕｍ［ｊ］に変数Ｅｒｒｏｒを加算する。ステップＳ７において、インデックスｊが最大値「７」に達したか否かを判断し、ＹＥＳのときはステップＳ９に進み、ＮＯのときはステップＳ８でインデックスｊを１だけインクリメントしてから再びステップＳ６に進む。ステップＳ９において、インデックスｉが最大値「５」に達したか否かを判断し、ＹＥＳのときはステップＳ１１に進み、ＮＯのときはステップＳ１０でインデックスｉを１だけインクリメントしてから再びステップＳ３に進む。
ステップＳ１１において、インデックスｊを再び「１」に初期化し、暫定的な最小の誤差を示す変数Ｅｒｒｏｒｍｉｎを、予め決められた最大値「ＭＡＸ」に初期化する。ステップＳ１２において、ある判定値グループの誤差Ｅｒｒｏｒｓｕｍ［ｊ］が、その時点で得られている最小の誤差を示す変数Ｅｒｒｏｒｍｉｎよりも小さいか否かを判断し、ＹＥＳのときはステップＳ１３に進み、ＮＯのときはステップＳ１４に進む。ステップＳ１３において、最小の誤差を示す変数Ｅｒｒｏｒｍｉｎを変数Ｅｒｒｏｒｓｕｍ［ｊ］で更新し、選択情報ＣＡＳＥ＿ＳＥＬＥＣＴにインデックスｊを代入する。ステップＳ１４において、インデックスｊが最大値「７」に達したか否かを判断し、ＹＥＳのときはステップＳ１６に進み、ＮＯのときはステップＳ１５でインデックスｊを１だけインクリメントしてから再びステップＳ１２に進む。ステップＳ１６において、端子Ａ１を介して、トリミング回路１６のトリミングセル群３１にＣＡＳＥ＿ＳＥＬＥＣＴ＝ｊを設定する
図７は、図１のトリミング回路１６によるトリミングを説明するための、目標電流に対する出力電流Ｉｏｕｔの上限電流を示す模式図である。図７の横軸の目標電流は、「ケース１」の設定値グループに含まれる５つの設定値（すなわち、５つの目標電流に等しい出力電流Ｉｏｕｔの上限電流をそれぞれ生成するものと設計時において考えられた５つの設定値）を示し、縦軸の出力電流は、それらの設定値をそれぞれ選択したときに測定された電源装置１の出力電流Ｉｏｕｔの上限電流を示す。図７は、例示的な５つのケースＡ〜Ｅを示す。電源装置１がケースＣの回路特性を有する場合、目標電流に等しい出力電流Ｉｏｕｔの上限電流が得られるが、電源装置１が他のケースＡ，Ｂ，Ｄ，Ｅの回路特性を有する場合、出力電流Ｉｏｕｔの上限電流は目標電流に等しくならず、トリミングが必要になる。本実施形態のトリミング方法では、ケースＡ，Ｂ，Ｄ，Ｅのそれぞれについて、当該ケースの出力電流Ｉｏｕｔの上限電流と同様に変化する複数の判定値を含む判定値グループを予め生成し、当該判定値グループに対応する設定値グループであって、目標電流に対する判定値のズレを補償するような設定値を含む設定値グループを予め生成する。トリミング回路１６は、「ケース１」の設定値グループに代えて、この予め生成された設定値グループに含まれる設定値を選択することにより、電源装置１が他のケースＡ，Ｂ，Ｄ，Ｅのいずれかの回路特性を有する場合であっても、出力電流Ｉｏｕｔの上限電流を目標電流に等しくすることができる。従って、本実施形態のトリミング方法によれば、例えばケースＡ，Ｅのように、出力電流Ｉｏｕｔの上限電流が目標電流の変化に対してリニアリティを持たない場合であっても、適切なトリミングを行うことができる。
ここで、図５の判定値テーブルに含まれた「ケース１」〜「ケース８」の判定値グループについて、目標電流に対する出力電流Ｉｏｕｔの上限電流の数式モデルを示す。以下、ｘは目標電流を示し、ｙ＝ｆ（ｘ）＝ａ×ｘ＋ｂは、トリミングを行う前の出力電流Ｉｏｕｔの上限電流の上限電流を示す。数１〜数８はそれぞれ「ケース１」〜「ケース８」に対応する。
［数１］
ｆ（ｘ）＝１．００×ｘ
［数２］
ｆ（ｘ）＝０．９５×ｘ
［数３］
ｆ（ｘ）＝１．０５×ｘ
［数４］
ｆ（ｘ）＝１．０５×ｘ （ｘ≦９００ｍＡ）
ｆ（ｘ）＝０．９０×ｘ＋１３５ （ｘ＞９００ｍＡ）
［数５］
ｆ（ｘ）＝１．００×ｘ （ｘ≦９００ｍＡ）
ｆ（ｘ）＝０．９０×ｘ＋４５ （ｘ＞９００ｍＡ）
［数６］
ｆ（ｘ）＝１．００×ｘ （ｘ≦９００ｍＡ）
ｆ（ｘ）＝１．０５×ｘ−４５ （ｘ＞９００ｍＡ）
［数７］
ｆ（ｘ）＝１．００×ｘ （ｘ≦１５００ｍＡ）
ｆ（ｘ）＝１．０５×ｘ−７５ （ｘ＞１５００ｍＡ）
［数８］
ｆ（ｘ）＝１．００×ｘ （ｘ≦１５００ｍＡ）
ｆ（ｘ）＝１．０５×ｘ＋７５ （ｘ＞１５００ｍＡ）
「ケース４」〜「ケース６」では、９００ｍＡにおいてｆ（ｘ）の傾きが変化し、「ケース７」〜「ケース８」では、１５００ｍＡにおいてｆ（ｘ）の傾きが変化する。
図８は、図１のトリミング回路１６によるトリミングの効果を説明するための表である。図８の例では、トリミングなしのときに測定された出力電流Ｉｏｕｔの上限電流は、各目標電流に対して１．０４倍に増加した値を有し、図５の判定値テーブルのうちの「ケース３」の判定値グループに含まれる判定値との誤差が最小になる。従って、この判定値グループに対応する図３の「ケース３」の設定値グループに含まれる設定値を選択することにより、出力電流Ｉｏｕｔの上限電流を目標電流に最も近づけることができる。トリミングありのときに測定された出力電流Ｉｏｕｔの上限電流は、リミングなしのときに測定された出力電流Ｉｏｕｔの上限電流の約０．９５倍になる。
図９は、本発明の実施形態の第１の変形例であって、設定値テーブルによりオフセット量を付加する場合の設定値テーブルメモリ４１Ａに格納された設定値テーブルの例を示す図である。図１０は、図９の設定値テーブルに対応する判定値テーブルメモリ５２Ａに格納された判定値テーブルの例を示す図である。電源装置１の出力電流Ｉｏｕｔの上限電流が複数の目標電流に対して一定のオフセット量を有する場合、図１〜図８を参照して説明したトリミング方法を用いて、このオフセット量を補償することができる。図９及び図１０の例では、設定値テーブル上で設定値にオフセット量を付加することで、出力電流Ｉｏｕｔの上限電流のオフセット量を補償する。
図９の設定値テーブルを格納した設定値テーブルメモリ４１Ａは、図３の設定値テーブルを格納した設定値テーブルメモリ４１に代えて使用され、図１０の判定値テーブルを格納した判定値テーブルメモリ５２Ａは、図５の判定値テーブルを格納した判定値テーブルメモリ５２に代えて使用される。図１０の判定値テーブルにおいて、複数の判定値グループの少なくとも一部は、判定値グループ毎に異なるオフセット量を付加した複数の判定値を含む。従って、図１０の判定値テーブルは、図５の「ケース１」〜「ケース２」の判定値グループを含むことに加えて、これらの判定値グループに含まれる５つの判定値に＋１０ｍＡのオフセット量を付加した判定値を含む判定値グループと、＋２０ｍＡのオフセット量を付加した判定値を含む判定値グループとを含む。図９の設定値テーブルにおいて、複数の設定値グループの少なくとも一部は、設定値グループ毎に異なるオフセット量を付加した複数の設定値を含み、設定値テーブル上で設定値に付加されるオフセット量は、図１０の判定値テーブル上で判定値に付加されたオフセット量を補償するように決定される。従って、図９の設定値テーブルは、図３の「ケース１」〜「ケース２」の設定値グループを含むことに加えて、これらの設定値グループに含まれる５つの設定値に−１０ｍＡのオフセット量を付加した設定値を含む設定値グループと、−２０ｍＡのオフセット量を付加した設定値を含む設定値グループとを含む。
前述のように、ｙ＝ｆ（ｘ）＝ａ×ｘ＋ｂが、トリミングを行う前の出力電流Ｉｏｕｔの上限電流であるとき、トリミングを行うことで出力電流Ｉｏｕｔの上限電流を目標電流に一致させるように電源装置１の回路特性を調整する。トリミングを行った後の出力電流Ｉｏｕｔの上限電流を、ｘ＝ｇ（ｙ）＝ｃ×ｙ＋ｄとする。トリミングを行う前の傾きａ及びオフセット量ｂを、トリミングを行うことにより補償するように、ｃ＝１／ａ、ｄ＝−ｂ／ａを設定すると、次式が成り立つ。
［数９］
ｇ（ｙ）
＝ｃ×ｆ（ｘ）＋ｄ
＝ｃ×（ａ×ｘ＋ｂ）＋ｄ
＝（１／ａ）×（ａ×ｘ＋ｂ）−ｂ／ａ
＝ｘ
図１０の判定値テーブルに示した判定値グループと同様に、図５の「ケース３」〜「ケース８」の判定値グループについても、＋１０ｍＡ及び＋２０ｍＡのオフセット量を付加した判定値を含む判定値グループを追加してもよい。また、他のオフセット量（例えば、負のオフセット量）を付加した判定値を含む判定値グループを追加してもよい。同様に、図９の設定値テーブルも、追加の設定値グループを含んでもよい。
図１１は、本発明の実施形態の第２の変形例であって、トリミングセル回路２１Ａによりオフセット量を付加する場合のトリミング回路１６Ａの詳細構成を示すブロック図である。トリミング回路１６Ａは、トリミングセル回路２１Ａ、制御回路２２Ａ、及びラダー抵抗回路２３を備える。トリミングセル回路２１Ａは、図２のトリミングセル群３１に加えて、トリミングセル３２−１〜３２−１０を含む追加のトリミングセル群３２を備える。制御回路２２Ａは、図２の設定値テーブルメモリ４１及びセレクタ４２に加えて、セレクタ４２の後段に加算器４３を備える。トリミングセル３２−１〜３２−１０もまた、トリミングセル３１−１〜３１−３と同様に、一度だけ切断やプログラムが可能な素子、例えばヒューズ又はＯＴＰ（one time programmable）メモリである。トリミングセル群３２は１０ビットのオフセット量を格納し、このオフセット量の各ビットは、加算器４３により、１０ビットの信号ｌａｄｄｅｒ［０］〜ｌａｄｄｅｒ［９］（すなわち、設定値）に付加される。制御回路２２Ａは、選択された設定値にオフセット量を付加した信号をラダー抵抗回路２３に送り、設定電圧Ｖ３を出力させる。
制御回路２２Ａは、電源装置１の通常動作時は、トリミングセル回路２１Ａからオフセット量を受信する。しかしながら、制御回路２２Ａは、初期設定時など、電源装置１のトリミングを行う際は、図４のテスト回路４からオフセット量（端子Ａ２ｂから入力される）を受信する。トリミング回路１６Ａは、これらの状況を切り換えるためにスイッチＳＷ１ｂを備え、スイッチＳＷ１ｂは、テスト回路４から端子Ａ１を介して入力される制御信号に応じて動作する。また、トリミング回路１６Ａは、図２のスイッチＳＷ１に対応するスイッチＳＷ１ａを備える。スイッチＳＷ１ｂは、スイッチＳＷ１ａと連動する。
図１１のトリミング回路１６Ａは、加算器によりオフセット量を設定値に付加するので、設定値テーブルは、目標電流に対する出力電流Ｉｏｕｔの上限電流の傾きや、リニアリティを持たない部分を調整することのみを考慮すればよい。つまり、トリミングを行う前の出力電流Ｉｏｕｔの上限電流が、ｙ＝ｆ（ｘ）＝ａ×ｘ＋ｂで表されるとき、各設定値は、初期設定値に対する当該設定値のズレが、初期判定値に対する当該設定値に対応する判定値のズレを１／ａ倍に補償するように決定される。
図１１の例では、設定値に正のオフセット量を付加する場合を示しているが、オフセット量の符号を示す１ビットのトリミングセルを追加して、当該トリミングセルが「０」であるときはオフセット量を加算し、当該トリミングセルが「１」であるときはオフセット量を減算するように構成してもよい。
設定値グループ及び判定値グループの個数は、８個に限定されるものではない。また、ラダー抵抗回路２３に入力される信号は、１０ビットに限定されるものではない。
また、説明した実施形態では、判定値テーブル及び設定値テーブルを生成するために一次方程式を用いたが、別の方法で判定値テーブル及び設定値テーブルを作成することも可能である。例えば、ポストシミュレーションにより、予めバラツキの範囲を予想しておくことで、判定値テーブルに対応する設定値テーブルを作成することも可能である。
本発明の第１の態様に係るトリミング回路によれば、
半導体集積回路に設けられ、上記半導体集積回路の出力値を所望の目標値に一致させるように上記半導体集積回路の回路特性を調整するトリミング回路において、
上記半導体集積回路は、互いに異なる複数の目標値を有し、
上記トリミング回路は、
複数の設定値グループを格納した設定値テーブルメモリを備え、上記複数の設定値グループのそれぞれは、上記複数の目標値にそれぞれ関連付けられた複数の設定値であって、設定値グループ毎に異なる組み合わせの複数の設定値を含み、
上記トリミング回路は、
上記複数の設定値グループのうちのいずれか１つを示す第１の選択情報を格納するトリミングセル回路と、
上記トリミングセル回路から上記第１の選択情報を受信し、上記トリミング回路の外部から上記複数の目標値のうちのいずれか１つを示す第２の選択情報を受信し、上記第１の選択情報に基づいて上記複数の設定値グループのうちの１つを選択し、上記第２の選択情報に基づいて、上記選択された設定値グループに含まれる複数の設定値のうちの１つを選択して上記トリミング回路から出力させる制御回路とを備えることを特徴とする。
上記トリミング回路において、上記複数の設定値グループの少なくとも一部は、設定値グループ毎に異なるオフセット量を付加した複数の設定値を含むことを特徴とする。
上記トリミング回路において、
上記トリミングセル回路はさらに所定のオフセット量を格納し、
上記制御回路は、上記選択された設定値に上記オフセット量を付加して上記トリミング回路から出力させることを特徴とする。
上記トリミング回路において、上記トリミングセル回路は、複数のヒューズ又はＯＴＰ（one time programmable）メモリを含むことを特徴とする。
本発明の第２の態様に係る電源装置によれば、本発明の第１の態様に係るトリミング回路を含む半導体集積回路を備えた電源装置であって、
上記半導体集積回路の出力値は、上記電源装置の出力電流の上限電流であり、
上記電源装置は、上記トリミング回路から出力される設定値に基づいて、上記上限電流を上記設定値に関連付けられた目標値に一致させるように制御することを特徴とする。
上記電源装置は、ＵＳＢホスト機器からＵＳＢインターフェースを介して電力供給を受けるＵＳＢ機器に設けられた電源装置であり、
上記複数の目標値のそれぞれは、上記ＵＳＢホスト機器が供給可能な上限電流であることを特徴とする。
上記電源装置において、
上記ＵＳＢ機器は充電池を備え、
上記電源装置は、上記半導体集積回路の出力電流により上記充電池に充電することを特徴とする。
本発明の第３の態様に係るトリミング方法によれば、本発明の第１の態様に係るトリミング回路を用いたトリミング方法であって、上記トリミング方法は、
複数の判定値グループを含む判定値テーブルを生成するステップを含み、上記複数の判定値グループのそれぞれは、上記複数の目標値にそれぞれ関連付けられた複数の判定値であって、判定値グループ毎に異なる組み合わせの複数の判定値を含み、上記複数の判定値グループのうちの１つは、上記複数の目標値に等しい複数の判定値を初期判定値として含む初期判定値グループであり、
上記トリミング方法は、
上記複数の設定値グループを含む設定値テーブルを生成するステップを含み、上記複数の設定値グループのそれぞれは、上記複数の判定値グループのいずれか１つに含まれる複数の判定値にそれぞれ対応する複数の設定値を含み、上記複数の設定値グループのうちの１つは、上記初期判定値グループに含まれる複数の初期判定値に対応する複数の設定値を初期設定値として含む初期設定値グループであり、上記各設定値は、当該設定値と同じ目標値に関連付けられた初期設定値に対する当該設定値のズレが、当該設定値と同じ目標値に関連付けられた初期判定値に対する当該設定値に対応する判定値のズレを補償するように決定され、
上記トリミング方法は、
上記複数の設定値グループを上記設定値テーブルメモリに格納するステップと、
上記初期設定値グループに含まれる複数の初期設定値をそれぞれ上記トリミング回路から出力させたときの上記半導体集積回路の出力値をそれぞれ測定するステップと、
上記複数の判定値グループのそれぞれについて、当該判定値グループに含まれる複数の判定値と上記測定された複数の出力値との誤差を計算するステップと、
上記誤差が最小になる判定値グループに含まれる複数の判定値に対応する複数の設定値を含む設定値グループを示す情報を、上記第１の選択情報として上記トリミングセル回路に格納するステップとを含むことを特徴とする。
本発明によれば、半導体集積回路に設けられるトリミング回路であって、半導体集積回路の出力値が広範囲にわたって変化するときであっても良好なトリミングを行うことが可能なトリミング回路を提供することができる。また、本発明によれば、そのようなトリミング回路を備えた電源装置及びそのようなトリミング回路を用いたトリミング方法を提供することにある。
本発明の態様に係るトリミング回路は、従来技術のトリミング回路に対して以下の優位点を有する。
従来の加算器や乗算器によるトリミング回路では、トリミングを行うことによりオフセット量の補正及び傾き補正を行うことは可能であったが、特性バラツキにリニアリティがない半導体集積回路に対して補正を行うことができなかった。本発明の態様に係るトリミング回路は、設定値テーブルによりトリミングを行うことができるので、特性バラツキにリニアリティがない回路に対しても高精度で補正を行うことができる。
本発明の態様に係るトリミング回路では、オフセット量の補正も設定値テーブルを用いて行うことができる。また、それに代わって、加算器を用いてオフセット量の補正を行うことができるので、オフセット量を補正するために設定値グループを増やす必要がなくなり、トリミング回路の設計を容易にすることができる。
本発明の態様に係るトリミング回路では、トリミングセルにヒューズ又はＯＴＰメモリを用いているので、トリミングを行った後の半導体集積回路の出力値を永続的な値として確定させることができる。
本発明の態様に係る電源装置は、従来技術の電源装置に対して以下の優位点を有する。
スイッチングレギュレータでは、負荷電流が大きくなると、ノイズや発熱の影響が大きくなる。そのため、定電流制御を行うスイッチングレギュレータでは、小さな出力電流を設定したときには出力電流は所望値に一致するが、大きな出力電流を設定したときは出力電流は所望値より低くなるという現象が発生する。上限電流も同様で、小さな上限電流を設定したときは所望値において電流が制限されるが、大きな上限電流を設定したときには所望値より低い値において電流が制限されるという現象が発生する。これに対して、本発明の態様に係る電源装置は、リニアリティがない回路に対してもトリミングを行うことが可能になるので、大きな上限電流を設定したときにも設計どおりの精度をもったスイッチングレギュレータを実現することができる。
本発明の態様に係る電源装置は、ＵＳＢホスト機器の電力供給能力に応じて出力電流を切り換える機能を備えているので、非特許文献１の仕様書に準拠したスイッチングレギュレータを設計することができる。
本発明の態様に係る電源装置は、ＵＳＢホスト機器の電力供給能力に応じて出力電流を切り換える機能を備えているので、非特許文献１の仕様書に準拠した充電制御回路を設計することができる。
本発明の態様に係るトリミング方法では、設定値テーブルから、目標電流に対する出力電流Ｉｏｕｔの上限電流の誤差が最小になる設定値グループを選択することができるので、半導体集積回路に対して最適なトリミングを行うことが可能になる。
本発明のトリミング回路は、スイッチングレギュレータ、シリーズレギュレータ、パワーマネジメントＩＣ、充電制御ＩＣなどに適用可能である。本発明のトリミング回路は、ヒューズやＯＴＰメモリを有するＩＣや回路システムに適用可能である。
１…電源装置、
２…ＵＳＢホスト機器、
３…充電池、
４…テスト装置、
１１…誤差増幅器、
１２…比較器、
１３…ドライバ回路、
１４…電流センサ、
１５…判定回路、
１６，１６Ａ…トリミング回路、
２１，２１Ａ…トリミングセル回路、
２２，２２Ａ…制御回路、
２３…ラダー抵抗回路、
３１，３２…トリミングセル群、
３１−１〜３１−３，３２−１〜３２−１…トリミングセル、
４１，４１Ａ…設定値テーブルメモリ、
４２…セレクタ、
４３…加算器、
５１…制御回路、
５２，５２Ａ…判定値テーブルメモリ、
Ｅ１…基準電圧源、
Ｌ１…インダクタ、
Ｒ１…抵抗、
ＳＷ１，ＳＷ２，ＳＷ１ａ，ＳＷ１ｂ…スイッチ、
ＴＲ１，ＴＲ２…トランジスタ。
特開２００２−２３１８８７号公報。
"Battery Charging Specification Revision 1.2", USB Implementers Forum, Inc., December 7, 2010。

Claims (8)

  1. 半導体集積回路に設けられ、上記半導体集積回路の出力値を所望の目標値に一致させるように上記半導体集積回路の回路特性を調整するトリミング回路において、
    上記半導体集積回路は、互いに異なる複数の目標値を有し、
    上記トリミング回路は、
    複数の設定値グループを格納した設定値テーブルメモリを備え、上記複数の設定値グループのそれぞれは、上記複数の目標値にそれぞれ関連付けられた複数の設定値であって、設定値グループ毎に異なる組み合わせの複数の設定値を含み、
    上記トリミング回路は、
    上記複数の設定値グループのうちのいずれか１つを示す第１の選択情報を格納するトリミングセル回路と、
    上記トリミングセル回路から上記第１の選択情報を受信し、上記トリミング回路の外部から上記複数の目標値のうちのいずれか１つを示す第２の選択情報を受信し、上記第１の選択情報に基づいて上記複数の設定値グループのうちの１つを選択し、上記第２の選択情報に基づいて、上記選択された設定値グループに含まれる複数の設定値のうちの１つを選択して上記トリミング回路から出力させる制御回路とを備えることを特徴とするトリミング回路。
  2. 上記複数の設定値グループの少なくとも一部は、設定値グループ毎に異なるオフセット量を付加した複数の設定値を含むことを特徴とする請求項１記載のトリミング回路。
  3. 上記トリミングセル回路はさらに所定のオフセット量を格納し、
    上記制御回路は、上記選択された設定値に上記オフセット量を付加して上記トリミング回路から出力させることを特徴とする請求項１記載のトリミング回路。
  4. 上記トリミングセル回路は、複数のヒューズ又はＯＴＰ（one time programmable）メモリを含むことを特徴とする請求項１〜３のうちのいずれか１つに記載のトリミング回路。
  5. 請求項１〜４のうちのいずれか１つに記載のトリミング回路を含む半導体集積回路を備えた電源装置であって、
    上記半導体集積回路の出力値は、上記電源装置の出力電流の上限電流であり、
    上記電源装置は、上記トリミング回路から出力される設定値に基づいて、上記上限電流を上記設定値に関連付けられた目標値に一致させるように制御することを特徴とする電源装置。
  6. 上記電源装置は、ＵＳＢホスト機器からＵＳＢインターフェースを介して電力供給を受けるＵＳＢ機器に設けられた電源装置であり、
    上記複数の目標値のそれぞれは、上記ＵＳＢホスト機器が供給可能な上限電流であることを特徴とする請求項５記載の電源装置。
  7. 上記ＵＳＢ機器は充電池を備え、
    上記電源装置は、上記半導体集積回路の出力電流により上記充電池に充電することを特徴とする請求項６記載の電源装置。
  8. 請求項１〜４のうちのいずれか１つに記載のトリミング回路を用いたトリミング方法であって、上記トリミング方法は、
    複数の判定値グループを含む判定値テーブルを生成するステップを含み、上記複数の判定値グループのそれぞれは、上記複数の目標値にそれぞれ関連付けられた複数の判定値であって、判定値グループ毎に異なる組み合わせの複数の判定値を含み、上記複数の判定値グループのうちの１つは、上記複数の目標値に等しい複数の判定値を初期判定値として含む初期判定値グループであり、
    上記トリミング方法は、
    上記複数の設定値グループを含む設定値テーブルを生成するステップを含み、上記複数の設定値グループのそれぞれは、上記複数の判定値グループのいずれか１つに含まれる複数の判定値にそれぞれ対応する複数の設定値を含み、上記複数の設定値グループのうちの１つは、上記初期判定値グループに含まれる複数の初期判定値に対応する複数の設定値を初期設定値として含む初期設定値グループであり、上記各設定値は、当該設定値と同じ目標値に関連付けられた初期設定値に対する当該設定値のズレが、当該設定値と同じ目標値に関連付けられた初期判定値に対する当該設定値に対応する判定値のズレを補償するように決定され、
    上記トリミング方法は、
    上記複数の設定値グループを上記設定値テーブルメモリに格納するステップと、
    上記初期設定値グループに含まれる複数の初期設定値をそれぞれ上記トリミング回路から出力させたときの上記半導体集積回路の出力値をそれぞれ測定するステップと、
    上記複数の判定値グループのそれぞれについて、当該判定値グループに含まれる複数の判定値と上記測定された複数の出力値との誤差を計算するステップと、
    上記誤差が最小になる判定値グループに含まれる複数の判定値に対応する複数の設定値を含む設定値グループを示す情報を、上記第１の選択情報として上記トリミングセル回路に格納するステップとを含むことを特徴とするトリミング方法。
JP2012166914A 2012-07-27 2012-07-27 トリミング回路及びトリミング方法、並びに電源装置、 Pending JP2014027141A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012166914A JP2014027141A (ja) 2012-07-27 2012-07-27 トリミング回路及びトリミング方法、並びに電源装置、
KR1020130084726A KR101455939B1 (ko) 2012-07-27 2013-07-18 트리밍 회로, 트리밍 방법, 및 전원 장치
CN201310301358.3A CN103576728A (zh) 2012-07-27 2013-07-18 微调电路,微调方法，以及电源装置
US13/948,587 US9148133B2 (en) 2012-07-27 2013-07-23 Trimming circuit, power supply including trimming circuit, and trimming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012166914A JP2014027141A (ja) 2012-07-27 2012-07-27 トリミング回路及びトリミング方法、並びに電源装置、

Publications (1)

Publication Number Publication Date
JP2014027141A true JP2014027141A (ja) 2014-02-06

Family

ID=49994232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012166914A Pending JP2014027141A (ja) 2012-07-27 2012-07-27 トリミング回路及びトリミング方法、並びに電源装置、

Country Status (4)

Country Link
US (1) US9148133B2 (ja)
JP (1) JP2014027141A (ja)
KR (1) KR101455939B1 (ja)
CN (1) CN103576728A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104753104A (zh) * 2013-12-30 2015-07-01 鸿富锦精密工业(武汉)有限公司 具有电流调节功能的usb充电电路
CN106033090A (zh) * 2015-03-09 2016-10-19 中芯国际集成电路制造(上海)有限公司 Mems加速度计
CN104868888B (zh) * 2015-05-25 2017-12-26 兰州大学 一种多输出状态的滞回比较器
US10235159B2 (en) * 2016-08-22 2019-03-19 Intraway R&D S.A. System and method for providing automatic firmware update management
US10013013B1 (en) * 2017-09-26 2018-07-03 Nxp B.V. Bandgap voltage reference
DE102019114228A1 (de) * 2019-05-28 2020-12-03 Ebm-Papst Mulfingen Gmbh & Co. Kg Analogspannungsprogrammierung
KR102308790B1 (ko) 2019-08-19 2021-10-05 현대모비스 주식회사 집적회로용 트리밍 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3398564B2 (ja) * 1997-04-11 2003-04-21 富士通株式会社 半導体装置
JPH11346127A (ja) * 1998-06-02 1999-12-14 Hitachi Ltd 定電流回路及び半導体集積回路
US6472897B1 (en) * 2000-01-24 2002-10-29 Micro International Limited Circuit and method for trimming integrated circuits
US6396759B1 (en) * 2000-04-28 2002-05-28 Agere Systems Guardian Corp. Semiconductor device with test fuse links, and method of using the test fuse links
JP4869483B2 (ja) 2001-01-19 2012-02-08 オーツー マイクロ， インコーポレーテッド 集積回路をトリミングするための回路および方法
JP2004362300A (ja) 2003-06-05 2004-12-24 Ricoh Co Ltd 半導体集積回路
US7038523B2 (en) * 2003-10-08 2006-05-02 Infineon Technologies Ag Voltage trimming circuit
JP4666342B2 (ja) * 2004-07-26 2011-04-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100568116B1 (ko) * 2004-09-13 2006-04-05 삼성전자주식회사 전압 조절 수단을 구비한 플래시 메모리 장치
JP2006209643A (ja) 2005-01-31 2006-08-10 Ricoh Co Ltd インタフェース回路及びそのインタフェース回路を使用したシステム装置
JP4925621B2 (ja) * 2005-08-03 2012-05-09 ルネサスエレクトロニクス株式会社 電源電位制御回路、半導体集積回路装置、フラッシュメモリ、及び電源電位の調整方法
JP4724573B2 (ja) 2006-03-02 2011-07-13 株式会社リコー インタフェース回路における転送方式切換回路
US20070285105A1 (en) * 2006-06-02 2007-12-13 Steven Wayne Bergstedt Methods and Apparatuses for Trimming Circuits
US7605659B2 (en) * 2006-09-07 2009-10-20 National Semiconductor Corporation Gain adjustment for programmable gain amplifiers
JP4945226B2 (ja) * 2006-12-01 2012-06-06 ラピスセミコンダクタ株式会社 トリミング回路
JP4928921B2 (ja) * 2006-12-01 2012-05-09 ラピスセミコンダクタ株式会社 トリミング回路
GB2444740A (en) * 2006-12-14 2008-06-18 Cambridge Semiconductor Ltd Trimming integrated circuits
KR100974216B1 (ko) 2008-10-14 2010-08-06 주식회사 하이닉스반도체 반도체 메모리 장치의 트리밍 회로
JP5532724B2 (ja) 2009-07-30 2014-06-25 株式会社リコー インタフェース回路及びそれを備えた半導体装置
KR101027699B1 (ko) * 2010-01-29 2011-04-12 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 트리밍 회로

Also Published As

Publication number Publication date
KR20140013945A (ko) 2014-02-05
US9148133B2 (en) 2015-09-29
US20140028248A1 (en) 2014-01-30
KR101455939B1 (ko) 2014-11-03
CN103576728A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
JP2014027141A (ja) トリミング回路及びトリミング方法、並びに電源装置、
US6674185B2 (en) Temperature sensor circuit having trimming function
US8089380B2 (en) Voltage mode DAC with calibration circuit using current mode DAC and ROM lookup
US7821246B2 (en) Voltage regulator and method of calibrating the same
US10243466B2 (en) Switching power supply apparatus and error correction method
CN108897367B (zh) 电压控制电路、方法、装置及存储介质
WO2013001682A1 (ja) アナログ測定データ検出システム、電池電圧検出システム
JP2009543539A (ja) バッテリー装置の回路動作電流バランシング装置及び方法
CN104298287A (zh) 电流校正方法与装置及电阻校正方法与装置
JPWO2010137088A1 (ja) インターフェース回路
KR102629773B1 (ko) 배터리 충전장치 및 그 충전 제어방법
US10128748B2 (en) Switching power-supply apparatus and droop characteristic correction method
JP4613929B2 (ja) Ａ／ｄ変換回路
US9692376B2 (en) Controlled switched capacitor coefficients
JP2020065241A (ja) 校正方法及び校正システム
CN112698679B (zh) 电压自适应调节系统
US10601223B2 (en) Thermoelectric power generating system
JP2009188696A (ja) アナログデジタル変換装置
KR101085915B1 (ko) 아날로그 디지털 컨버터 및 그의 오류 보정방법
JP2006261973A (ja) 増幅回路及び増幅回路の制御方法
US20230170794A1 (en) Voltage regulator for series-connected loads
CN115993865A (zh) 一种电源调节方法、装置、存储介质及图像信号发生器
JP6357040B2 (ja) 電池監視装置
JP2005151520A (ja) Ｄａコンバータ
JP2012010072A (ja) Ａ／ｄ変換器

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20141105

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20141114