KR101455939B1

KR101455939B1 - 트리밍 회로, 트리밍 방법, 및 전원 장치

Info

Publication number: KR101455939B1
Application number: KR1020130084726A
Authority: KR
Inventors: 다츠야 이리사와
Original assignee: 가부시키가이샤 리코
Priority date: 2012-07-27
Filing date: 2013-07-18
Publication date: 2014-11-03
Also published as: US20140028248A1; US9148133B2; CN103576728A; JP2014027141A; KR20140013945A

Abstract

본 발명은 반도체 집적 회로의 출력값이 광범위하게 변화하는 경우에도 양호한 트리밍을 실행할 수 있는 트리밍 회로, 트리밍 방법, 및 전원 장치를 제공한다.
설정값 테이블은 다수의 설정값 그룹을 포함하고, 다수의 설정값 그룹의 각각은 다수의 목표값에 각각 관련되어 있는 다수의 설정값이며, 설정값 그룹마다 서로 다른 조합의 다수의 설정값을 포함한다. 트리밍 셀 회로(21)는 다수의 설정값 그룹 중 어느 하나를 나타내는 제1 선택 정보를 저장한다. 제어 회로(22)는 트리밍 셀 회로(21)로부터 제1 선택 정보를 수신하고, 트리밍 회로(16)의 외부로부터 다수의 목표값 중 어느 하나를 나타내는 제2 선택 정보를 수신하며, 제1 선택 정보에 따라 다수의 설정값 그룹 중 하나를 선택하고, 제2 선택 정보에 따라, 선택된 설정값 그룹에 포함되는 다수의 설정값 중 하나를 선택하여 트리밍 회로(16)로부터 출력시킨다.

Description

트리밍 회로, 트리밍 방법, 및 전원 장치{TRIMMING CIRCUIT, TRIMMING METHOD, AND POWER SUPPLY INCLUDING TRIMMING CIRCUIT}

본 발명은 회로 특성의 편차를 조정하기 위한 트리밍 회로에 관한 것이고, 또한, 이와 같은 트리밍 회로를 구비한 전원 장치 및 이와 같은 트리밍 회로를 이용한 트리밍 방법에 관한 것이다.

반도체 집적 회로는 그 회로 특성의 편차로 인하여 반도체 집적 회로로부터 출력되는 원하는(이상적인) 전류 또는 전압인 목표값(예컨대, 전류 또는 전압의 상한값)과, 반도체 집적 회로로부터 실제로 출력되는 전류 또는 전압인 출력값(예컨대, 전류 또는 전압의 상한값)의 사이에 차이가 생긴다. 이 때문에, 반도체 집적 회로는 출력값을 목표값에 일치시키도록 회로 특성을 조정([트리밍을 실행])하기 위한 트리밍 회로가 구비되어 있다. 트리밍 회로는 일반적으로는 래더-저항 회로를 이용하여 래더-저항 회로의 출력 전압을 조정함으로써 트리밍을 실행한다. 래더-저항 회로의 출력 전압을 조정하기 위해서는, 래더-저항 회로의 출력 전압에 일정한 오프셋량을 부가하는 가산기나, 목표값에 대한 출력값의 변화율(기울기)을 보정하는 곱셈기가 사용된다.

예컨대, 일본 특허 공개 공보 2002-231887호(특허 문헌 1)에는 칩 상에 설치되고 패키징 후에 집적 회로의 참조 전압의 트리밍을 실행하기 위한 프로그램 가능한 트리밍 회로가 개시되어 있다. 이 트리밍 회로는 테스트 비트 신호의 시퀀스와 설정 비트 신호의 시퀀스를 생성하도록 제어되는 레지스터와, 레지스터에 선택적으로 접속되는 다수의 프로그램 가능한 트리밍 셀 회로이며, 레지스터로부터 테스트 비트 신호 및 설정 비트 신호를 수신하고, 이들과 동일한 출력 신호를 생성할 수 있도록 구성된 트리밍 셀 회로와, 출력 신호에 비례한 트리밍 전류를 생성하는 디지털 아날로그 컨버터(즉, 래더-저항 회로)와, 트리밍 전류를 트리밍 전압으로 변환시키고, 트리밍 전압을 집적 회로에 의해 생성되는 참조 전압의 초기값에 중첩시키는 저항을 구비하고 있다. 상기 특허 문헌 1의 발명에서는 집적 회로의 참조 전압의 트리밍을 실행할 때, 집적 회로에 의해 생성되는 참조 전압의 초기값을 측정하고, 초기값 참조 전압을 고정밀도 참조 전압과 비교하며, 이들 사이의 차이 부호를 나타내는 제어 신호를 생성하여, 다수의 트리밍 셀 회로에 의해 트리밍 전류의 부호 및 크기를 나타내는 비트 시퀀스를 생성하며, 비트 시퀀스에 비례한 크기 및 부호를 갖는 트리밍 전류를 생성하고, 트리밍 전류로부터 변환된 트리밍 전압을 초기값 참조 전압에 중첩시키며, 중첩시켜 얻어진 전압이 고정밀도 참조 전압과 적절하게 동일한지 아닌지를 결정하며, 적절하게 동일한 경우에는, 트리밍 셀 회로가 비트 시퀀스를 생성하였을 때의 비트값을 영구적으로 설정한다. 상기 특허 문헌 1의 발명에서는 다수의 트리밍 셀 회로가 각각 퓨즈를 구비하고, 비트값 [1]을 영구적으로 설정하기 위하여 퓨즈를 용단한다. 이 때문에, 상기 특허 문헌 1의 발명에서는 일단 트리밍을 실행하면, 재조정할 수 없게 된다.

특허 문헌 1 : 일본 특허 공개 공보 2002－231887호

비특허 문헌 1 : "Battery Charging Specification Revision 1.2", USB Implementers Forum, Inc., December 7, 2010.

종래의 트리밍 방법은 목표값과 출력값 사이의 차이가 목표값의 변화에 대하여 선형성(linearity)을 갖는(즉, 출력값이 목표값의 일차 함수로서 변화하는) 경우에는 유효하지만, 선형성을 갖지 않는 경우에는 트리밍을 실행할 수 없게 된다. 예컨대, 트리밍 회로를 구비한 반도체 집적 회로가 전원 장치(스위칭 레귤레이터 등)에 이용되는 경우, 전원 장치의 출력 전류가 증대하면 전류 노이즈가 발생하거나, 발열로 인해 특성이 변동하거나 하기 때문에, 출력 전류의 상한 전류(한계 전류)는 목표값의 변화에 대하여 선형성을 갖지 않는다. 그 때문에, 각각 다른 상한 전류를 갖는 다수의 모드로 전원 장치가 동작할 경우, 이와 같은 전원 장치의 트리밍을 종래의 방법으로 실행하는 것은 곤란하다.

각각 다른 상한 전류를 갖는 다수의 모드로 동작하는 반도체 집적 회로의 구체적인 사례로서는, USB 호스트 기기로부터 USB 인터페이스를 통해 전력 공급을 받는 USB 기기의 전원 장치가 있다. USB는 시리얼 인터페이스의 규격인 동시에, 근래에는 전력 공급용 인터페이스로도 사용되어, 충전지에 대한 충전을 고려한 "Battery Charging Specification Revision 1.2", USB Implementers Forum, Inc., December 7, 2010. (비특허 문헌 1)의 사양서가 책정되어 있다. 상기 비특허 문헌 1에서는 크게 나누어 3 종류의 전력 공급 능력을 갖는 USB 기기의 포트, 즉, SDP(Standard Downstream Port), CDP(Charging Downstream Port), 및 DCP(Dedicated Charging Port)가 정의되어 있다. SDP는 USB2.0에 준거한 호스트나 허브의 포트이다. SDP는 USB 기기가 로 파워 디바이스일 때에는 100mA의 전력 공급 능력을 구비하고, USB 기기가 하이 파워 디바이스일 때에는 500mA의 전력 공급 능력을 구비한다. CDP는 USB2.0에 준거하고 또한 상기 비특허 문헌 1에 기재된 전력 공급 능력 및 검출 프로토콜을 구비한 호스트나 허브의 포트이다. CDP는 1.5A 내지 5.0A 범위 내의 어느 한 전력 공급 능력을 갖는 각종 포트를 포함한다. DCP는 다운 스트림 포트로서의 기능은 구비하지 않지만, 포트로부터 전력 공급을 할 수 있는 디바이스이다. DCP는 500mA 내지 5.0A 범위 내의 어느 한 전력 공급 능력을 갖는 각종 포트를 포함한다. 또, USB3.0으로 정의되어 있는 슈퍼 스피드 포트에서는 900mA의 전력 공급이 가능하다.

USB 기기를 USB 호스트 기기에 접속하여 USB 호스트 기기로부터 전력 공급(예컨대, USB 기기의 충전지를 충전하기 위한 전력 공급)을 받는 경우, USB 호스트 기기는 상술한 전력 공급 능력 중 어느 하나를 구비하고 있을 가능성도 있다. 따라서, 전력 공급을 받는 USB 기기의 전원 장치는 USB 호스트 기기의 전력 공급 능력에 따라 전원 장치의 출력 전류의 상한 전류를 변경할 필요가 있다. 그러나, 전술한 바와 같이, 각각 다른 상한 전류를 갖는 다수의 모드로 전원 장치가 동작할 경우, 이와 같은 전원 장치의 트리밍을 종래의 방법으로 실행하는 것은 곤란하다.

본 발명은 이상의 과제를 해결하여, 반도체 집적 회로에 설치되는 트리밍 회로로서 반도체 집적 회로의 출력값이 광범위하게 변화하는 경우에도 양호한 트리밍을 실행할 수 있는 트리밍 회로를 제공하는 것을 목적으로 한다.

본 발명의 양태에 따른 트리밍 회로에 의하면, 반도체 집적 회로에 설치되어 상기 반도체 집적 회로의 출력값을 원하는 목표값에 일치시키도록 상기 반도체 집적 회로의 회로 특성을 조정하는 트리밍 회로에 있어서, 상기 반도체 집적 회로는 서로 다른 다수의 목표값을 구비하고, 상기 트리밍 회로는 다수의 설정값 그룹을 저장한 설정값 테이블 메모리를 구비하고, 상기 다수의 설정값 그룹의 각각은 상기 다수의 목표값에 각각 관련되어 있는 다수의 설정값이며, 설정값 그룹마다 서로 다른 조합의 다수의 설정값을 포함하고, 상기 트리밍 회로는 상기 다수의 설정값 그룹 중의 어느 하나를 나타내는 제1 선택 정보를 저장하는 트리밍 셀 회로와, 상기 트리밍 셀 회로로부터 상기 제1 선택 정보를 수신하고, 상기 트리밍 회로의 외부로부터 상기 다수의 목표값 중의 어느 하나를 나타내는 제2 선택 정보를 수신하며, 상기 제1 선택 정보에 따라 상기 다수의 설정값 그룹 중 하나를 선택하고, 상기 제2 선택 정보에 따라 상기 선택된 설정값 그룹에 포함되는 다수의 설정값 중 하나를 선택하여 상기 트리밍 회로로부터 출력시키는 선택기를 구비하는 것을 특징으로 한다.

본 발명에 의하면, 반도체 집적 회로에 설치되는 트리밍 회로로서 반도체 집적 회로의 출력값이 광범위하게 변화하는 경우에도 양호한 트리밍을 실행할 수 있는 트리밍 회로를 제공할 수 있다.

도 1은 본 발명의 실시 형태에 따른 트리밍 회로(16)를 포함한 전원 장치(1) 및 이에 접속된 USB 호스트 기기(2)의 구성을 나타내는 블록도.
도 2는 도 1의 트리밍 회로(16)의 상세한 구성을 나타내는 블록도.
도 3은 도 2의 설정값 테이블 메모리(41)에 저장된 설정값 테이블의 예를 나타내는 도면.
도 4는 도 1의 전원 장치(1) 및 이에 접속된 테스트 장치(4)의 구성을 나타내는 블록도.
도 5는 도 4의 판정값 테이블 메모리(52)에 저장된 판정값 테이블의 예를 나타내는 도면.
도 6은 도 4의 테스트 장치(4)의 제어 회로(51)에 의해 실행되는 트리밍 처리를 나타내는 흐름도.
도 7은 도 1의 트리밍 회로(16)에 의한 트리밍을 설명하기 위한, 목표 전류에 대한 출력 전류(Iout)의 상한 전류를 나타내는 모식도.
도 8은 도 1의 트리밍 회로(16)에 의한 트리밍의 효과를 설명하기 위한 표.
도 9는 본 발명의 실시 형태의 제1 변형예를 나타낸 도면으로, 설정값 테이블에 의해 오프셋량을 부가하는 경우의 설정값 테이블 메모리(41A)에 저장된 설정값 테이블의 예를 나타내는 도면.
도 10은 도 9의 설정값 테이블에 대응하는 판정값 테이블 메모리(52A)에 저장된 판정값 테이블의 예를 나타내는 도면.
도 11은 본 발명의 실시 형태의 제2 변형예를 나타낸 도면으로, 트리밍 셀 회로(21A)에 의해 오프셋량을 부가하는 경우의 트리밍 회로(16A)의 상세한 구성을 나타내는 블록도.

아래에 도면을 참조하여 본 발명의 실시 형태에 따른 전력 제어 장치에 대하여 설명한다. 각 도면에 있어서, 동일한 구성 요소는 동일한 부호로 나타낸다.

도 1은 본 발명의 실시 형태에 따른 트리밍 회로(16)를 포함한 전원 장치(1) 및 이에 접속된 USB 호스트 기기(2)의 구성을 나타내는 블록도이다. 전원 장치(1)는 USB 호스트 기기(2)로부터 USB 인터페이스를 통해 전력 공급을 받는 USB 기기에 설치되고, 전원 장치(1)의 출력 전류(Iout)에 의해, 예컨대 USB 기기의 충전지(3)가 충전된다. 전원 장치(1)는 충전지(3) 대신에 다른 부하에 전력을 공급하여도 된다.

전원 장치(1)는 오차 증폭기(11), 비교기(12), 드라이버 회로(13), 트랜지스터(TR1, TR2), 인덕터(L1), 저항(R1), 전류 센서(14), 판정 회로(15), 및 트리밍 회로(16)를 구비한, 히스테리시스 제어 방식으로 동작하는 스위칭 레귤레이터이다. 오차 증폭기(11)는 기준 전압원(E1)에 의해 발생되는 기준 전압(Vref)과 전류 센서(14)에 의해 검출되는 출력 전류(Iout)의 크기를 나타내는 귀환 전압(V1) 사이의 오차를 증폭하고, 증폭된 오차를 나타내는 오차 전압(V2)을 출력한다. 비교기(12)는 오차 전압(V2)과 트리밍 회로(16)로부터 출력되는 설정 전압(V3)을 비교하는 히스테리시스 비교기이며, 비교한 결과를 나타내는 출력 신호에 의해 드라이버 회로(13)를 제어한다. 드라이버 회로(13)는 USB 인터페이스의 입력 전압 단자(VIN)와 그라운드(GND) 사이에 접속된 트랜지스터(TR1, TR2)를 구동한다. 트랜지스터(TR1)와 트랜지스터(TR2) 사이의 노드는 인덕터(L1) 및 저항(R1)을 통해 전원 장치(1)의 출력 전압 단자(VOUT)에 접속된다. 전류 센서(14)는 저항(R1)에 흐르는 전원 장치(1)의 출력 전류(Iout)를 검출하고, 그 크기를 나타내는 귀환 전압(V1)을 생성하여 오차 증폭기(11)에 출력한다. 판정 회로(15)는 USB 인터페이스의 데이터 단자(D＋, D－)에 접속되어 USB 호스트 기기(2)의 전력 공급 능력을 판정하고, 그 판정 결과를 나타내는 선택 정보 POWER＿TYPE를 트리밍 회로(16)에 출력한다.

본 실시 형태의 트리밍 회로(16)는 반도체 집적 회로에 설치되고 그 반도체 집적 회로의 출력값을 원하는 목표값에 일치시키도록 반도체 집적 회로의 회로 특성을 조정한다. 트리밍 회로(16)를 포함한 반도체 집적 회로는, 예컨대 도 1에 나타낸 바와 같이 전원 장치(1)에 이용된다. 이 때, 반도체 집적 회로의 출력값은 전원 장치(1)의 출력 전류(Iout)의 상한 전류이며, 목표값(목표 전류)은 USB 호스트 기기(2)가 공급 가능한 상한 전류와 동일하다. 다만, 전원 장치(1)는 USB 호스트 기기(2)의 전력 공급 능력에 따라 서로 다른 다수의 목표 전류를 구비한다. 따라서, 전원 장치(1)의 목표 전류는 판정 회로(15)에 의해 얻어지는 선택 정보 POWER_TYPE에 따라 정해진다. 전원 장치(1)는 트리밍 회로(16)로부터 출력되는 설정 전압(V3)에 따라, 출력 전류(Iout)의 상한 전류를 설정 전압(V3)에 관련되어 있는 목표 전류에 일치시키도록 제어한다.

도 2는 도 1의 트리밍 회로(16)의 상세한 구성을 나타내는 블록도이다. 트리밍 회로(16)는 트리밍 셀 회로(21), 제어 회로(22), 및 래더-저항 회로(23)를 포함한다. 트리밍 셀 회로(21)는 트리밍 셀(31-1~31-3)을 포함한 트리밍 셀군(31)을 구비한다. 트리밍 셀(31－1~31－3)의 각각은 1회만 절단이나 프로그램이 가능한 소자, 예컨대 퓨즈 또는 OTP(one time programmable) 메모리이다. 트리밍 셀군(31)은 아래에 설명하는 다수의 설정값 그룹 중의 어느 하나를 나타내는 선택 정보 CASE_SELECT를 저장한다. 제어 회로(22)는 설정값 테이블 메모리(41) 및 선택기(42)를 구비한다. 설정값 테이블 메모리(41)는 다수의 설정값 그룹(도 2에서는 [케이스 1] ~ [케이스 8]로 나타냄)을 포함한 설정값 테이블을 저장하고, 다수의 설정값 그룹의 각각은 다수의 목표 전류에 각각 관련되어 있는 다수의 설정값이며, 설정값 그룹마다 서로 다른 조합의 다수의 설정값을 포함한다. 각 설정값은 정해진 목표 전류에 관련되어 있는 정해진 설정 전압(V3)을 래더-저항 회로(23)로부터 출력시키기 위한 정보, 즉, 래더-저항 회로(23)에 입력되는 10 비트의 신호 ladder［0］~ ladder［9］를 포함한다. 신호 ladder［0］~ ladder［9］의 각각은 하이 레벨일 때에는 트리밍 회로(16)의 전원 전압과 동일하고, 로우 레벨일 때에는 트리밍 회로(16)의 그라운드 전압과 동일하게 된다. 래더-저항 회로(23)는 정해진 저항값을 갖는 저항(R)과 그 2배의 저항값을 갖는 저항(2R)을 조합한 통상의 래더-저항 회로이다.

제어 회로(22)는 트리밍 셀 회로(21)로부터 제1 선택 정보 CASE_SELECT를 수신하고, 판정 회로(15)로부터 다수의 목표 전류 중의 어느 하나를 나타내는 제2 선택 정보 POWER_TYPE를 수신한다. 제어 회로(22)는 선택 정보 CASE_SELECT에 따라, 선택기(42)를 이용하여 [케이스 1] ~ [케이스 8]의 설정값 그룹 중 하나를 선택하고, 선택 정보 POWER_TYPE에 따라, 선택된 설정값 그룹에 포함되는 다수의 설정값 중 하나를 선택하며, 선택된 설정값에 포함되는 신호 ladder［0］~ ladder［9］를 래더-저항 회로(23)에 송신하여 설정 전압(V3)을 출력시킨다. 다른 설정값이 선택되면 설정 전압(V3)이 변화하고, 이에 따라, 전원 장치(1)의 출력 전류(Iout)의 상한 전류도 변화한다.

도 3은 도 2의 설정값 테이블 메모리(41)에 저장된 설정값 테이블의 예를 나타내는 도면이다. 본 실시 형태에서 USB 호스트 기기(2)는 5 단계의 전력 공급 능력(POWER_TYPE=1~5)을 구비한다. POWER_TYPE=1일 때, USB 호스트 기기(2)의 포트는 SDP이며, 최대 100mA의 전류 공급이 가능하다. POWER_TYPE=2일 때, USB 호스트 기기(2)의 포트는 SDP이며, 최대 500mA의 전류 공급이 가능하다. POWER_TYPE=3일 때, USB3.0의 슈퍼 스피드 포트이며, 최대 900mA의 전류 공급이 가능하다. POWER_TYPE=4일 때, USB 호스트 기기(2)의 포트는 CDP 또는 DCP이며, 최대 1500mA의 전류 공급이 가능하다. POWER_TYPE=5일 때, USB 호스트 기기(2)의 포트는 CDP 또는 DCP이며, 최대 2500mA의 전류 공급이 가능하다.

도 3의 설정값 테이블에 있어서, [케이스 1] ~ [케이스 8]의 설정값 그룹의 각각은 5 단계의 선택 정보(POWER_TYPE=1~5)(즉, 5 단계의 목표 전류)에 각각 관련되어 있는 5개의 설정값을 포함한다. [케이스 1]의 설정값 그룹은 5개의 목표 전류와 동등한 출력 전류(Iout)의 상한 전류를 각각 생성하는 것으로 설계시에 상정한 5개의 설정값을 초기 설정값으로서 포함한 초기 설정값 그룹이다. 각 설정값은 전술한 바와 같이 래더-저항 회로(23)에 입력되는 신호 ladder［0］~ ladder［9］이지만, 도 3의 설정값 테이블에서는 설명을 위하여, 생성하는 것으로 상정한 상한 전류의 크기(단위：mA)로서 나타낸다. 그 외의 [케이스 2] ~ [케이스 8]의 설정값 그룹의 각각은 [케이스 1]의 설정값 그룹에 포함되는 설정값에 대하여 정해진 편차를 갖는 설정값을 포함한다. 각 설정값은 도 4~도 7을 참조하여 후술하는 트리밍 처리에서 이용되는 판정값 테이블(도 5)에 포함되는 각 판정값에 대응하는 값을 구비한다(상세한 내용은 후술함).

도 2의 제어 회로(22)는 전원 장치(1)의 통상 동작 시에는, 전술한 바와 같이, 트리밍 셀 회로(21)로부터 제1 선택 정보(CASE_SELECT)를 수신하고, 판정 회로(15)로부터 제2 선택 정보(POWER_TYPE)를 수신한다. 그러나, 제어 회로(22)는 초기 설정 시 등, 전원 장치(1)의 트리밍을 실행할 때에는 도 4~도 7을 참조하여 후술하는 바와 같이, 테스트 회로(4)로부터 제1 선택 정보(CASE_SELECT)[단자(A2)로부터 입력됨] 및 제2 선택 정보(POWER_TYPE)[단자(A3)로부터 입력됨)를 수신한다. 트리밍 회로(16)는 이들의 상황을 전환시키기 위하여 스위치(SW1, SW2)를 구비하고, 스위치(SW1, SW2)는 테스트 회로(4)로부터 단자(A1)를 통해 입력되는 제어 신호에 따라 동작한다.

도 4는 도 1의 전원 장치(1) 및 이에 접속된 테스트 장치(4)의 구성을 나타내는 블록도이다. 전원 장치(1)의 트리밍을 실행할 때, 전원 장치(1)에는 도 1의 USB 호스트 기기(2) 및 충전지(3)는 접속되지 않고, 테스트 회로(4)가 접속된다. 테스트 회로(4)는 제어 회로(51) 및 판정값 테이블 메모리(52)를 구비하고, 제어 회로(51)는 전원 장치(1)의 전압 출력 단자(VOUT)에 접속되며, 또한 단자(A1~A3)를 통해 트리밍 회로(16)에 접속된다. 제어 회로(51)는 전원 장치(1)의 출력 전류(Iout)의 상한 전류를 측정하기 위한 가변(可變) 부하(도시하지 않음)를 내부에 포함한다. 트리밍 회로(16)의 스위치(SW1, SW2)는 테스트 회로(4)의 제어 회로(51)로부터 선택 정보(CASE_SELECT 및 POWER_TYPE)를 수신하도록 접속된다.

도 5는 도 4의 판정값 테이블 메모리(52)에 저장된 판정값 테이블의 예를 나타내는 도면이다. 도 3의 설정값 테이블 및 도 5의 판정값 테이블은 서로 대응하는 내용을 구비하고, 전원 장치(1)의 설계 시에 생성된다. 판정값 테이블은 다수의 판정값 그룹(설정값 테이블에 대응하는 [케이스 1] ~ [케이스 8]을 포함함)을 포함하고, 다수의 판정값 그룹의 각각은 5개의 목표 전류에 각각 관련되어 있는 5개의 판정값이며, 판정값 그룹마다 서로 다른 조합의 판정값을 포함한다. 후술하는 바와 같이, 각 판정값은 전원 장치(1)의 출력 전류(Iout)의 상한 전류와 비교된다. [케이스 1]의 판정값 그룹은 5개의 목표 전류와 동등한 다수의 판정값을 초기 판정값으로서 포함한 초기 판정값 그룹이다. 그 외의 [케이스 2] ~ [케이스 8]의 판정값 그룹의 각각은 [케이스 1]의 판정값 그룹에 포함되는 판정값에 대하여 정해진 차이를 갖는 판정값을 포함한다.

도 3의 설정값 테이블에 있어서, [케이스 1] ~ [케이스 8]의 설정값 그룹의 각각은 [케이스 1] ~ [케이스 8]의 판정값 그룹 중의 대응하는 그룹에 포함되는 5개의 판정값에 각각 대응되는 5개의 설정값을 포함한다. [케이스 1]의 설정값 그룹에 포함되는 5개의 설정값(초기 설정값)은 [케이스 1]의 판정값 그룹에 포함되는 5개의 판정값(초기 판정값)에 각각 대응된다. 또, [케이스 2] ~ [케이스 8]의 설정값 그룹에 포함되는 각 설정값은 해당 설정값과 동일한 목표 전류에 관련되어 있는 초기 설정값에 대한 해당 설정값의 차이가 해당 설정값과 동일한 목표 전류에 관련되어 있는 초기 판정값에 대한, 해당 설정값에 대응하는 판정값의 차이를 보상하도록 결정된다. 예컨대, [케이스 2]의 설정값 그룹 및 판정값 그룹에 있어서, 목표 전류가 100mA일 때(즉, POWER_TYPE=1일 때), 설정값 [105mA]은 초기 설정값 100mA에 대한 해당 설정값 105mA의 차이 [＋5]가 초기 판정값 100mA에 대한 판정값 95mA의 차이 [－5]를 보상하도록 결정된다. 이와 같이 생성된 설정값 테이블은 트리밍 회로(16)의 설정값 테이블 메모리(41)에 저장된다.

도 6은 도 4의 테스트 장치(4)의 제어 회로(51)에 의해 실행되는 트리밍 처리를 나타내는 흐름도이다. 트리밍 처리에서는 우선 [케이스 1]의 설정값 그룹에 포함되는 5개의 설정값(초기 설정값)을 각각 선택하였을 때의 전원 장치(1)의 출력 전류(Iout)의 상한 전류(즉, 트리밍을 실행하기 전의 상한 전류)를 각각 측정한다. 그 다음에, [케이스 1] ~ [케이스 8]의 판정값 그룹의 각각에 관하여, 해당 판정값 그룹에 포함되는 5개의 판정값과 측정된 5개의 상한 전류 사이의 오차를 계산한다. 그 다음에, 오차가 최소로 되는 판정값 그룹에 대응하는 설정값 그룹을 나타내는 정보를 선택 정보(CASE_SELECT)로서 트리밍 셀군(31)에 저장한다.

도 6의 단계 S1에 있어서, 트리밍 회로(16)의 제어 회로(22)에 CASE＿SELECT=1을 설정하여, [케이스 1]의 설정값 그룹을 선택한다. 단계 S2에 있어서, 선택 정보(POWER_TYPE)의 인덱스 i를 [1]로 초기화하고, 각 판정값 그룹에 포함되는 5개의 판정값과 측정된 5개의 상한 전류 사이의 오차를 나타내는 변수 Errorsum［j］를 [0]으로 초기화한다. 인덱스 j(j=0, ..., 7)는 각각 [케이스 1] ~ [케이스 8]의 설정값 그룹 및 판정값 그룹을 나타낸다. 단계 S3에 있어서, 트리밍 회로(16)의 제어 회로(22)에 선택 정보 POWER_TYPE=i를 설정하고, [케이스 1]의 설정값 그룹에 포함되는 설정값 중, 선택 정보 POWER_TYPE=i로 나타내어지는 것을 선택한다. 단계 S4에 있어서, 출력 전류(Iout)의 상한 전류(Ilim［i］)를 측정한다. 이 때문에, 테스트 장치(4)의 제어 회로(51)는 출력 전압 단자(VOUT)에 접속된 내부의 부하를 변화시켰을 때, 출력 전류(Iout)가 어느 정도까지 증대하는지를 측정한다. 단계 S5에 있어서, 인덱스 j를 [1]로 초기화한다. 단계 S6에 있어서, 변수 Error에 상한 전류 Ilim［i］와 인덱스 i, j로 나타내어지는 판정값 Iref［j, i］사이의 차이의 절대값을 대입하고, 변수 Errorsum［j］에 변수 Error를 가산한다. 단계 S7에 있어서, 인덱스 j가 최대값 [7]에 이르렀는지 아닌지를 판단하고, [예]일 때에는 단계 S9로 이행하고, [아니오]일 때에는 단계 S8에서 인덱스 j를 1만 증가(increment)시킨 후 재차 단계 S6으로 이행한다. 단계 S9에 있어서, 인덱스 i가 최대값 [5]에 이르렀는지 아닌지를 판단하고, [예]일 때에는 단계 S11로 이행하고, [아니오]일 때에는 단계 S10에서 인덱스 i를 1만 증가시킨 후 재차 단계 S3으로 이행한다.

단계 S11에 있어서, 인덱스 j를 다시 [1]로 초기화하고, 잠정적인 최소 오차를 나타내는 변수 Errormin를 미리 정해진 최대값 [MAX]으로 초기화한다. 단계 S12에 있어서, 어느 판정값 그룹의 오차 Errorsum［j］가 그 시점에서 얻어진 최소 오차를 나타내는 변수 Errormin보다 작은지 아닌지를 판단하고, [예]일 때에는 단계 S13으로 이행하고, [아니오]일 때에는 단계 S14로 이행한다. 단계 S13에 있어서, 최소 오차를 나타내는 변수 Errormin를 변수 Errorsum［j］로 갱신하고, 선택 정보 CASE_SELECT에 인덱스 j를 대입한다. 단계 S14에 있어서, 인덱스 j가 최대값 [7]에 이르렀는지 아닌지를 판단하고, [예]일 때에는 단계 S16으로 이행하고, [아니오]일 때에는 단계 S15에서 인덱스 j를 1만 증가시킨 후 재차 단계 S12로 이행한다. 단계 S16에 있어서, 단자(A1)를 통해 트리밍 회로(16)의 트리밍 셀군(31)에 CASE_SELECT=j를 설정한다.

도 7은 도 1의 트리밍 회로(16)에 의한 트리밍을 설명하기 위한, 목표 전류에 대한 출력 전류(Iout)의 상한 전류를 나타내는 모식도이다. 도 7의 횡축의 목표 전류는 [케이스 1]의 설정값 그룹에 포함되는 5개의 설정값(즉, 5개의 목표 전류와 동등한 출력 전류(Iout)의 상한 전류를 각각 생성하는 것으로 설계 시에 상정한 5개의 설정값)을 나타내고, 종축의 출력 전류는 이들 설정값을 각각 선택하였을 때에 측정된 전원 장치(1)의 출력 전류(Iout)의 상한 전류를 나타낸다. 도 7은 예시적인 5개의 케이스 A~E를 나타낸다. 전원 장치(1)가 케이스 C의 회로 특성을 갖는 경우, 목표 전류와 동등한 출력 전류(Iout)의 상한 전류가 얻어지지만, 전원 장치(1)가 기타 케이스 A, B, D, E의 회로 특성을 갖는 경우, 출력 전류(Iout)의 상한 전류는 목표 전류와 동등하게 되지 않아 트리밍이 필요하게 된다. 본 실시 형태의 트리밍 방법에서는 케이스 A, B, D, E의 각각에 관하여, 해당 케이스의 출력 전류(Iout)의 상한 전류와 동일 양태로 변화하는 다수의 판정값을 포함한 판정값 그룹을 미리 생성하고, 해당 판정값 그룹에 대응하는 설정값 그룹으로서, 목표 전류에 대한 판정값의 차이를 보상할 수 있는 설정값을 포함한 설정값 그룹을 미리 생성한다. 트리밍 회로(16)는 [케이스 1]의 설정값 그룹 대신에, 이 미리 생성된 설정값 그룹에 포함되는 설정값을 선택함으로써, 전원 장치(1)가 기타 케이스 A, B, D, E의 어느 한 회로 특성을 갖는 경우에도, 출력 전류(Iout)의 상한 전류를 목표 전류와 동일하게 할 수 있다. 따라서, 본 실시 형태의 트리밍 방법에 의하면, 예컨대 케이스 A, E와 같이, 출력 전류(Iout)의 상한 전류가 목표 전류의 변화에 대하여 선형성을 갖지 않는 경우에도, 적절한 트리밍을 실행할 수 있다.

여기서, 도 5의 판정값 테이블에 포함된 [케이스 1] ~ [케이스 8]의 판정값 그룹에 관하여, 목표 전류에 대한 출력 전류(Iout)의 상한 전류의 식 모델을 나타낸다. 아래에, x는 목표 전류를 나타내고, y=f(x)=a×x＋b는 트리밍을 실행하기 전의 출력 전류(Iout)의 상한 전류를 나타낸다. 식 1~식 8은 각각 [케이스 1] ~ [케이스 8]에 대응한다.

［식 1］

f(x)=1.00×x

［식 2］

f(x)=0.95×x

［식 3］

f(x)=1.05×x

［식 4］

f(x)=1.05×x　　　　(x≤900mA)

f(x)=0.90×x＋135　 (x>900mA)

［식 5］

f(x)=1.00×x　　　　(x≤900 mA)

f(x)=0.90×x＋45　(x>900 mA)

［식 6］

f(x)=1.00×x　　　　(x≤900mA)

f(x)=1.05×x-45　 (x>900mA)

［식 7］

f(x)=1.00×x　　　　(x≤1500mA)

f(x)=1.05×x-75　 (x>1500mA)

［식 8］

f(x)=1.00×x　　　　(x≤1500mA)

f(x)=1.05×x + 75　 (x>1500mA)

[케이스 4] ~ [케이스 6]에 있어서는 900mA에서 f(x)의 기울기가 변화하고, [케이스 7] ~ [케이스 8]에 있어서는 1500mA에서 f(x)의 기울기가 변화한다.

도 8은 도 1의 트리밍 회로(16)에 의한 트리밍의 효과를 설명하기 위한 표이다. 도 8의 예에서는 트리밍을 실행하지 않았을 때에 측정된 출력 전류(Iout)의 상한 전류는 각 목표 전류에 대하여 1.04배로 증가한 값을 구비하고, 도 5의 판정값 테이블 중의 [케이스 3]의 판정값 그룹에 포함되는 판정값과의 오차가 최소로 된다. 따라서, 이 판정값 그룹에 대응하는 도 3의 [케이스 3]의 설정값 그룹에 포함되는 설정값을 선택함으로써, 출력 전류(Iout)의 상한 전류를 목표 전류에 가장 접근시킬 수 있다. 트리밍을 실행하였을 때에 측정된 출력 전류(Iout)의 상한 전류는 트리밍을 실행하지 않았을 때에 측정된 출력 전류(Iout)의 상한 전류의 대략 0.95배가 된다.

도 9는 본 발명의 실시 형태의 제1 변형예를 나타낸 도면으로, 설정값 테이블에 의해 오프셋량을 부가하는 경우의 설정값 테이블 메모리(41A)에 저장된 설정값 테이블의 예를 나타내는 도면이다. 도 10은 도 9의 설정값 테이블에 대응하는 판정값 테이블 메모리(52A)에 저장된 판정값 테이블의 예를 나타내는 도면이다. 전원 장치(1)의 출력 전류(Iout)의 상한 전류가 다수의 목표 전류에 대하여 일정한 오프셋량을 갖는 경우, 도 1 ~ 도 8을 참조하여 설명한 트리밍 방법을 이용하여 이 오프셋량을 보상할 수 있다. 도 9 및 도 10의 예에서는 설정값 테이블 상에서 설정값에 오프셋량을 부가함으로써, 출력 전류(Iout)의 상한 전류의 오프셋량을 보상한다.

도 9의 설정값 테이블을 저장한 설정값 테이블 메모리(41A)는 도 3의 설정값 테이블을 저장한 설정값 테이블 메모리(41) 대신에 사용되고, 도 10의 판정값 테이블을 저장한 판정값 테이블 메모리(52A)는 도 5의 판정값 테이블을 저장한 판정값 테이블 메모리(52) 대신에 사용된다. 도 10의 판정값 테이블에 있어서, 다수의 판정값 그룹의 적어도 일부는 판정값 그룹마다 서로 다른 오프셋량을 부가한 다수의 판정값을 포함한다. 따라서, 도 10의 판정값 테이블은 도 5의 [케이스 1] ~ [케이스 2]의 판정값 그룹을 포함하는 외에, 이들 판정값 그룹에 포함되는 5개의 판정값에 ＋10mA의 오프셋량을 부가한 판정값을 포함한 판정값 그룹과, ＋20mA의 오프셋량을 부가한 판정값을 포함한 판정값 그룹을 포함한다. 도 9의 설정값 테이블에 있어서, 다수의 설정값 그룹의 적어도 일부는 설정값 그룹마다 다른 오프셋량을 부가한 다수의 설정값을 포함하고, 설정값 테이블 상에서 설정값에 부가되는 오프셋량은 도 10의 판정값 테이블 상에서 판정값에 부가된 오프셋량을 보상하도록 결정된다. 따라서, 도 9의 설정값 테이블은 도 3의 [케이스 1] ~ [케이스 2]의 설정값 그룹을 포함하는 외에, 이들 설정값 그룹에 포함되는 5개의 설정값에 -10mA의 오프셋량을 부가한 설정값을 포함한 설정값 그룹과, -20mA의 오프셋량을 부가한 설정값을 포함한 설정값 그룹을 포함한다.

전술한 바와 같이, y=f(x)=a×x＋b가 트리밍을 실행하기 전의 출력 전류(Iout)의 상한 전류일 때, 트리밍을 실행함으로써 출력 전류(Iout)의 상한 전류를 목표 전류에 일치시키도록 전원 장치(1)의 회로 특성을 조정한다. 트리밍을 실행한 후의 출력 전류(Iout)의 상한 전류를 x=g(y)=c×y＋d로 한다. 트리밍을 실행하기 전의 기울기(a) 및 오프셋량(b)을, 트리밍을 실행하여 보상하도록, c=1/a, d=-b/a를 설정하면, 다음 식이 성립된다.

［식 9］

g(y)

=c×f(x)+d

=c×(a×x+b)+d

=(1/a)×(a×x+b)-b/a

=x

도 10의 판정값 테이블에 나타낸 판정값 그룹과 마찬가지로, 도 5의 [케이스 3] ~ [케이스 8]의 판정값 그룹에도 +10mA 및 +20mA의 오프셋량을 부가한 판정값을 포함한 판정값 그룹을 추가해도 된다. 또한, 다른 오프셋량(예컨대, 부의 오프셋량)을 부가한 판정값을 포함한 판정값 그룹을 추가해도 된다. 마찬가지로, 도 9의 설정값 테이블도 추가의 설정값 그룹을 포함해도 된다.

도 11은 본 발명의 실시 형태의 제2 변형예를 나타낸 도면으로, 트리밍 셀 회로(21A)에 의해 오프셋량을 부가하는 경우의 트리밍 회로(16A)의 상세한 구성을 나타내는 블록도이다. 트리밍 회로(16A)는 트리밍 셀 회로(21A), 제어 회로(22A), 및 래더-저항 회로(23)를 구비한다. 트리밍 셀 회로(21A)는 도 2의 트리밍 셀군(31) 외에, 트리밍 셀(32-1~32-10)을 포함한 추가의 트리밍 셀군(32)을 구비한다. 제어 회로(22A)는 도 2의 설정값 테이블 메모리(41) 및 선택기(42) 외에, 선택기(42)의 후단에 가산기(43)를 구비한다. 트리밍 셀(32-1~32-10)도 트리밍 셀(31-1~31-3)과 마찬가지로, 한 번만 절단이나 프로그램이 가능한 소자, 예컨대 퓨즈 또는 OTP(one time programmable) 메모리이다. 트리밍 셀군(32)은 10 비트의 오프셋량을 저장하고, 이 오프셋량의 각 비트는 가산기(43)에 의해 10 비트의 신호(ladder［0］~ ladder［9］)(즉, 설정값)에 부가된다. 제어 회로(22A)는 선택된 설정값에 오프셋량을 부가한 신호를 래더-저항 회로(23)에 송신하여 설정 전압(V3)을 출력시킨다.

제어 회로(22A)는 전원 장치(1)의 통상 동작 시에는, 트리밍 셀 회로(21A)로부터 오프셋량을 수신한다. 그러나, 제어 회로(22A)는 초기 설정시 등, 전원 장치(1)의 트리밍을 실행할 때에는, 도 4의 테스트 회로(4)로부터 오프셋량[단자(A2b)로부터 입력됨]을 수신한다. 트리밍 회로(16A)는 이들 상황을 전환시키기 위한 스위치(SW1b)를 구비하고, 스위치(SW1b)는 테스트 회로(4)로부터 단자(A1)를 통해 입력되는 제어 신호에 따라 동작한다. 또, 트리밍 회로(16A)는 도 2의 스위치(SW1)에 대응하는 스위치(SW1a)를 구비한다. 스위치(SW1b)는 스위치(SW1a)와 연동한다.

도 11의 트리밍 회로(16A)는 가산기에 의해 오프셋량을 설정값에 부가하므로, 설정값 테이블은 목표 전류에 대한 출력 전류(Iout)의 상한 전류의 기울기나, 선형성(linearity)을 갖지 않는 부분을 조정하는 것만 고려하면 된다. 즉, 트리밍을 실행하기 전의 출력 전류(Iout)의 상한 전류가 y=f(x)=a×x+b로 나타내어질 때, 각 설정값은 초기 설정값에 대한 해당 설정값의 차이가 초기 판정값에 대한 해당 설정값에 대응하는 판정값의 차이를 1/a배로 보상하도록 결정된다.

도 11의 예에서는 설정값에 정의 오프셋량을 부가하는 경우를 나타내고 있지만, 오프셋량의 부호를 나타내는 1 비트의 트리밍 셀을 추가하여 해당 트리밍 셀이 [0]일 때에는 오프셋량을 가산하고, 해당 트리밍 셀이 [1]일 때에는 오프셋량을 감산하도록 구성하여도 된다.

설정값 그룹 및 판정값 그룹의 개수는 8개로 한정되는 것은 아니다. 또, 래더-저항 회로(23)에 입력되는 신호는 10 비트에 한정되는 것은 아니다.

또, 상술한 실시 형태에서는 판정값 테이블 및 설정값 테이블을 생성하기 위하여 1차 방정식을 이용하였지만, 다른 방법으로 판정값 테이블 및 설정값 테이블을 작성하는 것도 가능하다. 예컨대, 포스트 시뮬레이션(post simulation)에 의해, 미리 편차 범위를 예상하여 둠으로써, 판정값 테이블에 대응하는 설정값 테이블을 작성하는 것도 가능하다.

본 발명의 제1 양태에 따른 트리밍 회로에 의하면, 반도체 집적 회로에 설치되어 상기 반도체 집적 회로의 출력값을 원하는 목표값에 일치시키도록 상기 반도체 집적 회로의 회로 특성을 조정하는 트리밍 회로에 있어서, 상기 반도체 집적 회로는 서로 다른 다수의 목표값을 구비하고, 상기 트리밍 회로는 다수의 설정값 그룹을 저장한 설정값 테이블 메모리를 구비하고, 상기 다수의 설정값 그룹의 각각은 상기 다수의 목표값에 각각 관련되어 있는 다수의 설정값이며, 설정값 그룹마다 다른 조합의 다수의 설정값을 포함하고, 상기 트리밍 회로는 상기 다수의 설정값 그룹 중의 어느 하나를 나타내는 제1 선택 정보를 저장하는 트리밍 셀 회로와, 상기 트리밍 셀 회로로부터 상기 제1 선택 정보를 수신하고, 상기 트리밍 회로의 외부로부터 상기 다수의 목표값 중의 어느 하나를 나타내는 제2 선택 정보를 수신하며, 상기 제1 선택 정보에 따라 상기 다수의 설정값 그룹 중 하나를 선택하고, 상기 제2 선택 정보에 따라, 상기 선택된 설정값 그룹에 포함되는 다수의 설정값 중 하나를 선택하여 상기 트리밍 회로로부터 출력시키는 제어 회로를 구비하는 것을 특징으로 한다.

상기 트리밍 회로에 있어서는, 상기 다수의 설정값 그룹의 적어도 일부는 설정값 그룹마다 다른 오프셋량을 부가한 다수의 설정값을 포함하는 것을 특징으로 한다.

상기 트리밍 회로에 있어서, 상기 트리밍 셀 회로는 추가로 정해진 오프셋량을 저장하고, 상기 제어 회로는 상기 선택된 설정값에 상기 오프셋량을 부가하여 상기 트리밍 회로로부터 출력시키는 것을 특징으로 한다.

상기 트리밍 회로에 있어서, 상기 트리밍 셀 회로는 다수의 퓨즈 또는 OTP(one time programmable) 메모리를 포함하는 것을 특징으로 한다.

본 발명의 제2 양태에 따른 전원 장치에 의하면, 본 발명의 제1 양태에 따른 트리밍 회로를 포함한 반도체 집적 회로를 구비한 전원 장치로서, 상기 반도체 집적 회로의 출력값은 상기 전원 장치의 출력 전류의 상한 전류이며, 상기 전원 장치는 상기 트리밍 회로로부터 출력되는 설정값에 따라, 상기 상한 전류를 상기 설정값에 관련되어 있는 목표값에 일치시키도록 제어하는 것을 특징으로 한다.

상기 전원 장치는 USB 호스트 기기로부터 USB 인터페이스를 통해 전력 공급을 받는 USB 기기에 설치된 전원 장치이며, 상기 다수의 목표값의 각각은 상기 USB 호스트 기기가 공급 가능한 상한 전류인 것을 특징으로 한다.

상기 전원 장치에 있어서, 상기 USB 기기는 충전지를 구비하고 상기 전원 장치는 상기 반도체 집적 회로의 출력 전류에 의해 상기 충전지를 충전하는 것을 특징으로 한다.

본 발명의 제3 양태에 따른 트리밍 방법에 의하면, 본 발명의 제1 양태에 따른 트리밍 회로를 이용한 트리밍 방법으로서, 상기 트리밍 방법은 다수의 판정값 그룹을 포함한 판정값 테이블을 생성하는 단계를 포함하고, 상기 다수의 판정값 그룹의 각각은 상기 다수의 목표값에 각각 관련되어 있는 다수의 판정값이며, 판정값 그룹마다 다른 조합의 다수의 판정값을 포함하고, 상기 다수의 판정값 그룹 중의 하나는 상기 다수의 목표값과 동등한 다수의 판정값을 초기 판정값으로서 포함한 초기 판정값 그룹이며, 상기 트리밍 방법은 상기 다수의 설정값 그룹을 포함한 설정값 테이블을 생성하는 단계를 포함하고, 상기 다수의 설정값 그룹의 각각은 상기 다수의 판정값 그룹의 어느 한 그룹에 포함되는 다수의 판정값에 각각 대응하는 다수의 설정값을 포함하고, 상기 다수의 설정값 그룹 중의 하나는 상기 초기 판정값 그룹에 포함되는 다수의 초기 판정값에 대응하는 다수의 설정값을 초기 설정값으로서 포함한 초기 설정값 그룹이며, 상기 각 설정값은 해당 설정값과 동일한 목표값에 관련되어 있는 초기 설정값에 대한 해당 설정값의 차이가 해당 설정값과 동일한 목표값에 관련되어 있는 초기 판정값에 대한, 해당 설정값에 대응하는 판정값의 차이를 보상하도록 결정되며, 상기 트리밍 방법은 상기 다수의 설정값 그룹을 상기 설정값 테이블 메모리에 저장하는 단계와, 상기 초기 설정값 그룹에 포함되는 다수의 초기 설정값을 각각 상기 트리밍 회로로부터 출력시켰을 때의 상기 반도체 집적 회로의 출력값을 각각 측정하는 단계와, 상기 다수의 판정값 그룹의 각각에 대하여, 해당 판정값 그룹에 포함되는 다수의 판정값과 상기 측정된 다수의 출력값 사이의 오차를 계산하는 단계와, 상기 오차가 최소로 되는 판정값 그룹에 포함되는 다수의 판정값에 대응하는 다수의 설정값을 포함한 설정값 그룹을 나타내는 정보를, 상기 제1 선택 정보로서 상기 트리밍 셀 회로에 저장하는 단계를 포함하는 것을 특징으로 한다.

본 발명에 의하면, 반도체 집적 회로에 설치되는 트리밍 회로로서, 반도체 집적 회로의 출력값이 광범위하게 변화하는 경우에도 양호한 트리밍을 실행할 수 있는 트리밍 회로를 제공할 수 있다. 또한, 본 발명에 의하면, 이와 같은 트리밍 회로를 구비한 전원 장치 및 이와 같은 트리밍 회로를 이용한 트리밍 방법을 제공할 수 있다.

본 발명의 양태에 따른 트리밍 회로는 종래 기술의 트리밍 회로에 대하여 아래와 같은 장점을 구비한다.

종래의 가산기나 곱셈기에 의한 트리밍 회로에서는 트리밍을 실행함으로써 오프셋량 및 기울기를 보정하는 것은 가능하지만, 특성 편차에 선형성이 없는 반도체 집적 회로에 대한 보정을 불가능하였다. 본 발명의 양태에 따른 트리밍 회로는 설정값 테이블에 의해 트리밍을 실행할 수 있으므로, 특성 편차에 선형성이 없는 회로에 대해서도 고정밀도의 보정을 실행할 수 있다.

본 발명의 양태에 따른 트리밍 회로에서는 오프셋량의 보정도 설정값 테이블을 이용하여 실행할 수 있다. 또, 이 대신에 가산기를 이용하여 오프셋량의 보정을 실행할 수 있으므로, 오프셋량을 보정하기 위하여 설정값 그룹을 증가시킬 필요가 없어, 트리밍 회로의 설계를 용이하게 할 수 있다.

본 발명의 양태에 따른 트리밍 회로에서는 트리밍 셀에 퓨즈 또는 OTP 메모리를 이용하고 있으므로, 트리밍을 실행한 후의 반도체 집적 회로의 출력값을 영구적인 값으로 할 수 있다.

본 발명의 양태에 따른 전원 장치는 종래 기술의 전원 장치에 대하여 아래와 같은 장점을 구비한다.

스위칭 레귤레이터에서는 부하 전류가 커지면, 노이즈나 발열의 영향이 커진다. 그 때문에, 정전류 제어를 실행하는 스위칭 레귤레이터에서는 작은 출력 전류를 설정한 경우에는 출력 전류가 원하는 값과 일치하지만, 큰 출력 전류를 설정한 경우에는 출력 전류가 원하는 값보다 낮아진다는 현상이 발생한다. 상한 전류도 마찬가지로, 작은 상한 전류를 설정한 경우에는 원하는 값에 대하여 전류가 제한되지만, 큰 상한 전류를 설정한 경우에는 원하는 값보다 낮은 값에서 전류가 제한된다는 현상이 발생한다. 이에 반하여, 본 발명의 양태에 따른 전원 장치는 선형성이 없는 회로에 대해서도 트리밍을 실행할 수 있으므로, 큰 상한 전류를 설정하였을 때에도 설계한 대로의 정밀도를 갖는 스위칭 레귤레이터를 실현할 수 있다.

본 발명의 양태에 따른 전원 장치는 USB 호스트 기기의 전력 공급 능력에 따라 출력 전류를 전환시키는 기능을 구비하고 있으므로, 비특허 문헌 1의 사양서에 준거한 스위칭 레귤레이터를 설계할 수 있다.

본 발명의 양태에 따른 전원 장치는 USB 호스트 기기의 전력 공급 능력에 따라 출력 전류를 전환시키는 기능을 구비하고 있으므로, 비특허 문헌 1의 사양서에 준거한 충전 제어 회로를 설계할 수 있다.

본 발명의 양태에 따른 트리밍 방법에서는 설정값 테이블에서 목표 전류에 대한 출력 전류(Iout)의 상한 전류의 오차가 최소로 되는 설정값 그룹을 선택할 수 있으므로, 반도체 집적 회로에 대하여 최적의 트리밍을 실행할 수 있게 된다.

본 발명의 트리밍 회로는 스위칭 레귤레이터, 시리즈 레귤레이터, 파워 매니지먼트 IC, 충전 제어 IC 등에 적용할 수 있다. 본 발명의 트리밍 회로는 퓨즈나 OTP 메모리를 갖는 IC나 회로 시스템에 적용할 수 있다.

1: 전원 장치 2: USB 호스트 기기
3: 충전지 4: 테스트 장치
11: 오차 증폭기 12: 비교기
13: 드라이버 회로 14: 전류 센서
15: 판정 회로 16, 16A: 트리밍 회로
21, 21A: 트리밍 셀 회로 22, 22A: 제어 회로
23: 래더-저항 회로 31, 32: 트리밍 셀군
31-1 ~ 31-3, 32-1 ~ 32-1: 트리밍 셀 41, 41A: 설정값 테이블 메모리
42: 선택기 43: 가산기
51: 제어 회로 52, 52A: 판정값 테이블 메모리
E1: 기준 전압원 L1: 인덕터
R1: 저항 SW1, SW2, SW1a, SW1b: 스위치
TR1, TR2: 트랜지스터

Claims

반도체 집적 회로에 설치되어 상기 반도체 집적 회로의 출력값을 원하는 목표값에 일치시키도록 상기 반도체 집적 회로의 회로 특성을 조정하는 트리밍 회로에 있어서,
상기 반도체 집적 회로는 서로 다른 다수의 목표값을 구비하고,
상기 트리밍 회로는,
상기 다수의 목표값에 각각 관련되어 있는 다수의 설정값을 포함하되, 각각 서로 다른 조합의 다수의 설정값을 포함한 다수의 설정값 그룹 중의 어느 한 그룹을 나타내는 제1 선택 정보를 저장하는 트리밍 셀 회로와,
상기 다수의 설정값 그룹을 저장한 설정값 테이블 메모리를 구비하고, 상기 트리밍 셀 회로로부터 입력되는 상기 제1 선택 정보에 따라 상기 다수의 설정값 그룹 중의 어느 한 그룹을 선택하고, 상기 트리밍 회로의 외부로부터 입력되는 상기 다수의 목표값 중의 어느 한 값을 나타내는 제2 선택 정보에 따라, 상기 선택된 설정값 그룹에 포함되는 다수의 설정값 중의 어느 한 값을 선택하여 상기 트리밍 회로로부터 출력시키는 제어 회로를 구비하는 것을 특징으로 하는 트리밍 회로.
제1항에 있어서, 상기 다수의 설정값 그룹의 적어도 일부는 설정값 그룹마다 다른 오프셋량을 부가한 다수의 설정값을 포함하는 것을 특징으로 하는 트리밍 회로.
제1항에 있어서, 상기 트리밍 셀 회로는 정해진 오프셋량을 추가로 저장하고,
상기 제어 회로는 상기 선택된 설정값에 상기 오프셋량을 부가하여 상기 트리밍 회로로부터 출력시키는 것을 특징으로 하는 트리밍 회로.
제1항에 있어서, 상기 트리밍 셀 회로는 다수의 퓨즈 또는 OTP(one time programmable) 메모리를 포함하는 것을 특징으로 하는 트리밍 회로.
제1항 내지 제4항 중 어느 한 항에 기재된 트리밍 회로를 포함한 반도체 집적 회로를 구비한 전원 장치로서,
상기 반도체 집적 회로의 출력값은 상기 전원 장치의 출력 전류의 상한 전류이며,
상기 전원 장치는 상기 트리밍 회로로부터 출력되는 설정값에 따라 상기 상한 전류를 상기 설정값에 관련되어 있는 목표값과 일치시키도록 제어하는 것을 특징으로 하는 전원 장치.
제5항에 있어서, 상기 전원 장치는 USB 호스트 기기로부터 USB 인터페이스를 통해 전력 공급을 받는 USB 기기에 설치된 전원 장치로서, 상기 다수의 목표값의 각각은 상기 USB 호스트 기기가 공급 가능한 상한 전류인 것을 특징으로 하는 전원 장치.
제6항에 있어서, 상기 USB 기기는 충전지를 구비하고, 상기 전원 장치는 상기 반도체 집적 회로의 출력 전류에 의해 상기 충전지를 충전하는 것을 특징으로 하는 전원 장치.
제1항 내지 제4항 중 어느 한 항에 기재된 트리밍 회로를 이용한 트리밍 방법으로서,
상기 트리밍 방법은 다수의 판정값 그룹을 포함한 판정값 테이블을 생성하는 단계를 포함하고, 상기 다수의 판정값 그룹의 각각은 상기 다수의 목표값에 각각 관련되어 있는 다수의 판정값이며, 판정값 그룹마다 다른 조합의 다수의 판정값을 포함하고, 상기 다수의 판정값 그룹 중의 어느 하나는 상기 다수의 목표값과 동일한 다수의 판정값을 초기 판정값으로서 포함한 초기 판정값 그룹이며,
상기 트리밍 방법은 상기 다수의 설정값 그룹을 포함한 설정값 테이블을 생성하는 단계를 포함하고, 상기 다수의 설정값 그룹의 각각은 상기 다수의 판정값 그룹의 어느 하나에 포함되는 다수의 판정값에 각각 대응하는 다수의 설정값을 포함하고, 상기 다수의 설정값 그룹 중의 하나는 상기 초기 판정값 그룹에 포함되는 다수의 초기 판정값에 대응하는 다수의 설정값을 초기 설정값으로서 포함한 초기 설정값 그룹이며, 상기 각 설정값은 해당 설정값과 동일한 목표값에 관련되어 있는 초기 설정값에 대한 해당 설정값의 차이가 해당 설정값과 동일한 목표값에 관련되어 있는 초기 판정값에 대한, 해당 설정값에 대응하는 판정값의 차이를 보상하도록 결정되며,
상기 트리밍 방법은 상기 다수의 설정값 그룹을 상기 설정값 테이블 메모리에 저장하는 단계와, 상기 초기 설정값 그룹에 포함되는 다수의 초기 설정값을 각각 상기 트리밍 회로로부터 출력시켰을 때의 상기 반도체 집적 회로의 출력값을 각각 측정하는 단계와, 상기 다수의 판정값 그룹의 각각에 대하여, 해당 판정값 그룹에 포함되는 다수의 판정값과 상기 측정된 다수의 출력값 사이의 오차를 계산하는 단계와, 상기 오차가 최소로 되는 판정값 그룹에 포함되는 다수의 판정값에 대응하는 다수의 설정값을 포함한 설정값 그룹을 나타내는 정보를 상기 제1 선택 정보로서 상기 트리밍 셀 회로에 저장하는 단계를 포함하는 것을 특징으로 하는 트리밍 방법.