JP4613929B2 - Ａ／ｄ変換回路 - Google Patents

Description

本発明は、入力電圧をデジタル値に変換するＡ／Ｄ変換回路に関するものである。

従来から、制御用マイクロコンピュータ（以下、「マイコン」という）等には入力アナログ電圧をアナログ／デジタル変換するＡ／Ｄ変換器が内蔵されている。この種のＡ／Ｄ変換器としては、下記非特許文献１に記載のように、２つの基準電圧の間の大きさの入力アナログ電圧をアナログ／デジタル変換し、この基準電圧を適当に設定することで負方向のオフセットの補償を可能にするＡ／Ｄ変換器が知られている。このマイコンには、8bit〜12bitのＡ／Ｄ変換器が１〜数個内蔵されており、マルチプレクサを介して複数のアナログ入力がＡ／Ｄ変換器に選択的に入力され、Ａ／Ｄ変換器によりアナログ入力がデジタル値に変換される。Ａ／Ｄ変換器は、グランド電圧〜最大入力電圧の間のアナログ信号をＡ／Ｄ変換器の持つ分解能でデジタル値に変換する。最大入力電圧は固定であるのが一般的なため、マルチプレクサの後段に可変利得増幅器を内蔵し、この可変利得増幅器の利得を変更することにより、個々のアナログ信号に対してその分解能を効率的に発揮するようにＡ／Ｄ変換器の入力強度を調整する。

また、下記特許文献１には、セレクタに入力されたアナログ入力信号をアナログ／デジタル変換する際に、Ａ／Ｄ変換器によって変換されたグランドレベル信号及び基準電圧信号のデータから補正値を算出し、その補正値を用いて誤差補正を行うＡ／Ｄ変換回路が開示されている。
特開２００５−２４４７７１号公報 "MSP430x4xx Family User’s Guide, Mixed Signal Products SLAU056F"，テキサスインスツルメンツ社，2006年

上述した従来のＡ／Ｄ変換器は、制御用マイコン全体として負電源を供給することはまれであるので、結果として負方向のオフセット誤差は補正が困難である。また、上記特許文献１記載のＡ／Ｄ変換回路では、単一電源で動作する際にグランドレベル信号からオフセット誤差を正確に検出することは困難であった。すなわち、オフセット誤差には、プラスとマイナスのオフセットがあるが、単一電源の場合にグランドを基準とすると、電源電圧の極性と反対のオフセットは検出できない。例えば、プラス電源で動作している場合にマイナスのオフセットが存在しても、グランドと接続されたＡ／Ｄ変換器の出力値はオフセットの大きさによらず“０”しか出力できない。逆に、マイナス電源で動作している場合にプラスのオフセットが存在しても、グランドと接続されたＡ／Ｄ変換器の出力値はオフセットの大きさによらず、やはり“０”しか出力できない。

そこで、本発明は、かかる課題に鑑みて為されたものであり、電源電圧に対して逆極性のオフセットが発生していた場合でも正確なオフセット誤差を検出して補正できるＡ／Ｄ変換回路を提供することを目的とする。

上記課題を解決するため、本発明のＡ／Ｄ変換回路は、第１〜第Ｎの入力電圧（Ｎは２以上の整数）をそれぞれ入力する第１〜第Ｎの入力端子と、第Ｎの入力電圧を分圧抵抗によって分圧して、第１基準電圧を生成する基準電圧入力部と、第１〜第Ｎの入力電圧及び第１基準電圧が入力されて、第１〜第Ｎの入力電圧及び第１基準電圧のうちからいずれかを選択して出力する選択回路と、選択回路によって出力された第１〜第Ｎの入力電圧及び第１基準電圧をアナログ／デジタル変換する信号処理部とを備え、信号処理部は、第Ｎの入力電圧及び第１基準電圧をもとに得られたデジタル値と分圧抵抗の比とに基づいてオフセット誤差を算出し、オフセット誤差に基づいて第１〜第Ｎ−１の入力電圧に対応するデジタル値を補正する。

このようなＡ／Ｄ変換回路によれば、選択回路には第１〜第Ｎの入力端子から第１〜第Ｎの入力電圧と第Ｎの入力電圧を既知の抵抗で抵抗分圧した第１基準電圧とが入力され、それらの電圧のうちのいずれかが信号処理部に選択的に出力された後、信号処理部によってそれらの電圧がデジタル値に変換される。その際、信号処理部は、電源電圧と同一極性の有限値をもつ第Ｎの入力電圧及び第１基準電圧をアナログ／デジタル変換した結果と、第１基準電圧の分圧比とに基づいてオフセット誤差を算出して、そのオフセット誤差によって第１〜第Ｎ−１の入力電圧に対するデジタル値を補正するので、電源電圧と逆極性のオフセットが生じていてもＡ／Ｄ変換器におけるオフセット誤差を正確に検出してデジタル値を補正することができる。

第２基準電圧を発生させて第２基準電圧を第Ｎの入力端子に入力する基準電圧発生部をさらに備え、信号処理部は、第２基準電圧と、分圧抵抗の比とに基づいて利得誤差をさらに算出し、利得誤差及びオフセット誤差に基づいて、第１〜第Ｎ−１の入力電圧に対応するデジタル値を補正することが好ましい。

この場合、選択回路に第Ｎの入力端子を介して既知の電圧である第２基準電圧が入力されることにより、信号処理部にその第２基準電圧と第２基準電圧を既知の抵抗で抵抗分圧した第１基準電圧とが選択的に入力される。そして、信号処理部は、まず、第２基準電圧値と第２基準電圧及び第１基準電圧をアナログ／デジタル変換した結果とに基づいて、オフセット誤差及び利得誤差を算出した後に、第１〜第Ｎ−１の入力電圧に対するデジタル値を補正するので、Ａ／Ｄ変換器において利得誤差が生じていてもデジタル値を正確に導出することができる。

本発明のＡ／Ｄ変換回路によれば、電源電圧に対して逆極性のオフセットが発生していた場合でも正確なオフセット誤差を検出して補正することができる。

以下、図面を参照しつつ本発明に係るＡ／Ｄ変換回路の好適な実施形態について詳細に説明する。なお、図面の説明においては同一又は相当部分には同一符号を付し、重複する説明を省略する。

［第１実施形態］
図１は、本発明の第１実施形態にかかるＡ／Ｄ変換回路１の構成を示すブロック図である。同図に示すＡ／Ｄ変換回路１は、制御用マイクロコンピュータ（以下、「マイコン」という）やパーソナルコンピュータ等に内蔵され、外部から入力された電圧の大きさを検出して、その電圧の大きさを示すデジタル値を生成する回路である。Ａ／Ｄ変換回路１は、Ｎ個（Ｎは２以上の整数）の入力端子ＩＮ_１〜ＩＮ_ｎと、基準電圧発生部２と、基準電圧入力部３と、マルチプレクサ（選択回路）４と、Ａ／Ｄ変換器５、ＣＰＵ（中央処理装置）６、メモリ７、及び通信部８によって構成される信号処理部９とを備えている。

入力端子ＩＮ_１，…，ＩＮ_ｎ−１には、それぞれ、外部から複数種類のアナログ電圧値の入力電圧Ｖ_１，…，Ｖ_ｎ−１が入力され、この入力端子ＩＮ_１，…，ＩＮ_ｎ−１がマルチプレクサ４の入力ポートＣＨ１，…，ＣＨｎ−１にそれぞれ接続されることにより、マルチプレクサ４に入力電圧Ｖ_１，…，Ｖ_ｎ−１が入力される。また、入力端子ＩＮ_ｎには、基準電圧発生部２が接続され、基準電圧発生部２により既知の基準電圧（第２基準電圧）Ｖ_０が生成されて入力端子ＩＮ_ｎに入力される。この入力端子ＩＮ_ｎにマルチプレクサ４の入力ポートＣＨｎに接続されることにより、マルチプレクサ４に基準電圧Ｖ_０が併せて入力される。

基準電圧入力部３は、入力端子ＩＮ_ｎとグランドとの間に直列に接続された２つの分圧抵抗１０ａ，１０ｂから構成されている。そして、この分圧抵抗１０ａと分圧抵抗１０ｂとの間の接続点にはマルチプレクサ４の入力ポートＣＨｎ＋１が接続されることにより、基準電圧Ｖ_０を分圧抵抗１０ａ，１０ｂによって抵抗分圧した基準電圧（第１基準電圧）Ｖ_ｒｅｆが、マルチプレクサ４に併せて入力される。

マルチプレクサ４は、入力電圧Ｖ_１，…，Ｖ_ｎ−１、及び基準電圧Ｖ_０，Ｖ_ｒｅｆのうちから何れかを選択して信号処理部９のＡ／Ｄ変換器５に出力する機能を有する選択回路である。このマルチプレクサ４は、信号処理部９のＣＰＵ６の制御信号に応じて、Ａ／Ｄ変換器５に選択的に電圧信号を出力する。

Ａ／Ｄ変換器５は、マルチプレクサ４から出力された入力電圧Ｖ_１，…，Ｖ_ｎ−１、及び基準電圧Ｖ_０，Ｖ_ｒｅｆのいずれかの電圧信号のアナログ電圧値を検出し、そのアナログ電圧値をアナログ／デジタル変換（ＡＤ変換）してデジタル値を生成し、そのデジタル値をＣＰＵ６に出力する。例えば、Ａ／Ｄ変換器５は、グランド電圧から所定の最大入力電圧までの大きさの電圧値を、処理可能な最大ビット数に対応した分解能でデジタル値に変換する。なお、Ａ／Ｄ変換器５においては一般にオフセット誤差及び利得誤差が発生するため、Ａ／Ｄ変換器５において入力電圧Ｖ_ｋ（ｋは、１以上ｎ−１以下の整数）をもとに生成されたデジタル値Ｖ_ＡＤｋは、下記式（１）；
Ｖ_ＡＤｋ＝（１＋Ａ）×Ｖ_ｋ＋Ｂ …（１）
によって与えられる。ここで、Ａは、Ａ／Ｄ変換器５における利得誤差、Ｂは、Ａ／Ｄ変換器５におけるオフセット誤差である。

ＣＰＵ６は、Ａ／Ｄ変換器５から出力されたデジタル値Ｖ_ＡＤｋを補正する処理を行い、補正後のデジタル値Ｖ_ＡＤｋをメモリ７に格納する。このデジタル値Ｖ_ＡＤｋは、Ａ／Ｄ変換回路１を内蔵するマイコン等において後続する処理に利用される。また、ＣＰＵ６は、補正後のデジタル値Ｖ_ＡＤｋを、通信部８を介して外部に送信することもできる。以下、ＣＰＵ６による補正機能を詳細に説明する。

ＣＰＵ６は、まず、マルチプレクサ４を切換制御することによりマルチプレクサ４の出力から基準電圧Ｖ_０，Ｖ_ｒｅｆを順次出力させ、Ａ／Ｄ変換器５によって基準電圧Ｖ_０，Ｖ_ｒｅｆをＡＤ変換させることにより、それぞれの電圧値に対応するデジタル値Ｖ_ＡＤ０，Ｖ_{ＡＤｒｅｆ}を取得する。このとき得られるデジタル値Ｖ_ＡＤ０，Ｖ_{ＡＤｒｅｆ}は、式（１）に基づいて下記式（２）及び（３）によって表される。
Ｖ_ＡＤ０＝（１＋Ａ）×Ｖ_０＋Ｂ …（２）
Ｖ_{ＡＤｒｅｆ}＝（１＋Ａ）×Ｖ_ｒｅｆ＋Ｂ …（３）
ここで、分圧抵抗１０ａ，１０ｂの既知の抵抗値をＲ_１，Ｒ_２とすると、基準電圧Ｖ_０と基準電圧Ｖ_ｒｅｆとの関係は、下記式（４）；
Ｖ_ｒｅｆ＝Ｒ_１／（Ｒ_１＋Ｒ_２）×Ｖ_０ …（４）
によって表される。

そこで、ＣＰＵ６は、式（２），（３），（４）の関係に基づいて、利得誤差Ａを下記式（５）；
Ａ＝｛（Ｒ１＋Ｒ２）／Ｒ２｝×｛（Ｖ_ＡＤ０−Ｖ_{ＡＤｒｅｆ}）／Ｖ_０｝−１ …（５）
により算出することができる。このとき、抵抗値Ｒ_１，Ｒ_２及び電圧値Ｖ_０は予めメモリ７に記憶されており、ＣＰＵ６は、メモリ７から読み出した値から特定される分圧抵抗比Ｒ_１／Ｒ_２及び電圧値Ｖ_０と、Ａ／Ｄ変換器５から出力されたデジタル値Ｖ_ＡＤ０，Ｖ_{ＡＤｒｅｆ}とに基づいて利得誤差Ａを算出する。なお、メモリ７には、抵抗値Ｒ_１，Ｒ_２の代わりに分圧抵抗比Ｒ_１／Ｒ_２を記憶しておいてもよい。

さらに、ＣＰＵ６は、式（２），（５）の関係に基づいて、オフセット誤差Ｂを下記式（６）；
Ｂ＝｛（Ｒ１＋Ｒ２）／Ｒ２｝×Ｖ_{ＡＤｒｅｆ}−Ｒ１／Ｒ２×Ｖ_ＡＤ０ …（６）
により算出する。つまり、ＣＰＵ６は、メモリ７から読み出した値から特定される分圧抵抗比Ｒ_１／Ｒ_２と、Ａ／Ｄ変換器５から出力されたデジタル値Ｖ_ＡＤ０，Ｖ_{ＡＤｒｅｆ}とに基づいてオフセット誤差Ｂを算出する。

そして、ＣＰＵ６は、上述のようにして算出した利得誤差Ａ及びオフセット誤差Ｂを較正情報としてメモリ７に記憶した後に、順次マルチプレクサ４を切換制御することによって入力電圧Ｖ_１〜Ｖ_ｎ−１をＡ／Ｄ変換器５に出力させて、入力電圧Ｖ_１〜Ｖ_ｎ−１をＡ／Ｄ変換器５によってＡＤ変換する。さらに、ＣＰＵ６は、Ａ／Ｄ変換器５から出力された入力電圧Ｖ_１，…，Ｖ_ｎ−１に対応するデジタル値Ｖ_ＡＤｋ（ｋ＝１，…，ｎ−１）を、メモリ７から読み出した較正情報を利用して、下記式（７）；
ＡＶ_ＡＤｋ＝Ｖ_ＡＤｋ／（１＋Ａ）−Ｂ …（７）
に基づいて補正して補正値ＡＶ_ＡＤｋを得る。この補正値ＡＶ_ＡＤｋは、マルチプレクサ４及びＡ／Ｄ変換器５のオフセット及び利得が補償された値として得られる。ＣＰＵ６は、算出した補正値ＡＶ_ＡＤｋをメモリ７に格納する。

ここで、ＣＰＵ６により実行される補正処理の意義について説明すると、一般に入力電圧Ｖ_ｋとＡＤ変換後のデジタル値Ｖ_ＡＤｋとの関係は、オフセット誤差をＤ_ｏｆｆとすると、図２のような関係となる。理想的なＡＤ変換が行われればＡＤ変換特性は原点を通る直線Ｇ_１の関係で表される。しかしながら、実際にはデジタル値Ｖ_ＡＤｋにはプラス又はマイナスのオフセットが存在するので、ＡＤ変換特性は直線Ｇ_２，Ｇ_３のような特性となり、ＡＤ変換後のデジタル値から実際の入力アナログ値を算出する際にはこのオフセットを補正する必要がある。このとき、２つの既知の電圧値Ｖ_０，Ｖ_ｒｅｆの２点のアナログ値を変換して、それぞれデジタル値Ｖ_ＡＤ０，Ｖ_{ＡＤｒｅｆ}が得られたとすると、これらのデジタル値を用いてオフセットＢを算出することができる。そして、アナログ値Ｖ_ｋを変換してデジタル値Ｖ_ＡＤｋが得られた場合は、真のデジタル値はＶ_ＡＤｋ−Ｂで与えられる。

なお、基準電圧入力部３における分圧抵抗１０ａと分圧抵抗１０ｂとによる分圧比は、Ｖ_ｒｅｆが約１／２×Ｖ_０になるように設定されることが好適である。Ｖ_ｒｅｆをグランド電位に近い値にすることはＶ_ｒｅｆに関して量子化誤差の影響が大きくなるので好ましくない。これは、基準電圧Ｖ_０をＡ／Ｄ変換器５のフルスケールに近い値に設定し、基準電圧Ｖ_ｒｅｆをその半分程度の大きさに設定することにより、図２の補正直線の算出に際して量子化誤差の影響を低減することができるためである。

以上説明したＡ／Ｄ変換回路１によれば、マルチプレクサ４には入力端子ＩＮ_１，…，ＩＮ_ｎから入力電圧Ｖ_１，…，Ｖ_ｎ−１及び基準電圧Ｖ_０と、基準電圧Ｖ_０を既知の抵抗で抵抗分圧した基準電圧Ｖ_ｒｅｆとが入力され、それらの電圧のうちのいずれかが信号処理部９に選択的に出力された後、Ａ／Ｄ変換器５によってそれらの電圧がデジタル値に変換される。その際、ＣＰＵ６は、電源電圧と同一極性の有限値をもつ基準電圧Ｖ_０，Ｖ_ｒｅｆをＡＤ変換した結果と、基準電圧Ｖ_ｒｅｆの分圧比とに基づいてオフセット誤差を算出して、そのオフセット誤差によって入力電圧Ｖ_１，…，Ｖ_ｎ−１に対するデジタル値を補正するので、電源電圧と逆極性のオフセットが生じていてもＡ／Ｄ変換器５におけるオフセット誤差を正確に検出してデジタル値を補正することができる。

また、マルチプレクサ４には入力端子ＩＮ_ｎを介して既知の電圧である基準電圧Ｖ_０が入力され、信号処理部９にその基準電圧Ｖ_０と基準電圧Ｖ_０を既知の抵抗で抵抗分圧した基準電圧Ｖ_ｒｅｆとが選択的に入力され、ＣＰＵ６が、基準電圧値Ｖ_０と基準電圧Ｖ_０，Ｖ_ｒｅｆをＡＤ変換した結果とに基づいて、オフセット誤差及び利得誤差を算出した後に、入力電圧Ｖ_１，…，Ｖ_ｎ−１に対するデジタル値を補正するので、Ａ／Ｄ変換器５において利得誤差が生じていてもデジタル値を正確に導出することができる。

［第２実施形態］
次に、本発明の第２実施形態について説明する。

図３は、本発明の第２実施形態であるＡ／Ｄ変換回路１０１の構成を示すブロック図である。第２実施形態にかかるＡ／Ｄ変換回路１０１は、基準電圧発生部２（図１参照）を備えない点、及び信号処理部１０９における補正機能において利得誤差を算出しない点が第１実施形態と相違する。なお、Ａ／Ｄ変換回路１０１の構成は、Ａ／Ｄ変換器５における利得誤差が十分に小さいと想定される場合に採用可能な構成である。

具体的には、入力端子ＩＮ_１，…，ＩＮ_ｎには、それぞれ、外部から複数種類の電圧値の入力電圧Ｖ_１，…，Ｖ_ｎが入力され、この入力端子ＩＮ_１，…，ＩＮ_ｎがマルチプレクサ４の入力ポートＣＨ１，…，ＣＨｎにそれぞれ接続されることにより、マルチプレクサ４に入力電圧Ｖ_１，…，Ｖ_ｎが入力される。また、基準電圧入力部３の分圧抵抗１０ａと分圧抵抗１０ｂとの間の接続点にはマルチプレクサ４の入力ポートＣＨｎ＋１が接続されることにより、入力電圧Ｖ_ｎを分圧抵抗１０ａ，１０ｂによって抵抗分圧した基準電圧（第１基準電圧）Ｖ_ｒｅｆが、マルチプレクサ４に併せて入力される。マルチプレクサ４は、入力ポートＣＨ１，…，ＣＨｎ＋１から入力された入力電圧Ｖ_１，…，Ｖ_ｎ及び基準電圧Ｖ_ｒｅｆのうちのいずれかのアナログ電圧信号を信号処理部１０９のＡ／Ｄ変換器５に選択的に出力する。

Ａ／Ｄ変換器５は、入力電圧Ｖ_１，…，Ｖ_ｎ及び基準電圧Ｖ_ｒｅｆをＡＤ変換してデジタル値Ｖ_ＡＤ１，…，Ｖ_ＡＤｎ，Ｖ_{ＡＤｒｅｆ}を生成し、ＣＰＵ１０６に出力する。これに対して、ＣＰＵ１０６は、以下のようにしてデジタル値Ｖ_ＡＤ１，…，Ｖ_ＡＤｎを補正する。

すなわち、ＣＰＵ１０６は、まず、マルチプレクサ４を切換制御することによりマルチプレクサ４から入力電圧Ｖ_ｎ及び基準電圧Ｖ_ｒｅｆを順次出力させ、Ａ／Ｄ変換器５によって入力電圧Ｖ_ｎ及び基準電圧Ｖ_ｒｅｆをＡＤ変換させることにより、それぞれの電圧値に対応するデジタル値Ｖ_ＡＤｎ，Ｖ_{ＡＤｒｅｆ}を取得する。このとき得られるデジタル値Ｖ_ＡＤｎ，Ｖ_{ＡＤｒｅｆ}は、下記式（８）及び（９）によって表される。
Ｖ_ＡＤｎ＝Ｖ_ｎ＋Ｂ …（８）
Ｖ_{ＡＤｒｅｆ}＝Ｖ_ｒｅｆ＋Ｂ …（９）
ここで、分圧抵抗１０ａ，１０ｂの既知の抵抗値をＲ_１，Ｒ_２とすると、入力電圧Ｖ_ｎと基準電圧Ｖ_ｒｅｆとの関係は、下記式（１０）；
Ｖ_ｒｅｆ＝Ｒ_１／（Ｒ_１＋Ｒ_２）×Ｖ_ｎ …（１０）
によって表される。

そこで、ＣＰＵ１０６は、式（８），（９），（１０）の関係に基づいて、オフセット誤差Ｂを下記式（１１）；
Ｂ＝｛（Ｒ１＋Ｒ２）／Ｒ２｝×Ｖ_{ＡＤｒｅｆ}−Ｒ１／Ｒ２×Ｖ_ＡＤｎ …（１１）
により算出する。つまり、ＣＰＵ１０６は、メモリ７から読み出した値から特定される分圧抵抗比Ｒ_１／Ｒ_２と、Ａ／Ｄ変換器５から出力されたデジタル値Ｖ_ＡＤｎ，Ｖ_{ＡＤｒｅｆ}とに基づいてオフセット誤差Ｂを算出する。

そして、ＣＰＵ１０６は、上述のようにして算出したオフセット誤差Ｂを較正情報としてメモリ７に記憶した後に、Ａ／Ｄ変換器５から出力された入力電圧Ｖ_１，…，Ｖ_ｎに対応するデジタル値Ｖ_ＡＤｋ（ｋ＝１，…，ｎ）を、メモリ７から読み出した較正情報を利用して、下記式（１２）；
ＡＶ_ＡＤｋ＝Ｖ_ＡＤｋ−Ｂ …（１２）
によって補正して補正値ＡＶ_ＡＤｋを得る。

以上説明したＡ／Ｄ変換回路１０１によっても、電源電圧と逆極性のオフセットが生じていてもＡ／Ｄ変換器５におけるオフセット誤差を正確に検出してデジタル値を補正することができる。特に、Ａ／Ｄ変換回路１０１においては、基準電圧発生部が必要ないので回路構成がより簡略化される。

本発明の第１実施形態にかかるＡ／Ｄ変換回路の構成を示すブロック図である。 図１のＡ／Ｄ変換器におけるＡＤ変換特性を示すグラフである。 本発明の第２実施形態にかかるＡ／Ｄ変換回路の構成を示すブロック図である。

符号の説明

ＩＮ_１，…，ＩＮ_ｎ…入力端子、１，１０１…Ａ／Ｄ変換回路、２…基準電圧発生部、３…基準電圧入力部、４…マルチプレクサ（選択回路）、５…Ａ／Ｄ変換器、９，１０９…信号処理部、１０ａ，１０ｂ…分圧抵抗。

Claims (2)

1. 第１〜第Ｎの入力電圧（Ｎは２以上の整数）をそれぞれ入力する第１〜第Ｎの入力端子と、
   前記第Ｎの入力電圧を分圧抵抗によって分圧して、第１基準電圧を生成する基準電圧入力部と、
   前記第１〜第Ｎの入力電圧及び前記第１基準電圧が入力されて、前記第１〜第Ｎの入力電圧及び前記第１基準電圧のうちからいずれかを選択して出力する選択回路と、
   前記選択回路によって出力された前記第１〜第Ｎの入力電圧及び前記第１基準電圧をアナログ／デジタル変換する信号処理部とを備え、
   前記信号処理部は、前記第Ｎの入力電圧及び前記第１基準電圧をもとに得られたデジタル値と前記分圧抵抗の比とに基づいてオフセット誤差を算出し、前記オフセット誤差に基づいて前記第１〜第Ｎ−１の入力電圧に対応するデジタル値を補正する、
   ことを特徴とするＡ／Ｄ変換回路。
2. 第２基準電圧を発生させて前記第２基準電圧を前記第Ｎの入力端子に入力する基準電圧発生部をさらに備え、
   前記信号処理部は、前記第２基準電圧と、前記分圧抵抗の比とに基づいて利得誤差をさらに算出し、前記利得誤差及び前記オフセット誤差に基づいて、前記第１〜第Ｎ−１の入力電圧に対応する前記デジタル値を補正する、
   ことを特徴とする請求項１記載のＡ／Ｄ変換回路。
   

Images