KR101085915B1 - 아날로그 디지털 컨버터 및 그의 오류 보정방법 - Google Patents

아날로그 디지털 컨버터 및 그의 오류 보정방법 Download PDF

Info

Publication number
KR101085915B1
KR101085915B1 KR1020040055910A KR20040055910A KR101085915B1 KR 101085915 B1 KR101085915 B1 KR 101085915B1 KR 1020040055910 A KR1020040055910 A KR 1020040055910A KR 20040055910 A KR20040055910 A KR 20040055910A KR 101085915 B1 KR101085915 B1 KR 101085915B1
Authority
KR
South Korea
Prior art keywords
analog
voltage signal
level
conversion value
comparison
Prior art date
Application number
KR1020040055910A
Other languages
English (en)
Other versions
KR20060007153A (ko
Inventor
오명규
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040055910A priority Critical patent/KR101085915B1/ko
Publication of KR20060007153A publication Critical patent/KR20060007153A/ko
Application granted granted Critical
Publication of KR101085915B1 publication Critical patent/KR101085915B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1033Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1028Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 아날로그 디지털 컨버터 및 그의 오류 보정 방법에 관한 것으로서, 보다 상세하게는 아날로그 입력전압신호를 디지털 데이터로 변환하기 전에 일정레벨의 비교전압신호를 발생시켜 디지털 데이터로 변환한 후, 변환값과 이상적인 변환값을 비교하여 그 결과에 따라 그라운드전압레벨 또는 전원전압레벨의 변화를 보상함으로써 아날로그 디지털 컨버터의 오류를 보정하는 기술을 개시한다. 이를 위한 본 발명의 아날로그 디지털 컨버터는, 디지털값으로 변환할 아날로그 입력전압신호 또는 변환값의 오류를 감지하기 위한 아날로그의 비교입력전압신호 중 하나와 복수개의 기준전압신호를 순차적으로 각각 비교하여, 복수개의 비교값을 순차적으로 출력하는 제 1 비교부와, 상기 복수개의 비교값을 순차적으로 저장하는 레지스터와, 상기 아날로그 입력전압신호의 이상적인 디지털 변환값을 저장하는 이상 변환값 저장부와, 상기 레지스터에 저장된 변환값과 상기 이상적인 디지털 변환값을 비교하는 제 2 비교부와, 상기 제 2 비교부의 출력에 따라 저항값을 가변하여 그라운드전압레벨 및 전원전압레벨의 변화를 보상하여 복수개의 기준전압신호 및 상기 비교입력전압신호를 발생시키는 기준전압 발생부를 포함하여 구성하는 것을 특징으로 한다.

Description

아날로그 디지털 컨버터 및 그의 오류 보정방법{Analog to digital converter and error compensation method thereof}
도 1은 종래의 아날로그 디지털 컨버터의 개략적인 구성도.
도 2는 본 발명의 실시예에 따른 아날로그 디지털 컨버터의 구성도.
도 3은 도 2의 기준전압 발생부의 내부 회로도.
본 발명은 아날로그 디지털 컨버터 및 그의 오류 보정 방법에 관한 것으로서, 보다 상세하게는 아날로그 입력전압신호를 디지털 데이터로 변환하기 전에 일정레벨의 비교전압신호를 발생시켜 디지털 데이터로 변환한 후, 변환값과 이상적인 변환값을 비교하여 그 결과에 따라 그라운드전압레벨 또는 전원전압레벨의 변화를 보상함으로써 아날로그 디지털 컨버터의 오류를 보정하는 기술이다.
일반적으로, 아날로그 디지털 컨버터는 아날로그 입력신호를 디지털신호로 변환하는 장치이다.
도 1은 종래의 아날로그 디지털 컨버터의 개략적인 구성을 나타내는 블록도이다. 종래의 아날로그 디지털 컨버터는 기준전압 발생부(1), 비교부(3), 및 레지 스터(5)로 구성된다.
기준전압 발생부(1)는 아날로그 입력전압신호 ANALOG INPUT와 비교기준이 되는 복수개의 기준전압신호 VREF을 순차적으로 출력한다. 비교부(3)는 아날로그 입력전압신호 ANALOG INPUT와 기준전압신호 VREF를 순차적으로 입력받아 두 전압의 크기를 비교하여 그 결과를 순차적으로 출력한다. 레지스터(5) 10비트 레지스터로서, 비교부(3)로부터 출력된 비교값을 최상위 비트부터 순차적으로 저장한다.
이와 같이 구성된 종래 아날로그 디지털 컨버터의 동작 및 작용을 설명하면 다음과 같다.
먼저, 레지스터(5)의 값을 0으로 초기화시킨다. 기준전압 발생부(1)는 전원전압 VDD(1/2 VDD, 1/4 VDD, ‥, 1/256 VDD)를 이용하여 10개의 기준전압신호 VREF를 출력한다.
그 후, 비교부(3)는 아날로그 입력단(+)으로 입력되는 변환하고자 하는 아날로그 입력전압신호 ANALOG INPUT와 기준전압 입력단(-)으로 입력되는 기준전압신호 VREF의 크기를 비교한다. 그 결과, 아날로그 입력전압신호 ANALOG INPUT 레벨이 기준전압신호 VREF 레벨보다 크면 하이레벨신호를 출력하고, 아날로그 입력전압신호 ANALOG INPUT 레벨이 기준전압신호 VREF 레벨보다 작으면 로우레벨신호를 출력하여 레지스터(5)에 저장한다.
예를 들어, 아날로그 입력전압신호 ANALOG INPUT이 1.2V이고, 기준전압신호 VREF가 0V 내지 5V라고 가정하자.
첫째, 비교부(3)는 아날로그 입력전압 1.2V와 기준전압 1/2 VDD(= 2.5V)를 비교하여, 그 결과 기준전압이 아날로그 입력전압 보다 크므로 로우레벨신호를 출력하여 레지스터(5)의 최상위 비트(MSB;Most Significant Bit)에 "0"을 저장시킨다.
둘째, 비교부(3)는 입력전압 1.2V과 기준전압 1/4 VDD (= 1.25V)를 비교하여, 그 결과 기준전압이 아날로그 입력전압 보다 크므로 로우레벨신호를 출력하여 레지스터(5)의 다음 비트에 "0"을 저장시킨다.
셋째, 비교부(3)는 아날로그 입력전압 1.2V와 기준전압 1/8 VDD (=0.625V)를 비교하고, 그 결과 기준전압이 아날로그 입력전압 보다 작으므로 하이레벨신호를 출력하여 레지스터(5)의 그 다음 비트에 "1"을 저장시킨다.
넷째, 비교부(3)는 아날로그 입력전압 1.2V와 기준전압(1/8 VDD인 0.625V + 1/16 VDD인 0.312V) 값을 비교하여, 그 결과 기준전압이 아날로그 입력전압 보다 작으므로 하이레벨신호를 출력하여 레지스터(5)의 그 다음 비트에 "1"을 저장시킨다.
다섯째, 비교부(3)는 아날로그 입력전압 1.2V와 기준전압(1/8 VDD인 0.625V + 1/16인 0.312V + 1/32인 0.156)값을 비교하여, 그 결과 기준전압이 아날로그 입력전압보다 작으므로, 하이레벨신호를 출력하여 레지스터(5)의 그 다음 비트에 "1"을 저장시킨다.
이와 같은 과정을 레지스터(5)의 최하위 비트(LSB)가 얻어질 때까지 반복하여 최종적으로 최상위 비트(MSB)부터 최하위 비트(LSB)까지 채워진 값이 상기 아날로그 입력신호가 변환된 디지털 값(00111101)이 된다.
그러나, 종래의 아날로그 디지털 컨버터는 아날로그 입력신호를 디지털 데이터로 변환하는 경우, 보드(board)의 배선과 내부 회로의 배선저항에 의해 그라운드전압레벨 또는 전원전압레벨이 변하기 쉬워, 그라운드전압레벨 또는 전원전압레벨 근처에서 오류가 발생하는 경우가 많다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 아날로그 입력전압신호를 변환하기전에 일정레벨의 비교전압을 이용하여 전원전압단과 그라운드전압단의 변화를 감지하고 저항값을 가변하여 그라운드전압레벨 또는 전원전압레벨의 변화에 따른 오류를 보정함으로써, 아날로그 디지털 컨버터의 특성저하를 방지하는데 있다.
상기 과제를 달성하기 위한 본 발명의 아날로그 디지털 컨버터는, 디지털값으로 변환할 아날로그 입력전압신호 또는 변환값의 오류를 감지하기 위한 아날로그의 비교입력전압신호 중 하나와 복수개의 기준전압신호를 순차적으로 각각 비교하여, 복수개의 비교값을 순차적으로 출력하는 제 1 비교부와, 상기 복수개의 비교값을 순차적으로 저장하는 레지스터와, 상기 아날로그 입력전압신호의 이상적인 디지털 변환값을 저장하는 이상 변환값 저장부와, 상기 레지스터에 저장된 변환값과 상기 이상적인 디지털 변환값을 비교하는 제 2 비교부와, 상기 제 2 비교부의 출력에 따라 저항값을 가변하여 그라운드전압레벨 및 전원전압레벨의 변화를 보상하여 복수개의 기준전압신호 및 상기 비교입력전압신호를 발생시키는 기준전압 발생부를 포함하여 구성하는 것을 특징으로 한다.
본 발명의 아날로그 디지털 컨버터의 오류 보정방법은, 변환값의 오류를 감지하기 위한 아날로그의 비교입력전압신호의 레벨과 기준전압신호의 레벨을 비교하는 제 1 단계와, 상기 비교 결과에 따른 실제 변환값을 이상적인 변환값과 비교하는 제 2 단계와, 상기 실제 변환값이 상기 이상적인 변환값과 일치하지 않는 경우, 그라운드전압단 및 전원전압단의 저항값을 가변하여 그라운드전압레벨 및 전원전압레벨의 변화를 보상하여 기준전압신호를 출력하는 제 3 단계와, 상기 보상된 기준전압신호를 이용하여 상기 제 1 단계 및 제 3단계를 반복수행하는 제 4 단계와, 상기 제 2 단계 및 제 4 단계에서 상기 실제 변환값이 상기 이상적인 변환값과 일치하는 경우 상기 아날로그 입력전압신호와 상기 보상된 기준전압신호의 레벨을 비교하는 제 5 단계와, 상기 제 1단계 내지 상기 제5 단계를 반복수행하여 저장된 값을 디지털 변환값으로서 출력하는 제 6 단계를 포함하여 구성함을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 아날로그 디지털 컨버터의 구성도이다.
아날로그 디지털 컨버터는 스위치 SW1, SW2, 기준전압 발생부(100), 비교부(300, 900), 레지스터(500), 및 이상 변환값 저장부(700)로 구성된다.
기준전압 발생부(100)는 전원전압 VDD과 접지전압 사이에 복수개의 저항을 구비하여, 전원전압 VDD을 1/256, 2/256, ‥‥, 255/256으로 곱하여 각각 255개의 기준전압신호 VREF을 생성하여 그 중 선택적으로 기준전압신호 VREF와 비교전압신호 COMIN를 출력한다. 이때, 비교전압신호 COMIN는 일정레벨 범위의 신호이며 본 발명에서는 0V를 예로들며, 비교전압신호 COMIN는 복수개로 구현할 수 있다.
이때, 본 발명에서 구현하는 10비트 컨버터인 경우 255개의 기준전압신호 VREF 중 10개의 기준전압신호 VREF를 선택하고, 선택된 10개의 기준전압신호 VREF를 순차적으로 비교부(300)로 출력한다.
스위치 SW1, SW2는 비교부(300)에 아날로그 입력전압신호 ANALOG INPUT를 입력할지, 비교입력전압신호 COMIN를 입력할지를 제어한다.
비교부(300)는 입력단(+)에 입력되는 아날로그 입력전압신호 ANALOG INPUT 또는 비교입력전압신호 COMIN와 입력단(-)에 순차적으로 입력되는 기준전압신호 VREF를 각각 비교한다. 그 결과, 아날로그 입력전압신호 ANALOG INPUT 또는 비교입력전압신호 COMIN가 기준전압신호 VREF 레벨보다 크면 하이레벨신호를 출력하고, 아날로그 입력전압신호 ANALOG INPUT 또는 비교입력전압신호 COMIN가 기준전압신호 VREF 레벨 보다 작으면 로우레벨신호를 출력한다.
레지스터(500)는 비교부(300)로부터 비교값 Q을 수신하여 각 비트번지에 순차적으로 저장한다. 이렇게 저장된 각 비트의 값이 디지털 변환값이 된다. 본 발명에서는 10비트 레지스터로 구현하고 있으나 8비트, 16비트 등으로 구현될 수도 있다.
이상 변환값 저장부(700)는 비교입력전압신호 COMIN를 변환했을 때의 이상적 인 변환값을 저장한다. 예를들어, 비교입력전압신호 COMIN가 "0V"인 경우, 이상변환값 저장부(700)에는 "0V"의이상적인 변환값인 "000H"가 저장되어 있다.
비교부(900)는 레지스터(500)에 저장된 10비트의 실제 변환값과 이상 변환값 저장부(700)에 저장되어 있는 10비트의 이상 변환값을 비교하고 그 결과에 따라 저항선택신호 RSEL를 출력한다.
그에 따라, 기준전압 발생부(100)는 저항선택신호 RSEL에 따라 기준전압신호 VREF를 다시 선택하여 발생시킨다. 이러한 기준전압 발생부(100)를 도 3을 참조하여 더욱 구체적으로 설명하기로 한다.
기준전압 발생부(100)는 그라운드전압레벨 보상부(101), 전원전압레벨 보상부(102), 전압분배부(103), 및 멀티플렉서(104)를 구비한다.
그라운드전압레벨 보상부(101)는 그라운드전압레벨 GND의 변화를 보상하기 위해, 병렬연결되는 복수개의 저항 RS1 내지 RS3 및 병렬연결되는 복수개의 스위치 SW3 내지 SW6를 구비한다. 복수개의 저항 RS1 내지 RS3은 복수개의 스위치 SW3 내지 SW5와 각각 직렬연결된다. 이때, 복수개의 스위치 SW3 내지 SW6는 저항선택신호 RSEL에 의해 제어되어 온오프된다.
전원전압레벨 보상부(102)는 전원전압레벨 VDD의 변화를 보상하기 위해, 병렬연결되는 복수개의 저항 RS4 내지 RS6 및 병렬연결되는 복수개의 스위치 SW7 내지 SW10를 구비한다. 복수개의 저항 RS4 내지 RS6은 복수개의 스위치 SW8 내지 SW10와 각각 직렬연결된다. 이때, 복수개의 스위치 SW7 내지 SW10는 저항선택신호 RSEL에 의해 제어되어 온오프된다.
전압분배부(103)는 그라운드전압레벨 보상부(101)와 전원전압레벨 보상부(102) 사이에 직렬연결된 복수개의 저항 R1 내지 R256을 구비한다. 이때, 복수개의 저항 R1 내지 R256은 보상된 그라운드전압과 전원전압의 차를 255등분으로 나누어 255개의 기준전압신호 VREF를 생성하여 출력한다.
멀티플렉서(104)는 전압분배부(103)로부터 출력되는 255개의 전압신호 중에서 복수개의 기준전압신호 VREF 및 비교입력전압신호 COMIN를 선택하여 출력한다. 즉, 10비트 컨버터의 경우, 멀티플렉서(104)는 255개의 기준전압신호 VREF 중 10개의 기준전압신호 VREF를 선택하여 순차적으로 출력한다.
이하, 도 4를 참조하여, 본 발명의 실시예에 따른 아날로그 디지털 컨버터의 동작을 설명하기로 한다.
먼저, 스위치 SW1는 오프(off)되고 스위치 SW2가 온(on)되도록 설정하여, 기준전압 발생부(100)가 비교입력전압신호 COMIN로서 "0V"를 먼저 비교부(300)로 출력한다.
비교부(300)는 비교입력전압신호 COMIN와 기준전압신호 VREF를 비교하여 그 결과 Q를 레지스터(500)로 출력한다(S401). 이때, 비교입력전압신호 COMIN가 기준전압신호 VREF 레벨보다 높으면 레지스터(500)에 "1"을 저장하고(S402), 비교입력전압신호 COMIN가 기준전압신호 VREF 레벨보다 낮으면 레지스터(500)에 "0"을 저장한다(S403).
비교부(300)가 총 10번의 비교동작을 수행하여 그 결과를 레지스터(500)에 순차적으로 저장하고 레지스터(500)의 비트에 모두 저장되면(S404), 비교부(900)는 레지스터(500)에 저장된 실제 변환값과 이상 변환값 저장부(700)에 저장된 비교입력전압신호 COMIN에 헤당하는 이상적인 변환값 "000H"을 비교한다(S407).
상기 단계 S407의 비교 결과, 이상적인 변환값과 실제 변환값이 일치하지 않으면, 전원전압레벨 또는 그라운드전압레벨의 변화가 발생한 것이므로, 기준전압 발생부(100)는 그라운드전압레벨 또는 전원전압레벨이 변화를 보상하여 새로운 기준전압신호 VREF를 발생한다.
즉, 그라운드전압레벨 보상부(101)와 접지전압레벨 보상부(102)는 이상적인 변환값과 실제 변환값의 오차에 따른 저항선택신호 RSEL에 의해 그라운드전압레벨 보상부(101)와 전원전압레벨 보상부(102)의 스위치 SW3 내지 SW10를 제어하여 저항 RS1 내지 RS6의 연결을 제어함으로써, 전압분배부(103)의 양단의 전압을 조절한다(S406).
그에 따라, 전압분배부(103)는 기준전압신호 VREF를 다시 생성하여 발생시키고, 다시 생성된 기준전압신호 VREF를 이용하여 상기 단계 S401 내지 S405를 비교입력전압신호 COMIN의 실제 변환값과 이상적인 변환값이 일치할 때까지 반복수행한다.
한편, 상기 단계 S405에서 실제 변환값과 이상적인 변환값이 일치하는 경우는 전원전압레벨과 그라운드전압레벨의 변화가 없는 것이므로, 아날로그 입력전압신호 ANALOG INPUT와 기준전압신호 VREF를 비교하여 그 결과 Q를 레지스터(500)로 출력한다(S407). 이때, 아날로그 입력전압신호 ANALOG INPUT가 기준전압신호 VREF 레벨보다 높으면 레지스터(500)에 "1"을 저장하고(S408), 아날로그 입력전압신호 ANALOG INPUT가 기준전압신호 VREF 레벨보다 낮으면 레지스터(500)에 "0"을 저장한다(S409).
비교부(300)가 총 10번의 비교동작을 수행하여 그 결과를 레지스터(500)에 순차적으로 저장하고 레지스터(500)의 비트에 모두 저장되면(S410), 레지스터(500)의 최하위 비트부터 최상위 비트까지 저장된 데이터를 변환된 디지털 값 DOUT으로서 출력한다(S411).
이와같이, 비교부(900)를 통해 레지스터(500)에 저장되어 있는 실제 변환값과 이상 변환값 저장부(700)에 저장되어 있는 이상적인 변환값을 비교하여, 그 비교결과에 따라 기준전압 발생부(100)의 스위치의 온오프 제어를 통해 저항을 제어함으로써 기준전압 발생부(100)가 최적의 기준전압신호 VREF를 발생할 수 있도록 한다.
이와같이, 본 발명의 아날로그 디지털 컨버터는 실제 변환값과 이상적인 변환값의 오차에 따라 그라운드전압단과 전원전압단의 저항을 가변하여 적절한 기준전압신호를 발생시킴으로써 변환오류를 방지한다.
이상에서 살펴본 바와 같이, 본 발명은 전원전압과 그라운드전압레벨의 변화를 감지하고 전원전압단과 그라운드전압단의 저항값을 가변하여 전원전압 및 그라운드전압 레벨의 변화에 따른 오류를 보정함으로써, 아날로그 디지털 컨버터의 특성을 개선하는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라 면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (8)

  1. 디지털값으로 변환할 아날로그 입력전압신호 또는 변환값의 오류를 감지하기 위한 아날로그의 비교입력전압신호 중 하나와 복수개의 기준전압신호를 순차적으로 각각 비교하여, 복수개의 비교값을 순차적으로 출력하는 제 1 비교부;
    상기 복수개의 비교값을 순차적으로 저장하는 레지스터;
    상기 아날로그의 비교입력전압신호의 이상적인 디지털 변환값을 저장하는 이상 변환값 저장부;
    상기 레지스터에 저장된 변환값과 상기 이상적인 디지털 변환값을 비교하는 제 2 비교부;
    상기 제 2 비교부의 출력에 따라 저항값을 가변하여 그라운드전압레벨 및 전원전압레벨의 변화를 보상하여 복수개의 기준전압신호 및 상기 비교입력전압신호를 발생시키는 기준전압 발생부;를 포함하여 구성하는 것을 특징으로 하는 아날로그 디지털 컨버터.
  2. 제 1항에 있어서,
    상기 아날로그 입력전압신호 또는 상기 비교입력전압신호 중 하나를 선택적으로 상기 제 1 비교부로 출력하는 스위치를 더 포함하여 구성함을 특징으로 하는 아날로그 디지털 컨버터.
  3. 제 1항에 있어서, 상기 기준전압 발생부는,
    그라운드전압단의 저항값을 가변하여 상기 그라운드전압단의 레벨 변화를 보상하는 그라운드전압레벨 보상부;
    전원전압단의 저항값을 가변하여 상기 전원전압단의 레벨 변화를 보상하는 전원전압레벨 보상부;
    상기 그라운드전압레벨 보상부와 상기 전원전압레벨 보상부 사이에 연결되어, 상기 전원전압과 상기 그라운드전압을 이용하여 복수개의 분배된 전압신호를 출력하는 전압분배부; 및
    상기 복수개의 분배된 전압신호들 중 상기 복수개의 기준전압신호 및 비교입력전압신호를 선택적으로 출력하는 멀티플렉서;
    를 구비함을 특징으로 하는 아날로그 디지털 컨버터.
  4. 제 3항에 있어서, 상기 그라운드전압레벨 보상부는,
    상기 그라운드전압단과 상기 전압분배부의 사이에 병렬연결되는 복수개의 저항; 및
    상기 복수개의 저항과 각각 직렬연결되고, 상기 제 2 비교부의 출력에 의해 제어되는 복수개의 스위치;
    를 구비함을 특징으로 하는 아날로그 디지털 컨버터.
  5. 제 3항에 있어서, 상기 전원전압레벨 보상부는,
    상기 전원전압단과 상기 전압분배부의 사이에 병렬연결되는 복수개의 저항; 및
    상기 복수개의 저항과 각각 직렬연결되고, 상기 제 2 비교부의 출력에 의해 제어되는 복수개의 스위치;
    를 구비함을 특징으로 하는 아날로그 디지털 컨버터.
  6. 제 3항에 있어서, 상기 전압분배부는,
    직렬연결된 복수개의 저항을 구비함을 특징으로 하는 아날로그 디지털 컨버터.
  7. 변환값의 오류를 감지하기 위한 아날로그의 비교입력전압신호의 레벨과 기준전압신호의 레벨을 비교하는 제 1 단계;
    상기 비교 결과에 따른 실제 변환값을 이상적인 변환값과 비교하는 제 2 단계;
    상기 실제 변환값이 상기 이상적인 변환값과 일치하지 않는 경우, 그라운드전압단 및 전원전압단의 저항값을 가변하여 그라운드전압레벨 및 전원전압레벨의 변화를 보상하여 기준전압신호를 출력하는 제 3 단계;
    상기 보상된 기준전압신호를 이용하여 상기 제 1 단계 내지 제 3단계를 반복수행하는 제 4 단계; 및
    상기 제 2 단계 및 제 4 단계에서 상기 실제 변환값이 상기 이상적인 변환값과 일치하는 경우, 아날로그 입력전압신호와 상기 보상된 기준전압신호의 레벨을 비교하여 상기 아날로그 입력전압신호에 대한 디지털 변환값을 출력하는 제 5 단계;
    를 포함함을 특징으로 하는 아날로그 디지털 컨버터의 오류 보정방법.
  8. 제 7항에 있어서, 상기 제 1 단계는,
    상기 비교입력전압신호의 레벨이 기준전압신호의 레벨보다 높으면 "1"로 변환되고, 상기 비교입력전압신호의 레벨이 기준전압신호의 레벨보다 낮으면 "0"으로 변환됨을 특징으로 하는 아날로그 디지털 컨버터의 오류 보정방법.
KR1020040055910A 2004-07-19 2004-07-19 아날로그 디지털 컨버터 및 그의 오류 보정방법 KR101085915B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040055910A KR101085915B1 (ko) 2004-07-19 2004-07-19 아날로그 디지털 컨버터 및 그의 오류 보정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040055910A KR101085915B1 (ko) 2004-07-19 2004-07-19 아날로그 디지털 컨버터 및 그의 오류 보정방법

Publications (2)

Publication Number Publication Date
KR20060007153A KR20060007153A (ko) 2006-01-24
KR101085915B1 true KR101085915B1 (ko) 2011-11-23

Family

ID=37118521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040055910A KR101085915B1 (ko) 2004-07-19 2004-07-19 아날로그 디지털 컨버터 및 그의 오류 보정방법

Country Status (1)

Country Link
KR (1) KR101085915B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101711326B1 (ko) * 2016-02-22 2017-03-02 한양대학교 산학협력단 기준 전압 스와핑을 이용한 아날로그 디지털 데이터 변환기

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855443B1 (ko) * 2007-01-04 2008-09-01 콘티넨탈 오토모티브 시스템 주식회사 컨버전 에러 보정 ad 컨버터 및 방법
CN109765423B (zh) * 2019-02-14 2024-04-02 南京工业职业技术学院 一种带补偿的接触网电压数字测量方法及测量装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065542A (ja) 1996-08-16 1998-03-06 Texas Instr Japan Ltd アナログ/ディジタル変換回路
JPH1188166A (ja) 1997-09-12 1999-03-30 Toshiba Corp A/dコンバータ
JP2003060504A (ja) 2001-08-14 2003-02-28 Fujitsu Ltd A/d変換装置およびa/dコンバータ用誤差補正装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065542A (ja) 1996-08-16 1998-03-06 Texas Instr Japan Ltd アナログ/ディジタル変換回路
JPH1188166A (ja) 1997-09-12 1999-03-30 Toshiba Corp A/dコンバータ
JP2003060504A (ja) 2001-08-14 2003-02-28 Fujitsu Ltd A/d変換装置およびa/dコンバータ用誤差補正装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101711326B1 (ko) * 2016-02-22 2017-03-02 한양대학교 산학협력단 기준 전압 스와핑을 이용한 아날로그 디지털 데이터 변환기

Also Published As

Publication number Publication date
KR20060007153A (ko) 2006-01-24

Similar Documents

Publication Publication Date Title
USRE37716E1 (en) High-speed, low power, medium resolution analog-to-digital converter and method of stabilization
US8199041B2 (en) Analog-to-digital converter
US8089380B2 (en) Voltage mode DAC with calibration circuit using current mode DAC and ROM lookup
US8284093B2 (en) Successive approximation A/D converter
EP3059867A1 (en) Circuit and method for dac mismatch error detection and correction in an adc
JPH06104754A (ja) 梯子型抵抗をトリミングするための既埋設修正データメモリを備えた多段アナログデジタル変換器
KR101191054B1 (ko) 오프셋 전압 보정 기능을 가지는 아날로그-디지털 변환기
US20100156689A1 (en) A-d convert apparatus, d-a convert apparatus and adjustment method
JP2009118488A (ja) Da変換装置およびad変換装置
US9800258B2 (en) Circuit for stabilizing a digital-to-analog converter reference voltage
KR20160080355A (ko) 오차를 보정하는 아날로그 디지털 컨버터
US6975950B2 (en) Variable resolution digital calibration
US9509327B2 (en) A/D converter and A/D converter calibrating method
JP4140528B2 (ja) A/d変換装置
JP2002247411A (ja) ガンマ補正機能を有するアナログ/デジタル変換器
US9473164B1 (en) Method for testing analog-to-digital converter and system therefor
KR101085915B1 (ko) 아날로그 디지털 컨버터 및 그의 오류 보정방법
US7633415B2 (en) System and method for calibrating digital-to-analog convertors
JP2008294751A (ja) A/d変換回路
CN111049520B (zh) 数字模拟转换器装置与校正方法
KR101175230B1 (ko) 아날로그 디지탈 변환 장치
US9035810B1 (en) System and method for digital-to-analog converter calibration
JP4536498B2 (ja) アナログデジタル変換器
JPH06276098A (ja) A/d変換器
KR101100766B1 (ko) 차동 비선형 오류 보정용 아날로그 디지털 컨버터

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 8