JPS58212220A - アナログ／デイジタル変換器のオフセツト電圧補正方法 - Google Patents
アナログ／デイジタル変換器のオフセツト電圧補正方法Info
- Publication number
- JPS58212220A JPS58212220A JP9570182A JP9570182A JPS58212220A JP S58212220 A JPS58212220 A JP S58212220A JP 9570182 A JP9570182 A JP 9570182A JP 9570182 A JP9570182 A JP 9570182A JP S58212220 A JPS58212220 A JP S58212220A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- value
- analog
- offset voltage
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、アナログ／デジタル変換器のオ７セ、ト電圧
を補正する方法に関するものである。
を補正する方法に関するものである。
アナログ／デジタル変換器は、第１図にその変換特性の
一例（４）および（Ｂ）を示す如く、その出力値に正ま
たは負のオフセット電圧管含むという欠点を有し、その
ためとくにアナログ入力電圧が小さい場合の変換精度が
低いという間融があった。
一例（４）および（Ｂ）を示す如く、その出力値に正ま
たは負のオフセット電圧管含むという欠点を有し、その
ためとくにアナログ入力電圧が小さい場合の変換精度が
低いという間融があった。
上記正のオフセット電圧値は、アナログ入力電圧を零に
することによりて検出ｊることができるので、その検出
した値を冥際のアナログ／デジタル（以下、Ａ／Ｄと略
称する）変換値から減じることによって補正することが
できる。しかし負のオフセット電圧をかかる方法で補正
することは不可能である。なぜなら仁の場合、上記アナ
ログ入力電圧を零にしても上記変換器の出力値が零とな
って、オフセット電圧を検出できなくなるから−ｅ６る
。
することによりて検出ｊることができるので、その検出
した値を冥際のアナログ／デジタル（以下、Ａ／Ｄと略
称する）変換値から減じることによって補正することが
できる。しかし負のオフセット電圧をかかる方法で補正
することは不可能である。なぜなら仁の場合、上記アナ
ログ入力電圧を零にしても上記変換器の出力値が零とな
って、オフセット電圧を検出できなくなるから−ｅ６る
。
本発明は、かかる点に鑑み、ム／Ｄ変換器の変換値に負
のオフセット電圧が含まれている場合においても、この
オフセット電圧を補正することができるアナログ／デジ
タル変換器のオフセット電圧補正方法を提供しようとす
るものである。
のオフセット電圧が含まれている場合においても、この
オフセット電圧を補正することができるアナログ／デジ
タル変換器のオフセット電圧補正方法を提供しようとす
るものである。
そのため本発明においては、複数のアナログ入力端子を
１するＡ／Ｄ変換器の一つのアナログ入力端子を接地レ
ベルにおくとともに、この接−レベルについてのＡ／Ｄ
変換値が零よｐも大きくなるような電圧を上記Ａ／Ｄ変
換器の負側電源端子に印加し、上記一つのアナログ入力
端子を除く他の入力端子に入力されるアナログ信号のＡ
／Ｄ変換値より上記接地レベルについてのＡ／Ｄ変換値
を減じるようにしている。
１するＡ／Ｄ変換器の一つのアナログ入力端子を接地レ
ベルにおくとともに、この接−レベルについてのＡ／Ｄ
変換値が零よｐも大きくなるような電圧を上記Ａ／Ｄ変
換器の負側電源端子に印加し、上記一つのアナログ入力
端子を除く他の入力端子に入力されるアナログ信号のＡ
／Ｄ変換値より上記接地レベルについてのＡ／Ｄ変換値
を減じるようにしている。
以下、図面を参照して本発明の詳細な説明する。
第２図に示すＡ／Ｄ変換器ｌは、４つのアナログ信号入
力端子’ｒｅ−’ｒａを備え、それらの端子に入力され
るアナログ信号Ａ、〜Ａ３を各別にデジタル値に変換す
るものである。ｉた電圧発生回路２は、上記Ａ／Ｄ肇換
器１の負側電源端子ＴＩ（通常この端子は接地される）
Ｉｃ所定の負電圧−■□を印加するも′あり・ ７“ｆ
ｆ４＃−）’Ｚ、：と分圧抵抗８・〜Ｒ３とで発生され
る定電圧を演算増幅器ｏｐからなるがルテージフォロワ
回路を介して出力させるように構成されている。なおコ
ンデンサＣ１ＬＡ峻な電流変化やノイズを吸収するため
に付加されている。
力端子’ｒｅ−’ｒａを備え、それらの端子に入力され
るアナログ信号Ａ、〜Ａ３を各別にデジタル値に変換す
るものである。ｉた電圧発生回路２は、上記Ａ／Ｄ肇換
器１の負側電源端子ＴＩ（通常この端子は接地される）
Ｉｃ所定の負電圧−■□を印加するも′あり・ ７“ｆ
ｆ４＃−）’Ｚ、：と分圧抵抗８・〜Ｒ３とで発生され
る定電圧を演算増幅器ｏｐからなるがルテージフォロワ
回路を介して出力させるように構成されている。なおコ
ンデンサＣ１ＬＡ峻な電流変化やノイズを吸収するため
に付加されている。
しかして上記電圧発生回路２の出力電圧ｖ８Ｂは次式を
満たすように設定されている。
満たすように設定されている。
ここで■。ｆｆ５ｅｔ ’ Ａ／Ｄ変換器ｌのもつ零入
力時のオフセット電圧（絶対値） Ｖｏ、 ：演算増幅器ＯＰのもつ入力オフセット電圧
（絶対値） Ａｖｌｎ：演算増幅器ＯＰのバイアス電流に基づく該増
幅器の理想入力型 圧の誤差 なお上記がルテージフォロワ回路を用いた理由は、Ａ／
Ｄ変換器１の電圧参照回路（たとえばラダー抵抗）にお
ける消費電流の変動を吸収するためであり、この回路に
よって安定かつ誤差の少ない電圧ｖｌＩ８を上記Ａ／Ｄ
：：声換暮に供給し得る。
力時のオフセット電圧（絶対値） Ｖｏ、 ：演算増幅器ＯＰのもつ入力オフセット電圧
（絶対値） Ａｖｌｎ：演算増幅器ＯＰのバイアス電流に基づく該増
幅器の理想入力型 圧の誤差 なお上記がルテージフォロワ回路を用いた理由は、Ａ／
Ｄ変換器１の電圧参照回路（たとえばラダー抵抗）にお
ける消費電流の変動を吸収するためであり、この回路に
よって安定かつ誤差の少ない電圧ｖｌＩ８を上記Ａ／Ｄ
：：声換暮に供給し得る。
いま上記Ａ／Ｄ変換器ｌの入力端子’ｒ、 −’ｒ、の
うちの任意の端子たとえば端子Ｔ３を接地し、この接地
レベルについてのＡ／Ｄ変換を行なうと、該変換に印加
される電圧が零（端子Ｔｓ′ｔ−接地することを意味す
る）の場４！には、前述したように上記オフセット電圧
の大きさによらずＡ／Ｄ変換値は零となる。つぎ（、上
記電源端子Ｔ、の！圧を接地レベルより下げていくと、
尋価的に上記入力端子ＴｉＶｃ正のアナログ電圧が入力
されるこ、とになるので、上記負のオフセット電圧が接
地レベルに近づく。しかして上記電源電圧がある値以上
下げられると上記オフセット電圧の極性が反転して正と
なる。
うちの任意の端子たとえば端子Ｔ３を接地し、この接地
レベルについてのＡ／Ｄ変換を行なうと、該変換に印加
される電圧が零（端子Ｔｓ′ｔ−接地することを意味す
る）の場４！には、前述したように上記オフセット電圧
の大きさによらずＡ／Ｄ変換値は零となる。つぎ（、上
記電源端子Ｔ、の！圧を接地レベルより下げていくと、
尋価的に上記入力端子ＴｉＶｃ正のアナログ電圧が入力
されるこ、とになるので、上記負のオフセット電圧が接
地レベルに近づく。しかして上記電源電圧がある値以上
下げられると上記オフセット電圧の極性が反転して正と
なる。
上記電圧′発生回路２の出力電圧−ｖ１１８は、削成に
従った値、含有している。したがって上記電圧’Ｐｇを
上記電源端子ＴｓＶｃ印加すれば、上記ム／Ｄ奪換器ｌ
が正のオフセット電圧をもつことになる。
従った値、含有している。したがって上記電圧’Ｐｇを
上記電源端子ＴｓＶｃ印加すれば、上記ム／Ｄ奪換器ｌ
が正のオフセット電圧をもつことになる。
そしてかかる電源電圧−Ｖ□を印加した状態において、
他の入力端子Ｔｏ％ Ｔ、 ＶＣ，アナログ信号ム・〜
Ａ２を入力すると、それらの信号のＡ／Ｄ変換値にハ接
地レベルのＡ／Ｄ変換値についての上記正のオフセット
電圧と同等の極性および値を有するオフセクト電圧が含
まれることになる。
他の入力端子Ｔｏ％ Ｔ、 ＶＣ，アナログ信号ム・〜
Ａ２を入力すると、それらの信号のＡ／Ｄ変換値にハ接
地レベルのＡ／Ｄ変換値についての上記正のオフセット
電圧と同等の極性および値を有するオフセクト電圧が含
まれることになる。
（５）
そこで本発明においては、上記電源端子ＴＩと上記電圧
−■８Ｉｉを印加した状態でまずアナログ信号Ａｓ（零
電圧）をＡ／Ｄ変換し、その変換値つまり上記正のオフ
セット電圧の値をマイクロコンピュータ３に記憶させ、
ついで上記アナログ信号Ａｏ＃ＡＩについてのＡ／Ｄ変
換値から上記オフセット値を減じるようにしている。か
くすれば上記アナログ信号Ａｏ −ＡｔのＡ／Ｄ変換値
についてのオフセット電圧が補正されるので、精度の高
いＡ／Ｄ変換結果が得られる（第１図の特性Ｃを参照）
。
−■８Ｉｉを印加した状態でまずアナログ信号Ａｓ（零
電圧）をＡ／Ｄ変換し、その変換値つまり上記正のオフ
セット電圧の値をマイクロコンピュータ３に記憶させ、
ついで上記アナログ信号Ａｏ＃ＡＩについてのＡ／Ｄ変
換値から上記オフセット値を減じるようにしている。か
くすれば上記アナログ信号Ａｏ −ＡｔのＡ／Ｄ変換値
についてのオフセット電圧が補正されるので、精度の高
いＡ／Ｄ変換結果が得られる（第１図の特性Ｃを参照）
。
なお上記Ａ／Ｄ変換器１の端子Ｔａ１ｃ印加されている
基準電圧■□、を固定したまま上記電源端子Ｔ、′の電
圧を接地レベルより５ｒ−ｖ、ｓまで変化させると、変
換精度がｖｓ８／ｖ□、ｘ１００％だけ低下する。
基準電圧■□、を固定したまま上記電源端子Ｔ、′の電
圧を接地レベルより５ｒ−ｖ、ｓまで変化させると、変
換精度がｖｓ８／ｖ□、ｘ１００％だけ低下する。
そこでＡ／Ｄ変換精度を向上するためには、上記基準電
圧Ｖ工、を値ｖ８Ｂだけ下げることが好ましい。
圧Ｖ工、を値ｖ８Ｂだけ下げることが好ましい。
しかしアナログ入力電圧の値が小さい場合には、基準電
圧を固定した状態でも実用上十分である。
圧を固定した状態でも実用上十分である。
上記したように本発明によれば、Ａ／Ｄ変換器が負のオ
フセット電圧をもつ場合においても、この（６） オフセット電圧を補正することができるので、精度の高
いＡ／Ｄ ｉ換を行なうことができる。
フセット電圧をもつ場合においても、この（６） オフセット電圧を補正することができるので、精度の高
いＡ／Ｄ ｉ換を行なうことができる。
第１図は、従来のＡ／Ｄ変換器における変換特性を例示
した図、餉２図は本発明に係る方法を実施するための装
備の一例を示したブロック図である。 １・・・Ａ／Ｄ変換器、２・・・電圧発生回路、３・・
・マイクロコンピュータ。 、−１゜ （７） 第１図 第２図
した図、餉２図は本発明に係る方法を実施するための装
備の一例を示したブロック図である。 １・・・Ａ／Ｄ変換器、２・・・電圧発生回路、３・・
・マイクロコンピュータ。 、−１゜ （７） 第１図 第２図
Claims (1)
- 複数のアナログ入力端子を有するアナログ／デジタル変
換器の一つのアナログ入力端子を接地レベルにおくとと
もに、この接地レベルについてのアナログ／デジタル変
換値が零よシも大きくなるような電圧を上記変換器の負
側電源端子に印加し、上記一つのアナログ入力端子を除
く他の入力端子に入力されるアナログ信号のアナログ／
デジタル変換値のオフセット電圧を、それらの変換値か
ら上記接地レベルについてのアナログ／デジタル変換値
を減じることによって補正するようにしたことを特徴と
するアナログ／デジタル変換器のオフセット電圧補正方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9570182A JPS58212220A (ja) | 1982-06-04 | 1982-06-04 | アナログ／デイジタル変換器のオフセツト電圧補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9570182A JPS58212220A (ja) | 1982-06-04 | 1982-06-04 | アナログ／デイジタル変換器のオフセツト電圧補正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58212220A true JPS58212220A (ja) | 1983-12-09 |
Family
ID=14144801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9570182A Pending JPS58212220A (ja) | 1982-06-04 | 1982-06-04 | アナログ／デイジタル変換器のオフセツト電圧補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58212220A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63301625A (ja) * | 1987-06-01 | 1988-12-08 | Nippon Denso Co Ltd | Ａ／ｄ変換装置 |
| JP2008294751A (ja) * | 2007-05-24 | 2008-12-04 | Sumitomo Electric Ind Ltd | Ａ／ｄ変換回路 |
-
1982
- 1982-06-04 JP JP9570182A patent/JPS58212220A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63301625A (ja) * | 1987-06-01 | 1988-12-08 | Nippon Denso Co Ltd | Ａ／ｄ変換装置 |
| JP2008294751A (ja) * | 2007-05-24 | 2008-12-04 | Sumitomo Electric Ind Ltd | Ａ／ｄ変換回路 |
| JP4613929B2 (ja) * | 2007-05-24 | 2011-01-19 | 住友電気工業株式会社 | Ａ／ｄ変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4316178A (en) | Digital-to-analog conversion system with compensation circuit | |
| AU639839B2 (en) | Analog-to-digital converter circuit | |
| EP0015253B1 (en) | A transducer for sensing a variable parameter and for converting a so-obtained analog signal to a digital signal | |
| JPS58212220A (ja) | アナログ／デイジタル変換器のオフセツト電圧補正方法 | |
| JPS57152219A (en) | Precision correcting circuit for analog-to-digital converter | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| JPS58222616A (ja) | Ｄ／ａ変換回路 | |
| JPH0547006B2 (ja) | ||
| JPS6256467B2 (ja) | ||
| JPS56164628A (en) | Parallel feedback type analog-to-digital converter | |
| CN118068077A (zh) | 一种峰值检测电路及检测方法 | |
| JPS57180230A (en) | Analog-to-digital conversion circuit | |
| JPH05322941A (ja) | 交流計測装置の調整方法 | |
| JP2808771B2 (ja) | アナログ／ディジタル変換器 | |
| JPS58222617A (ja) | アナログ／デジタル変換器のオフセツト電圧補正方法 | |
| JPH0622331B2 (ja) | Ｄ―ａコンバータ | |
| JPH0590964A (ja) | Ａ／ｄ変換装置 | |
| JPH0637449Y2 (ja) | 基準電圧発生器 | |
| KR930005170Y1 (ko) | A/d 변환기 칩 누설전류 보상회로 | |
| JPS5713814A (en) | Analog-to-digital converting circuit | |
| KR920003886B1 (ko) | 축차비교 적분형 아날로그 디지탈 변환기 | |
| SU1619198A1 (ru) | Устройство дл измерени модул коэффициента передачи четырехполюсников | |
| SU1108509A1 (ru) | Аналоговое запоминающее устройство | |
| JPH01318466A (ja) | Ａ／ｄ変換回路 | |
| RU2018137C1 (ru) | Измерительный преобразователь напряжения во временной интервал |