SU1108509A1 - Аналоговое запоминающее устройство - Google Patents

Abstract

АНАЛОГОВОЕ ЗАПОМИНМЩЕЕ УСТРОЙСТВО, содержащее компараторы с пам тью, первые входы которых  вл ютс  входом устройства, вторые входыI компараторов соединены с шиной управ лени , формирователь опорных напр жений , выходы которого соединены с третьими вхадами компараторов, усилитель , выход которого  вл етс  выходом устройства, блок пам ти, о тл и ч а ю щ е е с   тем,, что, с целью повышени  точности устройства, в него введен сумматор, входа группы которого соединены с выходами компараторов , выход сумматора соединен с инвертирующим входом усилител , меинвертирующий вход которого соединен с выходом блока пам ти, первый вход пам ти соединен с выходом усилител  , второй вход блока пам ти  вл етс  входом устройства, а третий вход блока пам ти соединен с шиной управлени , вход сумматора соединен с последним выходом формировател  опорных напр жений.

Description

Изобретение относитс  к вычислительной технике, в частности к технике аналоговых.запоминающих устройств , и может быть использовано при построении аналого-цифровых пре- 5 обраэователей (АЦП).

Известно аналоговое запоминающее устройство, содержащее компаратор, цифро-аналоговый преобразователь, элементы И, счетчик и усилитель (11 . О

Недостатком устройства  вл етс  сравнительно большое врем  выборки входного сигнала, обусловленное временем отслеживани  входного сигнала через цепь отрицательной обратной tS св зи (ООС), содержащую компаратор напр жени , реверсивный счетчик и цифротаналоговый-преобразователь (ЦАП). Кроме того, точность выборки в зтих устройствах принципиально 20 ограничена шагом квантовани  (разр дностью ) ЦАП.

Наиболее близким к предлагаемому по технической сущности  вл етс  аналоговое запоминающее устройство, лизованное на основе АЦП параллельного типа и содержащее компараторы, инвертирующие входы которых объединены и  вл ютс  входом устройства, а неинвертирующие подключены соответ-зо ственно к выходам формировател  опорных напр жений, выходы компараторов через схемы стробировани  подключены к блоку пам ти, в котором происходит запоминание выбранного значени  вход- с ного сигнала в виде унитарного цифрового кода. Состо ние блока пам ти считываетс  посредством кодирующей логики и далее поступает на ЦАП, на выходе которого уже образуетс  выбран- о ное значение входного сигнала в аналоговой форме Г21.

Недостатком данного устройства  вл етс  низка  точность, обусловленна . ограниченной точностью и разр дноетью АЦП;

Целью изобретени   вл етс  повышение точности устройства.

Поставленна  цель достигаетс  тем, что и аналоговое запоминающее уст- 50 ройство, содержащее компараторы с па тью , первые входы которых  вл ютс  входом устройства, вторые входы компараторов соединены с шиной управлени  ,формирователь опорных напр женип 55 выходы которого соединены с третьими ходами компараторов, усилитель, выод которого  вл етс  выходом устройства ,, блок пам ти, введен сумматор, входы группы которого соединены с выходами компараторов, выход сумматора соединен с инвертирующим входом усилител , неинвертирующий вход которого соединен с выходом блока пам ти , первый вход блока пам ти соединен с выходом усилител , второй вход блока пам ти  вл етс  входом устройства , а третий вход блока пам ти соединен с шиной управлени , вход сумматора соединен с последним выходом формировател  опорных напр жений.

На фиг. 1 представлена функциональна  схема предложенного устройства; на фиг. 2 - блок пам ти, вариант.

Устройство содержит формирователь 1 опорных напр жений, усилитель 2, компараторы 3, блок 4 пам ти, сумматор 5, резисторы 6, шина 7 управлени . Блок 4 пам ти содержит повторитель 8 направлени , ключ 9, накопительньй элемент на конденсаторе 10, дифференциальный усилитель 11.

Устройство работает следующим образом .

На шину 7 управлени  поступает цифровой управл ющий сигнал, например логическа  единица, и устройство переходит в режим выборки входного сигнала. При этом компараторы 3 начинают сравнивать уровни сигналов на своих входах в соответствие с разрешением , поступившим на их входы стробировани . Если, например, уровень входного .сигнала превьш1ает уровень соответствующего опорного напр жени  то компаратор 3 формирует (или оставл ет) на своем выходе стандартньш логический уровень, близкий к потенциалу нул . Так как входной сигнал поступает на первые входы сразу всех компараторов 3, то на их выходах формируетс  цифровой унитарный код, соответствующий равномерно квантованному в пределах шкалы входному сигналу.

В таблице показано соответствие кода входному и опорнымнапр жени м л  , где N - число разр дов.

Сформированный код в конечном счее соответствует определенному набоу аналоговых сигналов на выходах омпараторой 3, которые затем преобазуютс  в ток резисторами 6 суммаора 5 и поступают на инвертирующий ход усилител  11, где происходит уммирование. Так как сумма токов в точке суммировани  в идеальном случае должна быть равна нулю, то компенсирующий ток поступает через резистор обратной св зи, при этом на , выходе устройства по вл етс  напр жение , примерно соответствующее напр жению на входе-резисторов 6. С увеличением числа компараторов N это соответствие будет все более точным, но при устройство становитс  сложным. Дл  того, чтобы повысить точность без существенного усложнени  схемы, в устройстве имеетс  блок 4 пам ти, в задачу которого входит полна  отработка разности между входным и выходным напр жени ми и последующее запоминание этой разности в режиме хранени . Блок 4 пам ти с точностью до собственного смещени  нул  уравнивает эти напр жб ни  за счет измерени  напр жени  на неинвертирующем входе усилител  2 в силу того, что образуетс  контур (ООО через вход блока 4, неинвертирующий вход усилител  2., выход устройства , к которому присоединен, один из входов блока 4. Таким образом, компараторы 3 производ т быструю, но грубую выборку входного сигнала не дава  в то же врем  за счет своего высокого быстродействи  перегру жатьс  по входу блока 4 пам ти, кото рый, в свою очередь, производит точную подстройку уровн  выходного напр жени  посредством контура сое. Резистор 6, присоединенный одним из выводов к минусовому выходу формировател  опорных напр жений 1, служит дл  создани  посто нного отрицательного тока смещени  в суммирук1щей точ ке усилител  2, так как выходные напр жени  компараторов 3 могут принимать только по южительные значе .ни  и соответствующие токи через ос тальные резисторы 6 будут положител ными. Введение отрицательного тока смещени  позвол ет также производить выборку бипол рных входных сигналов. Переход устройства в режим хранени  происходит после поступлени  на шину 7 цифрового управл ющего сигнала другого логического уровн , например логического нул . .При этом компараторы 3 зaпoминaюt сформированный код до следующей выборки, поддержива  соответствующие токи в цепи резисторов 6, а блок 4 пам ти запоминает отслеженную им разность, поддержива  в режиме хранени  соответствующий потенциал на неинвертирующем , входе усилител  2. Следовательно, , на выходе устройства в режиме хранени  поддерживаетс  выбранный уровень входного аналогового сигнала. Предпоженное устройство реализовано в виде макета с применением интегральных компараторов типа 597СА., интегрального операционного усилител  типа 154УДЗ и резистивного формировател  опорных напр жений. В качестве блока пам ти использована интегральна  микросхема, аналогична  микросхеме НА2420. При шкале входного сигнала 1 5 В врем  выборки с точностью 0,02% не превышает 500 не и ограничиваетс  в основном временем установлени  выходного напр жени  операционного усилител  154УДЗ. Технико-экономическа  эффективность предложенного устройства определ ет- . с  повышением точности выборки входного аналогового сигнала при сохранении малого времени выборки и значительном упрощении устройства, возможностью реализовать устройство на допустимой элементной базе, а также по интегральной технологии, относительной простотой устройства при высоких качественных показател х.

Uii, 3 В

Claims (1)

1. АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее компараторы с памятью, первые входы которых являются входом устройства, вторые входыΐ компараторов соединены с шиной управления, формирователь опорных напря- жений, выходы которого соединены с третьими входами компараторов, усилитель, выход которого является выходом устройства, блок памяти, о тличающееся тем,, что, с целью повышения точности устройства, в него введен сумматор, входы группы которого соединены с выходами компараторов, выход сумматора соединен с инвертирующим входом усилителя, неинвертирующий вход которого соединен с выходом блока памяти, первый вход памяти соединен с выходом усилителя , второй вход блока памяти является входом устройства, а третий вход блока памяти соединен с шйной управления, вход сумматора соединен с последним выходом формирователя опорных напряжений.

   g