JPS58172560A - D/aコンバ−タの直線性測定方法 - Google Patents
D/aコンバ−タの直線性測定方法Info
- Publication number
- JPS58172560A JPS58172560A JP5495482A JP5495482A JPS58172560A JP S58172560 A JPS58172560 A JP S58172560A JP 5495482 A JP5495482 A JP 5495482A JP 5495482 A JP5495482 A JP 5495482A JP S58172560 A JPS58172560 A JP S58172560A
- Authority
- JP
- Japan
- Prior art keywords
- output
- converter
- clock
- differential amplifier
- converted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
葎)発明の技術分野
本発明FiD/Aコンバータにおける直線性測定方法の
改良に関する。
改良に関する。
伽)技術の背景
情報処理システムは半導体技術特に集積化技術の発達に
伴い広い分野に普及して利用されるようになつ九。アナ
ログ情報を論理処理に適したディジタル情報に変換する
ためのA/D変換あるいはその逆のD/A変換回路が9
例えば音声11儂等におけるディジタル処理の要求に応
えて低コスト高精度の変換回路素子が数多く提供される
ようになった。本発明はこの領域におけるD/Aコンバ
ータの直線性の測定方法に関するものである。
伴い広い分野に普及して利用されるようになつ九。アナ
ログ情報を論理処理に適したディジタル情報に変換する
ためのA/D変換あるいはその逆のD/A変換回路が9
例えば音声11儂等におけるディジタル処理の要求に応
えて低コスト高精度の変換回路素子が数多く提供される
ようになった。本発明はこの領域におけるD/Aコンバ
ータの直線性の測定方法に関するものである。
(C)従来技術と問題点
第1図は従来におけるD/Aコンバータの直線性測定方
法によるブロック図、第2図はその動作タイムチャート
を示す。
法によるブロック図、第2図はその動作タイムチャート
を示す。
図にシいて1は制@部、2はクロ、り発生器、3は計数
器、4は被測定体のD/Aコンバータ(DUT)および
5は基準のA/Dコンバータでめる。
器、4は被測定体のD/Aコンバータ(DUT)および
5は基準のA/Dコンバータでめる。
制御部1よりクロック発生器2を介してクリヤ信号を発
生させ、計数器3こ\ではD$T4の入力に対応する2
進計数器3の出力をオール10”また籾 はオール″1″に綻期設定する。オール゛0°に設定し
たときはDIT4の出力を=(マイナス)フルスケール
電圧としてA/Dコンバータ5によりA/D変換して、
そのディジタル値を制御部1で読み取り記憶しておく。
生させ、計数器3こ\ではD$T4の入力に対応する2
進計数器3の出力をオール10”また籾 はオール″1″に綻期設定する。オール゛0°に設定し
たときはDIT4の出力を=(マイナス)フルスケール
電圧としてA/Dコンバータ5によりA/D変換して、
そのディジタル値を制御部1で読み取り記憶しておく。
次に制御部lよりクロ。
り発生器2を介してクロックパルスを発生させ計数器3
により加算を行い計数出力を1つ進める。
により加算を行い計数出力を1つ進める。
計数器3よりの計数出力tDIT4に入力してD/A賛
換し更にA/Dコンバータ5により制御部1の変換命令
に従ってA/D変換し、そのディジタル値を制御部1で
読み取り別に記憶しておく、このように計数器3をオー
ル″0″に初期設定したと!はクロック発信器2からク
ロック信号を1ヶ発1:1 信する都度計数器3は加算計数して計数出力をDyI3
に入力し、計数器3の出力がオール″1”になる迄逐一
加算してその計数出力をD7T4によりD/A変換后更
にA/Dコンバータ5によるA/D変換して、そのディ
ジタル値を制御部1において順に記憶しておけば、その
記憶データから4 はIVTtの入力がオール″0”と11′mの時にける
実際の出力値が得られるので、その理想直線からのはず
れが直線性誤差として示される。
換し更にA/Dコンバータ5により制御部1の変換命令
に従ってA/D変換し、そのディジタル値を制御部1で
読み取り別に記憶しておく、このように計数器3をオー
ル″0″に初期設定したと!はクロック発信器2からク
ロック信号を1ヶ発1:1 信する都度計数器3は加算計数して計数出力をDyI3
に入力し、計数器3の出力がオール″1”になる迄逐一
加算してその計数出力をD7T4によりD/A変換后更
にA/Dコンバータ5によるA/D変換して、そのディ
ジタル値を制御部1において順に記憶しておけば、その
記憶データから4 はIVTtの入力がオール″0”と11′mの時にける
実際の出力値が得られるので、その理想直線からのはず
れが直線性誤差として示される。
尚計数器3の出力をオール″1”に初期設定したときは
クロック発信器2からのクロ、り信号毎に減算計数して
、計数出力をDpT4 K入力し計数器3の出力がオー
ル10″になる迄同様の操作を順に続ければ順序は逆と
なるが同様の結果が得られる。通常アナログ値として取
扱う電圧は数十ボと低い場合はオール1″1″のフルス
ケールヲ1゜ポル) (V)とすればその最低単位とy
)は39mVとなるため雑音等の影響も少く、良い測定
結果が得られるが、 DJ/T30分解能が高くなると
次ビット、A/Dコンバータ5の分解卵、精家とも16
ビツトとすれば12ビツトは即ち1/4096゜16ビ
、トは即ち1/65536であり、理想的にはけ前述と
同様にフルスケールIOVとするとその値は2.44
mVと微小なためA/Dコンバータ5に0.15 mV
の検出能力があっても雑音の影響を大きく受けて了い充
分な結果が得られない場合が存在する。
クロック発信器2からのクロ、り信号毎に減算計数して
、計数出力をDpT4 K入力し計数器3の出力がオー
ル10″になる迄同様の操作を順に続ければ順序は逆と
なるが同様の結果が得られる。通常アナログ値として取
扱う電圧は数十ボと低い場合はオール1″1″のフルス
ケールヲ1゜ポル) (V)とすればその最低単位とy
)は39mVとなるため雑音等の影響も少く、良い測定
結果が得られるが、 DJ/T30分解能が高くなると
次ビット、A/Dコンバータ5の分解卵、精家とも16
ビツトとすれば12ビツトは即ち1/4096゜16ビ
、トは即ち1/65536であり、理想的にはけ前述と
同様にフルスケールIOVとするとその値は2.44
mVと微小なためA/Dコンバータ5に0.15 mV
の検出能力があっても雑音の影響を大きく受けて了い充
分な結果が得られない場合が存在する。
(d) 発明の目的
本発明は上記の欠点を除去し雑音の影響を受けることな
く、被測定体のD/Aコンバータの直線性を測定する手
段を提供しようとするものである。
く、被測定体のD/Aコンバータの直線性を測定する手
段を提供しようとするものである。
(e) 発明の構成
そしてこの目的は本発明によるクロック信号を逐一積算
する計数器の計数出方を被測定体のD/Aコンバータに
入力し、その変換出力を基準のA/D:+7 /< −
夕により逆変換して得たディジタル出力を処理して被測
定体の直線性の測定するシステムにおいて、該D/Aコ
ンバータの変換出力を差動増幅器に入力すると共に、同
変換出力を別途備えたサンプルホールド回路に入力して
得る1クロック遅れの保持変換出力と比較して、1クロ
、り毎に1クロック変化分に和尚するアナログ出力の増
幅信号を得る手段を備えてなり、該増幅信号を前記A/
Dコンバータに入力して1クロツク毎に得るディジタル
出力の積算値により被測定体のD/Aコンバータにおけ
る出力直線性誤差測定結果を得ることを特徴とするD/
Aコンバータの直線性測定方法を提供することによって
達成することが出来る。
する計数器の計数出方を被測定体のD/Aコンバータに
入力し、その変換出力を基準のA/D:+7 /< −
夕により逆変換して得たディジタル出力を処理して被測
定体の直線性の測定するシステムにおいて、該D/Aコ
ンバータの変換出力を差動増幅器に入力すると共に、同
変換出力を別途備えたサンプルホールド回路に入力して
得る1クロック遅れの保持変換出力と比較して、1クロ
、り毎に1クロック変化分に和尚するアナログ出力の増
幅信号を得る手段を備えてなり、該増幅信号を前記A/
Dコンバータに入力して1クロツク毎に得るディジタル
出力の積算値により被測定体のD/Aコンバータにおけ
る出力直線性誤差測定結果を得ることを特徴とするD/
Aコンバータの直線性測定方法を提供することによって
達成することが出来る。
(「)発明の実施例
以下本発明の一実施例について図面を参照しつ\説明す
る。第3図に本発明の一実施例におけるD/Aコンバー
タの直線性測定方法によるブロック図、第4図にその動
作タイムチャートを示す。
る。第3図に本発明の一実施例におけるD/Aコンバー
タの直線性測定方法によるブロック図、第4図にその動
作タイムチャートを示す。
第3図において1aは制御部、2はクロック発生器、
3F′i計数器、4は被測定体のA/Dコンパータ(
D#T)、5はA/Dコンバータ、6はサンプルホール
ド回路および7は差動増幅器である。
3F′i計数器、4は被測定体のA/Dコンパータ(
D#T)、5はA/Dコンバータ、6はサンプルホール
ド回路および7は差動増幅器である。
制御部1a−A/Dコンバータ5は制御部1aが測定結
果の処理機症を異にする他は従来の各部に同様でありそ
の機能も同等である。
果の処理機症を異にする他は従来の各部に同様でありそ
の機能も同等である。
本発明の一実施例においても制御部laF′iクロック
発生器2を経由してクリヤパルスを計数器3に送出しそ
の出力を例えばオール@O″に初期設定する。次に制御
部1aViサンプルホールド命令をサンプルホールド回
路6へ送出する。この時点における差動増幅器7の出力
はOvがA/Dコンバータ5に送出されているが、制御
部1aけA/Dコンバータ5へ変換命令tQを送出して
A/D変換を行わせてそのディジタル出力値Doを読み
取り−(マイナス)フルスケール電圧として記憶してお
く。次に制御部1aよりクロック発生器2を介してクロ
、クパルスを発生させ、計数器3により加算を行い計数
出力を1ろ進める。計数器3よりの計数出力tDfT4
に入力してD/A変換し差動増幅器7に入力するとこの
時点ではサンプルホールド回路6からは前のサンプル/
ホールド命令によるアナログ値を保っており差動増幅器
7の他の入力は0なのでその時の差動増幅器7の出力は
υ IMIT4 のはソKXILSBとなる。
発生器2を経由してクリヤパルスを計数器3に送出しそ
の出力を例えばオール@O″に初期設定する。次に制御
部1aViサンプルホールド命令をサンプルホールド回
路6へ送出する。この時点における差動増幅器7の出力
はOvがA/Dコンバータ5に送出されているが、制御
部1aけA/Dコンバータ5へ変換命令tQを送出して
A/D変換を行わせてそのディジタル出力値Doを読み
取り−(マイナス)フルスケール電圧として記憶してお
く。次に制御部1aよりクロック発生器2を介してクロ
、クパルスを発生させ、計数器3により加算を行い計数
出力を1ろ進める。計数器3よりの計数出力tDfT4
に入力してD/A変換し差動増幅器7に入力するとこの
時点ではサンプルホールド回路6からは前のサンプル/
ホールド命令によるアナログ値を保っており差動増幅器
7の他の入力は0なのでその時の差動増幅器7の出力は
υ IMIT4 のはソKXILSBとなる。
こ\でKけ差動増幅器の増幅利得である。制御部1aは
差動増幅器7の出力を入力されるA/Dコンバータ5へ
変換命令を送出してディジタル出力値DIを読み取る。
差動増幅器7の出力を入力されるA/Dコンバータ5へ
変換命令を送出してディジタル出力値DIを読み取る。
?1III夜部1aは従来と異り、先に記憶したディジ
タル出力値Doに加えたDO+D1を記憶しておく。次
に制御部1aはサンプル/ホールド命令をサンプルホー
ルド回路6に送出し。
タル出力値Doに加えたDO+D1を記憶しておく。次
に制御部1aはサンプル/ホールド命令をサンプルホー
ルド回路6に送出し。
クロック発生器2をしてクロック信号を送出させて計数
器3は加算計数して計数出力をDt!IT4に入力して
D/A変換し、差動増幅器7に入力してA/Dコンバー
タ5で逆変換して得られたディジタル出力値D2を制御
部1aにおいてDO+D1+D2を記憶する。このよう
にすべての組合せについて順番に値を記憶していくと、
制御部1aには従来4 と同様にその記憶データからはDIT&の入力がオール
@0”とl′の時に対応するA/Dコン器3の初期設定
をオール”1”として+(プラス)フルスケールに設定
しオール″0”になる迄操作しても同一の結果が得られ
ることは従来と変りない。第4図に本発明の一実施例に
おける変換特性線図を示す。
器3は加算計数して計数出力をDt!IT4に入力して
D/A変換し、差動増幅器7に入力してA/Dコンバー
タ5で逆変換して得られたディジタル出力値D2を制御
部1aにおいてDO+D1+D2を記憶する。このよう
にすべての組合せについて順番に値を記憶していくと、
制御部1aには従来4 と同様にその記憶データからはDIT&の入力がオール
@0”とl′の時に対応するA/Dコン器3の初期設定
をオール”1”として+(プラス)フルスケールに設定
しオール″0”になる迄操作しても同一の結果が得られ
ることは従来と変りない。第4図に本発明の一実施例に
おける変換特性線図を示す。
(g) 発明の詳細
な説明し九ように本発明によればA/Dコンバータに入
力されるクロ、り毎の信号は該クロックにおける変換電
圧と一つ遅れたサンプリングホールドによる保持変換電
圧の差電圧によるD/Aコンバータの単位ステ、プが差
動増幅器でに倍されその電圧をA/D変換した上、ディ
ジタル出力値として制御部において積算するので2例え
ばに、=100〜1000程度の一定に設定すれば殆ん
どノイズの影響が無視出来る。ti差動増幅器のクロッ
ク毎に得られる出力電圧ははy一定領域に限られるため
A/D変換誤差があったとしても変化が少く、測定誤差
も1/Kに減少出来る上。
力されるクロ、り毎の信号は該クロックにおける変換電
圧と一つ遅れたサンプリングホールドによる保持変換電
圧の差電圧によるD/Aコンバータの単位ステ、プが差
動増幅器でに倍されその電圧をA/D変換した上、ディ
ジタル出力値として制御部において積算するので2例え
ばに、=100〜1000程度の一定に設定すれば殆ん
どノイズの影響が無視出来る。ti差動増幅器のクロッ
ク毎に得られる出力電圧ははy一定領域に限られるため
A/D変換誤差があったとしても変化が少く、測定誤差
も1/Kに減少出来る上。
差動増幅器を用いることによりD/Aコンバータおよび
サンプルホールド回路から入力される信号における共通
モード雑音も相殺除去されるので良好な結果が得られる
。
サンプルホールド回路から入力される信号における共通
モード雑音も相殺除去されるので良好な結果が得られる
。
同直線性誤差はフルスケールレンジまたは最低単位ピッ
)(LSB)に対する割合で表現するので給体精度は必
要なく、測定時間中差動増幅器におけるドリフト/オフ
セットがLSHに比較して充分小さければ差動増幅器の
利得は一定とする他は任意に設定出来るので贅単な測定
か可能とな氏
)(LSB)に対する割合で表現するので給体精度は必
要なく、測定時間中差動増幅器におけるドリフト/オフ
セットがLSHに比較して充分小さければ差動増幅器の
利得は一定とする他は任意に設定出来るので贅単な測定
か可能とな氏
第1図は従来におけるD/Aコンバータの直線性測定方
法によるプロ、り図、第2図はその動作タイムチャート
、第3図は本発明の一実施例におけるD/Aコンバータ
の直線性測定方法によるプロ、り図、第4図はその動作
タイムチャートおよび第5図はD/Aコンバータの変換
特性線図である。図において1,1aFi制御部、2は
クロック発生器、3は計数器、4ri被試験体のD/A
コンバーク(D#T)、5は基準のA/Dコンバータ。 6はサンプルホールド回路および7は差動増幅器である
。
法によるプロ、り図、第2図はその動作タイムチャート
、第3図は本発明の一実施例におけるD/Aコンバータ
の直線性測定方法によるプロ、り図、第4図はその動作
タイムチャートおよび第5図はD/Aコンバータの変換
特性線図である。図において1,1aFi制御部、2は
クロック発生器、3は計数器、4ri被試験体のD/A
コンバーク(D#T)、5は基準のA/Dコンバータ。 6はサンプルホールド回路および7は差動増幅器である
。
Claims (1)
- 【特許請求の範囲】 クロ、り信号を逐一積算する計数器の計数出力を被測定
体のD/Aコンバータに入力し、その変換出力を基準の
A/Dコンバータにより逆変換して得たディジタル出力
を処理して被測定体の直線性を測定するシステムにおい
て、該D/Aコンバータの変換出力を差動増幅器に入力
すると共に。 同変換出力を別途備えたサンプルホールド回路に入力し
て得る1クロ、り遅れの保持変換出力と比較して、1ク
ロツク毎に1クロック変化分に相当するアナログ出力の
増i信号を得る手段を備えてなり、該増幅信号を前記A
/Dコンバータに入力して1クロツク毎に得るデジタル
出力の積算値により被I11定休のD/Aコンバータに
おける出力直線性誤差測定結果を得ることを特徴とする
D/A凸ンパータの直線性測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5495482A JPS58172560A (ja) | 1982-04-02 | 1982-04-02 | D/aコンバ−タの直線性測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5495482A JPS58172560A (ja) | 1982-04-02 | 1982-04-02 | D/aコンバ−タの直線性測定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58172560A true JPS58172560A (ja) | 1983-10-11 |
Family
ID=12985059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5495482A Pending JPS58172560A (ja) | 1982-04-02 | 1982-04-02 | D/aコンバ−タの直線性測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58172560A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60232721A (ja) * | 1984-05-02 | 1985-11-19 | Sony Tektronix Corp | デジタル・アナログ変換器用試験装置 |
JPS61186867A (ja) * | 1985-02-14 | 1986-08-20 | Yokogawa Hewlett Packard Ltd | Dac測定回路 |
JPS62136129A (ja) * | 1985-12-10 | 1987-06-19 | Matsushita Electric Ind Co Ltd | A/dコンバ−タの試験方法 |
JPH01123530A (ja) * | 1987-11-06 | 1989-05-16 | Nec Ic Microcomput Syst Ltd | D/a変換器の単調増加特性測定装置 |
JPH0212075A (ja) * | 1988-03-31 | 1990-01-17 | Hewlett Packard Co <Hp> | インサーキット試験装置および方法 |
JP2006266837A (ja) * | 2005-03-23 | 2006-10-05 | Advantest Corp | 試験装置 |
WO2020250309A1 (ja) * | 2019-06-11 | 2020-12-17 | 三菱電機株式会社 | 誤差検出回路 |
-
1982
- 1982-04-02 JP JP5495482A patent/JPS58172560A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60232721A (ja) * | 1984-05-02 | 1985-11-19 | Sony Tektronix Corp | デジタル・アナログ変換器用試験装置 |
JPS61186867A (ja) * | 1985-02-14 | 1986-08-20 | Yokogawa Hewlett Packard Ltd | Dac測定回路 |
JPH0582780B2 (ja) * | 1985-02-14 | 1993-11-22 | Hewlett Packard Yokogawa | |
JPS62136129A (ja) * | 1985-12-10 | 1987-06-19 | Matsushita Electric Ind Co Ltd | A/dコンバ−タの試験方法 |
JPH01123530A (ja) * | 1987-11-06 | 1989-05-16 | Nec Ic Microcomput Syst Ltd | D/a変換器の単調増加特性測定装置 |
JPH0212075A (ja) * | 1988-03-31 | 1990-01-17 | Hewlett Packard Co <Hp> | インサーキット試験装置および方法 |
JP2006266837A (ja) * | 2005-03-23 | 2006-10-05 | Advantest Corp | 試験装置 |
WO2020250309A1 (ja) * | 2019-06-11 | 2020-12-17 | 三菱電機株式会社 | 誤差検出回路 |
JPWO2020250309A1 (ja) * | 2019-06-11 | 2021-11-25 | 三菱電機株式会社 | 誤差検出回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5446371A (en) | Precision analog-to-digital converter with low-resolution and high-resolution conversion paths | |
US4082998A (en) | Dual slope integration circuit | |
US4315254A (en) | Self-compensating A-D converter | |
US4983969A (en) | Successive approximation analog to digital converter | |
JPS58172560A (ja) | D/aコンバ−タの直線性測定方法 | |
JPH0364216A (ja) | アナログ信号を正確にディジタル化するための方法と装置 | |
US4660075A (en) | Color information detecting device | |
JPS61199199A (ja) | アナログ入力装置 | |
GB1569390A (en) | Voltmeters | |
US4924224A (en) | High-accuracy A/D converter | |
US4484177A (en) | Analog-to-digital converter apparatus for condition responsive transducer | |
US5552784A (en) | Distortion reduction circuit for analog to digital converter system | |
JPS5829219A (ja) | アナログ・デイジタル変換装置 | |
WO2022241698A1 (zh) | 模数转换电路、集成芯片、显示装置及模数转换方法 | |
JPS6029028A (ja) | 高速アナログ・デジタル変換回路 | |
JPH0526372B2 (ja) | ||
SU1503017A1 (ru) | Стробоскопический цифровой преобразователь | |
JP2725424B2 (ja) | アナログディジタル変換器 | |
CN115683368A (zh) | 消除远端寄生电阻的温度传感方法及远端温度传感芯片 | |
JPS59140720A (ja) | アナログ・デジタル変換回路 | |
SU1108509A1 (ru) | Аналоговое запоминающее устройство | |
KR930011572B1 (ko) | 아날로그-디지탈 영상신호 변환장치 | |
KR950002421B1 (ko) | 매스 플로우 콘트롤러의 독출 신호의 잡음 제거 방법 | |
JPS59226877A (ja) | 微小電圧変化分の測定回路 | |
RU1788446C (ru) | Многоканальный измеритель температуры |