JPH0582780B2 - - Google Patents
Info
- Publication number
- JPH0582780B2 JPH0582780B2 JP60026730A JP2673085A JPH0582780B2 JP H0582780 B2 JPH0582780 B2 JP H0582780B2 JP 60026730 A JP60026730 A JP 60026730A JP 2673085 A JP2673085 A JP 2673085A JP H0582780 B2 JPH0582780 B2 JP H0582780B2
- Authority
- JP
- Japan
- Prior art keywords
- dac
- analog
- word
- output signal
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005259 measurement Methods 0.000 claims abstract description 12
- 238000005070 sampling Methods 0.000 claims abstract description 11
- 238000012935 Averaging Methods 0.000 claims description 2
- 238000012360 testing method Methods 0.000 claims description 2
- 230000001960 triggered effect Effects 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 241000965606 Saccopharyngidae Species 0.000 abstract 1
- 230000009747 swallowing Effects 0.000 abstract 1
- 101100115778 Caenorhabditis elegans dac-1 gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 101100015484 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GPA1 gene Proteins 0.000 description 2
- 229920005994 diacetyl cellulose Polymers 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はDAC（デジタルアナログ変換器）の性
能を試験するためのDAC測定回路、特にダイナ
ミツク測定回路に関する。
能を試験するためのDAC測定回路、特にダイナ
ミツク測定回路に関する。
DACはデジタルワードを入力し、その入力に
対応するアナログ出力を発生するものであるが、
入力に正確に対応した出力を発生することが必要
である。したがつて、DACの開発、製造あるい
はその使用時（近時は１個の部品としてDACが
市販されている）に、そのDACの性能を評価す
ることが重要である。DACの測定において、直
流的にはDACにあるデジタルワードを与え、そ
の出力をデジタル電圧計で読み、それを解析する
ことで評価できる。従来、ダイナミツク測定に対
しては、以下に述べる２つの方法が行なわれてい
た。
対応するアナログ出力を発生するものであるが、
入力に正確に対応した出力を発生することが必要
である。したがつて、DACの開発、製造あるい
はその使用時（近時は１個の部品としてDACが
市販されている）に、そのDACの性能を評価す
ることが重要である。DACの測定において、直
流的にはDACにあるデジタルワードを与え、そ
の出力をデジタル電圧計で読み、それを解析する
ことで評価できる。従来、ダイナミツク測定に対
しては、以下に述べる２つの方法が行なわれてい
た。
第３図は従来のDAC測定回路の入出力特性を
示した図であり、Ａは入力データワードを示し、
Ｂはその出力アナログ信号を示す。この場合にお
いては、ワードを発生させてからアナログ信号が
安定するまでの遅延時間tsを設定し、DACの速度
と同じ速さでサンプルポイントの点でADC（アナ
ログデジタル変換）を行なう。tsはプログラマブ
ルデイレイ・ラインを使つて例えば1nSずつずら
し、アナログ信号の異なる複数個のポイントをサ
ンプルする。しかしながらこの方法においては、
DACと同一速度でサンプルしなければならず、
高速動作において精度を高く保つには高価な
DACおよびサンプル／ホールド回路が必要とな
る。プログラマブルデイレイ・ラインを使用せ
ねばならず、tsをずらす分解能および精度がプロ
グラマブルデイレイ・ラインの性能に依存する、
例えばtsを10nSずつ正確にずらすことは困難であ
る。DACの種類によつてtsを変化せねばならな
いが、これもプログラマブルデイレイ・ラインの
性能により制限され、自由に且つ簡単にtsを変化
させることはできない。
示した図であり、Ａは入力データワードを示し、
Ｂはその出力アナログ信号を示す。この場合にお
いては、ワードを発生させてからアナログ信号が
安定するまでの遅延時間tsを設定し、DACの速度
と同じ速さでサンプルポイントの点でADC（アナ
ログデジタル変換）を行なう。tsはプログラマブ
ルデイレイ・ラインを使つて例えば1nSずつずら
し、アナログ信号の異なる複数個のポイントをサ
ンプルする。しかしながらこの方法においては、
DACと同一速度でサンプルしなければならず、
高速動作において精度を高く保つには高価な
DACおよびサンプル／ホールド回路が必要とな
る。プログラマブルデイレイ・ラインを使用せ
ねばならず、tsをずらす分解能および精度がプロ
グラマブルデイレイ・ラインの性能に依存する、
例えばtsを10nSずつ正確にずらすことは困難であ
る。DACの種類によつてtsを変化せねばならな
いが、これもプログラマブルデイレイ・ラインの
性能により制限され、自由に且つ簡単にtsを変化
させることはできない。
第４図は従来の他のDAC測定回路の原理を示
した図である。この方法においては、DACの出
力が疑似正弦波となるようなワードをDACに与
えてDACを高速度で動作させ、その出力をLPF
を通して正弦波に変換する。そしてこのアナログ
信号を解析することによりDACを評価する。即
ちアナログ信号の歪みやノイズを測定する。しか
しながらこの方法においては、出力アナログ信
号に歪みが存在する場合、DAC出力の階段波形
の振幅や発生時刻に関し、どの部分に誤差がある
のか知ることができない、LPFによつてDAC
の欠点がかくれてしまい、真のDACの特性を評
価できない、等の欠点があつた。
した図である。この方法においては、DACの出
力が疑似正弦波となるようなワードをDACに与
えてDACを高速度で動作させ、その出力をLPF
を通して正弦波に変換する。そしてこのアナログ
信号を解析することによりDACを評価する。即
ちアナログ信号の歪みやノイズを測定する。しか
しながらこの方法においては、出力アナログ信
号に歪みが存在する場合、DAC出力の階段波形
の振幅や発生時刻に関し、どの部分に誤差がある
のか知ることができない、LPFによつてDAC
の欠点がかくれてしまい、真のDACの特性を評
価できない、等の欠点があつた。
本発明は上述した欠点を除去するためになされ
たもので、DACを高速度で動作させながら、
DACのダイナミツク特性を高精度に測定（評価）
できる回路を提供することである。
たもので、DACを高速度で動作させながら、
DACのダイナミツク特性を高精度に測定（評価）
できる回路を提供することである。
本発明において、DACの出力はサンプラによ
つてサンプルされアナログ・デジタル変換され
る。そしてサンプルポイントの移動は遅延時間を
一定にしたままで、DACの出力を時間的にずら
すことにより行なわれる。このずらす動作はパル
ス除去回路を用いてワード発生器のクロツクを１
つ除去し、ワードの発生されるタイミングをずら
すことにより行なわれる。
つてサンプルされアナログ・デジタル変換され
る。そしてサンプルポイントの移動は遅延時間を
一定にしたままで、DACの出力を時間的にずら
すことにより行なわれる。このずらす動作はパル
ス除去回路を用いてワード発生器のクロツクを１
つ除去し、ワードの発生されるタイミングをずら
すことにより行なわれる。
第１図は本発明の実施例によるDAC測定回路
のブロツク図、第２図は第１図に示した回路の動
作説明図である。両図において、被測定試料であ
るDAC１（例えば８ビツトや16ビツト）はデジ
タルワード発生器３からのワードを受信し、その
ワードの変化に応じて信号ａを発生する。ワード
発生器３はDAC１の出力が周期波（周期Ｔ）と
なるワードを発生する。信号ａはADC７により
アナログ・デジタル変換されてメモリ９中で記憶
される。サンプラ５はサンプルパルス発生器１６
により付勢される。サンプルパルス発生器１６
は、クロツクパルス発生器１１、分周器１３（不
要の場合もある）および遅延回路１５を介して付
勢される。遅延時間tdはDACの出力が安定した
時点をサンプルするように設定される。パルス除
去回路１７はクロツク発生器１１の出力パルスを
ワード発生器３に直接与えるか、または選択した
数だけパルスを除去してワード発生器３に与え
る。パルス除去回路１７については、例えば特開
昭54年第72657号に述べられている。制御回路１
９はADC７の出力をメモリ９にストアする命令、
パルス除去回路１７へのパルス除去命令等を発生
すると共に、全体のタイミングを制御する。
のブロツク図、第２図は第１図に示した回路の動
作説明図である。両図において、被測定試料であ
るDAC１（例えば８ビツトや16ビツト）はデジ
タルワード発生器３からのワードを受信し、その
ワードの変化に応じて信号ａを発生する。ワード
発生器３はDAC１の出力が周期波（周期Ｔ）と
なるワードを発生する。信号ａはADC７により
アナログ・デジタル変換されてメモリ９中で記憶
される。サンプラ５はサンプルパルス発生器１６
により付勢される。サンプルパルス発生器１６
は、クロツクパルス発生器１１、分周器１３（不
要の場合もある）および遅延回路１５を介して付
勢される。遅延時間tdはDACの出力が安定した
時点をサンプルするように設定される。パルス除
去回路１７はクロツク発生器１１の出力パルスを
ワード発生器３に直接与えるか、または選択した
数だけパルスを除去してワード発生器３に与え
る。パルス除去回路１７については、例えば特開
昭54年第72657号に述べられている。制御回路１
９はADC７の出力をメモリ９にストアする命令、
パルス除去回路１７へのパルス除去命令等を発生
すると共に、全体のタイミングを制御する。
次に本回路の動作を説明する。まずパルス除去
回路１７がパルスを除去しない（あるいはある値
を除去している）状態においては、DAC１より
信号ａが発生され、時刻t0より遅延時間tdだけ遅
れた時刻t1およびその後nT（ｎは整数）の周期で
サンプリングが行なわれる。したがつて信号ａの
Ａ点の値が反復して測定され、ADC７にて平均
され精度が向上される。DAC１の各ステツプ部
分に対応した値がメモリ９中にストアされる。次
にＢ点の値を測定する。この場合には、パルス除
去回路１７によつてクロツク発生器１１からのク
ロツクパルスが１個（またはさらに１個）除去さ
れる。これによりワード発生器３からワードが発
生されるタイミングが１ワード分ずらされ、
DAC１の出力は信号ｂとなる。したがつてサン
プラ５は時刻t1，t2，t3…においてＢ点の値をサ
ンプルし、これらの値は平均される。その後順次
パルス除去回路１７により１個ずつ付加した数の
パルスが除去され、DAC１の次のステツプ部分
がサンプルされる。
回路１７がパルスを除去しない（あるいはある値
を除去している）状態においては、DAC１より
信号ａが発生され、時刻t0より遅延時間tdだけ遅
れた時刻t1およびその後nT（ｎは整数）の周期で
サンプリングが行なわれる。したがつて信号ａの
Ａ点の値が反復して測定され、ADC７にて平均
され精度が向上される。DAC１の各ステツプ部
分に対応した値がメモリ９中にストアされる。次
にＢ点の値を測定する。この場合には、パルス除
去回路１７によつてクロツク発生器１１からのク
ロツクパルスが１個（またはさらに１個）除去さ
れる。これによりワード発生器３からワードが発
生されるタイミングが１ワード分ずらされ、
DAC１の出力は信号ｂとなる。したがつてサン
プラ５は時刻t1，t2，t3…においてＢ点の値をサ
ンプルし、これらの値は平均される。その後順次
パルス除去回路１７により１個ずつ付加した数の
パルスが除去され、DAC１の次のステツプ部分
がサンプルされる。
以上の説明より明らかなように、本発明におい
ては遅延時間tdをずらすのではなく、パルス除去
回路１７を用いてDAC１の出力そのものをずら
すことにより、DAC１の各ステツプ部分の値が
検出測定される。なお、サンプラ５に高精度のも
のを使用すれば平均する必要はなく、測定時間も
高速になしうる。
ては遅延時間tdをずらすのではなく、パルス除去
回路１７を用いてDAC１の出力そのものをずら
すことにより、DAC１の各ステツプ部分の値が
検出測定される。なお、サンプラ５に高精度のも
のを使用すれば平均する必要はなく、測定時間も
高速になしうる。
本発明においては、プログラマブルデイレイ・
ラインを使用せず、遅延時間tdを一定にしたまま
で、パルス除去回路１７を用いてDAC１の出力
そのものをずらしている。したがつてそのずれを
正確に且つ簡単に制御することができるので、高
速に動作するDACの所望のサンプルポイントに
おいて、その値を順次正確に測定することができ
る。またDACの入力ワードに対する出力を対応
ずけることができるので、DACのどの部分が悪
いかの検出も容易である。
ラインを使用せず、遅延時間tdを一定にしたまま
で、パルス除去回路１７を用いてDAC１の出力
そのものをずらしている。したがつてそのずれを
正確に且つ簡単に制御することができるので、高
速に動作するDACの所望のサンプルポイントに
おいて、その値を順次正確に測定することができ
る。またDACの入力ワードに対する出力を対応
ずけることができるので、DACのどの部分が悪
いかの検出も容易である。
第１図は本発明の一実施例によるDAC測定回
路のブロツク図、第２図は第１図に示した回路の
動作説明図、第３図は従来のDAC測定回路の入
出力特性を示した図、第４図は従来の他のDAC
測定回路の原理を示した図である。
路のブロツク図、第２図は第１図に示した回路の
動作説明図、第３図は従来のDAC測定回路の入
出力特性を示した図、第４図は従来の他のDAC
測定回路の原理を示した図である。
Claims (1)
- １ クロツクパルスを発生するクロツク発生器
と、前記クロツクパルスによつてトリガされ、一
連のデジタルワード入力を被測定DACに与え、
前記DACの出力に周期Ｔのアナログ信号を発生
させるワード発生器と、前記クロツクパルスに応
答し、前記ワード発生器のトリガ時刻に関して一
定の遅延時間後に、nT（ｎは整数）の周期で、前
記DACのアナログ出力信号をサンプルするサン
プリング手段と、サンプルされた信号をアナロ
グ・デジタル変換するADCと、前記ADCの出力
信号をストアすると共に、アナログ出力信号の同
一点の複数個のサンプル値を平均する処理手段
と、前記クロツク発生器と前記ワード発生器との
間に接続され、前記ワード発生器に与えられるク
ロツクパルスを選択的に除去することにより前記
サンプリング手段によるサンプルポイントを変化
させるパルス除去回路とを含み、前記サンプリン
グポイントの移動は前記遅延時間を一定にしたま
まで、前記DACの出力信号をずらすことにより
行われるDAC測定回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60026730A JPS61186867A (ja) | 1985-02-14 | 1985-02-14 | Ｄａｃ測定回路 |
| EP86101785A EP0191478B1 (en) | 1985-02-14 | 1986-02-13 | Measurement circuit for evaluating a digital-to-analog converter |
| US06/829,363 US4733167A (en) | 1985-02-14 | 1986-02-13 | Measurement circuit for digital to analog converter |
| DE8686101785T DE3685231D1 (de) | 1985-02-14 | 1986-02-13 | Messschaltung zur erprobung eines digital-analog-wandlers. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60026730A JPS61186867A (ja) | 1985-02-14 | 1985-02-14 | Ｄａｃ測定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61186867A JPS61186867A (ja) | 1986-08-20 |
| JPH0582780B2 true JPH0582780B2 (ja) | 1993-11-22 |
Family
ID=12201430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60026730A Granted JPS61186867A (ja) | 1985-02-14 | 1985-02-14 | Ｄａｃ測定回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4733167A (ja) |
| EP (1) | EP0191478B1 (ja) |
| JP (1) | JPS61186867A (ja) |
| DE (1) | DE3685231D1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6215930A (ja) * | 1985-07-15 | 1987-01-24 | Hitachi Ltd | Ｄ／ａ変換器の試験方式 |
| US4829236A (en) * | 1987-10-30 | 1989-05-09 | Teradyne, Inc. | Digital-to-analog calibration system |
| US4947106A (en) * | 1988-03-31 | 1990-08-07 | Hewlett-Packard Company | Programmatically generated in-circuit test of analog to digital converters |
| US4888548A (en) * | 1988-03-31 | 1989-12-19 | Hewlett-Packard Company | Programmatically generated in-circuit test of digital to analog converters |
| JP2810253B2 (ja) * | 1991-05-22 | 1998-10-15 | 株式会社日立製作所 | Ｄ／ａ変換器の試験装置 |
| JP3623035B2 (ja) * | 1996-01-26 | 2005-02-23 | アジレント・テクノロジーズ・インク | 信号発生装置 |
| US6326909B1 (en) * | 1997-09-18 | 2001-12-04 | Advantest Corporation | Evaluation system for analog-digital or digital-analog converter |
| US6320528B1 (en) | 1999-10-15 | 2001-11-20 | Koninklijke Philips Electronics Nv | Built-in self test for integrated digital-to-analog converters |
| WO2004072668A1 (en) * | 2003-02-13 | 2004-08-26 | Mcgill Iniversity | Mixed-signal-device testing |
| US7961083B2 (en) * | 2007-08-29 | 2011-06-14 | Infineon Technologies Ag | Digital satellite receiver controller |
| KR20140026046A (ko) * | 2012-08-24 | 2014-03-05 | 에스케이하이닉스 주식회사 | 데이터입력회로 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50129079A (ja) * | 1974-03-29 | 1975-10-11 | ||
| JPS58142658A (ja) * | 1982-02-17 | 1983-08-24 | Nec Corp | 監視信号発生回路 |
| JPS58172560A (ja) * | 1982-04-02 | 1983-10-11 | Fujitsu Ltd | Ｄ／ａコンバ−タの直線性測定方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1278694A (en) * | 1969-07-04 | 1972-06-21 | Sperry Rand Corp | Improvements in or relating to apparatus for testing electronic circuits |
| US3718910A (en) * | 1970-09-30 | 1973-02-27 | Ibm | Time coherent sampling system for eliminating the effects of test system jitter and providing a simplified single transient threshold test |
| GB1379588A (en) * | 1971-12-01 | 1975-01-02 | Int Computers Ltd | Systems for testing electrical devices |
| US4092589A (en) * | 1977-03-23 | 1978-05-30 | Fairchild Camera And Instrument Corp. | High-speed testing circuit |
| FR2460526A1 (fr) * | 1979-06-29 | 1981-01-23 | Ibm France | Procede de mesure du temps d'acces d'adresse de memoires mettant en oeuvre la technique de recirculation des donnees, et testeur en resultant |
| JPS5832178A (ja) * | 1981-08-19 | 1983-02-25 | Advantest Corp | Ｉｃテスタ |
| JPS58144763A (ja) * | 1982-02-24 | 1983-08-29 | Toshiba Corp | 同期検出回路 |
-
1985
- 1985-02-14 JP JP60026730A patent/JPS61186867A/ja active Granted
-
1986
- 1986-02-13 US US06/829,363 patent/US4733167A/en not_active Expired - Lifetime
- 1986-02-13 EP EP86101785A patent/EP0191478B1/en not_active Expired
- 1986-02-13 DE DE8686101785T patent/DE3685231D1/de not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50129079A (ja) * | 1974-03-29 | 1975-10-11 | ||
| JPS58142658A (ja) * | 1982-02-17 | 1983-08-24 | Nec Corp | 監視信号発生回路 |
| JPS58172560A (ja) * | 1982-04-02 | 1983-10-11 | Fujitsu Ltd | Ｄ／ａコンバ−タの直線性測定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0191478A2 (en) | 1986-08-20 |
| EP0191478B1 (en) | 1992-05-13 |
| US4733167A (en) | 1988-03-22 |
| EP0191478A3 (en) | 1989-12-06 |
| JPS61186867A (ja) | 1986-08-20 |
| DE3685231D1 (de) | 1992-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4795963A (en) | Test method of A/D converter | |
| US6445208B1 (en) | Power source current measurement unit for semiconductor test system | |
| JPH0582780B2 (ja) | ||
| WO1987003694A1 (en) | High-speed precision equivalent time sampling a/d converter and method | |
| US4667296A (en) | Testing the transfer function linearity of analogue input circuits | |
| JPS5871540A (ja) | 電子線測定法による電位決定のための走査方法 | |
| JPS58219465A (ja) | Ｄ／ａコンバ−タ用試験装置 | |
| JP3960858B2 (ja) | アナログ／ディジタル信号変換方法 | |
| JP4266350B2 (ja) | テスト回路 | |
| US10955441B2 (en) | Measurement system and method for operating a measurement system | |
| JP3139803B2 (ja) | インパルス応答測定装置 | |
| US6339389B1 (en) | Method of testing analog to digital converters | |
| JPS61103320A (ja) | Ａ／ｄコンバ−タの試験方法 | |
| JP2561816B2 (ja) | タイミング較正方法 | |
| JP2000284008A (ja) | 周波数測定方法及び周波数測定装置 | |
| JPH11355141A (ja) | サンプリング・デジタイザ | |
| JPH0691464B2 (ja) | Ａ／ｄ変換器の試験装置 | |
| SU1478330A1 (ru) | Аналого-цифровой преобразователь | |
| JPS639315A (ja) | デイジタル・アナログ変換回路の直線性検出回路 | |
| JPH0621816A (ja) | Ｄ／ａコンバータテスト回路 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JPS6275352A (ja) | 出力応答測定装置 | |
| JP2002357645A (ja) | 集積回路の検査装置及び検査方法 | |
| JPH0619373B2 (ja) | トリガジッタ検出回路 | |
| JP2000111581A (ja) | 特性測定装置および特性測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |