JP2002357645A

JP2002357645A - 集積回路の検査装置及び検査方法

Info

Publication number: JP2002357645A
Application number: JP2001164972A
Authority: JP
Inventors: Tadashi Kamei; 正亀井
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-05-31
Filing date: 2001-05-31
Publication date: 2002-12-13

Abstract

(57)【要約】【課題】自動的に入力信号をスキャンさせて、ヒステ
リシス特性を有する被測定集積回路の２つの閾値電圧を
測定できる検査回路及び検査方法を提供する。【解決手段】カウンタ６のデジタルコードをデジタル
／アナログ変換するデジタル／アナログ・コンバータ７
で階段波を作成し、パルス発生器４のパルス信号と階段
波を加算して被測定集積回路２に入力する。被測定集積
回路２から出力される連続パルスでワンショットマルチ
バイブレータ９を作動させて、連続パルスをパルス整形
する。その整形パルスを周期測定器１０において整形パ
ルスの前縁と後縁のタイミングを観測し、そのタイミン
グに対応した第１のＤＣ電圧と第２のＤＣ電圧とを求め
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ヒステリシス特性
を有する集積回路の検査装置及び検査方法に関するもの
である。

【０００２】

【従来の技術】図４は従来例における集積回路の検査回
路の構成図であり、１は電源、２は被測定集積回路、３
は電圧計である。

【０００３】図５は被測定集積回路２の入出力特性を示
す図であって、被測定集積回路２に電源１の電圧を入力
し、被測定集積回路２が有する２つの閾値電圧よりも低
い電圧からスタートして徐々に逓増していくと、経路
（１）の入出力特性を示し、ローレベルからハイレベル
への遷移点である第１閾値電圧Ｖ１を電圧計３により検
出することができる。次に、電源１の電圧を被測定集積
回路２が有する２つの閾値電圧よりも高い電圧から逓減
していくと、経路（２）の入出力特性を示し、ハイレベ
ルからローレベルへの遷移点である第２閾値電圧Ｖ２を
電圧計３により検出することができる。

【０００４】前記のように得られた第１閾値電圧Ｖ１と
第２閾値電圧Ｖ２の差分（Ｖ１−Ｖ２）を計算すること
により、被測定集積回路２のヒステリシス幅ＶＨを求め
ることができる。

【０００５】

【発明が解決しようとする課題】しかしながら、前記従
来技術の構成では、被測定集積回路２の入出力特性の経
路（１），（２）を特定して、第１閾値電圧Ｖ１及び第
２閾値電圧Ｖ２を得るためには、電源１の電圧を逓増も
しくは逓減しなければならず、さらに、高精度測定を実
現するためには逓増もしくは逓減する１回当りのステッ
プ電圧を微少にする必要がある。

【０００６】これを自動測定する場合、仮に逓増もしく
は逓減するスキャン電圧幅を１Ｖとし、かつステップ電
圧を１ｍＶとすると、電源１の電圧設定と電圧計３によ
る測定を最大で１０００回行う必要があり、コントロー
ラのプログラムからそれぞれのインターフェースを通し
て制御する必要があり、これらの制御に長時間を必要と
していた。

【０００７】本発明は、前記従来の課題を解決し、自動
的に入力信号をスキャンさせて２つの閾値電圧を測定す
ることができ、検査時間を短縮することができる集積回
路の検査装置及び検査方法を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】前記目的を達成するため
に、本発明の集積回路の検査装置は、パルス発生器より
出力される被測定集積回路のヒステリシス幅より大きな
振幅のパルス信号とそのパルス信号の一周期毎に逓増す
る階段波発生手段より出力される階段波を足し合わせた
信号を被測定集積回路に入力し、被測定集積回路の出力
信号に含まれる連続パルス部分をパルス整形して、その
連続パルス部分の期間に対応した整形パルスを発生さ
せ、整形パルスの前縁のタイミングに対応した第１のＤ
Ｃ電圧を求め、その整形パルスの後縁のタイミングに対
応した第２のＤＣ電圧を求めることを特徴とする。

【０００９】また、前記整形パルスを発生させるパルス
整形手段は、被測定集積回路の出力信号に含まれる連続
パルス部分の初回パルスに応じて作動し、前記連続パル
ス部分の最終パルスに応じて終了する整形パルスを発生
するものである。

【００１０】また、前記階段波発生手段は、パルス発生
器より出力されるパルス信号を計数するカウンタと、そ
のカウンタのデジタル出力をＤＣ電圧に変換するデジタ
ル／アナログ・コンバータに接続することで逓増する階
段波を発生するものである。

【００１１】また、本発明の集積回路の検査装置は、パ
ルス信号が検査条件に対応した振幅でパルス発生器から
出力される場合は、そのパルス信号をロジックレベルに
変換するレベル変換器の出力をカウンタに入力すること
を特徴とする。

【００１２】また本発明の集積回路の検査装置は、パル
ス信号がロジックレベルでパルス発生器から出力される
場合は、そのパルス信号を検査条件に対応した振幅に変
換するレベル変換器の出力を加算器に入力することを特
徴とする。

【００１３】また、本発明の集積回路の検査装置におい
て、被測定集積回路の出力信号に含まれる連続パルス部
分をパルス整形して、その連続パルス部分の期間に対応
した整形パルスを発生させ、整形パルスの前縁時の第１
のＤＣ電圧と整形パルスの後縁時の第２のＤＣ電圧を求
める第１の検査装置は、被測定集積回路の出力信号の前
縁に応動して整形パルスを出力するワンショットマルチ
バイブレータと、その整形パルスの出力とカウンタの最
上位ビット出力とが入力され、最上位ビット出力の遷移
点から整形パルスの前縁までの第１の周期と、最上位ビ
ット出力の遷移点から整形パルスの後縁までの第２の周
期とを測定する周期測定器とを備えたことを特徴とす
る。

【００１４】また、本発明の集積回路の検査装置は、パ
ルス信号の一周期より僅かに幅広のパルス幅でワンショ
ット動作するワンショットマルチバイブレータで整形パ
ルスを発生させ、その整形パルスを周期測定器に入力す
ることを特徴とする。

【００１５】また、本発明の集積回路の検査装置におい
て、被測定集積回路の出力信号に含まれる連続パルス部
分をパルス整形して、その連続パルス部分の期間に対応
した整形パルスを発生させ、整形パルスの前縁時の第１
のＤＣ電圧と整形パルスの後縁時の第２のＤＣ電圧を求
める第２の検査装置は、被測定集積回路の出力信号の前
縁に応動して整形パルスを出力するワンショットマルチ
バイブレータと、カウンタの第１のデジタル出力を整形
パルスの前縁で記憶する第１のラッチ回路と、カウンタ
の第２のデジタル出力を整形パルスの後縁で記憶する第
２のラッチ回路とを備えたことを特徴とする。

【００１６】また、本発明の集積回路の検査装置は、パ
ルス信号の一周期より僅かに幅広のパルス幅でワンショ
ット動作するワンショットマルチバイブレータで整形パ
ルスを発生させ、その整形パルスの前縁で記憶する第１
のラッチ回路及び後縁で記憶する第２のラッチ回路に入
力することを特徴とする。

【００１７】また、本発明の集積回路の検査装置におい
て、被測定集積回路の出力信号に含まれる連続パルス部
分をパルス整形して、その連続パルス部分の期間に対応
した整形パルスを発生させ、整形パルスの前縁時の第１
のＤＣ電圧と整形パルスの後縁時の第２のＤＣ電圧を求
める第３の検査装置は、被測定集積回路の出力信号の前
縁に応動して整形パルスを出力するワンショットマルチ
バイブレータと、整形パルスの前縁で作動する第１の次
段ワンショットマルチバイブレータ及び後縁で作動する
第２の次段ワンショットマルチバイブレータと、その第
１の次段ワンショットマルチバイブレータ及び第２の次
段ワンショットマルチバイブレータのそれぞれの出力パ
ルスで動作するデジタル／アナログ・コンバータの第１
の出力電圧を検出する第１のサンプルホールド回路とデ
ジタル／アナログ・コンバータの第２の出力電圧を検出
する第２のサンプルホールド回路とを備えたことを特徴
とする。

【００１８】また、本発明の集積回路の検査装置におい
て、パルス信号の一周期より僅かに幅広のパルス幅でワ
ンショット動作するワンショットマルチバイブレータで
整形パルスを発生させ、その整形パルスの前縁で作動す
る第１の次段ワンショットマルチバイブレータ及び後縁
で作動する第２の次段ワンショットマルチバイブレータ
に入力し、かつパルス信号の一周期より僅かに幅広に設
定したワンショットマルチバイブレータの出力パルス幅
の長めの分と第１の次段ワンショットマルチバイブレー
タもしくは、第２の次段ワンショットマルチバイブレー
タのパルス幅とを加えた時間をパルス信号の一周期より
短く設定したことを特徴とする。

【００１９】さらに、本発明の集積回路の検査方法は、
前記集積回路の検査装置において、被測定集積回路のヒ
ステリシス幅より大きな振幅のパルス信号と、前記パル
ス信号の一周期毎にＤＣ電位が逓増する階段波とを加算
した入力信号を被測定集積回路に入力し、被測定集積回
路の出力信号に含まれる連続パルス部分の期間に対応し
た整形パルスを発生させる第１の工程と、整形パルスの
前縁のタイミングに対応した被測定集積回路に入力され
る第１のＤＣ電圧を求める第２の工程と、整形パルスの
後縁のタイミングに対応した被測定集積回路に入力され
る第２のＤＣ電圧を求める第３の工程とを含むことを特
徴とする。

【００２０】また、本発明の集積回路の検査方法は、被
測定集積回路に入力される前記加算した入力信号が、階
段波に重畳されたパルス信号のハイ電圧レベルが被測定
集積回路の第１閾値電圧より低く、階段波に重畳された
パルス信号のロー電圧レベルが被測定集積回路の第２閾
値電圧より高いことを特徴とする。

【００２１】また、本発明の集積回路の検査方法は、第
１のＤＣ電圧と第２のＤＣ電圧との差を求めることを特
徴とする。

【００２２】また、本発明の集積回路の検査方法は、被
測定集積回路のヒステリシス幅より大きな振幅のパルス
信号と、前記パルス信号の一周期毎にＤＣ電位が逓増す
る階段波とを加算した入力信号を被測定集積回路に入力
し、被測定集積回路の出力信号の前縁に応じて動作する
ワンショットマルチバイブレータで整形パルスを発生さ
せる第１の工程と、整形パルスの前縁のタイミングに対
応した被測定集積回路に入力される第１のＤＣ電圧を求
める第２の工程と、整形パルスの後縁のタイミングに対
応した被測定集積回路に入力される第２のＤＣ電圧を求
める第３の工程とを含むことを特徴とする。

【００２３】また、本発明の集積回路の検査方法におい
て、被測定集積回路に入力される第１のＤＣ電圧と第２
のＤＣ電圧を求める第１の検査方法は、ワンショットマ
ルチバイブレータのワンショット動作時の動作周期をパ
ルス信号の一周期より僅かに幅広となるように設定し、
そのワンショットマルチバイブレータの整形波形の前縁
と後縁から第１の周期と第２の周期とを検出し、パルス
信号が入力される毎の階段波の変移量から第１の周期に
対応した第１のＤＣ電圧と、第２の周期に対応した第２
のＤＣ電圧とを求めることを特徴とする。

【００２４】また、本発明の集積回路の検査方法におい
て、被測定集積回路に入力される第１のＤＣ電圧と第２
のＤＣ電圧を求める第２の検査方法は、ワンショットマ
ルチバイブレータのワンショット動作時の動作周期をパ
ルス信号の一周期より僅かに幅広となるように設定し、
そのワンショットマルチバイブレータの整形波形の前縁
と後縁を基にカウンタの第１のデジタル出力と第２のデ
ジタル出力とを検出し、パルス信号が入力される毎の階
段波の変移量から第１のデジタル出力に対応した第１の
ＤＣ電圧と、第２のデジタル出力に対応した第２のＤＣ
電圧とを求めることを特徴とする。

【００２５】また、本発明の集積回路の検査方法におい
て、被測定集積回路に入力される第１のＤＣ電圧と第２
のＤＣ電圧を求める第３の検査方法は、ワンショットマ
ルチバイブレータのワンショット動作時の動作周期をパ
ルス信号の一周期より僅かに幅広となるように設定し、
そのワンショットマルチバイブレータの整形波形の前縁
と後縁を基に第１の次段ワンショットマルチバイブレー
タ及び第２の次段ワンショットマルチバイブレータを動
作させデジタル／アナログ・コンバータの第１の出力電
圧と第２の出力電圧とを検出することを特徴とする。

【００２６】

【発明の実施の形態】以下、図面を参照しながら本発明
の集積回路の検査装置及び検査方法について説明する。

【００２７】（第１の実施形態）図１は本発明の第１の
実施形態を説明するための集積回路の検査装置の回路構
成図であり、２は被測定集積回路、４はパルス発生器、
５はレベル変換器、６はカウンタ、７はデジタル／アナ
ログ・コンバータ（Ｄ／Ａコンバータ）、８は加算器、
９はワンショットマルチバイブレータ、１０は周期測定
器である。

【００２８】被測定集積回路２は、シュミット回路ある
いはヒステリシスコンパレータなどを集積化した集積回
路であり、入力換算でヒステリシス幅ＶＨのヒステリシ
ス特性を有したものであって、測定対象物となるもので
ある。

【００２９】パルス発生器４は、所定の周期Ｔで繰り返
し動作し、ゼロからＶｐまでの振幅を持つ連続的なパル
ス信号を出力するものであり、その振幅は被測定集積回
路２のヒステリシス幅ＶＨより大きく設定される。

【００３０】レベル変換器５は、後述するカウンタ６に
入力されるデジタル入力の振幅と、被測定集積回路２に
入力するパルス信号の振幅との振幅レベルが異なるた
め、それらの整合性を図るためのものであり、本実施形
態では一種の増幅器に相当する。しかし、パルス発生器
４のパルス信号をカウンタ６に直接入力して、カウンタ
６がカウント動作する場合には、このレベル変換器５は
必ずしも必要ない。

【００３１】カウンタ６は、バイナリーカウンタのよう
なものであり、パルス発生器４から入力されるパルス信
号の個数をカウントして、その個数に対応したデジタル
コードを出力する。

【００３２】デジタル／アナログ・コンバータ７は、カ
ウンタ６のデジタルコードが入力され、そのデジタルコ
ードをＤＣ（直流）電圧に変換して出力する。

【００３３】ワンショットマルチバイブレータ９は、外
付けされる抵抗とコンデンサによる時定数で動作時間が
定まり、Ｂ入力に入力されるパルス波形の立ち上りエッ
ジ（前縁）に応答して動作する。なお、その動作時間は
パルス発生器４のパルス信号の１周期Ｔより僅かに幅広
く設定され、具体的にはパルス信号の周期Ｔの１．１〜
１．２倍に設定される。

【００３４】このワンショットマルチバイブレータ９
は、単発のパルスが入力された場合には、外付け抵抗と
外付けコンデンサで決まる動作時間でワンショット動作
して、単発のパルスを出力する。しかし周期Ｔの連続パ
ルスが入力される場合には、１個目のパルスで１回目の
ワンショット動作を開始するが、そのワンショット動作
が完了する前に１個目のパルスに続く２個目のパルスが
入力され、２個目のパルスに応動して２個目のワンショ
ット動作を開始する。そのため、連続パルスが入力され
る期間中のＱ出力はＨ（ｈｉｇｈ：ハイ）レベルを維持
し続け、連続パルス中の最終パルスに応動したワンショ
ット動作が完了してからＬ（ｌｏｗ：ロー）レベルとな
る整形パルスを出力する。すなわち連続パルスの期間中
が連なって１つのパルスに整形されたパルスをＱ出力か
ら出力することになる。

【００３５】周期測定器１０は、ワンショットマルチバ
イブレータ９のＱ出力とカウンタ６のＭＳＢ出力とが入
力され、カウンタ６のＭＳＢ出力を基準にワンショット
マルチバイブレータ９のＱ出力波形またはその反転出力
波形を観測して、動作のタイミングを測定するものであ
る。

【００３６】なお、第１の実施形態では、パルス発生器
４のパルス信号とデジタル／アナログ・コンバータ７の
出力との同期をとるために、カウンタ６の入力側に増幅
器となるレベル変換器５を設けたが、パルス発生器４の
出力パルスをロジックレベルで出力してカウンタ６に直
接入力し、パルス発生器４の出力パルスを減衰させるレ
ベル変換器を介して加算器８に入力して実施しても構わ
ない。

【００３７】次に、図６を参照しながら回路動作を説明
する。図６（ａ）〜（ｇ）は第１の実施形態においてカ
ウンタ６の最上位ビット（ＭＳＢ）出力がハイからロー
に遷移した時点（カウンタ出力「ゼロ」）からのそれぞ
れのポイントにおける電圧を示す。

【００３８】図６（ａ）は、パルス発生器４から出力さ
れるパルス信号であり、ゼロからＶｐまでの振幅は被測
定集積回路２のヒステリシス幅より大きい値に設定され
る。レベル変換器５を通してロジックレベルに変換し、
カウンタ６をインクリメントすることによりデジタル／
アナログ・コンバータ７の出力には、図６（ｂ）に示す
ように１パルス毎に逓増する階段波が得られる。このと
き、カウンタ６に同期カウンタを使用すると全ビット同
期して変化するためデジタル／アナログ・コンバータ７
の出力にはグリッジができない。加算器８では、図６
（ａ）に示すパルス信号と図６（ｂ）に示す階段波とが
足し合わされ、１パルス毎に逓増する階段波にパルス信
号成分が重畳された加算信号（図６（ｃ）を参照）を出
力する。その加算信号は被測定集積回路２に入力され
る。

【００３９】なお、本検査方法においては、加算信号の
パルス信号成分のハイ電圧が被測定集積回路２の第１閾
値電圧（ハイ側の閾値電圧）Ｖ１より低くなる状態と、
パルス信号成分のロー電圧が被測定集積回路２の第２閾
値電圧（ロー側の閾値電圧）Ｖ２より高くなる状態が存
在するように、加算信号を設定する必要がある。

【００４０】被測定集積回路２の出力波形は、図６
（ｄ）に示すように３つの出力状態を持つ。まず、階段
波に重畳されたパルス信号成分のハイ電圧が被測定集積
回路２の第１閾値電圧Ｖ１より低い期間Ａでは、パルス
信号成分のロー電圧が入力されて出力が一度にローレベ
ルになると、被測定集積回路２の出力は図５に示す経路
（１）を経由してハイレベルにならず、被測定集積回路
２はローレベルの出力状態を保つ。

【００４１】次に、階段波に重畳されたパルス信号成分
のハイ電圧が被測定集積回路２の第１閾値電圧Ｖ１より
高く、かつパルス信号成分のロー電圧が第２閾値電圧Ｖ
２より低くなる期間Ｂでは、パルス信号成分がハイにな
る時、被測定集積回路２の出力は図５に示す経路（１）
を通ってローからハイに遷移し、パルス信号成分がロー
になる時、被測定集積回路２の出力は図５に示す経路
（２）を通ってハイからローに遷移する。その結果、被
測定集積回路２の出力波形は、パルス発生器４のパルス
出力に応答してスイッチングされるパルス波形となる。
パルス発生器４のパルス振幅Ｖｐは、被測定集積回路２
のヒステリシス幅より大きく設定されているため、この
状態は必ず発生する。

【００４２】最後に、加算信号（図６（ｃ）を参照）の
パルス信号のパルス信号成分のロー電圧が被測定集積回
路２の第２閾値電圧Ｖ２より高くなる期間Ｃでは、被測
定集積回路２の出力が一度ハイレベルになると、被測定
集積回路２の出力は図５に示す経路（２）を通ってロー
レベルにならず、被測定集積回路２はハイレベルの出力
状態を保つ。このことは、被測定集積回路２の出力パル
ス中の初回パルスを出力する時の入力パルス信号のハイ
電圧が被測定集積回路２の第１閾値電圧Ｖ１に相当し、
同じく最終パルスを出力する時のロー電圧が第２閾値電
圧Ｖ２に相当することを示している。

【００４３】このようにして、図６（ｄ）に示す部分的
な連続パルスが被測定集積回路２の出力端子から出力さ
れる。この部分的な連続パルスを検出するために、ワン
ショットマルチバイブレータ９を被測定集積回路２の出
力に接続する。ワンショットマルチバイブレータ９は、
出力パルス幅がパルス発生器４のパルス出力の一周期よ
り僅かに幅広（１．１〜１．２倍程度）に設定されてお
り、かつ、入力パルスの前縁（立ち上りエッジ）に応答
して動作する。そして、リトリガブルタイプのワンショ
ットマルチバイブレータ９を使用すると、その正論理出
力端子には図６（ｅ）に示すパルス整形波形が得られ
る。図６（ｅ）を見て分かるように、ワンショットマル
チバイブレータ９は、被測定集積回路２から出力される
連続パルス中の初回パルスの前縁（立ち上りエッジ）に
応答してワンショット動作を開始し、その連続パルスが
入力される期間Ｂ中は正論理出力端子からハイレベルを
出力し続ける。そして、その連続パルスの最終パルスに
応答したワンショット動作を完了すると、ワンショット
マルチバイブレータ９の正論理出力端子の出力波形が立
ち下る。従って、ワンショットマルチバイブレータ９の
正論理出力波形の立ち下りエッジは、被測定集積回路２
から出力される連続パルスの最終パルスの立ち上りエッ
ジからパルス発生器４のパルス信号のほぼ一周期分遅れ
ることになる。

【００４４】図６（ｆ）に示すカウンタ６の最上位ビッ
ト（ＭＳＢ）出力の立ち下りエッジからワンショットマ
ルチバイブレータ９の正論理出力端子の立ち上りエッジ
までの時間Ｔ１と立ち下りエッジまでの時間Ｔ２とを周
期測定器１０で測定することにより、被測定集積回路２
から出力される初回パルス時及び最終＋１パルス時にお
ける逓増する階段波のＤＣ電圧、さらには被測定集積回
路２の第１閾値電圧Ｖ１及び第２閾値電圧Ｖ２を求める
ことができる。パルス発生器４より出力されるパルス信
号の一周期をＴ、パルス信号の振幅をＶｐ、デジタル／
アナログ・コンバータ７の１ＬＳＢあたりの変移量をＶ
ｒとすると、被測定集積回路２の第１閾値電圧Ｖ１及び
第２閾値電圧Ｖ２は（数１），（数２）によって求める
ことができる。

【００４５】

【数１】Ｖ１＝Ｖｒ×Ｔ１／Ｔ＋Ｖｐ

【００４６】

【数２】Ｖ２＝Ｖｒ×（Ｔ２−Ｔ）／ＴＴ２は、ワンショットマルチバイブレータ９の出力パル
ス幅をパルス信号の一周期Ｔに比べて僅かに幅広に設定
した分だけ誤差を含むが、デジタル／アナログ・コンバ
ータ７のビット数を大きくし、かつパルス信号の繰返し
周波数を高くすると、その誤差は小さくすることができ
る。

【００４７】さらに、求めた第１閾値電圧Ｖ１及び第二
閾値電圧Ｖ２から（数３）のように、差分を計算するこ
とによってヒステリシス幅ＶＨを求めることができる。

【００４８】

【数３】ＶＨ＝Ｖ１−Ｖ２＝Ｖｐ＋Ｖｒ×（Ｔ１−Ｔ２
＋Ｔ）／Ｔカウンタ６は、クロック入力が入力されるたびにカウン
トアップされ、ゼロから徐々に逓増して最大値になり、
さらにカウントアップされるとオーバーフローして再び
ゼロに戻って、上述した動作を何度でも繰り返す。周期
測定器１０の測定される時間Ｔ１及びＴ２の測定値は、
そのたびにリフレッシュされる。

【００４９】なお、第１の実施形態における検査回路の
カウンタ６のデジタル出力とデジタル／アナログ・コン
バータ７のデジタル入力のビット数は、同じであること
を前提としているが、仮に使用した部品の都合でビット
数が異なったとしても、デジタル／アナログ・コンバー
タ７に入力されている最上位ビット（ＭＳＢ）を周期測
定器１０に入力することで何ら問題は発生しない。

【００５０】（第２の実施形態）図２は本発明の第２の
実施形態を説明するための集積回路の検査装置の回路構
成図であり、２は被測定集積回路、４はパルス発生器、
５はレベル変換器、６はカウンタ、７はデジタル／アナ
ログ・コンバータ、８は加算器、９はワンショットマル
チバイブレータ、１１は第１のラッチ回路、１２は第２
のラッチ回路である。

【００５１】第１の実施形態と異なる点は、図６（ｅ）
に示すパルス整形波形の立ち上りエッジ及び立ち下りエ
ッジにおける階段波のＤＣ電圧を検出する方法にあり、
ワンショットマルチバイブレータ９の正論理出力端子の
立ち上りエッジと立ち下りエッジ（またはワンショット
マルチバイブレータ９の負論理出力端子の立ち上りエッ
ジ）とでそれぞれ第１のラッチ回路１１及び第２のラッ
チ回路１２を作動させて、それぞれにカウンタ６のデジ
タル出力を記憶させる。

【００５２】記憶した第１のラッチ回路１１のデジタル
出力をＤ１、第２のラッチ回路１２のデジタル出力をＤ
２とし、それらを読み取ることにより、被測定集積回路
２から出力される初回パルス時及び最終＋１パルス時に
おける階段波のＤＣ電圧を求め、さらには被測定集積回
路２の第１閾値電圧Ｖ１及び第２閾値電圧Ｖ２を求める
ことができる。パルス信号の振幅をＶｐ、デジタル／ア
ナログ・コンバータ７の１ＬＳＢあたりの変移量をＶｒ
とすると、被測定集積回路２の第１閾値電圧Ｖ１及び第
２閾値電圧Ｖ２は（数４），（数５）によって求めるこ
とができる。

【００５３】

【数４】Ｖ１＝Ｖｒ×Ｄ１＋Ｖｐ

【００５４】

【数５】Ｖ２＝Ｖｒ×(Ｄ２−１) パルス整形波形の立ち下りエッジは、パルス発生器４の
パルス信号の立ち上りエッジからずれるが、カウンタ６
が１ＬＳＢ分余分にカウントアップする前にカウンタ６
のデジタル出力を第２のラッチ回路１２で読み取って記
憶させるため、パルス整形波形の立ち下りエッジのずれ
は測定誤差に影響しない。

【００５５】さらに、求めた第１閾値電圧Ｖ１及び第２
閾値電圧Ｖ２から差分を計算してヒステリシス幅ＶＨを
（数６）によって求めることができる。

【００５６】

【数６】ＶＨ＝Ｖ１−Ｖ２＝Ｖｐ＋Ｖｒ×（Ｄ１−Ｄ２＋１）第２の実施形態における検査装置において、カウンタ６
のデジタル出力とデジタル／アナログ・コンバータ７の
デジタル入力のビット数は、同じであることを前提とし
ているが、仮に、使用した部品の都合でビット数が異な
ったとしても、デジタル／アナログ・コンバータ７に入
力されているビット数のみを第１のラッチ回路１１及び
第２のラッチ回路１２に入力することによって動作させ
ることができ、何ら問題はない。

【００５７】（第３の実施形態）図３は本発明の第３の
実施形態を説明するための集積回路の検査装置の回路構
成図であり、２は被測定集積回路、４はパルス発生器、
５はレベル変換器、６はカウンタ、７はデジタル／アナ
ログ・コンバータ、８は加算器、９はワンショットマル
チバイブレータ、１３は第１の次段ワンショットマルチ
バイブレータ、１４は第２の次段ワンショットマルチバ
イブレータ、１５は第１のサンプルホールド回路、１６
は第２のサンプルホールド回路、１７は第１の電圧計、
１８は第２の電圧計である。

【００５８】第１の実施形態と異なる点は、図６（ｅ）
に示すパルス整形波形における立ち上りエッジ及び立ち
下りエッジにおける階段波のＤＣ電圧を検出する方法で
ある。図３において、前段のワンショットマルチバイブ
レータ９の正論理出力端子の立ち上りエッジと立ち下り
エッジ（または前段のワンショットマルチバイブレータ
９の負論理出力端子の立ち上りエッジ）とで、それぞれ
次段のワンショットマルチバイブレータ１３，１４を作
動させて、図６（ｇ）に示すサンプリングパルスｇ１，
ｇ２を発生させ、第１のサンプルホールド回路１５及び
第２のサンプルホールド回路１６にデジタル／アナログ
・コンバータ７の出力電圧をそれぞれに記憶させる。

【００５９】記憶した第１のサンプルホールド回路１５
の出力電圧Ｅ１と第２のサンプルホールド回路１６の出
力電圧Ｅ２とを、それぞれ第１の電圧計１７及び第２の
電圧計１８により測定することにより、被測定集積回路
２から出力される初回パルス時及び最終＋１パルス時に
おける逓増する階段波のＤＣ電圧、さらには被測定集積
回路２の第１閾値電圧Ｖ１及び第２閾値電圧Ｖ２を求め
ることができる。パルス信号の振幅をＶｐ、デジタル／
アナログ・コンバータ７の１ＬＳＢあたりの変移量をＶ
ｒとすると被測定集積回路２の第１閾値電圧Ｖ１及び第
２閾値電圧Ｖ２は（数７），（数８）によって求めるこ
とができる。

【００６０】

【数７】Ｖ１＝Ｅ１＋Ｖｐ

【００６１】

【数８】Ｖ２＝Ｅ２−Ｖｒサンプルホールド回路１５，１６は、サンプリングパル
スｇ１，ｇ２の印加によってデジタル／アナログ・コン
バータ７の出力電圧を読み取り（充電）動作するため、
その期間中にデジタル／アナログ・コンバータ７の出力
電圧が書き換わらないように配慮する必要がある。ワン
ショットマルチバイブレータ９の出力パルス幅をパルス
信号の一周期Ｔに比べて幅広にした時間幅とサンプリン
グパルスｇ２のパルス幅とを加算した時間幅が、パルス
発生器４のパルス信号の一周期より短ければ測定誤差に
は影響しない。したがって、サンプリングパルスｇ１，
ｇ２のパルス幅はＴ／２程度に設定すればよい。

【００６２】さらに、求められた第１閾値電圧Ｖ１及び
第２閾値電圧Ｖ２から差分を計算してヒステリシス幅Ｖ
Ｈを（数９）によって求めることができる。

【００６３】

【数９】ＶＨ＝Ｖ１−Ｖ２＝Ｖｐ＋Ｅ１−Ｅ２＋Ｖｒなお、前記各実施形態において、さらに効率良く被測定
集積回路２の第１閾値電圧Ｖ１及び第２閾値電圧Ｖ２を
求めるためには、加算器８にもう一つ電源を接続し、逓
増する階段波にオフセットを持たせるとよい。その電源
の出力電圧を(Ｖ１−Ｖｐ)より低く設定することによ
り、逓増する階段波のスキャン幅を狭く設定することが
できるため、逓増する階段波のステップ数を減らして測
定時間の短縮を図ったり、あるいは最小分解能を上げて
測定精度を向上させることができる。

【００６４】また、本実施形態では、インクリメントカ
ウンタによる逓増する階段波を前提にして説明している
が、デクリメントカウンタによる逓減する階段波を用い
ても同様の効果が得られる。

【００６５】このように、本実施形態によれば、従来例
のようにソフトウェアにより電源の電圧を逓増もしくは
逓減して閾値電圧をサーチする必要がないため、膨大な
電源の電圧設定と電圧計による測定作業をコントローラ
のプログラムから、それぞれのインターフェースを通し
て制御する必要がなくなる。被測定集積回路及び本実施
形態によるヒステリシス特性を測定するための周辺回路
を構成する各部品の応答速度のみに依存した測定時間に
より閾値電圧Ｖ１，Ｖ２を検出することができる。

【００６６】仮にサーチする電圧幅を１Ｖとし、測定精
度を１ｍＶとすると、１／１０００の分解能を必要とす
るが、１０ビットのデジタル／アナログ・コンバータを
使用すると２の１０乗が１０２４であって、その条件を
満たすことができる。このデジタル／アナログ・コンバ
ータは、１０２４クロックで逓増する階段波を１回発生
させることができ、パルス発生器より出力されるパルス
信号の一周期を１０μｓとすると、約１０ｍｓで１回発
生させることができる。閾値電圧の読み取りを検査回路
と非同期に行うとすると、最悪のタイミングでも逓増す
る階段波を２回繰り返せば、閾値電圧を得ることができ
る。すなわち、検査回路を動作させて約２０ｍｓ後に
は、確実に閾値電圧を得ることができる。

【００６７】

【発明の効果】以上説明したように、本発明によれば、
ヒステリシス特性を有する集積回路のヒステリシス特性
を測定するにあたって、簡単なハードウェアの追加によ
りソフトウェアによる膨大な数の電圧設定を実施せず
に、２つの閾値電圧やヒステリシス幅を測定することが
可能となり、検査時間の大幅な短縮を実現することがで
き、極めて有用な効果が得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を説明するための集積
回路の検査装置の回路構成図

【図２】本発明の第２の実施形態を説明するための集積
回路の検査装置の回路構成図

【図３】本発明の第３の実施形態を説明するための集積
回路の検査装置の回路構成図

【図４】従来例における集積回路の検査回路の構成図

【図５】従来の被測定集積回路の入出力特性を示す図

【図６】本実施形態において第１の閾値電圧Ｖ１及び第
２の閾値電圧Ｖ２を求める検査方法における検査回路の
各ポイントの信号波形を示す図

【符号の説明】

１電源２被測定集積回路３電圧計４パルス発生器５レベル変換器６カウンタ７デジタル／アナログ・コンバータ８加算器９ワンショットマルチバイブレータ１０周期測定器１１第１のラッチ回路１２第２のラッチ回路１３第１の次段ワンショットマルチバイブレータ１４第２の次段ワンショットマルチバイブレータ１５第１のサンプルホールド回路１６第２のサンプルホールド回路１７第１の電圧計１８第２の電圧計

Claims

【特許請求の範囲】

【請求項１】被測定集積回路のヒステリシス幅より大
きな振幅のパルス信号を出力するパルス発生器と、前記
パルス信号の一周期毎に一方向にＤＣ電位がレベルシフ
トする階段波を発生する階段波発生手段と、前記階段波
と前記パルス信号を加算した出力を前記被測定集積回路
に入力する加算器と、前記被測定集積回路の出力信号に
含まれる連続パルス部分をパルス整形して、その連続パ
ルス部分の期間に対応した整形パルスを発生するパルス
整形手段とを備え、前記整形パルスの前縁のタイミング
に対応した第１のＤＣ電圧を求め、その整形パルスの後
縁のタイミングに対応した第２のＤＣ電圧を求めること
を特徴とする集積回路の検査装置。
【請求項２】パルス整形手段は、被測定集積回路の出
力信号に含まれる連続パルス部分の初回パルスに応じて
作動し、前記連続パルス部分の最終パルスに応じて終了
する整形パルスを発生することを特徴とする請求項１記
載の集積回路の検査装置。
【請求項３】被測定集積回路のヒステリシス幅より大
きな振幅のパルス信号を出力するパルス発生器と、前記
パルス発生器より出力されるパルス信号を計数するカウ
ンタと、前記カウンタのデジタル出力をＤＣ電圧に変換
するデジタル／アナログ・コンバータと、前記デジタル
／アナログ・コンバータの出力信号と前記パルス信号を
加算した出力を前記被測定集積回路に入力する加算器
と、前記被測定集積回路の出力信号に含まれる連続パル
ス部分をパルス整形して、その連続パルス部分の期間に
対応した整形パルスを発生するパルス整形手段とを備
え、前記パルス整形手段の整形パルスの前縁のタイミン
グに対応した第１のＤＣ電圧を求め、その整形パルスの
後縁のタイミングに対応した第２のＤＣ電圧を求めるこ
とを特徴とする集積回路の検査装置。
【請求項４】パルス信号が検査条件に対応した振幅で
パルス発生器から出力される場合は、前記パルス信号を
ロジックレベルに変換するレベル変換器の出力をカウン
タに入力することを特徴とする請求項３記載の集積回路
の検査装置。
【請求項５】パルス信号がロジックレベルでパルス発
生器から出力される場合は、前記パルス信号を検査条件
に対応した振幅に変換するレベル変換器の出力を加算器
に入力することを特徴とする請求項３記載の集積回路の
検査装置。
【請求項６】被測定集積回路のヒステリシス幅より大
きな振幅のパルス信号を出力するパルス発生器と、前記
パルス発生器より出力されるパルス信号を計数するカウ
ンタと、前記カウンタのデジタル出力をＤＣ電圧に変換
するデジタル／アナログ・コンバータと、前記デジタル
／アナログ・コンバータの出力信号と前記パルス信号を
加算した出力を前記被測定集積回路に入力する加算器
と、被測定集積回路の出力信号の前縁に応動して整形パ
ルスを出力するワンショットマルチバイブレータと、前
記整形パルスの出力と前記カウンタの最上位ビット出力
とが入力され、前記最上位ビット出力の遷移点から前記
整形パルスの前縁までの第１の周期と、前記最上位ビッ
ト出力の遷移点から前記整形パルスの後縁までの第２の
周期とを測定する周期測定器とを備えたことを特徴する
集積回路の検査装置。
【請求項７】パルス信号の一周期より僅かに幅広のパ
ルス幅でワンショット動作するワンショットマルチバイ
ブレータで整形パルスを発生させ、前記整形パルスを周
期測定器に入力することを特徴とする請求項６記載の集
積回路の検査装置。
【請求項８】被測定集積回路のヒステリシス幅より大
きな振幅のパルス信号を出力するパルス発生器と、前記
パルス発生器より出力されるパルス信号を計数するカウ
ンタと、前記カウンタのデジタル出力をＤＣ電圧に変換
するデジタル／アナログ・コンバータと、前記デジタル
／アナログ・コンバータの出力信号と前記パルス信号を
加算した出力を前記被測定集積回路に入力する加算器
と、被測定集積回路の出力信号の前縁に応動して整形パ
ルスを出力するワンショットマルチバイブレータと、前
記カウンタの第１のデジタル出力を前記整形パルスの前
縁で記憶する第１のラッチ回路と、前記カウンタの第２
のデジタル出力を前記整形パルスの後縁で記憶する第２
のラッチ回路とを備えたことを特徴する集積回路の検査
装置。
【請求項９】パルス信号の一周期より僅かに幅広のパ
ルス幅でワンショット動作するワンショットマルチバイ
ブレータで整形パルスを発生させ、前記整形パルスの前
縁と後縁でそれぞれ記憶する第１のラッチ回路及び第２
のラッチ回路に入力することを特徴とする請求項８記載
の集積回路の検査装置。
【請求項１０】被測定集積回路のヒステリシス幅より
大きな振幅のパルス信号を出力するパルス発生器と、前
記パルス発生器より出力されるパルス信号を計数するカ
ウンタと、前記カウンタのデジタル出力をＤＣ電圧に変
換するデジタル／アナログ・コンバータと、前記デジタ
ル／アナログ・コンバータの出力信号と前記パルス信号
を加算した出力を前記被測定集積回路に入力する加算器
と、被測定集積回路の出力信号の前縁に応動して整形パ
ルスを出力するワンショットマルチバイブレータと、前
記整形パルスの前縁で作動する第１の次段ワンショット
マルチバイブレータ及び前記整形パルスの後縁で作動す
る第２の次段ワンショットマルチバイブレータと、前記
第１の次段ワンショットマルチバイブレータ及び前記第
２の次段ワンショットマルチバイブレータのそれぞれの
出力パルスで動作する前記デジタル／アナログ・コンバ
ータの第１の出力電圧を検出する第１のサンプルホール
ド回路と前記デジタル／アナログ・コンバータの第２の
出力電圧を検出する第２のサンプルホールド回路とを備
えたことを特徴する集積回路の検査装置。
【請求項１１】パルス信号の一周期より僅かに幅広の
パルス幅でワンショット動作するワンショットマルチバ
イブレータで整形パルスを発生させ、前記整形パルスの
前縁と後縁でそれぞれ作動する第１の次段ワンショット
マルチバイブレータ及び第２の次段ワンショットマルチ
バイブレータに入力し、かつパルス信号の一周期より僅
かに幅広に設定したワンショットマルチバイブレータの
出力パルス幅の長めの分と第１の次段ワンショットマル
チバイブレータもしくは第２の次段ワンショットマルチ
バイブレータのパルス幅とを加えた時間をパルス信号の
一周期より短く設定したことを特徴とする請求項１０記
載の集積回路の検査装置。
【請求項１２】被測定集積回路のヒステリシス幅より
大きな振幅のパルス信号と、前記パルス信号の一周期毎
に一方向にＤＣ電位がレベルシフトする階段波とを加算
した入力信号を前記被測定集積回路に入力し、前記被測
定集積回路の出力信号に含まれる連続パルス部分の期間
に対応した整形パルスを発生させる第１の工程と、前記
整形パルスの前縁のタイミングに対応した前記被測定集
積回路に入力される第１のＤＣ電圧を求める第２の工程
と、前記整形パルスの後縁のタイミングに対応した前記
被測定集積回路に入力される第２のＤＣ電圧を求める第
３の工程とを含むことを特徴とする集積回路の検査方
法。
【請求項１３】被測定集積回路に入力される前記加算
した入力信号は、階段波に重畳されたパルス信号のハイ
電圧レベルが被測定集積回路の第１閾値電圧より低く、
前記階段波に重畳された前記パルス信号のロー電圧レベ
ルが前記被測定集積回路の第２閾値電圧より高いことを
特徴とする請求項１２記載の集積回路の検査方法。
【請求項１４】第１のＤＣ電圧と第２のＤＣ電圧との
差を求めることを特徴とする請求項１２記載の集積回路
の検査方法。
【請求項１５】被測定集積回路のヒステリシス幅より
大きな振幅のパルス信号と、前記パルス信号の一周期毎
に一方向にＤＣ電位がレベルシフトする階段波とを加算
した入力信号を前記被測定集積回路に入力し、前記被測
定集積回路の出力信号の前縁に応じて動作するワンショ
ットマルチバイブレータで整形パルスを発生させる第１
の工程と、前記整形パルスの前縁のタイミングに対応し
た前記被測定集積回路に入力される第１のＤＣ電圧を求
める第２の工程と、前記整形パルスの後縁のタイミング
に対応した前記被測定集積回路に入力される第２のＤＣ
電圧を求める第３の工程とを含むことを特徴とする集積
回路の検査方法。
【請求項１６】ワンショットマルチバイブレータのワ
ンショット動作時の動作周期をパルス信号の一周期より
僅かに幅広となるように設定し、前記ワンショットマル
チバイブレータの整形波形の前縁と後縁から第１の周期
と第２の周期とを検出し、パルス信号が入力される毎の
階段波の変移量から前記第１の周期に対応した第１のＤ
Ｃ電圧を求め、前記変移量から前記第２の周期に対応し
た第２のＤＣ電圧を求めることを特徴とする請求項１５
記載の集積回路の検査方法。
【請求項１７】ワンショットマルチバイブレータのワ
ンショット動作時の動作周期をパルス信号の一周期より
僅かに幅広となるように設定し、前記ワンショットマル
チバイブレータの整形波形の前縁と後縁を基にカウンタ
の第１のデジタル出力と第２のデジタル出力とを検出
し、パルス信号が入力される毎の階段波の変移量から前
記第１のデジタル出力に対応した第１のＤＣ電圧を求
め、前記変移量から前記第２のデジタル出力に対応した
第２のＤＣ電圧を求めることを特徴とする請求項１５記
載の集積回路の検査方法。
【請求項１８】ワンショットマルチバイブレータのワ
ンショット動作時の動作周期をパルス信号の一周期より
僅かに幅広となるように設定し、前記ワンショットマル
チバイブレータの整形波形の前縁と後縁を基に第１の次
段ワンショットマルチバイブレータ及び第２の次段ワン
ショットマルチバイブレータを動作させデジタル／アナ
ログ・コンバータの第１の出力電圧と第２の出力電圧と
を検出することを特徴とする請求項１５記載の集積回路
の検査方法。