JP3323121B2 - 半導体装置の測定方法及び測定装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の良否
を判断する測定方法及び装置に関し、特にＣＭＯＳ論理
回路の測定、評価に好適なものにする。

【０００２】

【従来の技術】ＣＭＯＳ論理回路等の半導体装置の良否
を判定する手法には、定常状態における電源電流を測定
し、リーク電流の大小から故障の有無を検出するＩＤＤ
ｑ試験（IDD Quiscent Power Supply Current Test）が
存在する。図７に、試験の対象となる供試装置７６と、
この装置７６にＩＤＤｑ試験を行う従来の半導体測定装
置の構成を示す。

【０００３】供試装置７６は、電源端子Ｖdd、接地端子
Ｖss、クロック端子ＣＬＫ、及び入出力端子Ｉ／Ｏ１〜
Ｉ／Ｏｎを有する。電源端子Ｖddには電源電圧Ｖddが供
給され、接地端子Ｖssは接地され、クロック端子ＣＬＫ
にクロックＣＬＫを入力されて動作状態になり、入出力
端子Ｉ／Ｏ１〜Ｉ／Ｏｎより信号が入出力される。

【０００４】ここで、供試装置７６の電源端子Ｖddに
は、可変電圧源７２から電圧を供給された電源７１が一
定の電源電圧Ｖddを発生して供給される。電源端子Ｖdd
に入力される消費電流Ｉddは、以下のようにして検出さ
れる。電流Ｉddは、電源７１の出力端子と供試装置７６
の電源端子Ｖddとの間に両端が接続された検出抵抗７３
を流れる。この検出抵抗７３の両端に二入力端子が接続
された差動増幅器７４によって、電流Ｉddが電圧に変換
されて電圧信号１０１として出力される。この変換され
た電圧信号１０１は、比較器８２に入力されて基準電圧
８１と比較され、比較結果が良否判定信号１０２として
フリップフロップ８３に入力される。このフリップフロ
ップ８３に入力された良否判定信号１０２は、フリップ
フロップ８３に判定トリガ信号１０３が入力されると、
外部に出力される。

【０００５】図８に示されたように、供試装置７６は通
常動作モードにおいて、クロックＣＬＫに基づいて入出
力端子Ｉ／Ｏ１〜Ｉ／Ｏｎから信号を入出力する。

【０００６】試験を行う場合は、供試装置７６がホール
ドモードに移行する。ホールドモード開始時には、消費
電流Ｉddが最大となる動作状態を実現する上で必要な入
出力信号Ｉ／Ｏ１〜Ｉ／Ｏｎの入出力が行われる。これ
により、図８に示されるように電流Ｉddがピークまで上
昇する。ここで、図８における電流Ｉddの波形は、図７
の回路における差動増幅器１０１から出力された電圧信
号１０１により検出される。

【０００７】この後、電流Ｉddが低下していく。この電
流Ｉddが時間の経過と共に変化し定常状態に近付いてい
く様子を、図９に拡大して示す。供試装置７６の特性の
相違により、電流Ｉddの波形は波形Ｌ１〜Ｌ３のように
定常状態に到達した時点ｔ１以降の電流値が異なってい
る。供試装置７６が良品である場合は、波形Ｌ１のよう
に時点ｔ１以降のＩdd電流の値が小さくなり、不良品で
ある場合は波形Ｌ３のように大きい値をとる。また、波
形Ｌ２は良品と不良品との境界線を示すものとする。

【０００８】ここで、試験条件として、供試装置７６の
電源端子Ｖddに与える電圧値は可変電圧７２の電圧値を
変えることによって設定を変えることができ、また時点
ｔ１におけるＩdd電流の大小に基づく良否判断の基準
は、比較器８２に与える基準電圧８１の値を調整するこ
とにより変えることができる。

【０００９】

【発明が解決しようとする課題】しかし、従来の測定方
法及び測定装置には次のような問題があった。 （１） 電流Ｉddの特性を検出するためには、電源７１
から供試装置７６の電源端子Ｖddまでの伝送路特性が影
響するため、図９に示されたようにホールドモード開始
時から電流Ｉddが定常状態に到達する時点ｔ１までの時
間が、例えば１０〜１００msecというように長い。この
ため、多くの供試装置７６を測定する際には長い測定時
間を必要とし、測定効率が低かった。

【００１０】（２） また、図９に示されたように、電
流Ｉddはホールドモード開始時点から瞬間的にピークに
到達するが、定常状態に達する時点ｔ１における電流
は、良品と不良品とが含まれる波形Ｌ１〜Ｌ３のいずれ
においても極めて小さい値となる。よって、良否を判断
する上で十分な分解能が得られず、測定精度が低い上に
再現性にも欠けるという問題があった。

【００１１】本発明は上記事情に鑑み、測定時間の短縮
及び測定精度の向上が可能な半導体測定方法及び測定装
置を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明の半導体測定装置
は、供試装置で消費される電流を検出し、電圧信号に変
換して出力する変換回路と、前記変換回路から出力され
た前記電圧信号を第１の期間にわたって第１の所定時間
毎に微分し、微分値信号を出力する微分値デジタイザ
と、前記微分値デジタイザから出力された前記微分値信
号を加算して得られた微分合計値に基づいて前記供試装
置の良否を判定する演算装置とを備えることを特徴とし
ている。

【００１３】また、本発明の半導体測定装置は、さらに
前記変換回路から出力された前記電圧信号を第２の期間
にわたって第２の所定時間毎に出力する波形デジタイザ
を備え、演算装置は前記微分値デジタイザから出力され
た前記微分値信号を加算して得られた微分合計値と前記
波形デジタイザから出力された前記電圧信号を加算して
得られた積分値とに基づいて前記供試装置の良否を判定
することを特徴とする。

【００１４】ここで、前記微分値デジタイザは、前記電
圧信号を与えられて前記第１の時間毎に微分値を検出す
る微分値検出手段と、前記微分値検出手段により検出さ
れた前記微分値のレベルを調整して増幅し出力する第１
のレベル調整増幅器と、前記第１のレベル調整増幅器か
ら順次出力された前記微分値に対して前記第１の期間に
わたってアナログ／ディジタル変換を行って前記微分値
信号を出力する第１のアナログ／ディジタル変換器と、
前記第１のアナログ／ディジタル変換器から出力された
前記微分値信号を与えられて格納し、前記演算手段に出
力する第１のメモリとを有し、前記波形デジタイザは、
前記電圧信号を入力され、レベルを調整して増幅し出力
する第２のレベル調整増幅器と、前記第２のレベル調整
増幅器からの出力を与えられ、前記第２の期間にわたっ
て前記第２の時間毎にアナログ／ディジタル変換を行っ
て前記積分値信号を出力する第２のアナログ／ディジタ
ル変換器と、前記第２のアナログ／ディジタル変換器か
ら出力された前記積分値信号を与えられて格納し、前記
演算手段に出力する第２のメモリとを有するものであっ
てもよい。

【００１５】本発明の半導体装置の測定方法は、供試装
置で消費される電流を検出して電圧信号に変換し、微分
値デジタイザを用いて前記電圧信号を第１の期間にわた
って第１の所定時間毎に微分して微分値信号を生成し、
波形デジタイザを用いて前記電圧信号を第２の期間にわ
たって第２の所定時間毎に電圧信号を生成し、演算装置
を用いて前記微分値信号を加算して微分合計値を生成
し、前記電圧信号を加算して積分値を生成し、この微分
合計値と積分値とに基づいて前記供試装置の良否を判定
することを特徴としている。

【００１６】

【発明の実施の形態】以下、本発明のー実施の形態によ
る半導体装置の測定方法及びその装置について、図面を
参照して説明する。

【００１７】図１に、本発明の第１の実施の形態による
半導体測定装置の構成を示す。図７に示された従来の測
定装置と比較し、本実施の形態による測定装置は、差動
増幅器７４の出力端子に接続された構成が相違する。即
ち、この測定装置は差動増幅器７４から出力された電圧
信号を解析する波形デジタイザ１０及び微分値デジタイ
ザ２０と、波形デジタイザ１０及び微分値デジタイザ２
０が動作するタイミングを決定するタイミング発生器６
０と、波形デジタイザ１０及び微分値デジタイザ２０の
出力を用いて供試装置７６の良否を判断するＣＰＵ（Ce
ntral Processing Unit ）１とを備えている。他の従来
の測定装置と同一の要素には、同一の番号を付して説明
を省略する。

【００１８】上述したように、供試装置７６が通常動作
モードからテスト時にはホールドモードに切り換わる。
供試装置７６の電源端子Ｖddには電源７１から電源電圧
Ｖddが供給されている。電源端子Ｖddに供給される電流
Ｉddは、検出抵抗７３及び差動増幅器７４によって電圧
信号１０１に変換された後、波形デジタイザ１０と微分
値デジタイザ２０とに入力される。

【００１９】タイミング発生器６０は、波形デジタイザ
１０及び微分値デジタイザ２０が電圧信号１０１を用い
て積分値及び微分値の検出を行う期間を指定するタイミ
ング信号をそれぞれ生成して与える。波形デジタイザ１
０は、タイミング発生器６０により指定された期間、一
定時間ｔ0 （Ｎ）の間隔で電圧信号１０１が示す電流Ｉ
dd波形のそれぞれの電流値Ｄｔ（０）、Ｄｔ（１）、
…、Ｄｔ（ｉ）、…、Ｄｔ（ｎ）（ｎは２以上の整数、
ｉはｎ以下の整数）を取り込んで、内部のメモリに記憶
し、ＣＰＵ１に出力する。微分値デジタイザ２０は、タ
イミング発生器６０により指定された期間、電流Ｉdd波
形の一定時間ｔ0 （Ｍ）毎の微分値Δｔ（０）、Δｔ
（１）、…、Δｔ（ｉ）、…、Δｔ（ｎ）を求めて内部
のメモリに記憶し、ＣＰＵ１に出力する。

【００２０】ＣＰＵ１は、波形デジタイザ１０から与え
られた電流値Ｄｔ（０）、Ｄｔ（１）、…、Ｄｔ
（ｉ）、…、Ｄｔ（ｎ）を全て加算して所定の期間にわ
たる積分値を求める。さらに、微分値デジタイザ２０か
ら出力された微分値を全て加算し、所定期間にわたる微
分値の合計値を求める。そして、この積分値Ｄｔ（０）
＋Ｄｔ（１）＋、…、＋Ｄｔ（ｉ）＋、…、＋Ｄｔ
（ｎ）と、微分合計値Δｔ（０）＋Δｔ（１）＋、…、
＋Δｔ（ｉ）＋、…、＋Δｔ（ｎ）とを用いて、供試装
置７６の良否の判定を行う。

【００２１】ここで、良否判定を行うための積分値及び
微分合計値のそれぞれの基準値は、予め良品の供試装置
の出力電流を測定するか、あるいは供試装置の替わりに
精密抵抗を実装した校正用ボードからの出力電流を測定
することにより得ることができる。

【００２２】図２にタイミング発生器６０の具体的な構
成を示し、図３に波形デジタイザ１０と微分値デジタイ
ザ２０の構成を示す。タイミング発生器６０は、マスタ
クロック発生器６７、開始停止指令部６１、１／Ｎ分周
器６２、波形デジタイザタイミング発生器６３、開始停
止指令部６４、１／Ｍ分周器６５、微分値デジタイザタ
イミング発生器６６を備えている。

【００２３】マスタクロック発生器６７は、開始停止指
令部６１及び６４、１／Ｎ分周器６２及び１／Ｍ分周器
６５、波形デジタイザタイミング発生器６３及び微分値
デジタイザタイミング発生器６６を動作させるために必
要なマスタクロックＸ´ｔａｌを生成して与える。開始
停止指令部６１及び６４は、図示されていないクロック
発生器からクロックＣＬＫを与えられる。このクロック
ＣＬＫは、図４（ａ）に示されたように、通常動作モー
ドにおける入出力データＩ／Ｏ１〜Ｉ／Ｏｎのサイクル
に対応している。１／Ｎ分周器６２は、図４（ａ）に示
されたように、マスタクロックＸ´ｔａｌを１／Ｎに分
周して波形デジタイザタイミング発生器６３に与える。
この１／Ｎクロックのパルス間隔ｔ0 （Ｎ）は、波形デ
ジタイザタイミング発生器６３が電流Ｉddの波形をデジ
タイズして取り込むときの時間間隔に対応している。１
／Ｍ分周器６５は、図４（ｃ）に示されたように、マス
タクロックＸ´ｔａｌを１／Ｍに分周して微分値デジタ
イザタイミング発生器６６に与える。この１／Ｍクロッ
クのパルス間隔ｔ0 （Ｍ）は、微分値デジタイザタイミ
ング発生器６６が電流Ｉddの波形をデジタイズして取り
込むときの時間間隔に対応している。

【００２４】開始停止指令部６１は、波形デジタイザタ
イミング発生器６３が積分動作を開始するタイミングと
停止するタイミングとを指令する信号２０１を生成して
波形デジタイザタイミング発生器６３に出力する。開始
停止指令部６４は、微分値デジタイザタイミング発生器
６６が微分動作を開始し停止するタイミングを指令する
信号２０２を生成して波形デジタイザタイミング発生器
６３に出力する。波形デジタイザタイミング発生器６３
は制御信号Ａ及びＢを生成して波形デジタイザ１０に出
力し、微分値デジタイザタイミング発生器６６は制御信
号Ｃ〜Ｇを生成して微分値デジタイザ２０に出力する。

【００２５】波形デジタイザ１０は、レベル調整用増幅
器１１、アナログ／ディジタル変換器（以下、Ａ／Ｄ変
換器という）１２、メモリ１３を備えている。レベル調
整用増幅器１１は、差動増幅器７４から出力された電圧
信号１０１を入力され、所定のレベルに調整して増幅し
た後Ａ／Ｄ変換器１２に出力する。Ａ／Ｄ変換器１２
は、上記タイミング発生器６０の波形デジタイザタイミ
ング発生器６３が出力した制御信号Ａに基づいて、レベ
ル調整用増幅器１１から出力されたアナログレベルの電
圧信号をディジタル信号に変換して出力する。このＡ／
Ｄ変換動作は、図４（ａ）に示されたように、開始停止
指令部６１から出力された開始停止指令信号２０１が論
理「１」である時点ｔ１１から時点ｔ１２までの期間行
われる。このＡ／Ｄ変換により、図４（ａ）に示された
ように、電流Ｉdd波形を示すレベル調整用増幅器１１の
出力電圧に対し、１／Ｎクロックの周期ｔ0 （Ｎ）で電
流値Ｄｔ（０）、Ｄｔ（１）、…、Ｄｔ（ｉ）、…、Ｄ
ｔ（ｎ）を取り込む。

【００２６】電流値Ｄｔ（０）〜Ｄｔ（ｎ）は、メモリ
１３に与えられて格納され、ＣＰＵ１に与えられる。Ｃ
ＰＵ１は、図４（ｂ）に示されたように、ディジタル値
としての電流値Ｄｔ（０）〜Ｄｔ（ｎ）を全て加算し、
積分値Ｄｔ（０）＋Ｄｔ（１）＋…＋Ｄｔ（ｎ）を求め
る。これにより、図４（ｂ）におけるハッチングが施さ
れた面積が求まる。ＣＰＵ１において、求めた面積値
と、予め定めた良否の判断基準となる基準値とを比較
し、求めた面積値が基準値よりも小さい場合は良品であ
り、基準値以上である場合は不良と判断する。

【００２７】微分値デジタイザ２０は、バッファ２１及
び２２、容量２３、スイッチング素子２４、遅延素子２
５、レベル調整用増幅器２６、Ａ／Ｄ変換器２７、さら
に、バッファ３１及び３２、容量３３、スイッチング素
子３４、遅延素子３５、レベル調整用増幅器３６、Ａ／
Ｄ変換器３７、インバータ４１、ゲート素子２９、メモ
リ４２を備える。微分動作のタイミングの調整は、次の
ようにして行われる。微分値デジタイザタイミング発生
器６６が発生した制御信号Ｇが遅延素子３５により所定
時間遅延された後、スイッチング素子３４の制御端子に
入力されて、開閉が制御される。また、制御信号Ｇがイ
ンバータ４１を介して論理が反転された後、遅延素子２
５により所定時間遅延された後、スイッチング素子２４
の制御端子に入力されて、スイッチング素子３４とは逆
相で開閉が制御される。

【００２８】差動増幅器７４から出力された電圧信号１
０１が、インバータ２１とインバータ３１とに入力され
る。インバータ２１の出力端子とインバータ２２の入力
端子とを接続する信号線は容量２３とスイッチング素子
２４を介して接地され、インバータ３１の出力端子とイ
ンバータ３２の入力端子とを接続する信号線は容量３３
とスイッチング素子３４を介して接地されている。スイ
ッチング素子２４とスイッチング素子３４とが逆相で開
閉することで、インバータ２１及び２２と容量２３とで
構成される微分値検出部と、インバータ３１及び３２と
容量３３とで構成される微分値検出部とにより、１／Ｍ
クロックの周期ｔ0 （Ｍ）毎に交互に電圧信号１０１が
示す電流Ｉdd波形の微分値が検出される。

【００２９】例えば、偶数番目の微分値Δｔ（０）、Δ
ｔ（２）、Δｔ（４）、…がインバータ２２から出力さ
れるとすると、レベル調整器２６で電圧レベルが調整さ
れ増幅された後、このアナログレベルが、制御信号５３
により制御されるＡ／Ｄ変換器２７によってデジタル値
に変換される。奇数番目の微分値Δｔ（１）、Δｔ
（３）、Δｔ（５）、…がインバータ３２から出力され
るとすると、レベル調整器３６で電圧レベルが調整され
増幅された後、このアナログレベルが制御信号５４によ
り制御されるＡ／Ｄ変換器３７によってデジタル値に変
換される。

【００３０】ゲート素子２９は制御信号Ｅに基づいて、
Ａ／Ｄ変換器２７から出力された微分値とＡ／Ｄ変換器
３７から出力された微分値とを交互にメモリ４２に転送
し、記憶させる。メモリ４２は、制御信号Ｆに基づいて
書き込み又は読み出しを行う。この微分値Δｔ（０）〜
Δｔ（ｎ）は、図４（ｄ）に示されたように、電流Ｉdd
波形の１／Ｍクロック毎（ｔ0 （Ｍ）周期）の傾きを表
している。

【００３１】ＣＰＵ１は、メモリ４２から読み出された
微分値Δｔ（０）〜Δｔ（ｎ）を取り込んで、次のよう
な処理を行う。図５（ａ）に示されたように、電流Ｉdd
特性が波形Ｌ１１〜Ｌ１３のように表されたとし、この
うち波形Ｌ１１が良品を示し、波形Ｌ１３が不良品を示
し、波形Ｌ１２が良否の境界線を示すものとする。この
場合の微分値Δｔ（ｉ）（ｉはｎ以下の整数）は、図５
（ｂ）における波形Ｌ２１〜Ｌ２３のように表される。
微分値Δｔ（ｉ）の波形Ｌ２１は図５（ａ）における電
流Ｉdd波形の波形Ｌ１１、微分値Δｔ（ｉ）の波形Ｌ１
２は電流Ｉdd波形の波形Ｌ２２、微分値Δｔ（ｉ）の波
形Ｌ１３は電流Ｉdd波形の波形Ｌ２３に対応している。
図５（ａ）に示されたように、良品の波形Ｌ１１は不良
品の波形Ｌ１３と比較して傾きが大きいため、微分値Δ
ｔ（ｉ）の値が大きくなる。よって、微分値の合計値Δ
ｔ（０）＋Δｔ（１）＋、…、＋Δｔ（ｎ）を用いて良
否の判定をすることができる。

【００３２】以上説明したように、本実施の形態によれ
ば、電流Ｉdd波形の積分値Ｄｔ（０）＋Ｄｔ（１）＋…
＋Ｄｔ（ｎ）を求めて基準値と比較することによって良
否を判断する。従来の測定装置では、上述したように電
流Ｉdd波形が定常状態に到達するまで良否の判断が不能
であった。これに対し、本実施の形態では定常状態に到
達する以前のデータを合計した積分値により良否を判断
することができるので、定常状態に達するまで判断を待
つ必要がなく、測定時間が短縮される。また、従来のよ
うに定常状態に到達した時点での電流Ｉddの値のみで良
否を判断すると、電流値自体が微小であるため分解能が
低く測定精度が低いが、本実施の形態では定常状態に到
達する以前の段階における比較的大きい値を合計した積
分値を用いるので、分解能が高く測定精度が向上する。
ここで、分解能は１／Ｎクロックの時間間隔ｔ0 （Ｎ）
を変えることによって所望のレベルに設定することがで
きる。

【００３３】さらに、本実施の形態では微分値Δｔ
（０）、…、Δｔ（ｎ）を求め、その合計値から良否の
判断を行う。この微分値Δｔの検出は、図４（ｂ）にも
示されたように、積分値Ｄｔを求める場合よりもさらに
短時間で行うことができ、測定時間の短縮に寄与する。
また、図３に示されたように、微分値デジタイザ２０は
検出した微分値をレベル調整増幅器２６及び３６で増幅
した後Ａ／Ｄ変換を行うので積分値を用いた場合よりも
高い感度が得られ、測定精度を向上させることができ
る。

【００３４】上記第１の実施の形態では、積分値と微分
合計値とを共に求めて良否の判断を行っているが、必ず
しも両者を求める必要はない。図６に示されたように、
差動増幅器７４の出力端子に波形デジタイザ１０を接続
せずに、微分値デジタイザ２０を接続して微分値Δｔ
（ｉ）のみを求め、ＣＰＵ１において良否を判断しても
よい。

【００３５】上述実施の形態は一例であり、本発明を限
定するものではない。例えば、図２及び図３に示された
波形デジタイザ及び微分値デジタイザの具体的な回路構
成は一例であり、それぞれ電流Ｉddの波形の積分値と微
分値を求めるものであれば様々な変形が可能である。

【００３６】

【発明の効果】以上説明したように、本発明の半導体装
置の測定方法及び測定装置によれば、供試装置に供給さ
れる電流波形の一定期間における微分値、あるいは微分
値及び積分値を用いて良否を判断するため、従来のよう
に電流波形が定常状態に到達した時点における電流値を
用いて判断した場合と比較し、定常状態に到達する前の
値を用いて判定が可能であるため試験時間が短縮され、
さらに定常状態に到達した時点の電流値よりも分解能が
高いので、測定精度が向上する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による半導体装置の
測定装置の構成を示したブロック図。

【図２】同測定装置におけるタイミング発生器の構成を
示したブロック図。

【図３】同測定装置における波形デジタイザ及び微分値
デジタイザの構成を示した回路図。

【図４】同測定装置における入出力信号、電流、クロッ
ク、及び制御信号の波形を示したタイムチャート。

【図５】同測定装置における電流波形及びその微分値を
示したグラフ。

【図６】本発明の第２の実施の形態による半導体装置の
測定装置の構成を示したブロック図。

【図７】従来の半導体装置の測定装置の構成を示したブ
ロック図。

【図８】同測定装置における入出力信号、電流、クロッ
ク、及び制御信号の波形を示したタイムチャート。

【図９】同測定装置における電流波形を示したグラフ。

【符号の説明】

１ ＣＰＵ １０ 波形デジタイザ １１、２６、３６ レベル調整用増幅器 １２、２７、３７ Ａ／Ｄ変換器 １３、４２ メモリ ２０ 微分値デジタイザ ２１、２２、３１、３２ バッファ ２３、３３、７５ 容量 ２４、３４ スイッチング素子 ２５、３５ 遅延素子 ２９ ゲート素子 ４１ インバータ ６０ タイミング発生器 ６１、６４ 開始停止指令部 ６２ １／Ｎ分周器 ６３ 波形デジタイザタイミング発生器 ６５ １／Ｍ分周器 ６６ 微分値デジタイザタイミング発生器 ６７ マスタクロック発生器 ７１ 電源 ７２ 可変電圧 ７３ 検出抵抗 ７４ 差動増幅器 ７５ 容量 ７６ 供試装置 １０１ 電圧信号

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】供試装置で消費される電流を検出し、電圧
   信号に変換して出力する変換回路と、 前記変換回路から出力された前記電圧信号を第１の期間
   にわたって第１の所定時間毎に微分し、微分値信号を出
   力する微分値デジタイザと、 前記微分値デジタイザから出力された前記微分値信号を
   加算して得られた微分合計値に基づいて前記供試装置の
   良否を判定する演算装置と、 を備えることを特徴とする半導体測定装置。
2. 【請求項２】供試装置で消費される電流を検出し、電圧
   信号に変換して出力する変換回路と、 前記変換回路から出力された前記電圧信号を第１の期間
   にわたって第１の所定時間毎に微分し、微分値信号を出
   力する微分値デジタイザと、 前記変換回路から出力された前記電圧信号を第２の期間
   にわたって第２の所定時間毎に出力する波形デジタイザ
   と、 前記微分値デジタイザから出力された前記微分値信号を
   加算して得られた微分合計値と、前記波形デジタイザか
   ら出力された前記電圧信号を加算して得られた積分値と
   に基づいて前記供試装置の良否を判定する演算装置と、 を備えることを特徴とする半導体測定装置。
3. 【請求項３】前記微分値デジタイザは、前記電圧信号を
   与えられて前記第１の時間毎に微分値を検出する微分値
   検出手段と、 前記微分値検出手段により検出された前記微分値のレベ
   ルを調整して増幅し出力する第１のレベル調整増幅器
   と、 前記第１のレベル調整増幅器から順次出力された前記微
   分値に対して前記第１の期間にわたってアナログ／ディ
   ジタル変換を行って前記微分値信号を出力する第１のア
   ナログ／ディジタル変換器と、 前記第１のアナログ／ディジタル変換器から出力された
   前記微分値信号を与えられて格納し、前記演算手段に出
   力する第１のメモリとを有し、 前記波形デジタイザは、 前記電圧信号を入力され、レベルを調整して増幅し出力
   する第２のレベル調整増幅器と、 前記第２のレベル調整増幅器からの出力を与えられ、前
   記第２の期間にわたって前記第２の時間毎にアナログ／
   ディジタル変換を行って前記積分値信号を出力する第２
   のアナログ／ディジタル変換器と、 前記第２のアナログ／ディジタル変換器から出力された
   前記積分値信号を与えられて格納し、前記演算手段に出
   力する第２のメモリとを有することを特徴とする請求項
   ２記載の半導体測定装置。
4. 【請求項４】供試装置で消費される電流を検出して電圧
   信号に変換し、 微分値デジタイザを用いて前記電圧信号を第１の期間に
   わたって第１の所定時間毎に微分して微分値信号を生成
   し、 波形デジタイザを用いて前記電圧信号を第２の期間にわ
   たって第２の所定時間毎に生成し、 演算装置を用いて前記微分値信号を加算して微分合計値
   を生成し、前記電圧信号を加算して積分値を生成し、こ
   の微分合計値と積分値とに基づいて前記供試装置の良否
   を判定することを特徴とする半導体装置の測定方法。