KR100269704B1

KR100269704B1 - 지연 소자 시험 장치 및 시험 기능을 갖는 집적 회로

Info

Publication number: KR100269704B1
Application number: KR1019970028331A
Authority: KR
Inventors: 노리후미 고바야시
Original assignee: 니시무로 타이죠; 가부시키가이샤 도시바
Priority date: 1996-06-27
Filing date: 1997-06-27
Publication date: 2000-11-01
Also published as: JPH1010179A; KR980006247A; US6057691A; TW344895B

Abstract

고가의 측정기가 불필요하며, 최소한의 하드웨어로 고속 또한 저비용으로 행하는 것이 가능한 지연 소자 시험 장치 및 시험 기능을 갖는 반도체 집적 회로를 제공한다.

지연 소자 시험 장치에 의하면, 적어도 하나는 타이밍 가변으로 어느 복수의 신호를 발생하는 신호 발생기(11)와, 상기 복수의 신호중 타이밍 가변의 신호와, 피시험 지연 소자(1)를 통과한 신호의 위상의 전후 관계를 비교하는 위상 비교기(21)와, 상기 위상 비교기에서 발생되는 제어 신호에 의해 제어되고, 상기 피시험 지연소자의 지연 특성의 불량 여부를 나타내는 신호를 출력하는 시험 결과 출력 회로(23, 24, 25)를 구비한다.

Description

지연 소자 시험 장치 및 시험 기능을 갖는 집적 회로

본 발명은, 펄스 제너레이터, LSI 테스터의 타이밍 발생부 등의 각종 측정기나 LSI 내의 타이밍 조정용 회로에 이용되고 있는 가변 지연 소자를 시험하는 장치 및 시험 기능을 갖는 집적 회로에 관한 것이다.

가변 지연 소자는, 임의로 설정된 제어 신호에 따라 신호를 지연시키는 기능을 갖고 있는 것으로, 통상 2의 제어 비트수승(乘)의 종류의 지연 시간을 실현할 수 있다.

이와 같은 가변 지연 소자의 성능을 각 지연 시간에 대해 시험하는 데에는 일반적으로 고가의 측정 기기와 많은 시간을 필요로 하게 된다. 이하에서는 종래 행해지고 있는 시험 방법에 대해서 기술한다.

제1의 시험 방법은, LSI 테스터나 개별 측정기를 이용하여, 논리 레벨이 “1”, “0”을 반복하는 측정 기준 신호를 측정 대상의 가변 지연 소자로 지연시키고, 가변지연 소자에서 지연된 하강 또는 상숭 에지를 측정기측의 기준 신호를 이용하여 검출하여, 지연량을 구하는 것이다.

이 기술에서는, 미소 지연을 발생할 수 있는 고성능의 LSI 테스터나 개별 측정기를 필요로 한다. 또, 지연 소자를 하나씩 순차 시험하는 데에 시간이 들고, 측정기의 동작 비용이 많이 든다. 또, 에지의 경계를 검색으로 구해야 하기 때문에, 서치를 위한 기준 신호의 타이밍을 제어하기 위해서는 고성능의 제어계 CPU가 필요하고 또한 시험에 많은 시간을 필요로 한다.

제2시험 방법은, LSI의 AC 특성 평가에 이용되고 있는 기술로서, 측정 대상의 가변 지연 소자를 포함하여 링 오실레이터를 구성하고, 그 발진 주파수를 주파수측정기에 의해 측정한다. 즉, 가변 지연 소자의 지연 설정을 변화시킬 때의 주파수변화보다, 지연량을 구할 수 있다.

이 방법에서는 링 오실레이터의 회로상의 제약으로부터, 파형의 상승 또는 하강중 한 쪽만에 착안한 시험은 불충분하고, 듀티비도 계측할 필요가 있어, 이 때문에, 특수한 회로나 측정기를 필요로 하고, 또한 측정계와 제어계 사이에서 데이타의 주고받음이 필요하게 되어 많은 시간이 소요된다.

제3시험 방법은, 피시험 신호와 기준 신호의 위상차에 따른 펄스 신호를 얻어, 이것을 적분하여 전압으로 변환하고, 그 전압치를 A/D 변환하여 지연량을 얻도록 한 것이다.

이 방법에서는 전압치를 구하기 위해서 일정 기간의 펄스의 적분이 필요하여 측정 시간이 걸린다. 또 얻어진 전압치는 항상 A/D 변환기의 변환 가능 범위 내에 있다고는 한정할 수 없어, 지연량에 따라 기준 신호의 타이밍 조정이 필요하며, 측정자체도 복잡하게 된다.

이와 같이, 종래 이용되고 있는 지연 소자 시험 방법들 모두는 고가의 측정기를 필요로 하며, 측정이 복잡하고 또한 측정 시간이 든다고 하는 결점이 있었다.

따라서, 본 발명은 지연 소자가 필요한 정밀도의 시험을 최소한의 하드웨어로 고속 또는 저비용으로 행할 수 있는 지연 소자 시험 장치를 제공하는 것을 목적으로 한다.

본 발명에 따른 지연 소자 시험 장치에 의하면, 적어도 하나는 타이밍 가변인 복수의 신호를 발생하는 신호 발생기와, 상기 복잡한 신호중 타이밍 가변의 신호와, 피시험 지연 소자를 통과한 신호의 위상의 전후 관계를 비교하는 위상 비교기와, 상기 위상 비교기에서 발생된 제어 신호에 의해 제어되며, 상기 피시험 지연 소자의 지연 특성의 불량 여부를 나타내는 신호를 출력하는 피시험 결과 출력 회로를 구비한 것을 특징으로 한다.

이 장치에서는, 이미 공지된 타이밍 가변 신호와 피시험 지연 소자를 통과한 신호의 위상 측정에 의해 지연 소자의 특성을 간단한 구성으로 고속에서 구할 수 있다.

상기 시험 결과 출력 회로는 상기 위상 비교기의 출력에 의해 제어되는 카운터를 포함하면 좋고, 또한 상기 카운터의 출력과 측정 기준치를 저장하는 기억부의 기억 내용을 비교하는 비교 수단을 구비하면 좋다.

카운터의 출력 데이타와 미리 레지스터에 기억된 지연 시간의 기대치 데이타를 비교함으로써, 피시험 지연 회로 동작의 불량 여부를 정확하게 판정할 수 있다.

상기 기억부가 초기치를 저장하는 초기치 저장 레지스터인 것이 바람직하고, 상기 기억부가 상한 기대치 레지스터와 하한 기대치 레지스터를 더 구비할 수 있다.

피시험 지연 소자 및 상기 위상 비교기, 상기 퍼시험 결과 출력 회로가 동일 집적 회로상에 형성된 것이면 좋다.

이 경우, 복수의 LSI를 동시에 시험할 수 있기 때문에 고속 시험을 가능하게 한다.

피시험 지연 소자 및 상기 위상 비교기, 상기 시험 결과 출력 회로가 형성된 집적 회로는 복수개 상기 펄스 발생부에 접속될 수 있다. 이 때, 복수의 집적 회로의 시험 결과 출력 회로의 각 출력을 압축하여 출력하는 압축기를 더 구비하면 좋다.

본 발명에 따른 지연 소자 시험 장치의 다른 형태는, 적어도 하나는 타이밍 가변인 복수의 신호를 발생하는 신호 발생기와, 상기 복수의 신호중 타이밍 가변의 신호를 선택적으로 복수의 피시험 지연 소자에 분배하는 선택 회로와, 상기 피시험 지연 소자를 통과한 신호의 위상은 전후 관계를 비교하는 위상 비교기와, 상기 위상 비교기에서 발생되는 제어 신호에 의해 제어되며, 상기 피시험 지연 소자의 지연 특성의 불량 여부를 나타내는 신호를 출력하는 시험 결과 출력 회로를 구비한 것을 특징으로 한다.

또, 본 발명에 따른 반도체 집적 회로는, 적어도 하나는 타이밍 가변인 복수의 신호를 발생하는 외부 신호 발생기와 접속되고, 상기 복수의 신호중 타이밍 가변신호와 피시험 지연 소자를 통과한 신호의 위상의 전후 관계를 비교하는 위상 비교기와, 상기 위상 비교기에서 발생된 제어 신호에 의해 제어되고, 상기 피시험 지연소자의 지연 특성의 불량 여부를 나타내는 신호를 출력하는 시험 결과 출력 회로를 동일 기판상에 구비한 것을 특징으로 한다.

제1도는 본 발명의 제1실시 형태에 따른 지연시간 시험 장치의 구성을 나타내는 블럭도.

제2도는 본 발명의 제2실시 형태에서의 측정 동작을 나타내는 타이밍 차트도.

제3도는 본 발명의 제1실시 형태에서의 위상 비교기의 상세한 회로 구성을 나타내는 회로도.

제4도는 본 발명의 제2실시 형태에 따른 지연 시간 측정 장치의 일부의 구성을 나타내는 블럭도.

제5도는 제1도의 구성중 시험 회로부를 집적 회로내에 조립한 경우, 본 발명이 각 형태로 적용 가능한 것을 나타내는 설명도.

제6도는 복수의 LSI에 대해서 지연 소자의 시험을 행하는 본 발명의 제3실시형태를 나타내는 블럭도.

제7도는 LSI 내에 복수의 지연 소자를 갖는 경우의 시험을 행하는 본 발명의 제4실시 형태를 나타내는 블럭도.

* 도면의 주요부분에 대한 부호의 설명

1 : 지연 소자 10 : 펄스 발생부

11 : 펄스 발생기 12 : 지연 소자

13 : 지연 시간 설정기 20 : 시험 회로부

21 : 위상 비교기 23 : 카운터

24 : 레지스터 25 : 디지탈 비교기

27 : 하한 기대치 저장 레지스터 30 : 집적 회로(LSI)

31 : 압축기

이하, 본 발명의 실시 형태 몇개를 도면을 참조하여 설명한다.

제1도는 본 발명의 제1실시 형태에 따른 지연 소자 시험 장치의 개략 구성을 나타내는 블럭도이다. 이 시험 장치는 펄스 발생부(10)와 시험 회로부(20)로 크게 나누어진다.

펄스 발생부(10)는, 2계통의 출력 단자를 갖는 펄스 발생부(11)와, 그 한 쪽측 출력 단자에 접속된 지연 소자(12)와, 이 지연 소자의 지연 시간을 이미 알려진 임의의 시간에 설정하는 지연 시간 설정기(13)를 구비하고 있다. 이 지연 소자(12)는 피시험 지연 소자 이상의 성능을 갖고 있을 필요가 있으며, 일반적으로 시판되고 있는 범용 IC의 이용이나 LSI 테스터의 기능을 이용하는 것이 가능하다.

또, 시험 회로부(20)는, 펄스 발생기(11)의 제1출력으로서 지연 소자(12)를 통과한 출력을 받는 제1입력 단자(21a)와, 펄스 발생기(11)의 제2출력으로서 피시험 지연 소자(1)를 통과한 출력을 받는 제2입력 단자(21b)을 갖는 위상 비교기(21), 그 출력을 계수하는 카운터(23)와, 지연 시간의 기대치를 저장하는 레지스터(24)와, 카운터(23)의 출력과 레지스터(24)의 출력을 비교하는 디지탈 비교기(25)를 구비하고 있다. 또, 피시험 지연 소자를 부착하지 않은 경우 위상 비교기(21)에 펄스 발생기의 출력을 직접 입력시키도록 스위치 sw1 및 sw2를 제어하는 전환 회로(22)가 설치되어 있다.

다음에 이 회로의 동작을 설명한다.

펄스 발생기(11)에서 발생하여 기준 지연 소자(12)를 통과한 기준 펄스와, 피시험 지연 소자를 통과한 기준 펄스는 위상 비교기(21)에 입력되고, 이 위상 비교기(21)에서 기준 신호와 피시험 신호의 위상 전후 관계가 비교된다.

이 비교 결과에 의해 카운터를 동작시킨다. 먼저, 기준 신호를 피시험 신호에 의해 충분히 빠른 위상으로부터 시작하여 순차적으로 기준 신호의 경로에 설치된 지연 소자의 지연량을 크게 하여 가고, 피시험 신호보다 지연된 타이밍 까지 변화시킨다. 이 때의 카운터 동작은 피시험 신호가 기준 신호보다 늦을 동안은 카운트 인에이블로 하고, 동위상 및 피시험 신호가 기준 측정 신호보다 빠른 위상의 경우에는 카운트 디스에이블로 한다.

이 형태를 제2도의 타이밍 차트를 참조하여 설명한다.

피시험 지연 소자(1)의 제어 신호가 초기 상태일 때, 피시험 지연 소자(1)를 통과한 피시험 신호의 상승 에지가 포인트0(t1)의 위치에 있는 것으로 한다. 이 상태에서 기준 지연 소자(12)의 지연 설정을 인크리멘트하여 기준 신호를 포인트0(t1)에 근접시킨다. 포인트0(tl)의 직전 까지는 위상 비교기(21)의 출력이 카운트 이네이블 상태이기 때문에, 카운터(23)가 동작한다. 기준 지연 소자(12)의 지연 설정을 계속 인크리멘트하면 기준 신호가 포인트0(t1)에 도달하여, 위상 비교기(21)의 출력이 카운트 디스에이블이 되고, 카운터(23)의 동작이 정지한다. 지연 설정의 인크리멘트가 종료한 시점에서 카운터(23)의 출력 데이타를 리드백하고, 이 리드백 데이타를 초기치로 한다. 여기까지의 조작에 의해 펄스 발생기(10)와 시험 회로부(20) 양쪽의 각종 요인에 의한 스큐(skew)가 측정되게 된다.

다음에 피시험 소자(1)의 제어 신호를 변화시키고, 시험하고자 하는 지연을 발생하는 상태로 함과 동시에, 기대치 저장 레지스터(24)에 기대하는 지연치와 초기치를 서로 만족시킨 데이타를 저장한다. 이 상태에서 기준 지연 소자(12)의 지연설정을 인크리멘트하여 기준 신호를 포인트1(t2)에 근접시킨다. 이 때에도 전술과 동일하게 기준 신호가 포인트1(t2)에 도달할 때 까지는 카운터 이네이블 상태이기 때문에 카운터(23)는 동작하고, 포인트1(t2)에 도달한 후는 카운터 디스에이블 상태가 되어 카운터(23)가 정지한다. 인크리멘트가 종료한 시점에서 디지탈 비교기(25)의 출력을 참조하여, 기대치와 일치했는지의 여부에 의해 피시험 지연 소자(1)의 불량 여부 판정을 행한다.

이후, 피시험 지연 소자(1)의 제어 신호를 순차 변환하여 동일한 조작을 반복함으로써, 피시험 지연 소자(1) 천체의 상태를 시험하는 것이 가능하다.

또, 불량 여부 판정만이 아니라 정량적인 지연 시간이 요구되는 경우는 카운터 출력 데이타를 리드백하여, 이 리드백 데이타와 기준 신호의 지연 시간 설정의 분해능을 이용하여 계산에 의해 용이하게 구할수 있다.

이 실시 형태에서는 시험 회로부(20)에 피시험 지연 소자(1)를 접속하도록 하고 있지만, 피시험 지연 소자(1)를 포함하는 집적 회로(30)내에 시험 회로부(20)의 구성을 형성하여 두면, 집적 회로에 대하여 외부로부터 기준 신호를 입력하는 것만으로 지연 소자의 측정이 가능하게 된다. 이 때문에, 지연 소자를 내장한 복수의 집적 회로를 동시에 시험할 수 있어, 시험의 고속화를 도모할 수 있다.

제3도는 위상 비교기(21)의 일 예를 나타내는 회로도이다.

이 회로는 피시험 지연 소자를 통과한 신호 입력(21b)을 D 입력으로 하고, 기준 지연 소자를 통과한 신호 입력(21a)을 클럭 입력으로 하는 D형 플립 플롭(211)과, 그 출력 Q 및 반전 출력 /Q을 한 쪽의 입력으로 하고, 신호 입력(21a)을 지연 소자(212)에서 지연시킨 것을 다른 쪽 입력으로 하는 2입력 앤드 게이트(213) 및 (214)와, 두 개의 2입력 앤드 게이트(213) 및 (214)의 출력을 임의로 전환시키는 멀티 플렉서(215)로 구성 된다.

이와 같은 회로에서는, 상승 신호가 피시험 지연 소자의 출력인 경우, 멀티플렉서(215)의 제어 신호(216)를 “1”로 하여 전술한 카운터 제어 신호(217)가 발생할 수 있다. 한편, 상승 신호가 피시험 지연 소자의 출력인 경우 멀티플렉서(215)의 제어 신호(216)을 “0”으로 함으로써 동일하게 카운터 제어 신호(217)가 발생할 수 있다. 따라서, 에지의 상승/하강에 관계 없이 시험을 행하는 것이 가능한 것을 알 수 있다.

제4도는 본 발명의 제2실시 형태를 나타내는 블럭도로서, 제1도의 카운터(23), 레지스터(24), 디지탈 비교기(25)의 관계중, 레지스터(24)에 대하여 변형을 행한 것이다.

이 실시 형태에 있어서는, 디지탈 비교기(25)에 입력되는 기대치로서 상한 기대치를 저장하는 상한 기대치 저장 레지스터(26)와, 하한 기대치를 저장하는 하한 기대치 저장 레지스터(27)와, 초기치를 저장하는 초기치 저장 레지스터(24)와, 상한 기대치에 초기치를 가산하는 가산기(28), 하한 기대치에 초기치를 가산하는 가산기(29)를 갖고 있다.

이에 의해, 피시험 지연 소자(1)의 지연량이 각종 요인에 의해 큰 오차를 갖고 있는 경우에도 실LSI의 시험을 행할 수 있다.

제5도는 측정 회로부를 LSI의 일부로서 실현한 경우, 펄스 발생 부와의 관계가 다양한 경우에 대해서 설명한 것이다.

제5(a)도는 제1도에서 나타낸 제1실시 형태에서의 펄스 발생기(11)와 기준 지연 소자(12)를 모두 LSI 테스터(40)로 바꾸어 설치한 구성으로 되어 있다.

제5(b)도는 비교적 성능이 낮은 LSI 테스터(45)와 기준 지연 소자(12)를 조합한 구성으로 되어 있다.

제5(c)도는 제1도의 경우와 동일하게, 간이형 펄스 발생기(11)와 기준 지연 소자(12)를 조합한 구성으로 되어 있다.

제5(d)도는 지연 시간을 자유로 설정할 수 있는 고성능의 펄스 발생기(15)만의 구성으로 되어 있다.

이와 같이, 본 발명은 각종 형태로 실시할 수 있다.

본 발명의 제3실시 형태를 제6도를 참조하여 설명한다. 이 실시 형태에서는 가변 지연 소자를 내장한 복수의 LSI(30-1∼30-n)에 대해서 동시에 시험을 행한다. 이 때문에, 하나의 펄스 발생기(11)중 한 쪽의 출력 신호를 기준 가변 지연 소자(12)에서 지연시키고, 이것과 펄스 발생기의 출력 신호를 쌍으로 하여 각각 복수의 LSI(30-1∼30-n)에 공급하고, 이들 LSI로부터의 출력 데이타를 압축기(31)에서 압축하여 출력하도록 하고 있다.

이 경우, 불량 여부의 판정을 압축기(31)의 압축 출력에서 행하게 함으로써, 복수의 LSI(30-1∼30-n)의 불량 여부를 일괄하여 판정할 수 있다. 즉, 압축 데이타에서 불량이라고 판단한 경우에만, 각 LSI의 디지탈 비교기(25)의 출력을 참조하여 어느 LSI가 불량인지를 판정하는 것이 가능하다.

이와 같은 방법에서는, 동시에 시험 가능한 LSI의 개수에는 제한은 없지만, 효율적인 시험이 가능하게 된다.

제7도는 본 발명에 의한 제4실시 형태를 나타내는 블럭도이다. 이 실시 형태는 동일 LSI(30)내에 복수의 가변 지연 소자(1-1∼1-n)가 내장되어 있고, 이 복수의 가변 지연 소자중 하나를 선택 회로(32)에 의해 선택하여 위상 비교기(21)에 부여하도록 한 것이다. 즉, 선택 회로(32)에 의해 선택된 가변 지연 소자(1-1)의 출력신호인 피시험 신호를 위상 비교기(21)에 입력하여, 전술한 제1실시 형태와 동일한 조작을 반복하여, 해당 가변 지연 소자의 시험을 행한다. 이 시험이 종료한 후, 선택 회로(32)의 제어 신호를 전환하여, 모든 가변 지연 소자를 순차적으로 시험한다.

또, 스페이스에 여유가 있는 경우에는, 선택 회로를 설치하지 않고, 가변 지연 소자에 1대1로 위상 비교기, 카운터 등을 내장시키는 것도 가능하다.

이상과 같이, 본 발명에 의하면, 펄스 발생 부에서 얻어진 정확한 지연 시간을 설정할 수 있는 기준 펄스와, 피시험 지연 소자를 통과한 시험 펄스를 시험 회로부에서 위상 비교하도록 하고 있기 때문에, 시험을 고속으로 또한 고정밀도로 실시하는 것이 가능하게 된다.

시험 회로부는 집적 회로, 특히 LSI내에 내장할 수 있고, 이와 같이 할 때에는, 집적 회로의 변경을 최소로 하는 데다가 고속 측정이 가능하게 된다. 특히, 복수의 LSI를 동시에 시험하는 것이 가능하게 되어, 시험 효율이 향상한다.

또, 시험중에 제어계의 CPU와 측정계에서 정보의 주고받음이 일체 없기 때문에, 지연 소자의 불량 여부 판정을 고속으로 행할 수 있다.

본 발명은 LSI 테스터에서의 출하 시험/입수 시험, 또한 가변 지연 소자를 내장한 LSI를 실시스템에 조립한 후에도 적용 가능하다.

또한, 기준 신호의 지연 시간을 자유로 결정하면 그 형태를 불문하기 때문에, 적용하는 시험 장치, 시험 대상물에 따라 시험 시스템의 최적화를 도모할 수 있다.

또한, 본 발명에 따른 집적 회로, 위상 비교기와 시험 결과 출력부를 동일 기판상에 갖고 있기 때문에, 펄스 발생부에 접속하는 것만으로 집적 회로내의 지연 소자의 지연 특성 시험을 용이하게 행할 수 있다.

Claims

복수의 신호를 발생하고, 상기 복수의 신호중 적어도 하나는 타이밍 가변인 신호 발생기, 상기 복수의 신호중 타이밍 가변의 신호와, 피시험 지연 소자를 통과한 신호의 위상의 전후 관계를 비교하는 위상 비교기, 및 상기 위상 비교기에서 발생되는 제어 신호에 의해 제어되며, 상기 피시험 지연 소자의 지연 특성의 불량 여부를 나타내는 신호를 출력하는 시험 결과 출력 회로-상기 시험 결과 출력 회로는 상기 위상 비교기의 출력에 의해 제어되는 카운터, 및 상기 카운터의 출력과 판정 기준치를 저장하는 기억부의 기억 내용을 비교하는 비교 수단을 포함함-를 구비한 것을 특징으로 하는 지연 소자 시험 장치.
제1항에 있어서, 상기 기억부가 초기치를 저장하는 초기치 저장 레지스터인 것을 특징으로 하는 지연 소자 시험 장치.
제2항에 있어서, 상기 기억부가 상한 기대치 레지스터와 하한 기대치 레지스터를 더 구비하는 것을 특징으로 하는 지연 소자 시험 장치.
제3항에 있어서, 피시험 지연 소자 및 상기 위상 비교기, 상기 피시험 결과 출력 회로가 동일 집적 회로상에 형성되는 것을 특징으로 하는 지연 소자 시험 장치.
제1항에 있어서, 피시험 지연 소자 및 상기 위상 비교기, 상기 시험 결과 출력 회로가 형성된 집적 회로는 복수개 상기 펄스 발생부에 접속되는 것을 특징으로 하는 지연 소자 시험 장치,
제5항에 있어서, 복수의 집적 회로의 시험 결과 출력 회로의 각 출력을 압축하여 출력하는 압축기를 더 구비하는 것을 특징으로 하는 지연 소자 시험 장치.
복수의 신호를 발생하고, 상기 복수의 신호중 적어도 하나는 타이밍 가변인 신호 발생기, 상기 복수의 신호중 타이밍 가변의 신호를 선택적으로 복수의 피시험 지연 소자에 분배하는 선택 회로, 상기 피시험 지연 소자를 통과한 신호의 위상의 전후 관계를 비교하는 위상비교기, 및 상기 위상 비교기에서 발생되는 제어 신호에 의해 제어되고, 상기 피시험 지연 소자의 지연 특성의 불량 여부를 나타내는 신호를 출력하는 시험 결과 출력 회로-상기 위상 비교기의 출력에 의해 제어되는 카운터, 및 상기 카운터의 출력과 판정 기준치를 저장하는 기억부의 기억 내용을 비교하는 비교 수단을 포함함-를 구비한 지연 소자 시험 장치.
복수의 신호를 발생하고, 상기 복수의 신호중 적어도 하나는 타이밍 가변인 외부 신호 발생기와 접속되고, 상기 복수의 신호중 타이밍 가변의 신호와 피시험 지연 소자를 통과한 신호의 위상의 전후 관계를 비교하는 위상 비교기, 및 상기 위상 비교기에서 발생된 제어 신호에 의해 제어되고, 상기 피시험 지연소자의 지연 특성의 불량 여부를 나타내는 신호를 출력하는 시험 결과 출력 회로-상기 위상 비교기의 출력에 의해 제어되는 카운터, 및 상기 카운터의 출력과 판정 기준치를 저장하는 기억부의 기억 내용을 비교하는 비교 수단을 포함함-을 동일 기판상에 구비하는, 시험 기능을 갖는 반도체 집적 회로.