JP4910859B2 - 半導体検査装置 - Google Patents
半導体検査装置 Download PDFInfo
- Publication number
- JP4910859B2 JP4910859B2 JP2007111727A JP2007111727A JP4910859B2 JP 4910859 B2 JP4910859 B2 JP 4910859B2 JP 2007111727 A JP2007111727 A JP 2007111727A JP 2007111727 A JP2007111727 A JP 2007111727A JP 4910859 B2 JP4910859 B2 JP 4910859B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- divider
- dut
- semiconductor
- semiconductor inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
(1)高周波信号測定モジュール(レベル選択計)5,6では、測定周波数設定を変更すると、内部回路(PLL、DDS)の影響でダウンコンバートされた信号の出力の位相が変わってしまうという問題がある。
(1)信号発生モジュールからの高周波信号を検査対象半導体の入力端子に印加し、この半導体の出力端子の信号を高周波測定モジュールにより測定する半導体検査装置において、
前記高周波信号を2分配する第1のデバイダーと、
この第1のデバイダーの一方の出力信号を2分配する第2のデバイダーと、
前記第1のデバイダーの他方の出力信号を直接または前記検査対象半導体を介した信号と、前記第2のデバイダーの一方の出力信号とを切り換える切り換え手段と、
この切り換え手段の出力信号を入力する第1の高周波測定モジュールと、
前記第2のデバイダーの他方の出力信号を入力する第2の高周波測定モジュールと、
を備えたことを特徴とする半導体検査装置。
(1)治具手段を用いるキャリブレーション時およびDUT装着時の夫々において、経路のみに切り換えて経路の位相差測定を実施し、夫々の測定で得られた2個の位相差信号に基づく補正演算を実行することにより、キャリブレーション実施からDUT経由による位相差測定実施までの期間に周波数設定の変更があった場合でも、補正誤差が発生しない演算が可能となる。
θd=(θ4−θ2)+(θ3−θ1)
により演算して出力する。
図1の実施形態では、デジタイザ7,8とDSP300が高周波測定モジュール5,6とは別となっているが、各高周波測定モジュール10,11内にその機能を持たせることも可能である。
2 第1のデバイダー
3 検査対象半導体(DUTで表記)
4 バイパス手段
5 第1の高周波測定モジュール
6 第2の高周波測定モジュール
7,8 デジタイザ
100 第2のデバイダー
200 切り換え手段
300 DSP
301 位相ずれ演算手段
Claims (2)
- 信号発生モジュールからの高周波信号を検査対象半導体の入力端子に印加し、この半導体の出力端子の信号を高周波測定モジュールにより測定する半導体検査装置において、
前記高周波信号を2分配する第1のデバイダーと、
この第1のデバイダーの一方の出力信号を2分配する第2のデバイダーと、
前記第1のデバイダーの他方の出力信号を直接または前記検査対象半導体を介した信号と、前記第2のデバイダーの一方の出力信号とを切り換える切り換え手段と、
この切り換え手段の出力信号を入力する第1の高周波測定モジュールと、
前記第2のデバイダーの他方の出力信号を入力する第2の高周波測定モジュールと、
を備えたことを特徴とする半導体検査装置。 - 前記第1および第2の高周波測定モジュールは、レベル選択計であることを特徴とする請求項1に記載の半導体検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007111727A JP4910859B2 (ja) | 2007-04-20 | 2007-04-20 | 半導体検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007111727A JP4910859B2 (ja) | 2007-04-20 | 2007-04-20 | 半導体検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008267996A JP2008267996A (ja) | 2008-11-06 |
JP4910859B2 true JP4910859B2 (ja) | 2012-04-04 |
Family
ID=40047697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007111727A Expired - Fee Related JP4910859B2 (ja) | 2007-04-20 | 2007-04-20 | 半導体検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4910859B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5533695Y2 (ja) * | 1975-06-12 | 1980-08-11 | ||
JPH0542804Y2 (ja) * | 1988-02-29 | 1993-10-28 | ||
JP2993822B2 (ja) * | 1993-08-04 | 1999-12-27 | アンリツ株式会社 | 回線特性測定装置 |
JPH1010179A (ja) * | 1996-06-27 | 1998-01-16 | Toshiba Corp | 遅延素子試験装置および試験機能を有する集積回路 |
JP3616247B2 (ja) * | 1998-04-03 | 2005-02-02 | 株式会社アドバンテスト | Ic試験装置におけるスキュー調整方法及びこれに用いる疑似デバイス |
JP4156941B2 (ja) * | 2003-02-06 | 2008-09-24 | 株式会社アドバンテスト | 複数サンプリングデジタイザのチャンネル間スキュー補正装置及び補正方法 |
-
2007
- 2007-04-20 JP JP2007111727A patent/JP4910859B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008267996A (ja) | 2008-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8508241B2 (en) | Method and device for the calibration of network analyzers using a comb generator | |
KR100809944B1 (ko) | 네트워크 분석기, 네트워크 해석방법 및 기록매체 | |
WO2008007636A1 (fr) | Testeur, procédé d'ajustement, et programme d'ajustement | |
US8368382B2 (en) | Frequency characteristics measuring device | |
US9341658B2 (en) | Fast on-chip oscillator trimming | |
JP5011559B2 (ja) | 基準信号発生装置 | |
TWI451108B (zh) | 時序分析裝置及時序分析方法 | |
JP4910859B2 (ja) | 半導体検査装置 | |
JPWO2006022026A1 (ja) | 半導体のテストシステム | |
US20100109728A1 (en) | Electronic device and method of correcting clock signal deviations in an electronic device | |
JP2010263408A (ja) | 集積回路、集積回路システム、シリアルパラレル変換装置およびスキュー調整方法 | |
US9310423B2 (en) | Detecting operating conditions | |
US9645195B2 (en) | System for testing integrated circuit | |
JP2018017544A (ja) | 温度検出回路および温度検出方法 | |
Saqib et al. | Within-die delay variation measurement and power transient analysis using REBEL | |
JP5249357B2 (ja) | 電子デバイス、試験装置および試験方法 | |
US20080007712A1 (en) | Trace delay error compensation | |
KR101292047B1 (ko) | Pcb 카본저항 검사장치 | |
JP2009002758A (ja) | インピーダンス測定装置 | |
WO2010087009A1 (ja) | 電子デバイス、試験装置および試験方法 | |
JP2010243384A5 (ja) | ||
US20070132472A1 (en) | Semiconductor integrated circuit and method for testing the same | |
JP2009092624A (ja) | 信号品質測定装置、半導体集積回路、データ保持回路、信号品質測定方法およびプログラム | |
JP2007285779A (ja) | キャリブレーション回路、キャリブレーション方法、及び試験装置 | |
Chun et al. | Test of phase interpolators in high speed I/Os using a sliding window search |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120102 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |