JP4910859B2 - 半導体検査装置 - Google Patents

半導体検査装置 Download PDF

Info

Publication number
JP4910859B2
JP4910859B2 JP2007111727A JP2007111727A JP4910859B2 JP 4910859 B2 JP4910859 B2 JP 4910859B2 JP 2007111727 A JP2007111727 A JP 2007111727A JP 2007111727 A JP2007111727 A JP 2007111727A JP 4910859 B2 JP4910859 B2 JP 4910859B2
Authority
JP
Japan
Prior art keywords
signal
divider
dut
semiconductor
semiconductor inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007111727A
Other languages
English (en)
Other versions
JP2008267996A (ja
Inventor
望 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2007111727A priority Critical patent/JP4910859B2/ja
Publication of JP2008267996A publication Critical patent/JP2008267996A/ja
Application granted granted Critical
Publication of JP4910859B2 publication Critical patent/JP4910859B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

本発明は、信号発生モジュールからの高周波信号を検査対象半導体の入力端子に印加し、この半導体の出力端子の信号を高周波測定モジュールにより測定する半導体検査装置、特に検査対象半導体に生ずる位相ずれを測定する機能を備える半導体検査装置に関するものである。
2個の信号間の位相差を測定する位相差測定装置は、特許文献1に開示されている。図3は、検査対象半導体に生ずる位相ずれを測定する機能を備える従来の半導体検査装置の構成例を示す機能ブロック図である。
信号発生モジュール1からのマイクロ波領域(例えば2.7GHz)の高周波信号Soは、第1のデバイダー2により信号S1およびS2に分配される。信号S1は、検査対象半導体(以下DUT:Device Under Test)3の入力端子に印加される。
DUT3の出力端子の信号Sdは、第1の高周波測定モジュール5に入力される。分配された信号S2は、第2の高周波測定モジュール6に入力される。高周波測定モジュール5および6は、レベル選択計で構成されており、基準のクロックにより互いに同期している。
DUT3の入力端子および出力端子は、位相差測定のキャリブレーション時にバイパス手段4により短絡接続され、分配された信号S1が直接第1の高周波測定モジュール5に入力される。バイパス手段4は、DUT3の実装位置に装着され、入力端子と出力端子を短絡する治具手段で実現される。
高周波測定モジュール5および6に入力されたマイクロ波領域の高周波信号は、VHF領域にダウンコンバートされ、デジタイザ7および8によりAD変換された後にDSP(Digital Signal Processor)9に入力されて信号処理される。
DSP9は、DUT3で生ずる位相ずれを演算する位相ずれ演算手段91を備えており、DUT3を短絡するキャリブレーション時に測定される高周波測定モジュール5および6間の位相差信号θ1と、DUT3を経由して測定される位相差信号θ2とを入力し、DUT3で生ずる位相ずれθdを、θd=(θ2−θ1)で演算して出力する。
DUT3の位相ずれ測定に先立って、DUT3の入出力端子間をバイパス手段4により短絡接続した状態で実行するキャリブレーションは、分配されたマイクロ波領域の高周波信号S1およびS2が夫々別経路で高周波測定モジュール5および6に入力される経路環境の差で生ずる位相ずれを補償し、DUT3の位相ずれ測定の測定精度を高める。
特開平9−61472号公報
従来の位相差測定の手法では、次のような問題がある。
(1)高周波信号測定モジュール(レベル選択計)5,6では、測定周波数設定を変更すると、内部回路(PLL、DDS)の影響でダウンコンバートされた信号の出力の位相が変わってしまうという問題がある。
(2)キャリブレーション時は、量産前にDUT3の実装位置に治具手段を実装させ入出力端子間を短絡させてデータを取得しておく。その後に量産プログラムを実行するために周波数設定としては、キャリブレーション時とは一度は違う設定に変更されている可能性が高い。
(3)量産前のキャリブレーション時で測定された経路の位相差信号と、周波数設定が変更された経歴後の経路の位相差信号は同一ではなく変化している。従って、量産前のキャリブレーション時で測定された信号θ1でDUT3を経由した位相差信号θ2を補正した場合には、補正誤差を生ずる。
本発明は上述した問題点を解決するためになされたものであり、キャリブレーション実施からDUT経由による位相差測定実施までの期間に周波数設定の変更があった場合でも、補正誤差が発生しない半導体検査装置の実現を目的としている。
このような課題を達成するために、本発明は次の通りの構成になっている。
(1)信号発生モジュールからの高周波信号を検査対象半導体の入力端子に印加し、この半導体の出力端子の信号を高周波測定モジュールにより測定する半導体検査装置において、
前記高周波信号を2分配する第1のデバイダーと、
この第1のデバイダーの一方の出力信号を2分配する第2のデバイダーと、
前記第1のデバイダーの他方の出力信号を直接または前記検査対象半導体を介した信号と、前記第2のデバイダーの一方の出力信号とを切り換える切り換え手段と、
この切り換え手段の出力信号を入力する第1の高周波測定モジュールと、
前記第2のデバイダーの他方の出力信号を入力する第2の高周波測定モジュールと、
を備えたことを特徴とする半導体検査装置。
)前記第1および第2の高周波測定モジュールは、レベル選択計であることを特徴とする(1)に記載の半導体検査装置。
本発明によれば、次のような効果を期待することができる。
(1)治具手段を用いるキャリブレーション時およびDUT装着時の夫々において、経路のみに切り換えて経路の位相差測定を実施し、夫々の測定で得られた2個の位相差信号に基づく補正演算を実行することにより、キャリブレーション実施からDUT経由による位相差測定実施までの期間に周波数設定の変更があった場合でも、補正誤差が発生しない演算が可能となる。
(2)高周波信号測定モジュールとしては、レベル選択計であることは変えずに、DUTで生じる位相ずれの測定が可能であり、ネットワークアナライザ等の高級な測定器を用いずにDUTの位相ずれ検査を高精度で実現することができる。
以下、本発明を図面により詳細に説明する。図1は、本発明を適用した半導体検査装置の一実施形態を示す機能ブロック図である。図3で説明した従来装置と同一要素には同一符号を付して説明を省略する。
従来装置の構成に追加された本発明の構成上の特徴部は、第2のデバイダー100と、経路切換え用の切換え手段200と、DSP300の構成にある。
第2のデバイダー100は、第1のデバイダー2で分配された信号S2を入力してさらに信号S3およびS4に2分配する。分配された信号の一方S3は切換え手段200に入力され、他方S4は第2の高周波測定モジュール6に入力される。
切換え手段200は、DUT3の出力信号Sdまたはバイパス手段4を経由した信号S1と、第2のデバイダー100で分配された一方の信号S3とを選択的に切換えて第1の高周波測定モジュール5に入力する。
DSP300が備える位相ずれ演算手段301は、測定されて保持された位相差信号θ1乃至θ4を入力して、DUT3に生ずる位相ずれθdを演算して出力する。以下、位相差信号θ1乃至θ4の測定手順およびθdの演算について説明する。
(1)第1回キャリブレーション:スイッチ手段200を信号S3の選択状態に切換え、信号S3と信号S4の位相差を測定する。その測定結果θ1をDSP300内に保持する。
(2)スイッチ手段200をDUT3側に切換え、バイパス手段4経由の信号S1と信号S4の位相差を測定する。その測定結果θ2をDSP300内に保持する。
(3)第2回キャリブレーション:スイッチ手段200を信号S3の選択状態に切換え、信号S3と信号S4の位相差を測定する。その測定結果θ3をDSP300内に保持する。
(4)スイッチ手段200をDUT3側に切換え、DUT3の出力信号Sdと信号S4の位相差を測定する。その測定結果θ4をDSP300内に保持する。
(5)DSP300の位相ずれ演算手段は、DSP内に保持された位相差信号θ1乃至θ4を入力し、DUT3に発生する位相ずれθdを、
θd=(θ4−θ2)+(θ3−θ1)
により演算して出力する。
図2は、本発明を適用した半導体検査装置の他の実施形態を示す機能ブロック図である。
図1の実施形態では、デジタイザ7,8とDSP300が高周波測定モジュール5,6とは別となっているが、各高周波測定モジュール10,11内にその機能を持たせることも可能である。
一般的な高周波測定モジュールでは、内部にADCとCPUが搭載されているので、それを利用してデジタイザとDSPの機能を実現することができる。この構成を採用する場合には、位相ずれ演算手段は、高周波測定モジュール10,11のいずれかに構築すればよい。
本発明を適用した半導体検査装置の一実施形態を示す機能ブロック図である。 本発明を適用した半導体検査装置の他の実施形態を示す機能ブロック図である。 従来の半導体検査装置の構成例を示す機能ブロック図である。
符号の説明
1 信号発生モジュール
2 第1のデバイダー
3 検査対象半導体(DUTで表記)
4 バイパス手段
5 第1の高周波測定モジュール
6 第2の高周波測定モジュール
7,8 デジタイザ
100 第2のデバイダー
200 切り換え手段
300 DSP
301 位相ずれ演算手段

Claims (2)

  1. 信号発生モジュールからの高周波信号を検査対象半導体の入力端子に印加し、この半導体の出力端子の信号を高周波測定モジュールにより測定する半導体検査装置において、
    前記高周波信号を2分配する第1のデバイダーと、
    この第1のデバイダーの一方の出力信号を2分配する第2のデバイダーと、
    前記第1のデバイダーの他方の出力信号を直接または前記検査対象半導体を介した信号と、前記第2のデバイダーの一方の出力信号とを切り換える切り換え手段と、
    この切り換え手段の出力信号を入力する第1の高周波測定モジュールと、
    前記第2のデバイダーの他方の出力信号を入力する第2の高周波測定モジュールと、
    を備えたことを特徴とする半導体検査装置。
  2. 前記第1および第2の高周波測定モジュールは、レベル選択計であることを特徴とする請求項1に記載の半導体検査装置。
JP2007111727A 2007-04-20 2007-04-20 半導体検査装置 Expired - Fee Related JP4910859B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007111727A JP4910859B2 (ja) 2007-04-20 2007-04-20 半導体検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007111727A JP4910859B2 (ja) 2007-04-20 2007-04-20 半導体検査装置

Publications (2)

Publication Number Publication Date
JP2008267996A JP2008267996A (ja) 2008-11-06
JP4910859B2 true JP4910859B2 (ja) 2012-04-04

Family

ID=40047697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007111727A Expired - Fee Related JP4910859B2 (ja) 2007-04-20 2007-04-20 半導体検査装置

Country Status (1)

Country Link
JP (1) JP4910859B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5533695Y2 (ja) * 1975-06-12 1980-08-11
JPH0542804Y2 (ja) * 1988-02-29 1993-10-28
JP2993822B2 (ja) * 1993-08-04 1999-12-27 アンリツ株式会社 回線特性測定装置
JPH1010179A (ja) * 1996-06-27 1998-01-16 Toshiba Corp 遅延素子試験装置および試験機能を有する集積回路
JP3616247B2 (ja) * 1998-04-03 2005-02-02 株式会社アドバンテスト Ic試験装置におけるスキュー調整方法及びこれに用いる疑似デバイス
JP4156941B2 (ja) * 2003-02-06 2008-09-24 株式会社アドバンテスト 複数サンプリングデジタイザのチャンネル間スキュー補正装置及び補正方法

Also Published As

Publication number Publication date
JP2008267996A (ja) 2008-11-06

Similar Documents

Publication Publication Date Title
US8508241B2 (en) Method and device for the calibration of network analyzers using a comb generator
KR100809944B1 (ko) 네트워크 분석기, 네트워크 해석방법 및 기록매체
WO2008007636A1 (fr) Testeur, procédé d'ajustement, et programme d'ajustement
US8368382B2 (en) Frequency characteristics measuring device
TW200600802A (en) Method for correcting measurement error and instrument for measuring characteristics of electronic component
US9341658B2 (en) Fast on-chip oscillator trimming
JP5011559B2 (ja) 基準信号発生装置
TWI451108B (zh) 時序分析裝置及時序分析方法
JP4910859B2 (ja) 半導体検査装置
US8008958B2 (en) Electronic device and method of correcting clock signal deviations in an electronic device
JPWO2006022026A1 (ja) 半導体のテストシステム
JP2010263408A (ja) 集積回路、集積回路システム、シリアルパラレル変換装置およびスキュー調整方法
US9310423B2 (en) Detecting operating conditions
Saqib et al. Within-die delay variation measurement and power transient analysis using REBEL
US9645195B2 (en) System for testing integrated circuit
JP2018017544A (ja) 温度検出回路および温度検出方法
JP5249357B2 (ja) 電子デバイス、試験装置および試験方法
US20080007712A1 (en) Trace delay error compensation
KR101292047B1 (ko) Pcb 카본저항 검사장치
JP2009002758A (ja) インピーダンス測定装置
WO2010087009A1 (ja) 電子デバイス、試験装置および試験方法
US20070132472A1 (en) Semiconductor integrated circuit and method for testing the same
JP2009092624A (ja) 信号品質測定装置、半導体集積回路、データ保持回路、信号品質測定方法およびプログラム
JP2007285779A (ja) キャリブレーション回路、キャリブレーション方法、及び試験装置
Chun et al. Test of phase interpolators in high speed I/Os using a sliding window search

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees