JP4156941B2 - 複数サンプリングデジタイザのチャンネル間スキュー補正装置及び補正方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、複数サンプリングデジタイザのチャンネル間スキュー補正装置に関する。特に、システムに組み込んだ状態で複数のサンプリングデジタイザ間のチャンネル間スキューを随時補正可能な、複数サンプリングデジタイザのチャンネル間スキュー補正装置に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開２００２−１３９５５０号公報（第６図）
特開２００２−１８９０３６号公報（第７図）
【０００４】
特開２００２−１３９５５０号公報では、短時間でクロック信号のタイミングをジッタ測定点に合致させることができるサンプリングデジタイザの提供である。 これによれば、取り込みたい入力信号波形の所望の点にクロック信号のタイミングを短時間で合致させることができ、試験時間を短縮することができる。
特開２００２−１８９０３６号公報では、ＰＬＬ回路構成を適用してジッタ成分を増大させることなくクロック信号の印加タイミングを制御することができるサンプリングデジタイザの提供である。 これによれば、サンプリングクロックの位相をＰＬＬ回路構成の位相を変更制御することで、所望のタイミング（位相）でサンプリングできる。
【０００５】
次に、図１は従来の半導体試験装置に備える２チャンネルのサンプリングデジタイザの概念構成図である。ここで、パフォーマンスボードＰＢ上の被試験デバイス（ＤＵＴ）の２つの出力端子からは高速の繰り返し信号である測定信号Ｓ１ａ、Ｓ２ａが出力されるものとし、また、２チャンネルのサンプリングデジタイザは１枚のサンプラボード２０に収納されている場合と仮定する。
この要部構成要素はパフォーマンスボードＰＢと、伝送ケーブルＣＢ１、ＣＢ２と、クロック源４０と、サンプラボード２０内にＣＨ１用のサンプリングヘッド部１０１と、ＣＨ２用のサンプリングヘッド部１０２と、クロック分配器４２とを備え、デジタイザ部１５０内にはＡＤ変換器３１、３２と、取得メモリ５１、５２と、その他の後段回路（図示なし）を備える。
【０００６】
前記両サンプリングヘッド部１０１、１０２の内部構成の一例としては図２に示すように、サンプリングヘッドＳＨと、パルサー１４と、可変遅延手段（位相シフト手段）１６とを備える。可変遅延手段１６は上記クロック分配器４２からの分配クロック４２ｃｌｋを受けて外部からの遅延制御信号１６ｃに基づいて所望の位相位置へ遅延させた遅延クロック１６ｃｌｋを出力する。尚、遅延分解能としては例えば５ピコ秒程度の微小な遅延が可能である。
【０００７】
パルサー１４は前記遅延クロック１６ｃｌｋを受けて所定の狭パルスに変換した正負のサンプリングパルスＳＰ＋、ＳＰ−を出力する。サンプリングヘッドＳＨでは前記正負のサンプリングパルスを受けて、等価サンプリング方法（特開２００２−１３９５５０号公報の図２参照）により、入力される高速の繰り返し発生する測定信号Ｓ１ｂを受けて一瞬間サンプリングして低速な周波数に変換した低速サンプリング波形Ｓ１１として出力する。
ここで、可変遅延手段１６の分配クロック４２ｃｌｋの入力端からパルサー１４の出力端迄の遅延時間ｔ９は、実装部品のばらつきで異なり、更に遅延制御信号１６ｃで同一遅延量状態であっても、温度変化によって変動し、また経時変化によっても変動してくる。
【０００８】
図１のデジタイザ部１５０では、上記低速サンプリング波形Ｓ１１、Ｓ１２を受けて、対応するＡＤ変換器３１、３２で各々量子化変換した測定データ３１ｄ、３２ｄを連続的に出力し、対応する取得メモリ５１、５２へ順次格納していく。その後、取得された測定データ群を読み出してデータ処理することにより、タイミング、位相、群遅延量等の各種項目を算出することができる。
【０００９】
ところで、両測定信号Ｓ１ａ、Ｓ２ａの間でタイミング測定、位相、群遅延測定等を行う為には、予め、両サンプリングデジタイザ間において、チャンネル間スキューを無くしておくことが重要である。ここで、チャンネル間スキューの発生要因としては、第１にサンプリングデジタイザ間の実装部品のばらつき等に伴うスキューと、第２にＤＵＴの出力端からサンプラボード２０の入力端の区間における伝送線路の誤差に伴うスキューと、環境温度の変動や経時変化に伴うスキューとがある。
【００１０】
次に、図３は従来のサンプラボード２０内の２チャンネルの回路間のスキューを取り除く調整方法を説明する原理構成図である。この調整方法を説明する。
調整は、サンプラボード２０単体に対して図３に示す外部に備える専用の調整治具を接続して行う。
先ず、パルス発生器ＰＧから発生する高速の校正クロックＰＧｃｌｋは、パワースプリッタＰＳで２分配し、同一遅延量の伝送線路ＣＢ３を介してサンプラボード２０の入力端ＴＭ１、ＴＭ２へ供給する。従って、サンプラボード２０の両入力端ＴＭ１、ＴＭ２では同一タイミングで同一振幅の校正用の測定信号Ｓ１ｂ、Ｓ２ｂが供給されることになる。
一方、パルス発生器ＰＧから発生する高速の校正クロックＰＧｃｌｋは１／Ｎ分周器で分周した低速クロックに変換した後、サンプラボード２０側のクロック分配器４２へ供給する。
【００１１】
次に、サンプラボード２０側の両サンプリングヘッド部１０１、１０２は上記校正用の測定信号Ｓ１ｂ、Ｓ２ｂを各々入力として受けて、上記低速クロックに基づいてサンプリングする。すると、１／Ｎにダウンコンバートされた階段状の低速サンプリング波形Ｓ１１、Ｓ１２が出力される。前記両低速サンプリング波形Ｓ１１、Ｓ１２をオシロスコープ等で測定状態にして、両波形間のスキューΔＴがゼロとなるように可変遅延手段１６の遅延量を調整制御する。前記により得られた校正用の遅延量設定データを保存する。これにより、サンプラボード２０内の２チャンネルのサンプリングデジタイザ間の部品ばらつき等に伴うスキューは取り除くことができる。
【００１２】
【発明が解決しようとする課題】
一方で、ＤＵＴの出力端からサンプラボード２０の入力端の区間における伝送線路間のスキューは、等長配線で接続されて同一伝搬遅延量であるものと見なしている。しかしながら、パフォーマンスボードＰＢ上の同軸配線や線路端の半田付け処理等はユーザーが個別に配線するので、伝搬遅延量の変動要因となる場合がある。従って、半導体試験装置に組み込んだ状態で実際のＤＵＴを試験実施すると、チャンネル間スキューに伴って実用上の支障となる場合があり、この点において従来の校正手法は実用上の難点がある。
また、サンプリングデジタイザの回路要素は環境温度の変動や経時変化に伴ってチャンネル間スキューの変動が生じる。この場合も半導体試験装置で実際のＤＵＴを試験実施すると、チャンネル間スキューに伴って、両者のタイミング測定、位相、群遅延測定等において実用上の支障となる場合があり、この点においても実用上の難点がある。
【００１３】
そこで、本発明が解決しようとする課題は、システムに組み込んだ状態で複数のサンプリングデジタイザ間のチャンネル間スキューを随時補正可能な、複数サンプリングデジタイザのチャンネル間スキュー補正装置を提供することである。
【００１４】
【課題を解決するための手段】
第１の解決手段を示す。ここで第４図は、本発明に係る解決手段を示している。
上記課題を解決するために、複数Ｍ（Ｍは２以上の整数）チャンネルのサンプリングデジタイザは、パフォーマンスボードＰＢ上の被試験デバイス（ＤＵＴ）から出力される複数Ｍの高速の繰り返し信号（被測定信号）を受けて所定のタイミングでサンプリングして低速な低速サンプリング波形Ｓ１１、Ｓ１２、…、に変換する複数Ｍのサンプリングヘッド部１０１、１０２、…、を具備し、
上記サンプリングヘッド部へサンプリング用の基準クロックＲｃｌｋを発生して供給するクロック源４０を具備し、
前記低速サンプリング波形を受けて量子化変換して対応する取得メモリ５１、５２、…、へ順次格納するデジタイザ部１５０を具備し、
以上を備えてＤＵＴから複数Ｍの被測定信号を受けてサンプリング測定する複数Ｍチャンネルのサンプリングデジタイザに対してチャンネル間スキューを補正する複数サンプリングデジタイザのチャンネル間スキュー補正装置であって、
同一タイミングのＭ分配クロック供給手段と、スキュー測定手段８０とを備え、
上記Ｍ分配クロック供給手段は、ＤＵＴを載置する当該パフォーマンスボードＰＢ上においてＤＵＴから出力される複数Ｍの被測定信号を各々切り離して割り込んで、複数Ｍのサンプリングヘッド部へ同一タイミング条件の校正用のクロックを供給するものであり、
上記スキュー測定手段８０は、複数Ｍのサンプリングヘッド部へ上記校正用のクロックを供給して、各サンプリングヘッド部でサンプリング測定して取得した測定データ群に基づいてチャンネル間スキューΔＴを特定するものであり、
以上を具備することを特徴とする複数サンプリングデジタイザのチャンネル間スキュー補正装置である。
【００１５】
次に、第２の解決手段を示す。ここで第４図は、本発明に係る解決手段を示している。
上述Ｍ分配クロック供給手段の一態様は、校正用のパルス発生器ＰＧと、ケーブルＣＢ５とパワースプリッタＰＳとＭ個のスイッチＳＷ１、ＳＷ２、…、とを備え、
上記校正用のパルス発生器ＰＧと上記ケーブルＣＢ５は、上記パフォーマンスボードＰＢの外に配設されて校正用の校正クロックＰＧｃｌｋを発生し、上記ケーブルＣＢ５を介して上記パフォーマンスボードＰＢ上のパワースプリッタＰＳへ供給するものであり、
上記パワースプリッタＰＳは少なくともＭ分配が可能な分配器であって、上記パルス発生器ＰＧからの校正クロックＰＧｃｌｋを受けてＭ分配した同一タイミングの分配校正クロックＰＳｃｌｋ１、ＰＳｃｌｋ２、…、をＭ個の上記スイッチへ供給するものであり、
上記スイッチＳＷ１、ＳＷ２、…、の各々は２入力１出力型の高周波リレーであって、校正実行時にはＤＵＴの被測定信号を切り離し、代わりに上記分配校正クロックを対応するサンプリングヘッド部１０１、１０２、…、へ供給するものである、ことを特徴とする上述複数サンプリングデジタイザのチャンネル間スキュー補正装置がある。
【００１６】
次に、第３の解決手段を示す。ここで第４図と第５図（ａ）は、本発明に係る解決手段を示している。
上記課題を解決するために、上記スキュー測定手段８０は、複数Ｍのサンプリングデジタイザ間におけるチャンネル間スキュー量を測定して補正量を求めるものであって、
上記校正用のパルス発生器ＰＧから所定周波数の校正クロックＰＧｃｌｋを発生させ、上記複数Ｍのスイッチを切替制御してＭ分配した同一タイミングの分配校正クロックＰＳｃｌｋ１、ＰＳｃｌｋ２、…、を対応する複数Ｍのサンプリングヘッド部へ供給する手段を具備し、
複数Ｍのサンプリングヘッド部で上記分配校正クロックを入力信号として受けて各々サンプリングして量子化変換し、入力信号の波形が特定できるように一群の測定データとして対応する取得メモリへ格納する手段を具備し、
格納された複数Ｍの測定データ群を読み出して入力信号である分配校正クロックの波形を特定し、前記波形から各サンプリングデジタイザのチャンネル間スキューΔＴを求める手段と、を具備することを特徴とする上述複数サンプリングデジタイザのチャンネル間スキュー補正装置がある。
【００１７】
次に、第４の解決手段を示す。ここで第４図と第５図（ａ）は、本発明に係る解決手段を示している。
上述複数Ｍ（Ｍは２以上の整数）チャンネルのサンプリングデジタイザの一態様は、パフォーマンスボードＰＢ上の被試験デバイス（ＤＵＴ）から出力される複数Ｍの高速の繰り返し信号（被測定信号）を受けて所定のタイミングでサンプリングして低速な低速サンプリング波形Ｓ１１、Ｓ１２、…、に変換する複数Ｍのサンプリングヘッド部１０１、１０２、…、を具備し、
上記サンプリングヘッド部へサンプリング用の基準クロックＲｃｌｋを発生して供給するクロック源４０を具備し、
前記低速サンプリング波形を受けて量子化変換して対応する取得メモリ５１、５２、…、へ順次格納するデジタイザ部１５０を具備し、
同一タイミングのＭ分配クロック供給手段と、スキュー測定手段８０とを備え、
上記Ｍ分配クロック供給手段は、ＤＵＴを載置する当該パフォーマンスボードＰＢ上においてＤＵＴから出力される複数Ｍの被測定信号を切り離して各々割り込んで、複数Ｍのサンプリングヘッド部へ同一タイミング条件の校正用のクロックを供給するものであり、
上記スキュー測定手段８０は、複数Ｍのサンプリングヘッド部へ上記校正用のクロックを供給させ、各サンプリングヘッド部で取得した上記校正用のクロックの波形データに基づいてチャンネル間スキューΔＴを特定するものであり、
上記構成を備えてＤＵＴから複数Ｍの被測定信号を受けてサンプリング測定する複数Ｍチャンネルのサンプリングデジタイザに対してチャンネル間スキューを補正する複数サンプリングデジタイザのチャンネル間スキュー補正方法であって、
実際のＤＵＴの測定実施に先だって、複数Ｍチャンネルのサンプリングデジタイザ間のチャンネル間スキューΔＴを求めるスキュー測定手順を具備し、
実際のＤＵＴの測定実施において、前記スキュー測定手順で求めたチャンネル間スキューΔＴに基づいて複数Ｍチャンネルのサンプリングデジタイザの上記サンプリングヘッド部に内蔵するサンプリングクロックを遅延する可変遅延手段１６に対して、上記で特定したチャンネル間スキューΔＴが相殺されるように前記可変遅延手段１６へ設定する遅延設定値（遅延制御信号１６ｃ）に対して各々所定量を減算付与若しくは加算付与して、ＤＵＴから出力される複数Ｍの被測定信号を各々サンプリング測定して取得メモリへ格納する手順を具備し、
前記サンプリング測定で取得メモリへ取得した複数チャンネルの測定データ列を読み出して後段のデータ処理部（図示なし）へ供給する読出し処理手順を具備し、
以上を具備してチャンネル間スキューを相殺することを特徴とする複数サンプリングデジタイザのチャンネル間スキュー補正方法がある。
【００１８】
次に、第５の解決手段を示す。ここで第４図と第５図（ａ）は、本発明に係る解決手段を示している。
上述複数Ｍ（Ｍは２以上の整数）チャンネルのサンプリングデジタイザの一態様は、パフォーマンスボードＰＢ上の被試験デバイス（ＤＵＴ）から出力される複数Ｍの高速の繰り返し信号（被測定信号）を受けて所定のタイミングでサンプリングして低速な低速サンプリング波形Ｓ１１、Ｓ１２、…、に変換する複数Ｍのサンプリングヘッド部１０１、１０２、…、を具備し、
上記サンプリングヘッド部へサンプリング用の基準クロックＲｃｌｋを発生して供給するクロック源４０を具備し、
前記低速サンプリング波形を受けて量子化変換して対応する取得メモリ５１、５２、…、へ順次格納するデジタイザ部１５０を具備し、
同一タイミングのＭ分配クロック供給手段と、スキュー測定手段８０とを備え、
上記Ｍ分配クロック供給手段は、ＤＵＴを載置する当該パフォーマンスボードＰＢ上においてＤＵＴから出力される複数Ｍの被測定信号を切り離して各々割り込んで、複数Ｍのサンプリングヘッド部へ同一タイミング条件の校正用のクロックを供給するものであり、
上記スキュー測定手段８０は、複数Ｍのサンプリングヘッド部へ上記校正用のクロックを供給させ、各サンプリングヘッド部で取得した上記校正用のクロックの波形データに基づいてチャンネル間スキューΔＴを特定するものであり、
上記構成を備えてＤＵＴから複数Ｍの被測定信号を受けてサンプリング測定する複数Ｍチャンネルのサンプリングデジタイザに対してチャンネル間スキューを補正する複数サンプリングデジタイザのチャンネル間スキュー補正方法であって、
実際のＤＵＴの測定実施に先だって、複数Ｍチャンネルのサンプリングデジタイザ間のチャンネル間スキューΔＴを求めるスキュー測定手順を具備し、
実際のＤＵＴの測定実施において、前記スキュー測定手順で求めたチャンネル間スキューΔＴに基づいて複数Ｍチャンネルのサンプリングデジタイザの上記サンプリングヘッド部に内蔵するサンプリングクロックを遅延する可変遅延手段１６に対して、上記で特定したチャンネル間スキューΔＴが相殺されるように前記可変遅延手段１６へ設定する遅延設定値（遅延制御信号１６ｃ）に対して各々所定量を減算付与若しくは加算付与して、ＤＵＴから出力される複数Ｍの被測定信号を各々サンプリング測定して取得メモリへ格納する手順を具備し、
前記サンプリング測定で取得メモリへ取得した複数チャンネルの測定データ列を読み出して、チャンネル間スキューΔＴが等価的に相殺されるようにソフト的に取得メモリの時間軸上の測定データ列を前後に移動させた測定データ列に変換し、変換した測定データ列を後段のデータ処理部（図示なし）へ供給する読出し処理手順を具備し、
以上を具備してチャンネル間スキューを相殺することを特徴とする複数サンプリングデジタイザのチャンネル間スキュー補正方法がある。
【００１９】
尚、本願発明手段は、所望により、上記解決手段における各要素手段を適宜組み合わせて、実用可能な他の構成手段としても良い。また、上記各要素に付与されている符号は、発明の実施の形態等に示されている符号に対応するものの、これに限定するものではなく、実用可能な他の均等物を適用した構成手段としても良い。
【００２０】
【発明の実施の形態】
以下に本発明を適用した実施の形態の一例を図面を参照しながら説明する。また、以下の実施の形態の説明内容によって特許請求の範囲を限定するものではないし、更に、実施の形態で説明されている要素や接続関係等が解決手段に必須であるとは限らない。更に、実施の形態で説明されている要素や接続関係等の形容／形態は、一例でありその形容／形態内容のみに限定するものではない。
【００２１】
本発明について、図４と図５とを参照して以下に説明する。尚、従来構成に対応する要素は同一符号を付し、また必要がない限り同一符合の要素は説明を省略する。
【００２２】
図４は本発明の半導体試験装置に備える２チャンネルのサンプリングデジタイザの概念構成図である。この構成要素は図１の従来構成に対して、パルス発生器ＰＧと、ケーブルＣＢ５と、パワースプリッタＰＳと、スイッチＳＷ１、ＳＷ２と、スキュー測定手段８０とを追加して備える構成である。
【００２３】
パルス発生器ＰＧはクロック源４０から基準クロックＲｃｌｋと同期関係にある同期クロックを受けて、所望の整数Ｎ倍に逓倍した結果の高周波の校正クロックＰＧｃｌｋをケーブルＣＢ５を介してパワースプリッタＰＳへ供給する。尚、逓倍する整数Ｎの値は可変にし、当該ＤＵＴの出力周波数付近のクロック周波数が発生させるＮの値としても良いし、又は、固定したＮの値を適用しても良い。
【００２４】
パワースプリッタＰＳは２分配器であって、パフォーマンスボードＰＢ上に配設し、上記校正クロックＰＧｃｌｋを受けて２分配した同一タイミングで同一振幅の分配校正クロックＰＳｃｌｋ１、ＰＳｃｌｋ２として、対応するスイッチＳＷ１、ＳＷ２へ等長で接続して供給する。
【００２５】
スイッチＳＷ１、ＳＷ２は２入力１出力型の高周波リレーであってパフォーマンスボードＰＢ上の空き領域へ配設する。スイッチＳＷ１、ＳＷ２の各Ｂ接点はＤＵＴの対応するＩＣピンへ等長で配線し、スイッチＳＷ１、ＳＷ２の各Ａ接点は分配校正クロックＰＳｃｌｋ１、ＰＳｃｌｋ２に等長で配線する。従って、サンプラボード２０のサンプリングヘッド部１０１、１０２の入力端へは、パフォーマンスボードＰＢ上において同一タイミングで同一振幅の分配校正クロックＰＳｃｌｋ１、ＰＳｃｌｋ２が供給できることになる。従って、伝送ケーブルＣＢ１、ＣＢ２を含むサンプラボード２０とデジタイザ部１５０に対するサンプリング系の全体を対象として校正可能となる。
この結果、校正時にはスキュー測定手段８０に基づいて、現時点における校正を行うことができる。
【００２６】
スキュー測定手段８０は現時点における両サンプリングデジタイザ間におけるチャンネル間スキュー量を測定して補正量を求めるものである。この測定手順を説明する。
先ず、スイッチＳＷ１、ＳＷ２を切替制御して、パルス発生器ＰＧから所望周波数の校正クロックＰＧｃｌｋを発生させて両伝送ケーブルＣＢ１、ＣＢ２へ同一タイミングで同一振幅の分配校正クロックＰＳｃｌｋ１、ＰＳｃｌｋ２を供給した状態にしておく。
また、図２に示すサンプリングヘッド部１０１、１０２内の両可変遅延手段１６へ供給する遅延制御信号１６ｃは同一の遅延設定値を与えておく。例えば遅延量として”０”を与えておく。
次に、上記の状態でクロック源４０から所望の基準クロックＲｃｌｋを発生してサンプリングを実施し、両ＡＤ変換器３１、３２で量子化変換して得られる連続的な測定データ３１ｄ、３２ｄを各々の取得メモリ５１、５２へ格納する。
【００２７】
図５（ａ）は測定された両測定データ３１ｄ、３２ｄの時系列データをプロットした波形であり、図５（ｂ）は遅延設定値に対するチャンネル間スキューΔＴの変化の一例である。
図５（ａ）のように取得された両波形において、１／２の電圧レベルにおける立ち上がり位置（図５Ａ、Ｂ参照）を特定し、特定した両者間のチャンネル間スキューΔＴをスキュー補正量として求める。得られたスキュー補正量は当該遅延設定値におけるスキュー補正量としてシステムに保存する。
図５（ｂ）は遅延設定値が例えば０ｎｓから１０ｎｓ迄順次設定変更しながら各々測定して求めたチャンネル間スキューΔＴをプロットした図である。各遅延設定値毎に上述と同様にしてスキュー補正量を各々求め、各遅延設定値に対応するスキュー補正量としてシステムに保存しておく。
【００２８】
このスキュー補正量の更新は、システムが必要とするときに何時でも実施可能であるからして、両サンプリングデジタイザ間の回路要素の変動要因、例えば環境温度の変動や経時変化、ボード交換等に伴うチャンネル間スキューの変動（図５Ｃから図５Ｄに変動）が発生しても、現時点におけるスキュー補正量を更新することにより、チャンネル間スキューは実用的に解消できる。例えば、従来ではチャンネル間スキューが１００ｐｓ前後発生してたものが、本発明では１０ｐｓ以下に低減できる。従って、最良の状態でＤＵＴの特性評価や判定処理ができる大きな利点が得られることとなる。
【００２９】
ここで、実際のＤＵＴの測定実施とスキュー補正量を適用する２形態の補正方法を説明する。
第１の補正方法は一方の可変遅延手段１６へ与える遅延設定値（遅延制御信号１６ｃ）に対して、スキュー補正量を減算付与してハード的に補正する方法である。即ち、実際のＤＵＴの測定実施のときに、一方の可変遅延手段１６へ与える遅延設定値に対応するスキュー補正量を減算し、前記減算結果を遅延制御信号１６ｃとして供給する。
これによれば、チャンネル間スキューΔＴが解消された状態でサンプリングできることとなる。
【００３０】
第２の補正方法はソフト的に時間軸上のスキュー補正となるようにデータ列を移動させる方法である。即ち、ハード的な補正無しの同一遅延設定値の条件により両測定信号Ｓ１ａ、Ｓ１ｂを測定して取得メモリ５１、５２へ格納する。測定完了後において格納された測定データを読み出し、一方の測定データに対して上記校正で求めた当該遅延設定値に対応するスキュー補正量の時系列データとなるように、測定データのデータ列を時間軸上で移動させる。又は取得メモリ５１、５２から読出しするアドレスにおいて、スキュー補正量に対応するアドレス量のオフセットを付与してアクセスするように読出し制御を行う。
これによれば、後段のデータ処理部（図示なし）が使用する両測定データ列はスキュー補正された測定データ列となる。従って、実質的にチャンネル間スキューが相殺されたデータ処理が実現される。
【００３１】
尚、本発明の技術的思想は、上述実施の形態の具体構成例、接続形態例に限定されるものではない。更に、本発明の技術的思想に基づき、上述実施の形態を適宜変形して広汎に応用してもよい。
例えば、上述図４の構成例では、サンプリングヘッド部１０１、１０２が２チャンネルとした具体構成例で説明していたが、２チャンネル以上の多数チャンネルの場合、又は複数枚のサンプラボード２０の構成においても上述したように同様にして適用可能である。
【００３２】
また、上述図４の構成例では、専用のパルス発生器ＰＧを備える具体例であったが、当該パルス発生器ＰＧを削除し、代わりに多数チャンネルのクロック信号源を備えるクロック源４０から校正クロックＰＧｃｌｋを供給するように構成しても良い。
【００３３】
【発明の効果】
本発明は、上述の説明内容からして、下記に記載される効果を奏する。
上述説明したように本発明によれば、システムが必要とするときに何時でもスキュー補正量の更新が可能であるからして、両サンプリングデジタイザ間の回路要素の変動要因、例えば環境温度の変動や経時変化、ボード交換等に伴うチャンネル間スキューの変動に伴って生じるチャンネル間スキューは実用的に解消できる。即ち、システムに組み込んだ状態で複数のサンプリングデジタイザ間のチャンネル間スキューを随時補正可能な、複数サンプリングデジタイザのチャンネル間スキュー補正装置が実現できることとなる。
この結果、両測定信号Ｓ１ａ、Ｓ２ａの間でのタイミング測定、位相、群遅延等のデバイス試験の特性評価や判定処理を、常に安定した品質で良好に行うことができる大きな利点が得られる。従って、本発明の技術的効果は大であり、産業上の経済効果も大である。
【図面の簡単な説明】
【図１】従来の半導体試験装置に備える２チャンネルのサンプリングデジタイザの概念構成図である。
【図２】サンプリングヘッド部の内部構成の一例である。
【図３】従来のサンプラボード内の２チャンネルの回路間のスキューを取り除く調整方法を説明する原理構成図である。
【図４】本発明の半導体試験装置に備える２チャンネルのサンプリングデジタイザの概念構成図である。
【図５】測定された両測定データの時系列データをプロットした波形とスキュー量を説明する図と、遅延設定値が例えば０ｎｓから１０ｎｓ迄順次設定変更しながら各々測定して求めたチャンネル間スキューΔＴをプロットした図である。
【符号の説明】
ＣＢ１，ＣＢ２ 伝送ケーブル
ＳＷ１，ＳＷ２ スイッチ
ＴＭ１，ＴＭ２ 入力端
ＣＢ３ 同一遅延量の伝送線路
ＣＢ５ ケーブル
１４ パルサー
１６ 可変遅延手段（位相シフト手段）
２０ サンプラボード
３１，３２ ＡＤ変換器
４０ クロック源
４２ クロック分配器
５１，５２ 取得メモリ
８０ スキュー測定手段
１０１，１０２ サンプリングヘッド部
１５０ デジタイザ部
ＤＵＴ 被試験デバイス
ＰＢ パフォーマンスボード
ＰＧ パルス発生器
ＰＳ パワースプリッタ
ＳＨ サンプリングヘッド

Claims (5)

1. 複数Ｍ（Ｍは２以上の整数）チャンネルのサンプリングデジタイザは、パフォーマンスボード上の被試験デバイス（ＤＵＴ）から出力される複数Ｍの高速の繰り返し信号（被測定信号）を受けて所定のタイミングでサンプリングして低速な低速サンプリング波形に変換する複数Ｍのサンプリングヘッド部と、
   該サンプリングヘッド部へサンプリング用の基準クロックＲｃｌｋを発生して供給するクロック源と、
   該低速サンプリング波形を受けて量子化変換して対応する取得メモリへ順次格納するデジタイザ部と、
   を備えてＤＵＴから複数Ｍの被測定信号を受けてサンプリング測定する複数Ｍチャンネルのサンプリングデジタイザに対してチャンネル間スキューを補正する複数サンプリングデジタイザのチャンネル間スキュー補正装置であって、
   同一タイミングのＭ分配クロック供給手段と、スキュー測定手段と、複数Ｍのサンプリングヘッド部の各々に対応して配設されるスイッチとを備え、
   該Ｍ分配クロック供給手段は、ＤＵＴを載置する当該パフォーマンスボード上においてＤＵＴから出力される複数Ｍの被測定信号の各々を前記スイッチを切替制御して切り離し、代わりに複数Ｍのサンプリングヘッド部へ同一タイミング条件の校正用のクロックを供給するものであり、
   該スキュー測定手段は、複数Ｍのサンプリングヘッド部へ該校正用のクロックを供給して、各サンプリングヘッド部でサンプリング測定して取得した測定データ群における該校正用のクロックの波形の立ち上がり位置に基づいてチャンネル間スキューΔＴを特定するものであり、
   以上を具備することを特徴とする複数サンプリングデジタイザのチャンネル間スキュー補正装置。
2. 該Ｍ分配クロック供給手段は、校正用のパルス発生器と、ケーブルとパワースプリッタとＭ個のスイッチとを備え、
   該校正用のパルス発生器と該ケーブルは、該パフォーマンスボードの外に配設されて校正用の校正クロックを発生し、該ケーブルを介して該パフォーマンスボード上のパワースプリッタへ供給するものであり、
   該パワースプリッタは少なくともＭ分配が可能な分配器であって、該パルス発生器からの校正クロックを受けてＭ分配した同一タイミングの分配校正クロックをＭ個の該スイッチへ供給するものであり、
   該スイッチの各々は２入力１出力型の高周波リレーであって、校正実行時にはＤＵＴの被測定信号の各々を前記Ｍ個のスイッチを切替制御して切り離し、代わりに該分配校正クロックを対応するサンプリングヘッド部へ供給するものである、ことを特徴とする請求項１記載の複数サンプリングデジタイザのチャンネル間スキュー補正装置。
3. 該スキュー測定手段は、複数Ｍのサンプリングデジタイザ間におけるチャンネル間スキュー量を測定して補正量を求めるものであって、
   該校正用のパルス発生器から所定周波数の校正クロックを発生させ、該複数Ｍのスイッチを切替制御してＭ分配した同一タイミングの分配校正クロックを対応する複数Ｍのサンプリングヘッド部へ供給する手段と、
   複数Ｍのサンプリングヘッド部で該分配校正クロックを入力信号として受けて各々サンプリングして量子化変換し、入力信号の波形が特定できるように一群の測定データとして対応する取得メモリへ格納する手段と、
   格納された複数Ｍの測定データ群を読み出して入力信号である分配校正クロックの波形の立ち上がり位置を特定し、特定した前記波形の立ち上がり位置から各サンプリングデジタイザのチャンネル間スキューΔＴを求める手段と、を具備することを特徴とする請求項２記載の複数サンプリングデジタイザのチャンネル間スキュー補正装置。
4. 複数Ｍチャンネルのサンプリングデジタイザは、パフォーマンスボード上の被試験デバイス（ＤＵＴ）から出力される複数Ｍの高速の繰り返し信号（被測定信号）を受けて所定のタイミングでサンプリングして低速な低速サンプリング波形に変換する複数Ｍのサンプリングヘッド部と、
   該サンプリングヘッド部へサンプリング用の基準クロックＲｃｌｋを発生して供給するクロック源と、
   該低速サンプリング波形を受けて量子化変換して対応する取得メモリへ順次格納するデジタイザ部と、
   同一タイミングのＭ分配クロック供給手段と、スキュー測定手段とを備え、
   該Ｍ分配クロック供給手段は、ＤＵＴを載置する当該パフォーマンスボード上においてＤＵＴから出力される複数Ｍの被測定信号を切り離して各々割り込んで、複数Ｍのサンプリングヘッド部へ同一タイミング条件の校正用のクロックを供給するものであり、
   該スキュー測定手段は、複数Ｍのサンプリングヘッド部へ該校正用のクロックを供給させ、各サンプリングヘッド部で取得した該校正用のクロックの波形データに基づいてチャンネル間スキューΔＴを特定するものであり、
   上記構成を備えてＤＵＴから複数Ｍの被測定信号を受けてサンプリング測定する複数Ｍチャンネルのサンプリングデジタイザに対してチャンネル間スキューを補正する複数サンプリングデジタイザのチャンネル間スキュー補正方法であって、
   実際のＤＵＴの測定実施に先だって、複数Ｍチャンネルのサンプリングデジタイザ間のチャンネル間スキューΔＴを求めるスキュー測定手順と、
   実際のＤＵＴの測定実施において、前記スキュー測定手順で求めたチャンネル間スキューΔＴに基づいて複数Ｍチャンネルのサンプリングデジタイザの該サンプリングヘッド部に内蔵するサンプリングクロックを遅延する可変遅延手段に対して、上記で特定したチャンネル間スキューΔＴが相殺されるように該可変遅延手段へ設定する遅延設定値に対して各々所定量を減算付与若しくは加算付与して各々サンプリング測定して取得メモリへ格納する手順と、
   前記サンプリング測定で取得メモリへ取得した複数チャンネルの測定データ列を読み出して後段のデータ処理部へ供給する読出し処理手順と、
   を具備することを特徴とする複数サンプリングデジタイザのチャンネル間スキュー補正方法。
5. 複数Ｍチャンネルのサンプリングデジタイザは、パフォーマンスボード上の被試験デバイス（ＤＵＴ）から出力される複数Ｍの高速の繰り返し信号（被測定信号）を受けて所定のタイミングでサンプリングして低速な低速サンプリング波形に変換する複数Ｍのサンプリングヘッド部と、
   該サンプリングヘッド部へサンプリング用の基準クロックＲｃｌｋを発生して供給するクロック源と、
   該低速サンプリング波形を受けて量子化変換して対応する取得メモリへ順次格納するデジタイザ部と、
   同一タイミングのＭ分配クロック供給手段と、スキュー測定手段とを備え、
   該Ｍ分配クロック供給手段は、ＤＵＴを載置する当該パフォーマンスボード上においてＤＵＴから出力される複数Ｍの被測定信号を切り離して各々割り込んで、複数Ｍのサンプリングヘッド部へ同一タイミング条件の校正用のクロックを供給するものであり、
   該スキュー測定手段は、複数Ｍのサンプリングヘッド部へ該校正用のクロックを供給させ、各サンプリングヘッド部で取得した該校正用のクロックの波形データに基づいてチャンネル間スキューΔＴを特定するものであり、
   上記構成を備えてＤＵＴから複数Ｍの被測定信号を受けてサンプリング測定する複数Ｍチャンネルのサンプリングデジタイザに対してチャンネル間スキューを補正する複数サンプリングデジタイザのチャンネル間スキュー補正方法であって、
   実際のＤＵＴの測定実施に先だって、複数Ｍチャンネルのサンプリングデジタイザ間のチャンネル間スキューΔＴを求めるスキュー測定手順と、
   実際のＤＵＴの測定実施において、前記スキュー測定手順で求めたチャンネル間スキューΔＴに基づいて複数Ｍチャンネルのサンプリングデジタイザの該サンプリングヘッド部に内蔵するサンプリングクロックを遅延する可変遅延手段に対して、上記で特定したチャンネル間スキューΔＴが相殺されるように該可変遅延手段へ設定する遅延設定値に対して各々所定量を減算付与若しくは加算付与して各々サンプリング測定して取得メモリへ格納する手順と、
   前記サンプリング測定で取得メモリへ取得した複数チャンネルの測定データ列を読み出して、チャンネル間スキューΔＴが等価的に相殺されるように取得メモリの時間軸上の測定データ列を前後に移動させた測定データ列に変換し、変換した測定データ列を後段のデータ処理部へ供給する読出し処理手順と、
   を具備することを特徴とする複数サンプリングデジタイザのチャンネル間スキュー補正方法。

Images