JP3745962B2 - インターリーブad変換方式波形ディジタイザ装置、及び試験装置 - Google Patents
インターリーブad変換方式波形ディジタイザ装置、及び試験装置 Download PDFInfo
- Publication number
- JP3745962B2 JP3745962B2 JP2001015149A JP2001015149A JP3745962B2 JP 3745962 B2 JP3745962 B2 JP 3745962B2 JP 2001015149 A JP2001015149 A JP 2001015149A JP 2001015149 A JP2001015149 A JP 2001015149A JP 3745962 B2 JP3745962 B2 JP 3745962B2
- Authority
- JP
- Japan
- Prior art keywords
- converters
- signal
- spurious
- band
- fourier transform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
- G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
- G01R19/2509—Details concerning sampling, digitizing or waveform capturing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/34—Circuits for representing a single waveform by sampling, e.g. for very high frequencies
- G01R13/345—Circuits for representing a single waveform by sampling, e.g. for very high frequencies for displaying sampled signals by using digital processors by intermediate A.D. and D.A. convertors (control circuits for CRT indicators)
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
- Complex Calculations (AREA)
- Error Detection And Correction (AREA)
Description
【発明の属する技術分野】
本発明は、インターリーブAD変換方式の波形ディジタイザ装置に関する。特に、インターリーブAD変換時におけるサンプリングタイミングの位相誤差に伴う測定誤差を検出して補正する補正手段に関する。
【0002】
【従来の技術】
N相(way)のインターリーブ・アナログ/ディジタル(以下A/D)変換方式のディジタイザ装置は、N個のADコンバータを用いることで、見かけ上のサンプリングレートを高くすることが可能な技術であるが、一方でサンプリングするタイミングが正確であることが要求される。
【0003】
本例においては、インターリーブの相数を2として以下説明する。また、時系列データの個数を、2のべき数12とした4096個のデータとして説明する。ディジタイザ装置は、2個のA/Dコンバータと、フーリエ変換部とを備える。A/Dコンバータは、アナログ信号を、一定のサンプリングレートで、ディジタル信号に変換する。2個のA/Dコンバータは、アナログ信号を交互にサンプリングすることにより、見かけ上のサンプリングレートを高くする。本例において、2個のA/Dコンバータがサンプリングしたデータを4096個のデータ列とする。フーリエ変換部は、A/Dコンバータがサンプリングしたディジタル信号に対して、フーリエ変換を行う。
【0004】
フーリエ変換部は、A/Dコンバータがサンプリングしたディジタル信号データ列を受けて、高速フーリエ変換(FFT)処理した4096個の周波数スペクトラムデータを出力する。フーリエ変換部は、第1FFT部と、第2FFT部と、バタフライ演算部とを有する。第1FFT部と第2FFT部は各々2048個の時系列データを受けてFFT処理した2048個の途中データ(複素データ)を各々出力する。バタフライ演算部は、FFT処理で用いられる周知のバタフライ演算の最終段のバタフライ演算を行う。
【0005】
バタフライ演算部は、第1及び第2FFT部からのデータに対してバタフライ演算を行い、FFT処理で適用される周知のバタフライ演算を行った結果の4096点の周波数スペクトラムデータを出力する。
【0006】
半導体試験装置におけるディジタイザ装置に係る構成例として、被試験デバイスからのアナログ信号が送られる第1A/Dコンバータと、第2A/Dコンバータと、整列部と、フーリエ変換部とを有するディジタイザ装置がある。ここで、A/Dコンバータは、A/D変換するサンプリングタイミングの特性が、群遅延特性や、アパーチャ遅延特性を含んで、全く同一特性である。尚、通常は、両A/Dコンバータがサンプリングしたサンプリングデータは、一旦バッファメモリを備えて格納し、その後にフーリエ変換部へ供給して演算処理する。
【0007】
被試験デバイスから出力された被測定用のアナログ信号は、第1A/Dコンバータと、第2A/Dコンバータの両方の入力端へ供給され、第1A/Dコンバータは、偶数データ列のサンプリングを行う。出力する偶数時系列データをD0、D2、D4,・・・とする。また第2A/Dコンバータは、奇数時系列データのサンプリングを行う。出力する奇数時系列データをD1、D3、D5、・・・とする。整列部は、両時系列データを受けて、交互に整列変換した時系列データD0、D1,D2,D3、D4、D5、・・・を出力する。
【0008】
2個のA/Dコンバータのサンプリングタイミングの位相間隔は、お互いが等間隔となるように位相調整されていなければならない。位相誤差が生じている場合においても、FFT処理は、等間隔でサンプリングしたデータとして処理を行うため、位相誤差が生じている場合、正しい周波数スペクトルが得られない。
【0009】
【発明が解決しようとする課題】
上述したように従来技術においては、複数のA/Dコンバータ間におけるサンプリングタイミングの変動はなく、サンプリングクロックレートは一定、あるいは許容できる誤差範囲内でサンプリングレートを一定としていた。一方、A/Dコンバータのサンプリング特性は、ADコンバータ素子自身の部品ばらつきや、環境温度、経時変化、電源電圧変動により、目的とする等間隔でのサンプリングに変動を来す。また、サンプリングする周波数を大きく変えて測定する半導体試験装置等の利用形態では群遅延特性がクロック周波数の変更に伴って変わってくる。これら要因に伴って、理想状態のサンプリングタイミングからの変動を生じてくることになる。このことは、より精度良く入力信号の周波数スペクトラムを求めようとする場合においては、従来の装置は、好ましくなく実用上の難点である。
【0010】
そこで、本発明が解決しようとする課題は、複数のA/Dコンバータ間におけるサンプリング位相のずれに基づいて、フーリエ変換部の演算処理の補正が可能なインターリーブA/D変換方式ディジタイザ装置及び試験装置を提供することを目的とする。この目的は、特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【0011】
【課題を解決するための手段】
上記課題を解決するために、本発明の第1の形態においては、電子デバイスから出力されるアナログ信号をディジタル信号に変換するディジタイザ装置であって、電子デバイスから出力されるアナログ信号を、それぞれ異なるサンプリングタイミングでディジタル信号に順次変換するN(Nは2以上の整数)個のA/Dコンバータと、N個のA/Dコンバータが変換したディジタル信号をそれぞれフーリエ変換した変換信号を出力するフーリエ変換部と、複数のフーリエ変換部が出力するそれぞれの変換信号を所定の順序に整列させたデータシーケンスを生成するインターリーブ部とを備え、インターリーブ部は、N個のA/Dコンバータが、それぞれアナログ信号をサンプリングするべき理想サンプリングタイミングと、N個のA/Dコンバータがそれぞれアナログ信号をサンプリングしたサンプリングタイミングとの位相誤差に基づいて生じる、変換信号のそれぞれにおけるスプリアス成分を消去するスプリアス消去手段を含むことを特徴とするディジタイザ装置を提供する。
【0012】
また、位相誤差補正演算部は、スプリアス成分のエイリアシング成分を消去するエイリアシング消去手段を更に含んでよい。また、スプリアス消去手段は、変換信号におけるスプリアス成分が無いとする境界条件と、位相誤差とを用いて、それぞれの変換信号に基づいた補正係数を算出し、補正係数に基づいて、スプリアス成分を消去してよい。また、スプリアス消去手段は、フーリエ変換部が、N個のA/Dコンバータにそれぞれ対応して出力するN個の変換信号のそれぞれに対して、補正係数を算出し、補正係数に基づいて、スプリアス成分を消去してよい。
【0013】
理想サンプリングタイミングは、N個のA/Dコンバータのサンプリングタイミングのうち、一つを基準タイミングとした場合に、等時間間隔で他のA/Dコンバータが順次サンプリングするタイミングであって、スプリアス消去手段は、理想サンプリングタイミングに対する、他のA/Dコンバータのサンプリングタイミングのそれぞれの位相誤差に基づいて、補正係数算出し、補正係数に基づいて、スプリアス成分を消去してよい。また、スプリアス消去手段は、N個の変換信号のそれぞれに対して、N個の変換信号のそれぞれに対して算出された補正係数を乗算してよい。
【0014】
また、スプリアス消去手段は、補正係数が乗算されたN個の変換信号の総和を算出した場合に、アナログ信号の信号成分及び、信号成分のエイリアシング成分以外の成分が消去される、補正係数を算出してよい。また、スプリアス消去手段は、N個のA/Dコンバータにおけるサンプリングタイミングの位相に基づいて、変換信号の帯域を複数の帯域に分割し、複数の帯域のそれぞれにおいて、補正係数を算出してよい。また、スプリアス消去手段は、連立方程式を用いて、補正係数を算出してよい。また、N個のA/Dコンバータがアナログ信号をサンプリングするサンプリングパルスは、
【数19】
で与えられ、(ただし、mは0からN−1までの整数、tは時間、TsはN個のA/Dコンバータのそれぞれの位相間隔、mはm番目のA/Dコンバータを示し、τはA/Dコンバータの位相誤差である。)N個のA/Dコンバータがアナログ信号をサンプリングしたサンプリング系列のフーリエ変換は、
【数20】
すなわち、
【数21】
と与えられ、(ただし、上式において、−kからlまでの項は、X(f)の帯域を[−2fs、2fs]とした場合に、帯域[0、4fs]に含まれる成分であり、
【数22】
である。)信号成分x^(0)の周波数2fsに関するエイリアシング成分をx^(u)とした場合に、(ただしx^はxの上線表現の代用表現である。)
スプリアス消去手段は、
【数23】
(ただし、a,bは任意の実数)
を満たす補正係数L1、L2、・・・LN−1を算出してよい。
【0015】
また、N個のA/Dコンバータは、それぞれ変換信号DFTm(r)を出力し、スプリアス消去手段は、信号成分x^(0)が存在する第1の帯域においては、アナログ信号のフーリエ変換X(f)=X(r/NTs)を、
【数24】
として算出し、信号成分x^(0)のエイリアシング成分x^(u)が存在する第2の帯域においては、アナログ信号のフーリエ変換X(f)=X(r/NTs)を、
【数25】
として算出してよい。
【0016】
また、第1の帯域は、周波数0から周波数2fsであり、第2の帯域は、周波数2fsから周波数4fsであってよい。また、ディジタイザ装置は、4個のA/Dコンバータを備え、4個のA/Dコンバータがアナログ信号をサンプリングするサンプリングパルスは、
【数26】
で与えられ、(ただし、mは0から3までの整数、tは時間、Tsは4個のA/Dコンバータのそれぞれの位相間隔、mはm番目のA/Dコンバータを示し、τはA/Dコンバータの位相誤差である。)4個のA/Dコンバータがアナログ信号をサンプリングしたサンプリング系列のフーリエ変換は、
【数27】
すなわち、
【数28】
と与えられ、(ただし、上式において、r=−1から5までの項は、X(f)の帯域を[−2fs、2fs]とした場合に、帯域[0、4fs]に含まれる成分であり、
【数29】
である。)信号成分x^(0)の周波数2fsに関するエイリアシング成分をx^(4)とした場合に、(ただしx^はxの上線表現の代用表現である。)
スプリアス消去手段は、
【数30】
(ただし、a,bは任意の実数)
を満たす補正係数L1、L2、L3を算出してよい。
【0017】
また、周波数0からfsまでの第3の帯域において、補正係数L1、L2、L3は、
【数31】
であり、周波数fsから2fsまでの第4の帯域において、補正係数L1、L2、L3は、
【数32】
であり、
周波数2fsから3fsまでの第5の帯域において、補正係数L1、L2、L3は、
【数33】
であり、
周波数3fsから4fsまでの第6の帯域において、補正係数L1、L2、L3は、
【数34】
であってよい。
【0018】
また、4個のA/Dコンバータは、それぞれ変換信号DFTm(r)を出力し、
スプリアス消去手段は、第3の帯域及び第4の帯域においては、アナログ信号のフーリエ変換X(f)=X(r/NTs)を、
【数35】
として算出し、第5の帯域及び第6の帯域においては、アナログ信号のフーリエ変換X(f)=X(r/NTs)を、
【数36】
として算出してよい。
【0019】
本発明の第2の形態においては、電子デバイスを試験するための試験装置であって、パターン信号及び期待値信号を発生するパターン発生器と、パターン発生器が発生するパターン信号の波形を整形する波形整形器と、電子デバイスが載置され、電子デバイスに波形整形器によって整形されたパターン信号を供給し、電子デバイスから出力されるアナログ信号を受け取るデバイス接触部と、電子デバイスから出力されるアナログ信号をディジタル信号に変換するディジタイザ装置と、パターン発生器から出力される期待値信号とディジタイザ装置から出力される信号を比較して電子デバイスの良否を判定する判定部とを備え、ディジタイザ装置は、半導体デバイスから出力されるアナログ信号を、それぞれ異なるサンプリングタイミングでディジタル信号に順次変換するN(Nは2以上の整数)個のA/Dコンバータと、N個のA/Dコンバータが変換したディジタル信号をそれぞれフーリエ変換した変換信号を出力するフーリエ変換部と、複数のフーリエ変換部が出力するそれぞれの変換信号を所定の順序に整列させたデータシーケンスを生成するインターリーブ部とを有し、インターリーブ部は、N個のA/Dコンバータが、それぞれアナログ信号をサンプリングするべき理想サンプリングタイミングと、N個のA/Dコンバータがそれぞれアナログ信号をサンプリングしたサンプリングタイミングとの位相誤差に基づいて生じる、変換信号のそれぞれにおけるスプリアス成分を消去するスプリアス消去手段を含むことを特徴とする試験装置を提供する。
【0020】
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
【0021】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0022】
図1は、本発明に係る試験装置100の構成の一例を示す。試験装置100は、パターン発生器10、波形整形器20、デバイス接触部30、ディジタイザ装置50、判定部40を備える。試験されるべき電子デバイス60は、デバイス接触部30に載置される。パターン発生器10は、電子デバイス60に供給するパターン信号、及び当該パターン信号が電子デバイス60に供給された場合に、電子デバイス60が出力するべき期待値信号を生成する。当該パターン信号は、波形整形器20に供給される。波形整形器20は、電子デバイス60の特性に応じて、当該パターン信号の波形を整形する。整形されたパターン信号は、デバイス接触部30を介して、電子デバイス60に供給される。デバイス接触部30には電子デバイス60が載置される。電子デバイス60は、入力されたパターン信号に基づいて、アナログ信号をデバイス接触30を介して、ディジタイザ装置50に出力する。ディジタイザ装置50は、受け取ったアナログ信号をディジタル信号に変換して、判定部40に供給する。判定部40は、ディジタル信号に基づいて電子デバイス60の良否を判定する。判定部40は、パターン発生器10が生成した期待値信号と、ディジタイザ装置から受け取った、ディジタル信号を比較して、電子デバイス60の良否を判定してよい。
【0023】
図2は、本発明に係るディジタイザ装置50の構成の一例を示す。ディジタイザ装置50は、N個のA/Dコンバータ(ADC)52、フーリエ変換部54、及びインターリーブ部58を備える。本例において、ディジタイザ装置50は、4個のA/Dコンバータを備える。また、本例において、フーリエ変換部54は、4個のA/Dコンバータにそれぞれ対応した4個の離散フーリエ変換部(DFT)56を有する。
【0024】
N個のA/Dコンバータ52は、電子デバイス60から出力されるアナログ信号を、それぞれ異なるサンプリングタイミングでサンプリングし、サンプリングした当該アナログ信号をディジタル信号に順次変換する。N個のA/Dコンバータ52は、それぞれ実質的に同一の周波数(fs)でアナログ信号をサンプリングする。本例において、A/Dコンバータ52a、A/Dコンバータ52b、A/Dコンバータ52c、及びA/Dコンバータ52dが、等時間間隔で順にアナログ信号をサンプリングすることにより、4個のA/Dコンバータによるサンプリング周波数は4fsとなる。しかし、4個のA/Dコンバータで交互にサンプリングするため、サンプリングタイミングは、等時間間隔とならない場合がある。等時間間隔に並んだ理想的なサンプリングタイミングと、複数のA/Dコンバータ52によってサンプリングするサンプリングタイミングとは、位相誤差を有する。本例において、A/Dコンバータ52aのサンプリングタイミングを基準とした場合、理想的には、A/Dコンバータ52b、A/Dコンバータ52c、及びA/Dコンバータ52dは、A/Dコンバータ52aの各回のサンプリングタイミングの間でそれぞれが等時間間隔でサンプリングすることが望ましいが、実際には、A/Dコンバータ52b、A/Dコンバータ52c、及びA/Dコンバータ52dのサンプリングタイミングは、それぞれ理想サンプリングタイミングから位相誤差を生じる場合がある。
【0025】
フーリエ変換部54は、N個のA/Dコンバータ52が変換したディジタル信号をそれぞれフーリエ変換した変換信号をインターリーブ部58に出力する。本例において、フーリエ変換部54は、4個の離散フーリエ変換処理部(DFT)56を有する。
【0026】
インターリーブ部58は、フーリエ変換部54の複数の離散フーリエ変換処理部56が出力するそれぞれの変換信号を所定の順序に整列させたデータシーケンスを生成する。また、インターリーブ部58は、N個のA/Dコンバータ52が、それぞれアナログ信号をサンプリングするべき理想サンプリングタイミングと、N個のA/Dコンバータがそれぞれアナログ信号をサンプリングしたサンプリングタイミングとの位相誤差に基づいて生じる、変換信号のそれぞれにおけるスプリアス成分(spurious component)を消去するスプリアス消去手段を含む。また、インターリーブ部58は、スプリアス成分のエイリアシング成分(aliasing component)を消去するエイリアシング消去手段を更に含んでよい。
【0027】
図3は、N個のA/Dコンバータ52におけるサンプリングタイミングの位相誤差を説明するタイミングチャートである。図3において、横軸は時間を示す。また、横軸上のT0、T1、・・・、T7、・・・は、等時間間隔のタイミングを示す。本例において、ディジタイザ装置50は、図2に示すように、4個のA/Dコンバータ52を有する。そして、4個のA/Dコンバータ52は、それぞれ位相間隔Tsでサンプリングを行う。4個のA/Dコンバータ52は、電子デバイス60が出力するアナログ信号を、インターリーブサンプリングする。この場合、理想的なサンプリングタイミングは、等時間間隔である。しかし、複数のA/Dコンバータを用いてインターリーブサンプリングした場合、サンプリングタイミングを等時間間隔とすることは、困難である。そのため、複数のA/Dコンバータ52がサンプリングするサンプリングタイミングと、理想的なサンプリングタイミングとは、位相誤差を生じる場合がある。例えば、図3に示すように、A/Dコンバータ52aを基準とした場合、他のA/Dコンバータ52は、理想的なサンプリングタイミングからそれぞれτ1、τ2、τ3の位相誤差を生じる。本発明に係るディジタイザ装置50及び試験装置100は、当該位相誤差が生じた場合であっても、当該位相誤差を補正し、電子デバイス60が出力したアナログ信号を精度よくフーリエ変換することができる。以下、本発明に係るディジタイザ装置50及び試験装置100における当該位相誤差の補正について説明する。
【0028】
図4は、フーリエ変換部54が出力する変換信号の一例を示す。図4において、横軸は、周波数を示し、縦軸は強度を示す。また、図4において、fsは4個のA/Dコンバータ52がそれぞれアナログ信号をサンプリングする周波数の1/4の周波数を示す。つまり、4個のA/Dコンバータ52をインターリーブサンプリングさせた場合の、サンプリング周波数を示す。
【0029】
フーリエ変換部54が受け取るアナログ信号を、理想的にフーリエ変換した信号を図4の実線波形で示す。理想的には、フーリエ変換部54が出力する変換信号は、図4の実線波形と同一であるが、本例においては、フーリエ変換部54は、4個のA/Dコンバータを用いてインターリーブサンプリングしているため、当該変換信号には、点線で示すように、周波数fsと略同一の周期で、実線波形と略同一のスプリアス成分が含まれる。また、当該スプリアス成分は、4個のA/Dコンバータのサンプリングタイミングにおける位相誤差に基づいて、スペクトルが変化する。本例においては、スプリアス消去手段は、当該スプリアス成分を消去する。以下、スプリアス消去手段が、当該スプリアス成分を消去する方法について説明する。
【0030】
スプリアス消去手段は、変換信号におけるスプリアス成分が無いとする境界条件と、A/Dコンバータ52のサンプリングタイミングの位相誤差とを用いて、それぞれの変換信号に基づいた補正係数を算出し、補正係数に基づいて、スプリアス成分を消去する。また、スプリアス消去手段は、フーリエ変換部54が、N個のA/Dコンバータ52にそれぞれ対応して出力するN個の変換信号のそれぞれに対して、補正係数を算出し、算出した補正係数に基づいて、スプリアス成分を消去する。例えば、スプリアス消去手段は、N個の変換信号のそれぞれに対して、N個の変換信号のそれぞれに対して算出された補正係数を乗算し、補正係数が乗算されたN個の変換信号の総和を算出した場合に、図4において実線で表される、アナログ信号の信号成分、及び当該信号成分のエイリアシング成分以外の成分が消去される補正係数を算出してよい。
【0031】
以下、補正係数の算出方法の一例を数式を用いて説明する。N個のA/Dコンバータ52が、電子デバイス60が出力するアナログ信号を、サンプリングするサンプリングパルスは、一般に下式で与えられる。
【数37】
ただし、mは0からN−1までの整数、tは時間、TsはN個のA/Dコンバータ52のサンプリングタイミングにおける位相間隔、mはm番目A/Dコンバータ52を示し、τmはm番目のA/Dコンバータ52の位相誤差である。本例においては、4個のA/Dコンバータ52を用いているので、上式は以下のように書ける。
【数38】
【0032】
N個のA/Dコンバータが当該アナログ信号をサンプリングしたサンプリング系列のフーリエ変換は一般に下式で与えられる。
【数39】
つまり、サンプリング系列のフーリエ変換は、下式となる。
【数40】
ただし、上式において、r=−kから1までの項は、X(f)の帯域を[−2fs、2fs]とした場合に、帯域[0,4fs]に含まれる成分であり、cm、及びx^(r)は下式で与えられる。ただしx^はxの上線表現の代用表現である。
【数41】
本例においては、4個のA/Dコンバータ52を用いているので、4個のA/Dコンバータ52がアナログ信号をサンプリングしたサンプリング系列のフーリエ変換は下式で与えられる。
【数42】
すなわち、サンプリング系列のフーリエ変換は下式となる。
【数43】
ただし、上式において、r=−1から5までの項は、X(f)の帯域を[−2fs、2fs]とした場合に、帯域[0,4fs]に含まれる成分であり、cm、及びx^(r)は下式で与えられる。
【数44】
また、r=−1から5までの項は、一例として、図3に示すような成分である。本発明に係るディジタイザ装置50は、N個のA/Dコンバータ52を用いてインターリーブサンプリングさせることにより生じる、変換信号のスプリアス成分を消去する。本例においては、ディジタイザ装置50は、図4に示す、r=−1、1,2,3,5の成分を消去する。
【0033】
インターリーブ部58が有するスプリアス消去手段は、信号成分x^(0)の周波数2fsに関するエイリアシング成分をx^(u)とした場合に、(ただし、x^は、xの上線表現の代用表現である。)下式(ただし、a,bは任意の実数)を満たす補正係数L1、L2、・・・LN−1を算出し、当該補正係数に基づいて、変換信号におけるスプリアス成分を消去する。
【数45】
つまり、スプリアス消去手段は、N個のA/Dコンバータ52が変換するN個の変換信号のそれぞれに、補正係数を乗算し、補正係数を乗算した変換信号の総和を算出してよい。本例において、ディジタイザ装置50は、4個のA/Dコンバータ52を有するので、上式は以下の様に書ける。
【数46】
【0034】
また、スプリアス消去手段は、帯域を区分けして当該補正係数を算出してよい。帯域を区分けすることにより、容易に補正係数を算出することが可能となる。例えば、本例においては、[0、fs]、[fs、2fs]、[2fs、3fs]、[3fs、4fs]の4つの帯域に区分けして、それぞれの帯域において、当該補正係数を算出してよい。本例では、4個のA/Dコンバータ52を用いていたため、4つの帯域に区分けしたが、N個のA/Dコンバータ52を用いる場合、N個の帯域に区分けしてよい。また、スプリアス消去手段は、区分けした帯域の任意の帯域において、同一の補正係数を用いて、スプリアス成分を消去してよい。
【0035】
図4(b)に示すように、変換信号には、区分けしたそれぞれの帯域において、4つの成分x^(r)が含まれる。本例におけるディジタイザ装置50は、区分けしたそれぞれの帯域において、スプリアス成分を消去する補正係数を算出する。スプリアス消去手段は、帯域[0,fs]においては、r=−1,1,2の成分を消去し、帯域[fs、2fs]及び帯域[2fs、3fs]においては、r=1,2,3の成分を消去し、帯域[3fs、4fs]においては、r=2,3,5の成分を消去する補正係数を算出する。スプリアス消去手段は、それぞれの帯域において、前述した式を用い補正係数L1、L2、L3を算出し、スプリアス成分を消去する。
【0036】
つまり、スプリアス消去手段は、帯域[0、fs]では、下式に基づいて得られる補正係数に基づいて、スプリアス成分を消去する。
【数47】
また、スプリアス消去手段は、帯域[fs、2fs]及び帯域[2fs、3fs]では、下式に基づいて得られる補正係数に基づいてスプリアス成分を消去する。
【数48】
また、スプリアス消去手段は、帯域[3fs、4fs]では、下式に基づいて得られる補正係数に基づいてスプリアス成分を消去する。
【数49】
【0037】
また、本例においては、スプリアス消去手段は、上記説明した補正係数をそれぞれ乗算した変換信号の総和を算出することにより、スプリアス成分を消去する。以上説明したディジタイザ装置50によれば、帯域[0,2fs]においては、信号成分x^(0)が得られ、帯域[2fs、4fs]においては、信号成分のエイリアシング成分が得られる。
【0038】
また、スプリアス消去手段は、変換信号の総和を算出し、スプリアス成分を消去し、得られた信号成分x^(0)及び信号成分のエイリアシング成分の位相を補正してよい。つまり、スプリアス消去手段は、補正係数を乗算したことにより生じる信号成分x^(0)及び信号成分のエイリアシング成分の位相を補正してよい。例えば、ディジタイザ装置50が4個のA/Dコンバータ52を用いて、インターリーブサンプリングした場合、スプリアス消去手段は、帯域[0,2fs]においては、下式により4個のA/Dコンバータ52がインターリーブサンプリングしたサンプリング系列のフーリエ変換を算出する。
【数50】
また、スプリアス消去手段は、帯域[2fs、4fs]においては、下式により4個のA/Dコンバータ52がインターリーブサンプリングしたサンプリング系列のフーリエ変換を算出する。
【数51】
ただし、DFTm(r)は、m番目の離散フーリエ変換処理部58が出力する信号を示し、一般に下式で与えられる。
【数52】
ただし、(p=0,1,2,・・・、N/4−1)であり、Nは4個のA/Dコンバータ52がサンプリングする総数である。
【0039】
また、本例においては、4個のA/Dコンバータ52を備える試験装置100について説明したが、N個のA/Dコンバータ52を備える試験装置100においては、スプリアス消去手段は、帯域[0,2fs]においては、下式によりN個のA/Dコンバータ52がインターリーブサンプリングしたサンプリング系列のフーリエ変換を算出する。
【数53】
また、スプリアス消去手段は、帯域[2fs、4fs]においては、下式によりN個のA/Dコンバータ52がインターリーブサンプリングしたサンプリング系列のフーリエ変換を算出する。
【数54】
【0040】
以上説明した試験装置100及びディジタイザ装置50によれば、N個のA/Dコンバータ52を用いて、インターリーブサンプリングを行い、サンプリング周波数を向上させた場合であっても、サンプリング系列をフーリエ変換することにより生じる、サンプリングタイミングの位相誤差に基づいたスプリアス成分を消去することができ、精度よく電子デバイス60の試験を行うことができる。位相誤差に基づいたスプリアス成分を消去した変換信号を逆フーリエ変換することにより、電子デバイス60が出力するアナログ信号を精度よく再現することができ、精度よく電子デバイス60の良否を判定することが可能となる。
【0041】
図5は、本発明に係るディジタイザ装置50の構成の他の例を示す。ディジタイザ装置50は、N個のA/Dコンバータ(ADC)52、フーリエ変換部54、及びバタフライ演算部64を備える。本例において、ディジタイザ装置50は、4個のA/Dコンバータ52を備える。また、本例において、フーリエ変換部54は、4個のA/Dコンバータ52にそれぞれ対応した4個のフーリエ変換部(FFT)62を有してよい。図5において、図2と同一の符号を付したものは、図2から図4に関連して説明したものと同一又は同様の機能及び構成を有してよい。
【0042】
N個のA/Dコンバータ52は、電子デバイス60から出力されるアナログ信号を、それぞれ異なるサンプリングタイミングでディジタル信号に順次変換する。N個のA/Dコンバータ52は、それぞれ実質的に同一の周波数(fs)でアナログ信号をサンプリングする。本例において、ディジタイザ装置50は、4個のA/Dコンバータ52を有する。A/Dコンバータ52a、A/Dコンバータ52b、A/Dコンバータc、及びA/Dコンバータ52dが、等時間間隔で順にアナログ信号をサンプリングすることにより、4個のA/Dコンバータ52によるサンプリング周波数は4fsとなる。しかし、前述したように、4個のA/Dコンバータ52で交互にサンプリングするため、サンプリングタイミングは、等時間間隔とならない場合がある。従って、等時間間隔に並んだ理想的なサンプリングタイミングと、複数のA/Dコンバータ52によって実際にサンプリングするサンプリングタイミングとは、位相誤差を有する場合がある。
【0043】
フーリエ変換部54は、N個のA/Dコンバータ52が変換したディジタル信号をそれぞれフーリエ変換した変換信号をバタフライ演算部64に出力する。本例において、フーリエ変換部54は、N個のA/Dコンバータ52のそれぞれに対応したN個のフーリエ変換処理部(FFT)62を有する。本例において、フーリエ変換部54は、4個のフーリエ変換処理部62を有する。
【0044】
バタフライ演算部64は、フーリエ変換部54の複数のフーリエ変換処理部62が出力するそれぞれの変換信号に基づいて、当該変換信号から、位相誤差に基づいたスプリアス成分を消去した信号を生成する。バタフライ演算部64は、図4に関連して説明した手段と同様の手段で消去してよい。以下バタフライ演算部64がスプリアス成分を消去する手段を説明する。
【0045】
本例において、バタフライ演算部64は、3個の位相補正バタフライ演算部(PCB)を有する。一般に、一個のPCBの入力と出力の関係は、PCBへの入力をDFTeven(n)及びDFTodd(n)とし、PCBからの出力をDFT(n)とすると、下式で与えられる。
【数55】
ただし、W^N(n)及びPは下式で与えられる。
【数56】
ここで、W^N(n)は、A/Dコンバータ52のサンプリングタイミングの、理想的なサンプリングタイミングに対する位相誤差τを補正する回転演算子であり、Nは演算後のデータ数、Tsは演算後のデータのサンプリング間隔、rは図4に示す信号成分を示すである。
【0046】
ここで、フーリエ変換処理部62aの出力をDFT0(n)、フーリエ変換処理部62bの出力をDFT1(n)、フーリエ変換処理部62cの出力をDFT2(n)、フーリエ変換処理部62dの出力をDFT3(n)と、PCB1の出力をDFTeven(n)、PCB2の出力をDFTodd(n)、PCB3の出力をDFT(n)とすると、PCB1、PCB2、PCB3のそれぞれの入出力の関係は、下式で与えられる。
【数57】
上式より下式が求まる。
【数58】
ただし、P1=L1、P2=L2、P3=L3/L1である。
【0047】
バタフライ演算部64は、それぞれの位相補正バタフライ演算部において、図4に関連して説明したスプリアス消去手段と同様に、周波数帯域を複数の帯域に区分けして、それぞれの帯域において、異なる位相補正係数L1、L2、L3を用いて位相補正バタフライ演算を行う。以上説明したディジタイザ装置50によれば、図2に関連して説明したディジタイザ装置50と同様に、サンプリングタイミングの位相誤差に基づいたスプリアス成分を消去することができる。
【0048】
【発明の効果】
上述説明から明らかなように、N個のA/Dコンバータ52を用いて、インターリーブサンプリングを行い、サンプリング周波数を向上させた場合であっても、サンプリング系列をフーリエ変換することにより生じる、サンプリングタイミングの位相誤差に基づいたスプリアス成分を消去することができ、精度よく電子デバイス60の試験を行うことができる。位相誤差に基づいたスプリアス成分を消去した変換信号を逆フーリエ変換することにより、電子デバイス60が出力するアナログ信号を精度よく再現することができ、精度よく電子デバイス60の良否を判定することが可能となる。また、上記実施例に於て、位相誤差によるスプリアス要素が除かれるため、インターリーブされたA/Dコンバータのダイナミックレンジが改善される。さらに、上記実施例に於ける位相誤差補正はハードウェアを追加する必要がなく、わずかな計算負荷がかかるだけである。それ故、LSI技術が進みサンプリングレートが増加するに従って従来のA/Dコンバータ法がサンプリング時の位相誤差によって多大なダメージを受けることを考慮すると、本実施例によるディジタイザ装置50及び試験装置100は、半導体産業全体において絶大な価値をもつものである。
【0049】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【図1】 本発明に係る試験装置100の構成の一例を示す。
【図2】 本発明に係るディジタイザ装置50の構成の一例を示す。
【図3】 N個のA/Dコンバータ52におけるサンプリングタイミングの位相誤差を説明するタイミングチャートである。
【図4】 フーリエ変換部54が出力する変換信号の一例を示す。
【図5】 本発明に係るディジタイザ装置50の構成の他の例を示す。
【符号の説明】
10・・・パターン発生器、20・・・波形整形器
30・・・デバイス接触部、40・・・判定部
50・・・ディジタイザ装置、52・・・A/Dコンバータ
54・・・フーリエ変換部、56・・・離散フーリエ処理部
58・・・インターリーブ部、60・・・電子デバイス
62・・・フーリエ処理部、64・・・バタフライ演算部
100・・・試験装置
Claims (15)
- 電子デバイスから出力されるアナログ信号をディジタル信号に変換するディジタイザ装置であって、
前記電子デバイスから出力されるアナログ信号を、それぞれ異なるサンプリングタイミングでディジタル信号に順次変換するN(Nは2以上の整数)個のA/Dコンバータと、
前記N個のA/Dコンバータが変換した前記ディジタル信号をそれぞれフーリエ変換した変換信号を出力するフーリエ変換部と、
前記複数のフーリエ変換部が出力するそれぞれの変換信号を所定の順序に整列させたデータシーケンスを生成するインターリーブ部と
を備え、
前記インターリーブ部は、
前記N個のA/Dコンバータにおけるサンプリングタイミングの位相に基づいて、前記変換信号の帯域を複数の帯域に分割し、前記複数の帯域のそれぞれにおいて、前記変換信号のそれぞれにおけるスプリアス成分を消去する補正係数を算出し、前記N個のA/Dコンバータが、それぞれ前記アナログ信号をサンプリングするべき理想サンプリングタイミングと、前記N個のA/Dコンバータがそれぞれ前記アナログ信号をサンプリングした前記サンプリングタイミングとの位相誤差に基づいて生じる、前記変換信号のそれぞれにおけるスプリアス成分を消去するスプリアス消去手段を有することを特徴とするディジタイザ装置。 - 前記インターリーブ部は、前記スプリアス成分のエイリアシング成分を消去するエイリアシング消去手段を更に有することを特徴とする請求項1に記載のディジタイザ装置。
- 前記スプリアス消去手段は、前記変換信号におけるスプリアス成分が無いとする境界条件と、前記位相誤差とを用いて、それぞれの前記変換信号に基づいた前記補正係数を算出し、前記補正係数に基づいて、前記スプリアス成分を消去することを特徴とする請求項1又は2に記載のディジタイザ装置。
- 前記スプリアス消去手段は、前記フーリエ変換部が、前記N個のA/Dコンバータにそれぞれ対応して出力するN個の変換信号のそれぞれに対して、前記補正係数を算出し、前記補正係数に基づいて、前記スプリアス成分を消去することを特徴とする請求項3に記載のディジタイザ装置。
- 前記理想サンプリングタイミングは、前記N個のA/Dコンバータのサンプリングタイミングのうち、一つを基準タイミングとした場合に、等時間間隔で他のA/Dコンバータが順次サンプリングするタイミングであって、
前記スプリアス消去手段は、前記理想サンプリングタイミングに対する、前記他のA/Dコンバータのサンプリングタイミングのそれぞれの位相誤差に基づいて、前記補正係数を算出し、前記補正係数に基づいて、前記スプリアス成分を消去することを特徴とする請求項4に記載のディジタイザ装置。 - 前記スプリアス消去手段は、前記N個の変換信号のそれぞれに対して、前記N個の変換信号のそれぞれに対して算出された前記補正係数を乗算することを特徴とする請求項4又は5に記載のディジタイザ装置。
- 前記スプリアス消去手段は、補正係数が乗算された前記N個の変換信号の総和を算出した場合に、前記アナログ信号の信号成分及び、前記信号成分のエイリアシング成分以外の成分が消去される、前記補正係数を算出することを特徴とする請求項6に記載のディジタイザ装置。
- 前記スプリアス消去手段は、連立方程式を用いて、前記補正係数を算出することを特徴とする請求項7に記載のディジタイザ装置。
- 前記N個のA/Dコンバータが前記アナログ信号をサンプリングするサンプリングパルスは、
前記N個のA/Dコンバータが前記アナログ信号をサンプリングしたサンプリング系列のフーリエ変換は、
信号成分x^(0)の周波数2fsに関するエイリアシング成分をx^(u)とした場合に、(ただしx^はxの上線表現の代用表現である。)
前記スプリアス消去手段は、
を満たす前記補正係数L1、L2、・・・LN−1を算出することを特徴とする請求項7又は8に記載のディジタイザ装置。 - 前記第1の帯域は、周波数0から周波数2fsであり、
前記第2の帯域は、周波数2fsから周波数4fsであることを特徴とする請求項10に記載のディジタイザ装置。 - 前記ディジタイザ装置は、4個の前記A/Dコンバータを備え、
前記4個のA/Dコンバータが前記アナログ信号をサンプリングするサンプリングパルスは、
前記4個のA/Dコンバータが前記アナログ信号をサンプリングしたサンプリング系列のフーリエ変換は、
信号成分x^(0)の周波数2fsに関するエイリアシング成分をx^(4)とした場合に、(ただしx^はxの上線表現の代用表現である。)
前記スプリアス消去手段は、
を満たす前記補正係数L1、L2、L3を算出することを特徴とする請求項7又は8に記載のディジタイザ装置。 - 電子デバイスを試験するための試験装置であって、
パターン信号及び期待値信号を発生するパターン発生器と、
前記パターン発生器が発生する前記パターン信号の波形を整形する波形整形器と、
前記電子デバイスが載置され、前記電子デバイスに前記波形整形器によって整形された前記パターン信号を供給し、前記電子デバイスから出力されるアナログ信号を受け取るデバイス接触部と、
前記電子デバイスから出力される前記アナログ信号をディジタル信号に変換するディジタイザ装置と、
前記パターン発生器から出力される前記期待値信号と前記ディジタイザ装置から出力される信号を比較して前記電子デバイスの良否を判定する判定部と
を備え、
前記ディジタイザ装置は、
前記電子デバイスから出力されるアナログ信号を、それぞれ異なるサンプリングタイミングでディジタル信号に順次変換するN(Nは2以上の整数)個のA/Dコンバータと、
前記N個のA/Dコンバータが変換した前記ディジタル信号をそれぞれフーリエ変換した変換信号を出力するフーリエ変換部と、
前記フーリエ変換部が出力するそれぞれの変換信号を所定の順序に整列させたデータシーケンスを生成するインターリーブ部と
を有し、
前記インターリーブ部は、
前記N個のA/Dコンバータにおけるサンプリングタイミングの位相に基づいて、前記変換信号の帯域を複数の帯域に分割し、前記複数の帯域のそれぞれにおいて、前記変換信号のそれぞれにおけるスプリアス成分を消去する補正係数を算出し、前記N個のA/Dコンバータが、それぞれ前記アナログ信号をサンプリングするべき理想サンプリングタイミングと、前記N個のA/Dコンバータがそれぞれ前記アナログ信号をサンプリングした前記サンプリングタイミングとの位相誤差に基づいて生じる、前記変換信号のそれぞれにおけるスプリアス成分を消去するスプリアス消去手段を有することを特徴とする試験装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001015149A JP3745962B2 (ja) | 2001-01-24 | 2001-01-24 | インターリーブad変換方式波形ディジタイザ装置、及び試験装置 |
PCT/JP2002/000455 WO2002059632A1 (fr) | 2001-01-24 | 2002-01-23 | Dispositif numeriseur de forme d'onde a systeme de conversion a/n a entrelacement et dispositif de controle |
DE10295886T DE10295886T5 (de) | 2001-01-24 | 2002-01-23 | Wellenform-Digitalisierungsmodul vom A/D- Umwandlungs-Verschachtelungstyp und Prüfvorrichtung |
US10/366,645 US6801145B2 (en) | 2001-01-24 | 2003-02-13 | Interleaving A/D conversion type waveform digitizer module and a test apparatus |
US10/375,928 US6809668B2 (en) | 2001-01-24 | 2003-02-26 | Interleaving A/D conversion type waveform digitizer module and a test apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001015149A JP3745962B2 (ja) | 2001-01-24 | 2001-01-24 | インターリーブad変換方式波形ディジタイザ装置、及び試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002217732A JP2002217732A (ja) | 2002-08-02 |
JP3745962B2 true JP3745962B2 (ja) | 2006-02-15 |
Family
ID=18881750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001015149A Expired - Fee Related JP3745962B2 (ja) | 2001-01-24 | 2001-01-24 | インターリーブad変換方式波形ディジタイザ装置、及び試験装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6801145B2 (ja) |
JP (1) | JP3745962B2 (ja) |
DE (1) | DE10295886T5 (ja) |
WO (1) | WO2002059632A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2471255A1 (en) * | 2002-01-11 | 2003-07-17 | Alberto Molina Navarro | Timing control in data receivers and transmitters |
JP2004077192A (ja) * | 2002-08-12 | 2004-03-11 | Renesas Technology Corp | 半導体検査装置および半導体装置の製造方法 |
WO2004072668A1 (en) * | 2003-02-13 | 2004-08-26 | Mcgill Iniversity | Mixed-signal-device testing |
US6836227B2 (en) * | 2003-02-25 | 2004-12-28 | Advantest Corporation | Digitizer module, a waveform generating module, a converting method, a waveform generating method and a recording medium for recording a program thereof |
CN100466694C (zh) * | 2004-04-30 | 2009-03-04 | 泰景系统公司 | 基于fft的多通道视频接收机 |
JP3947185B2 (ja) * | 2004-06-01 | 2007-07-18 | 株式会社アドバンテスト | アナログディジタル変換方法、及びアナログディジタル変換装置 |
US7283074B2 (en) * | 2004-09-21 | 2007-10-16 | Telegent Systems, Inc. | Pilot-tone calibration for time-interleaved analog-to-digital converters |
JP4542935B2 (ja) * | 2005-03-29 | 2010-09-15 | アンリツ株式会社 | A/d変換装置 |
US7148828B2 (en) * | 2005-05-03 | 2006-12-12 | Agilent Technologies, Inc. | System and method for timing calibration of time-interleaved data converters |
US7292166B2 (en) * | 2005-05-26 | 2007-11-06 | Advantest Corporation | Analog/digital converter and program therefor |
JP2007027921A (ja) * | 2005-07-13 | 2007-02-01 | Agilent Technol Inc | 信号発生装置の調整方法、および、信号発生装置 |
US7429939B2 (en) * | 2006-09-30 | 2008-09-30 | Teradyne, Inc. | Signal analysis using dual converters and cross spectrum |
JP4434195B2 (ja) * | 2006-11-08 | 2010-03-17 | 横河電機株式会社 | 信号測定装置及び半導体試験装置 |
US7538708B2 (en) * | 2006-12-30 | 2009-05-26 | Teradyne, Inc. | Efficient, selective error reduction for parallel, time-interleaved analog-to-digital converter |
US7541958B2 (en) * | 2006-12-30 | 2009-06-02 | Teradyne, Inc. | Error reduction for parallel, time-interleaved analog-to-digital converter |
JP5080349B2 (ja) * | 2008-04-28 | 2012-11-21 | 株式会社アドバンテスト | アナログデジタル変換装置、アナログデジタル変換方法、試験装置、および、プログラム |
US7948420B1 (en) * | 2008-06-20 | 2011-05-24 | Arrowhead Center, Inc. | Eliminating the use of anti-aliasing filters in digital relays by oversampling |
JP4999885B2 (ja) * | 2009-06-05 | 2012-08-15 | 株式会社アドバンテスト | アナログ信号処理装置、方法、プログラム、記録媒体 |
JP5608440B2 (ja) * | 2010-06-29 | 2014-10-15 | 国立大学法人東北大学 | アナログ・ディジタル変換装置 |
JP5836493B2 (ja) | 2012-09-07 | 2015-12-24 | 株式会社日立製作所 | インターリーブa/d変換器 |
EP2849346B1 (en) * | 2013-09-12 | 2019-08-21 | Socionext Inc. | Mixed-signal circuitry |
JP5774168B2 (ja) * | 2014-07-04 | 2015-09-02 | 国立大学法人東北大学 | アナログ・ディジタル変換装置 |
TWI524768B (zh) * | 2014-12-03 | 2016-03-01 | 晨星半導體股份有限公司 | 頻率解交錯與時間解交錯電路與方法以及數位電視之接收電路 |
CN115085733A (zh) | 2021-03-11 | 2022-09-20 | 雅特力科技(重庆)有限公司 | 具备暂停转换功能的模数转换器装置以及其操作方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5096807A (en) * | 1985-03-06 | 1992-03-17 | Murex Corporation | Imaging immunoassay detection system with background compensation and its use |
JPH0628340B2 (ja) * | 1985-12-24 | 1994-04-13 | ソニ−・テクトロニクス株式会社 | アナログ・デジタル変換装置用校正方法 |
US4763105A (en) * | 1987-07-08 | 1988-08-09 | Tektronix, Inc. | Interleaved digitizer array with calibrated sample timing |
US5239299A (en) * | 1991-08-06 | 1993-08-24 | Trw Inc. | Digital equalization of time interleaved analog to digital converters |
EP0601201B1 (en) * | 1992-06-17 | 1999-09-22 | Advantest Corporation | Waveform a/d converter and d/a converter |
US5679582A (en) * | 1993-06-21 | 1997-10-21 | Scriptgen Pharmaceuticals, Inc. | Screening method for identifying ligands for target proteins |
US6036920A (en) * | 1996-05-09 | 2000-03-14 | 3-Dimensional Pharmaceuticals, Inc. | Microplate thermal shift assay apparatus for ligand development and multi-variable protein chemistry optimization |
JP4456720B2 (ja) | 1999-02-17 | 2010-04-28 | 株式会社アドバンテスト | インターリーブad変換方式波形デジタイザ装置 |
GB2347289B (en) * | 1999-02-17 | 2001-01-10 | Advantest Corp | A high-speed waveform digitizer with a phase correcting means and a method therefor |
JP4547064B2 (ja) * | 1999-03-24 | 2010-09-22 | 株式会社アドバンテスト | A/d変換装置およびキャリブレーション装置 |
-
2001
- 2001-01-24 JP JP2001015149A patent/JP3745962B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-23 WO PCT/JP2002/000455 patent/WO2002059632A1/ja active Application Filing
- 2002-01-23 DE DE10295886T patent/DE10295886T5/de not_active Withdrawn
-
2003
- 2003-02-13 US US10/366,645 patent/US6801145B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2002059632A1 (fr) | 2002-08-01 |
US20040080442A1 (en) | 2004-04-29 |
DE10295886T5 (de) | 2004-08-26 |
JP2002217732A (ja) | 2002-08-02 |
US6801145B2 (en) | 2004-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3745962B2 (ja) | インターリーブad変換方式波形ディジタイザ装置、及び試験装置 | |
JP4560187B2 (ja) | インターリーブad変換方式波形ディジタイザ装置 | |
US6452518B1 (en) | A-D converting apparatus, and calibration unit and method therefor | |
JP4813474B2 (ja) | アナログデジタル変換装置、プログラム、及び記録媒体 | |
US6836235B2 (en) | Interleaving AD conversion type waveform digitizer | |
Liu et al. | Adaptive calibration of channel mismatches in time-interleaved ADCs based on equivalent signal recombination | |
US6819279B2 (en) | Method and apparatus for the recovery of signals acquired by an interleaved system of digitizers with mismatching frequency response characteristics | |
WO2006075505A1 (ja) | 改良された時間インタリーブ方式のアナログ-デジタル変換装置及びそれを用いる高速信号処理システム | |
US6809668B2 (en) | Interleaving A/D conversion type waveform digitizer module and a test apparatus | |
US7880649B2 (en) | Analog digital converting apparatus, analog digital converting method, test apparatus, program and recording medium | |
JP3752237B2 (ja) | A/d変換装置 | |
KR101422211B1 (ko) | 신호 발생 장치 및 신호 발생 방법 | |
JP3947185B2 (ja) | アナログディジタル変換方法、及びアナログディジタル変換装置 | |
JP4456720B2 (ja) | インターリーブad変換方式波形デジタイザ装置 | |
JP3167472B2 (ja) | アナログ−ディジタルコンバータのsn比測定方法 | |
JP5331823B2 (ja) | アナログデジタル変換方法、及びアナログデジタル変換装置 | |
JP2004239754A (ja) | 複数サンプリングデジタイザのチャンネル間スキュー補正装置及び補正方法 | |
JP3692405B2 (ja) | アナログ/デジタル変換器の性能測定システム及び性能測定方法、並びに、デジタル/アナログ変換器の性能測定システム及び性能測定方法 | |
US6281819B1 (en) | Device for ENOB estimation for ADC's based on dynamic deviation and method therefor | |
CN112636754A (zh) | 宽带交叉采样系统通道失配估计方法、系统、装置及介质 | |
JPH04363915A (ja) | D/a変換器の試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081202 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |