WO2006075505A1 - 改良された時間インタリーブ方式のアナログ－デジタル変換装置及びそれを用いる高速信号処理システム - Google Patents

改良された時間インタリーブ方式のアナログ－デジタル変換装置及びそれを用いる高速信号処理システム Download PDF

Info

Publication number
WO2006075505A1
WO2006075505A1 PCT/JP2005/023676 JP2005023676W WO2006075505A1 WO 2006075505 A1 WO2006075505 A1 WO 2006075505A1 JP 2005023676 W JP2005023676 W JP 2005023676W WO 2006075505 A1 WO2006075505 A1 WO 2006075505A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
converter
output
converters
frequency
Prior art date
Application number
PCT/JP2005/023676
Other languages
English (en)
French (fr)
Inventor
Masaaki Fuse
Hitoshi Sekiya
Original Assignee
Anritsu Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corporation filed Critical Anritsu Corporation
Priority to DE602005006765T priority Critical patent/DE602005006765D1/de
Priority to US10/590,752 priority patent/US7394415B2/en
Priority to EP05819765A priority patent/EP1729420B1/en
Priority to JP2006552880A priority patent/JP3984284B2/ja
Publication of WO2006075505A1 publication Critical patent/WO2006075505A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Definitions

  • the present invention relates to an improved time-interleaved analog-to-digital (A / D) converter and a signal processing system using the same, and more particularly to calibration in a time-interleaved AZD converter.
  • the present invention relates to a high-speed processing A / D conversion device that employs a technique for acquiring necessary information in a short time and a high-speed signal processing system using the same.
  • a time-interleaved A / D converter that can support high-speed processing equivalently by performing A / D conversion in a time-interleaved manner using a plurality of existing A / D converters. Is considered to be adopted.
  • FIG. 23 is a block diagram showing a basic configuration of a conventionally known time-interleaved A / D conversion apparatus 10.
  • FIG. 24 is a timing chart shown to explain the operation of the A / D conversion device 10 of FIG.
  • an analog input signal x (t) as shown in FIG. 24 (a) is input to the input terminal 1 Oa.
  • the analog input signal X (t) is branched into a plurality of N signal paths by the signal distributor 11, and then each of the N A / D controlled by the sampling control unit 13 described later.
  • a plurality of digital signal sequences X are input by correspondingly inputting to the converters 12 to 12. Is converted to
  • the plurality of digital signal sequences X to X are obtained by a sampling control unit 13 described later.
  • Each is input to the signal switch 14 to be controlled.
  • the sampling control unit 13 has N clocks C to C generated internally as shown in (bl) to (bN) of FIG. 24, that is, each of which has a period Ts and a phase of TsZN
  • Converters 12 ⁇ Supply to 12 correspondingly.
  • the sampling control unit 13 generates a designation signal A for designating an AZD converter that performs sampling among the A / D converters 12 to 12, as shown in FIG. 24 (d).
  • This designation signal ADNUM (0 to N_1) is switched for selectively switching a plurality of digital signal sequences X to X in the signal switch 14 and outputting them to the output terminal 10b.
  • Each of the A / D converters 12 to 12 includes clocks C to C from the sampling control unit 13.
  • the signal switching unit 14 is supplied from the sampling control unit 13 among the A / D converters 12 to 12:
  • a digital signal sequence Y (n) in which values are arranged in the sampling order is output to output terminal 1 Ob.
  • the digital signal sequence Y (n) obtained in this way is obtained by converting the input signal x (t) to the clock cycle Ts.
  • the time-interleaved AZD converter 10 can perform high-speed sampling while using the low-speed A / D converters 12 to 12.
  • each AZD converter 12-12 12
  • the conventional time interleaved A / D conversion apparatus 10 needs to correct each error.
  • This correction may be performed by inputting calibration signals to the conventional time-interleaved A / D converter 10 to obtain correction information.
  • Patent Document 1 discloses a technique for obtaining information necessary for correction.
  • this technique uses either a sine wave signal output from the signal generator built in the conventional time-interleaved A / D converter or an analog signal to be converted input from the input terminal. It can be selected with the switch and input to multiple AZD converters.
  • the output signal of the signal generator is input to a plurality of A / D converters during calibration, and information necessary for correction is obtained from the output data.
  • Patent Document 1 JP-A-6-152410
  • Patent Document 1 has a problem that conversion processing cannot be performed on an analog signal to be converted into a digital signal while information necessary for the correction is obtained.
  • An object of the present invention is to solve the above-mentioned problems of the prior art and improve the time-interleaved AZD conversion apparatus so as to acquire data necessary for correction in a short time, and a high-speed signal using the same. It is to provide a processing system.
  • the phase is shifted by Ts / N with the period Ts.
  • the plurality of the plurality of the plurality of occurrences caused by a difference in at least one of an amplitude frequency characteristic and a phase frequency characteristic from an input to the input terminal to a conversion process by the plurality of N A / D converters.
  • a correction information memory (35) for storing correction information necessary for correcting an error between signals output from the N A / D converters;
  • the signal generator includes a plurality of signals that are respectively located at desired frequencies within a band up to N / 2 times the frequency Fs of the sampling clock provided to each of the plurality of N A / D converters.
  • the calibration signal including the plurality of signal components which are signal components and appear at different frequencies within a band whose upper limit is 1/2 of the frequency Fs of the sampling clock by sampling of each A / D converter.
  • a time-interleaved A / D converter characterized by being configured to output is provided.
  • the signal generator is a pulse signal comprising the plurality of signal components in a band whose upper limit is N / 2 times the frequency Fs of the sampling clock as a fundamental component and harmonic components up to a predetermined order.
  • higher harmonic components higher than the predetermined order and the plurality of signal components have an upper limit of 1Z2 of the sampling clock frequency Fs by the sampling of each A / D converter.
  • a pulse signal in which the power ratio between the overlapping components is equal to or less than a predetermined value is output as the calibration signal.
  • An AZ D conversion device is provided.
  • the signal generators are within a band whose upper limit is N / 2 times the frequency Fs of the sampling clock, and to each other. It is composed of a plurality of sine wave generators (26) that generate sine wave signals of different frequencies and an adder / synthesizer (27) that adds and synthesizes the output signals of the plurality of sine wave generators.
  • An AZD conversion device according to the first aspect is provided.
  • the correction information calculation unit uses one of the plurality of N A / D converters as a reference AZD converter based on the amplitude and phase of the plurality of signal components obtained by the spectrum analysis, and the input A coefficient of a filter having an impulse response that satisfies a difference characteristic between each frequency characteristic from the terminal to each output terminal of the plurality of N A / D converters and a frequency characteristic of the reference AZD converter.
  • the correction information is calculated and stored in the AD characteristic table (36) in the correction information memory.
  • the correction processing unit calculates the sampling clock based on each sample value output from the plurality of N A / D converters with respect to the signal under measurement and a coefficient stored in the AD characteristic table.
  • an estimation device (31) is provided to estimate the sample value obtained on the assumption that another A / D converter has performed the conversion process.
  • An A / D conversion device according to a first aspect is provided.
  • the correction information calculation unit is configured to determine the frequency characteristics of the reference A / D converter and the remaining A of the plurality of N AZD converters based on the amplitude and phase of the plurality of signal components obtained by the spectrum analysis.
  • a coefficient of a filter having an impulse response that satisfies a frequency characteristic that cancels out the difference in frequency characteristic of each / D converter is calculated as the correction information and stored in the equalizer coefficient table (37) in the correction information memory.
  • the correction processing unit includes a plurality of estimation devices (31 to 31) provided for each of the A / D converters as the estimation devices, and the plurality of estimation devices.
  • Coefficients stored in the equalizer coefficient table for each sample value input Provided with an A / D converter according to the fourth aspect, characterized in that a plurality of equalizers (32) are provided, each of which performs filtering based on the above and outputs each of the error-corrected sample values. Is done.
  • An A / D conversion device according to the first aspect is further provided.
  • the second switch When the calibration signal is selected by the switch, the second switch is closed, and the signal under measurement input from the input terminal can be terminated by the terminator.
  • An A / D conversion device according to the sixth aspect is provided.
  • the plurality of N A / D converters respectively synthesize output signals output by sampling based on the sampling clock into a digital signal sequence (Y (n)) arranged in the order of sampling and output.
  • Y (n) digital signal sequence
  • an A / D conversion device further comprising a signal synthesizing means (14, 10b) that enables this.
  • the sampling control unit is configured to selectively switch each output signal output from each of the plurality of N A / D converters by the signal switcher in order to output the output signals.
  • the signal switcher power is arranged in the order of sampling by giving the signal switcher a designation signal that designates the sampled A / D converter.
  • An A / D conversion device according to an eighth aspect is provided, wherein the A / D conversion device can be combined with a digital signal sequence (Y (n)) and output to the output terminal.
  • the AZD conversion device according to the ninth aspect is further provided.
  • a high-speed signal processing system comprising:
  • the time-interleaved A / D converter is
  • Calibration signal ! A signal generator (25) that generates (t), and
  • Sampling control units (13, 13r ) for supplying sampling clocks with a period Ts and a phase shifted by Ts / N to the plurality of N A / D converters,
  • Correction processing for performing correction processing on each signal output from the plurality of N A / D converters in response to the signal under measurement using the correction information stored in the correction information memory And receiving the predetermined calibration signal output from the signal generator and performing a spectrum analysis process on each signal output from the plurality of N A / D converters.
  • a correction information calculation unit (41) that calculates the amplitude and phase of the correction information, newly calculates the correction information based on the calculated result, and updates the content of the correction information memory with the newly determined correction information;
  • the signal generator includes a plurality of signals that are respectively located at desired frequencies within a band up to N / 2 times the frequency Fs of the sampling clock provided to each of the plurality of N A / D converters.
  • the calibration signal including the plurality of signal components that are signal components and appear at different frequencies within a band whose upper limit is 1/2 of the frequency Fs of the sampling clock is output by sampling of each AZD converter.
  • the signal generator of the time-interleaved A / D converter is configured to reduce the plurality of signal components in a band up to N / 2 times the sampling clock frequency Fs to a fundamental wave component and a predetermined order.
  • a higher harmonic component higher than the predetermined order among the higher harmonic components of the pulse signal, and the plurality of signal components are each A / D converted.
  • the signal generator of the time-interleaved AZD conversion device generates a plurality of sine waves that generate sine wave signals having different frequencies within a band up to N / 2 times the frequency Fs of the sampling clock.
  • a high-speed signal processing system comprising: an adder (26); and an adder / synthesizer (27) that adds and synthesizes the output signals of the plurality of sine wave generators .
  • the correction information calculation unit of the time-interleaved A / D converter is configured such that the plurality of N A / D converters are based on amplitudes and phases of the plurality of signal components obtained by the spectrum analysis.
  • One of these is a reference A / D converter, and the frequency characteristics from the input terminal to the output terminals of the multiple N AZD converters and the frequency characteristics of the reference A / D converter are A coefficient of a filter having an impulse response satisfying a difference characteristic is calculated as the correction information and stored in the AD characteristic table (36) in the correction information memory;
  • the correction processing unit of the AZD conversion device based on each sampled value output from the plurality of N AZD converters with respect to the signal to be measured and a coefficient stored in the AD characteristic table, An estimation device (31) is provided to estimate the sample value obtained by assuming that another A / D converter has performed conversion processing at the timing when the A / D converter that receives the sampling clock updates the sample value.
  • a high-speed signal processing system according to the eleventh aspect is provided.
  • the correction information calculation unit of the time-interleaved A / D converter uses the frequency of the reference A / D converter based on the amplitude and phase of the plurality of signal components obtained by the spectrum analysis.
  • a coefficient of a filter having an impulse response that satisfies a frequency characteristic that cancels a difference between the characteristic and the frequency characteristic of the remaining A / D converters of the plurality of N A / D converters as the correction information It is configured to store in an equalizer coefficient table (37) in the correction information memory,
  • the correction processing unit of the time-interleaved A / D conversion apparatus includes a plurality of estimation devices (31 each provided as the estimation device for each A / D converter).
  • a fourteenth aspect characterized in that a plurality of equalizers (32) are provided for performing filtering based on the coefficients stored in the equalizer coefficient table and outputting error-corrected sample values, respectively.
  • a high-speed signal processing system is provided
  • the time-interleaved A / D converter is inserted between at least one of the input terminal and the switch, between the signal generator and the switch, and between the signal distributor and the switch.
  • a high-speed signal processing system according to an eleventh aspect, further comprising an attenuator (22a-22c).
  • the time-interleaved AZD converter further includes a second switch that works in conjunction with the switch, and a terminator connected to the second switch,
  • the second switch When the calibration signal is selected by the switch, the second switch is closed, and the signal under measurement input from the input terminal can be terminated by the terminator.
  • a high speed signal processing system is provided.
  • the time-interleaved AZD converter is a digital device in which the plurality of N A / D converters receive the signal under measurement and output the output signals output by sampling based on the sampling clock in order of sampling.
  • a high-speed signal processing system according to the eleventh aspect, further comprising signal synthesis means (14, 10b) that can be synthesized and output to the signal sequence (Y (n)) is provided.
  • the signal synthesizing means of the time interleaved A / D converter includes an output terminal (10b) for outputting the digital signal sequence, and the plurality of N A / D converters receiving the signal under measurement.
  • a signal switch (14) that selectively switches each output signal output by sampling based on the sampling clock and outputs the output signal to the output terminal.
  • the sampling control unit of the time-interleaved AZD converter is configured to select the output signals output from the plurality of N AZD converters by the signal switcher so as to sequentially output the output signals.
  • a digital signal sequence (Y (Y ()) arranged in the order of sampling of the signal switcher power is given to the signal switcher by giving a specified signal that designates the sampled A / D converter among the N A / D converters. n)) and enabling output to the output terminal in accordance with the eighteenth aspect.
  • a management system is provided.
  • the time-interleaved A / D converter connects the switch to the signal generator side in response to an external instruction or a calibration processing request according to a predetermined time schedule, and sends the calibration signal.
  • the high-speed signal processing system according to the nineteenth aspect is further provided, further comprising a control unit (40) for inputting to the signal distributor.
  • the signal processing device is
  • a high-speed signal processing system comprising: a system control unit (103) configured to set a state capable of / D conversion processing
  • a / D conversion device can also be applied to the second and third aspects.
  • a / D conversion device can also be applied to the second to fifth aspects.
  • the high-speed signal processing system according to the fourteenth aspect is also applicable to the twelfth and thirteenth aspects.
  • the high-speed signal processing system according to the eighteenth aspect can also be applied to the twelfth to fifteenth aspects.
  • time-interleaved AZD conversion device configured as described above, it exists at predetermined frequency intervals within a band up to N / 2 times the sampling frequency Fs.
  • a signal including a plurality of signal components having different frequencies when appearing in a band whose upper limit is 1/2 of the frequency Fs by sampling of each A / D converter is input as a calibration signal.
  • the spectrum analysis processing is performed on the signal output from each A / D converter for the calibration signal, and the amplitude and phase of multiple signal components are obtained and corrected based on the amplitude and phase.
  • the information required for processing is searched and updated.
  • the time-interleaved AZD converter 20 and the AZD conversion from the time-interleaved AZD converter 20 And a signal processing device 100 that performs predetermined signal processing on the output signal.
  • the calibration signal for the A / D converter is input while the signal processor performs the analysis process. Correction information required for correction can be obtained and updated, and A / D conversion processing can be performed on the signal under measurement with high accuracy at all times, ensuring high-speed processing performance as a high-speed signal processing system. Is done.
  • FIG. 1 is a block diagram shown for explaining the configuration of the AZD conversion device according to the first embodiment of the present invention.
  • FIG. 2 is a block diagram shown for explaining a configuration of a modification of the main part of the AZD conversion device of FIG.
  • FIG. 3A is a diagram for explaining an example of a spectrum of a calibration signal used in the A / D conversion device of FIG.
  • FIG. 3B is a diagram for explaining a spectrum example of a calibration signal used in the A / D conversion device of FIG. 1.
  • FIG. 4 is a block diagram for explaining a specific configuration of a main part of the A / D converter of FIG. FIG.
  • FIG. 5A is a diagram for explaining the waveform and spectrum of a calibration signal used in the A / D converter of FIG.
  • FIG. 5B is a diagram for explaining the waveform and spectrum of the calibration signal used in the A / D conversion device of FIG. 1.
  • FIG. 6 is a diagram for explaining the spectrum when the calibration signal used in the AZD converter of FIG. 1 is input.
  • FIG. 7 is a diagram for explaining the folded spectrum of the calibration signal of FIG.
  • FIG. 8 is a diagram for explaining the spectrum when the calibration signal used in the AZD conversion device of FIG. 1 is input.
  • FIG. 9 is a diagram for explaining the folded spectrum of the calibration signal in FIG.
  • FIG. 1 OA is a block diagram shown to explain the configuration of the high-speed signal processing system according to the fifth embodiment of the present invention.
  • FIG. 10B is a diagram for explaining the processing relationship between the signal processing device and the A / D conversion device of the high-speed signal processing system of FIG. 10A.
  • FIG. 11 is a block diagram showing the configuration of the main part for explaining the premise technique of the correction processing by the A / D converter of FIG.
  • FIG. 12 is a block diagram showing the configuration of the main part for explaining the correction processing by the A / D conversion device of FIG.
  • FIG. 13 is a diagram for explaining an AD characteristic table created in the correction information memory used in the AZD conversion device of FIG.
  • FIG. 14 is a diagram for explaining an equalizer coefficient table created in the correction information memory used in the AZD conversion device of FIG.
  • FIG. 15 is a timing chart shown for explaining the operation of the AZD converter of FIG.
  • FIG. 16 is a timing chart for explaining the operation of the AZD conversion device of FIG. Is.
  • FIG. 17A is a characteristic diagram shown for explaining the A / D conversion characteristics of the A / D conversion device of FIG.
  • FIG. 17B is a characteristic diagram shown for explaining the A / D conversion characteristics of the conventional A / D converter.
  • FIG. 18A is a characteristic diagram shown for explaining the A / D conversion characteristics of the A / D converter of FIG.
  • FIG. 18B is a characteristic diagram shown for explaining the A / D conversion characteristics of the conventional A / D converter.
  • FIG. 19A is a characteristic diagram shown for explaining the A / D conversion characteristics of the A / D converter of FIG. 1.
  • FIG. 19B is a characteristic diagram shown for explaining the A / D conversion characteristics of the conventional A / D converter.
  • FIG. 20 is a block diagram for explaining a configuration of a main part of the A / D conversion device according to the second embodiment of the present invention.
  • FIG. 21 is a block diagram for explaining a configuration of a main part of an A / D conversion device according to a third embodiment of the present invention.
  • FIG. 22 is a block diagram for explaining a configuration of a main part of the A / D conversion device according to the fourth embodiment of the present invention.
  • FIG. 23 is a block diagram shown for explaining the configuration of a conventional A / D converter.
  • FIG. 24 is a timing chart shown for explaining the operation of the conventional AZD converter.
  • FIG. 1 is a block diagram for explaining the configuration of a time-interleaved A / D converter 20 according to the first embodiment of the present invention.
  • the input terminal 10a, the output terminal 10b, the signal distributor 11, the N A / D converters 12 to 12, the sampling controller 13 and the signal switch 14 are shown in FIG.
  • the time-interleaved A / D converter basically generates an input terminal 10a for inputting a signal to be measured x (t) and a calibration signal r (t).
  • Signal generator 25, multiple N AZD converters 12, measured signal x (t) input from input terminal 10a, and calibration signal r (t) output from signal generator 25 A switch 21 for selecting the power, a signal distributor 11 for distributing the signal selected by the switch 21 to a plurality of N and inputting the signals to a plurality of N AZD converters 12, respectively, and a plurality of N Sampling control unit 13 that provides A / D converter 12 with a sampling clock whose period is Ts and phase is shifted by TsZN, respectively, and input power to input terminal 10a Multiple N conversions with AZD converter 12 There must be a difference in at least one of the amplitude frequency characteristics and phase frequency characteristics before processing.
  • the correction information memory 35 that stores the correction information necessary to correct the error between the signals output by the multiple N A / D converters 12 and the signal under measurement x (t)
  • a correction processing unit that performs correction processing using correction information stored in the correction information memory 35, and a predetermined calibration output from the signal generator 25.
  • a spectrum analysis process is performed on each signal output from the N A / D converters 12 in response to the signal to calculate the amplitude and phase of the multiple signal components, and new correction information is added based on the calculated result.
  • a correction information calculation unit 41 that updates the contents of the correction information memory 35 with the newly obtained correction information, and the signal generator 25 is provided to each of the N A / D converters 12.
  • the calibration signal including the plurality of signal components is configured to be output.
  • an analog signal under measurement x (t) input to the input terminal 10a will be described later.
  • the signal is input to the signal distributor 11 through one contact of the switch 21.
  • Each branch signal X (t) to x (t) of the analog signal under test X (t) branched into a plurality of N signal paths by the signal distributor 11 is a plurality of N A / Ds.
  • sampling control unit 13 converts N sampling clocks C to C, whose phases are shifted by TsZN time in the cycle Ts (frequency Fs), into N A / D converters 12 respectively.
  • each sampling is synchronized with that sampling clock.
  • a signal generator 25 that generates a calibration signal r (t) is connected to the other contact of the switch 21.
  • the attenuation of these attenuators 22a, 22b, and 22c is about several dB to about several tens of dB, and there is a disadvantage of attenuating the passing signal.
  • these attenuators 22a, 22b, and 22c greatly suppress the reflection component due to the mismatch of the switch 21, and, as will be described later, the signals to be measured x (by the A / D converters 12 to 12).
  • a calibration signal! "When inputting (t), close the switch 23 linked to the switch 21 and terminate the input signal x (t) with the terminator 24. This will increase the isolation of the signal under measurement. And more stable A / D conversion processing.
  • the signal generator 25 generates a signal including a plurality of signal components having different frequencies at the same time as a calibration signal. More specifically, the signal generator 25 generates a rectangular wave signal or a sine wave synthesized signal obtained by synthesizing a plurality of sine wave signals.
  • the conditions required as a plurality of M frequency components included in the calibration signal from the signal generator 25 are the input frequency band of the AZD conversion device 20 as a whole up to N / 2 times the sampling frequency Fs. In order to investigate the characteristics of this, it is necessary to exist at intervals that divide the frequency band almost equally.
  • the frequency component exceeding the frequency FsZ2 is folded back into a band having the frequency FsZ2 as an upper limit.
  • the component 1 of the frequency Fp lower than the frequency Fs / 2 is directly lower than the frequency Fs / 2 by A F in each A / D converter 12 to 12 as shown in FIG. 3B.
  • AZD conversion processing is performed as a signal component of the position.
  • the component 2 of the frequency 2Fp that is higher than the frequency FsZ2 and lower than the frequency Fs is divided by the A / D converters 12 to 12 with the frequency Fs as the position of the frequency 0 as shown in FIG. 3B.
  • a / D conversion processing is performed as a signal component ⁇ of frequency 2 AF equal to the difference from frequency Fs.
  • the component 3 of the frequency 3Fp that is higher than the frequency Fs and lower than the frequency 3Fs / 2 is obtained in each A / D converter 12 to 12 with the frequency Fs as the position of the frequency 0 as shown in FIG.
  • AZD conversion processing is performed as a signal component of a frequency equal to the difference from frequency Fs (ie, a frequency 3 AF lower than frequency FsZ2).
  • frequencies 2Fs, 3Fs, and 4Fs are inverted in the band below frequency FsZ2 with frequencies 2Fs, 3Fs, and 4Fs as positions of frequency 0, respectively, so A / D conversion processing is performed as signal components 6 ′ and 8 ′ of frequencies 4 ⁇ F, 6 ⁇ F, and 8 ⁇ F.
  • the frequency components 5 and 7 that are odd multiples of Fp are supplied to the A / D converters 12 to 12, respectively.
  • frequencies 2Fs and 3Fs are located at frequency 0, and within the band below frequency Fs / 2, frequencies equal to the difference from frequencies 2Fs and 3Fs, i.e., 5 AF each from frequency Fs / 2.
  • a / D conversion processing is performed as signal components 5 ′ and 7 ′ having a frequency lower by 7 AF.
  • FsZ2 is equal to 7AF
  • components ⁇ , 5 'overlap at frequency FsZ7, and components, 4' have frequency 2FsZ7. Overlap.
  • FsZ2 is equal to 9AF
  • Fs / 2 is equal to 2 AF
  • odd-numbered components 3 'and 5' ⁇ 'overlap at the position of frequency Fs / 4 and even-numbered components 2', 4 'and 6' , 8 'overlap at the position of frequency Fs / 2.
  • the configuration of the signal generator 25 that generates (t) includes the frequency Fp output from each of the M-sine generators 26 to 26 as shown in FIG. ,
  • This pulse signal includes a fundamental component of frequency Fp and a frequency of 2Fp, as shown in Fig. 5B.
  • each harmonic component is included, and a single pulse signal source can generate a calibration signal including the above-mentioned multiple frequency components. [0103] However, as shown in FIG. 5B, the level of each frequency component included in the pulse signal is
  • the level is extremely small.
  • the folded component of the higher-order harmonics outside this band does not overlap with the frequency of the folded component (desired signal component) within the band.
  • FIG. 6 is a spectrum distribution diagram of a less signal.
  • Fig. 7 is a spectrum distribution diagram when the pulse signal power frequency FsZ2 having the above spectrum distribution appears in a band having an upper limit.
  • component 1 in the band up to frequency FsZ2 and aliasing components 2 through 8 in the band below frequency Fs / 2 appear at different frequency positions. It does not overlap with the aliased components 9 to 31 of the out-of-band component indicated by the corners. [0114] In FIG. 7, the frequency overlaps for No. 32 and No. 8, and No. 33 and No. 7.
  • the frequency component can be excluded from the target of spectrum analysis described later.
  • 16 ( M) frequency components (numbers 1 to 16) indicated by black circles in the band up to 500 MHz are signal components used for calibration. Each level is almost equal.
  • Fig. 9 is a diagram showing a spectrum distribution when the pulse signal power frequency Fs / 2 having the above spectrum distribution is folded in a band having an upper limit.
  • the component 1 in the band having the upper limit of the frequency Fs / 2 and the aliasing components 2 to 16 in the band of the frequency Fs / 2 or less indicated by black circles appear at different frequency positions. Moreover, it does not overlap with the folding components 17 to 63 indicated by squares.
  • a band limiting filter is used when a higher SZN that is not a problem is required as long as it is equal to or higher than the SZN required at the time of calibration of the level difference between the overlapping ones. If you suppress it, ...
  • the aliasing components after 68th may have the same frequency as the 1st to 16th components. [0126] However, in this case, since it is far from Fs / 2, it can be easily suppressed using a band limiting filter.
  • the correction processing unit 30 applies the same characteristics to the digital signal sequences X to X in each of the AZD converters 12 to 12 according to the correction information stored in advance in the correction information memory 35.
  • a predetermined correction process is performed so that a result equal to that obtained when the sex AZD conversion process is performed is obtained.
  • Examples of specific correction processing in the correction processing unit 30 include amplitude characteristics of all processing paths.
  • phase characteristics uniform for example, the characteristics of one processing path are matched with the characteristics of all other processing paths
  • the information necessary for correction is the filter coefficient of the digital filter
  • the correction information memory 35 includes digital signal sequences X to X output from each A / D converter 12 to 12 power.
  • the filter coefficient for the filtering process performed on 0 N-1 0 N-1 is stored.
  • the converter 14 is a digital signal sequence y to y at a timing delayed by a time necessary for correction processing.
  • the control unit 40 connects the switch 21 to the input terminal 10a side and inputs the signal to be measured x (t) to the signal distributor 11 during the period when AZD conversion processing is required for the input signal. By doing so, the digital signal trains y to y subjected to the correction process are arranged in time series.
  • the digital signal string Y (n) is output from the output terminal 1 Ob.
  • the control unit 40 stops the oscillation operation of the signal generator 25, so that the calibration signal r (t) is transferred from the switch 21 to the signal distributor 11 side. Prevents leaks.
  • control unit 40 connects the switch 21 to the signal generator 25 side, and sends the calibration signal r (t). Input to the signal distributor 11.
  • This calibration signal r (t) is similar to the signal under measurement x (t).
  • the correction information calculation unit 41 outputs each A / D converter 12-12 to the calibration signal r (t).
  • Rie transform FFT is performed to obtain the amplitude and phase of the plurality of signal components.
  • the correction information calculation unit 41 newly obtains correction information necessary for the correction process based on the obtained amplitude, phase, and frequency, and uses the newly obtained correction information to obtain the correction information memory 35. Update the contents of.
  • the correction information calculation unit 41 determines the amplitudes V (1) to V (for the plurality of signal components (previously: ⁇ to 8 ') that appear in the band having the frequency Fs / 2 as the upper limit. 8), V (1) to V (
  • the correction information calculation unit 41 performs, for example, a pattern for the output of the A / D converter 12.
  • the amplitude error (amplitude ratio) is obtained as follows.
  • sampling timing difference and error are included for each processing path.
  • the correction information calculation unit 41 performs, for example, a pattern for the output of the A / D converter 12.
  • Each frequency component obtained by the Lamb analysis is based on the phases ⁇ (1) to ⁇ (8) of ⁇ ⁇ 8 '
  • the difference after removing the phase component ⁇ (j) corresponding to the sampling timing difference is obtained as follows.
  • ⁇ ⁇ ( ⁇ -1, 1) ⁇ (1) - ⁇ (1)- ⁇ (1)
  • ⁇ ⁇ ( ⁇ -1, 2) ⁇ (2) - ⁇ (2)- ⁇ (2)
  • the correction information calculation unit 41 specializes the signal path of one A / D converter 12.
  • the correction information calculation unit 41 is based on, for example, one AZD converter 12 as described above.
  • the calculated impulse response is extracted with the required number of taps and used in the filtering process.
  • the filter coefficient is
  • the correction information calculation unit 41 performs interpolation processing as necessary, and secures the number of data necessary for calculation of the impulse response.
  • phase error of the sampling clock is constantly included in the calculated phase error, it is configured so that the phase of the sampling clock output from the sampling control unit 13 can be corrected.
  • the filter coefficient of the digital filter can be determined after correcting and controlling the phase shift amount of the sampling clock so that the steady-state error within the calculated phase error is minimized.
  • the A / D converter 20 exists at a predetermined frequency interval within a band whose upper limit is N / 2 times the frequency Fs, and each A / D A signal containing a plurality of signal components having different frequencies at the same time when it appears in a band with an upper limit of 1/2 of the frequency Fs by sampling of the converter is input as a calibration signal r (t), For the signal output from each A / D converter 12 to 12 for signal r (t)
  • Spectrum analysis processing is performed to determine the amplitude and phase of multiple signal components, and based on the amplitude and phase, information necessary for correction processing is obtained and updated.
  • a single-frequency sine wave signal is used as a calibration signal, as in the conventional time-interleaved AZD converter 10. Compared to, it is possible to obtain information necessary for correction in a short time, and to perform necessary calibration processing without stopping the A / D conversion processing for the signal under measurement for a long period of time.
  • a system that constantly performs signal monitoring processing such as a high-speed signal processing system according to a fifth embodiment of the present invention that will be described later, is susceptible to environmental changes. Even in this case, high conversion accuracy can be maintained without sacrificing conversion processing on the input signal.
  • one of a plurality of A / D converters is used as a reference, and the difference between the frequency characteristic of each signal path and the frequency characteristic of the reference AZD converter is calculated.
  • the coefficients of the filter having an impulse response that satisfies the characteristics are stored in advance in the AD characteristics table of the correction information memory 35, and are stored in the sample values and AD characteristics tables output from a plurality of AZD converters. Based on the coefficient, it is conceivable to estimate the sample value obtained by assuming that another AZD converter has performed conversion processing at the timing when the AZD converter that received the sampling clock updates the sample value.
  • the processing mode based on this estimation also equalizes the frequency characteristics of each signal path, and is included in the correction processing.
  • the coefficient of the filter having an impulse response that satisfies the frequency characteristic that cancels the difference between the frequency characteristics of the reference A / D converter and each A / D converter, respectively.
  • the error correction is performed by preliminarily storing the data in the equalizer coefficient table and filtering the sample values output from the respective estimation means based on the coefficients stored in the equalizer coefficient table.
  • a processing form that outputs each sampled value can be considered.
  • the force is arbitrarily defined as a reference A / D converter, and A / D conversion is performed from the input terminal 10a for each A / D converter.
  • the frequency characteristics are calculated by combining the input characteristics up to the converter, the conversion characteristics, and the phase error characteristics of the sampling system, and the difference between each frequency characteristic and the frequency characteristic of the reference AZD converter is obtained. It is defined as a mismatch characteristic.
  • the mismatch circuit having each mismatch characteristic is connected to the front stage of each AZD converter.
  • the measured signal x (t) is converted by the reference A / D converter 12.
  • each ideal A / D converter 130 ⁇ : 130 digital values that are also output sequentially are
  • Each of the virtual equivalents 131 to 131 is input to 131 and defined for each AZD converter.
  • the reference A / D conversion characteristic 110 may be corrected as necessary.
  • 0 is the value of each A / D converter after the input value X is AZD converted with period T.
  • the input sample value is output from the J (n) th ideal AZD converter expressed by the following equation.
  • each ideal A / D converter outputs data to the virtual equalizer every N times for the input value X.
  • K is the length of the impulse train of the equalizer
  • each A / D converter can output only N values as described above.
  • the (n—r—P) mod (N) th A / D converter has the n ⁇ rth value, and the n ⁇ rth input value X ( Since n ⁇ r) is equal to the equalized output value Y (nr), the following equation holds.
  • Equation (9) By substituting equation (9) into equation (10) above, an estimated sample value X is obtained.
  • Equation (7) By performing the processing of Equation (7) on the estimated sample value obtained, output values y (n) from N A / D converters can be obtained.
  • FIG. 12 shows a configuration of a main part (input unit is omitted) in the case of performing the correction processing based on the above-described base technology in the A / D conversion device 20 shown in FIG.
  • the correction processing unit 30 includes N estimation devices 31 to 31 and an equalizer 32 to 3
  • correction information memory 35 includes an AD characteristic table 36 and an equalizer coefficient table 37.
  • each AZD converter 12-12 force is input to each of the estimation devices 31-3 of the correction processing unit 30.
  • Each estimation device 31 to 31 has a plurality of N AZD converters 12 to 12 each.
  • Each of the estimation devices 31 to 31 is input at each timing indicated by the timing signal Ct.
  • the A / D converter uses the N sampling values, the specified signal ADNUM, and the coefficients in the AD characteristic table 36, which will be described later, to determine the number of E samples before the number of sampling times determined by the estimated value calculation process. Estimate the sample value when it is assumed that the sampling operation was performed.
  • E 1 or more
  • h, h and h are coefficients stored in advance in the AD characteristics table 36.
  • the first term of the above equation (12b) is a term mainly related to the amplitude error
  • the second and third terms are terms mainly related to the phase error.
  • Each of the equalizers 32 to 32 applies an icon to be described later to the input estimated sample value W.
  • the equivalent calculation process is performed using the coefficients (filter coefficients) stored in the riser coefficient table 37, and the result is obtained, that is, the error is corrected for the reference A / D converter.
  • the sample value y is output to the signal switch 14 'at the timing indicated by the timing signal Ct.
  • the signal selector 14 'receives the sump nore value output from each equalizer 32 to 32 power
  • the signal switch 1 selects the output result y of the e-th equalizer 32e with respect to the value a specified by the designation signal ADNUM based on the value e that designates the equalizer obtained by calculation, and Output as final AZD conversion result Y (n).
  • the A / D conversion result obtained here is obtained by delaying the sampling timing by E + a 0 minutes from the theoretical calculation by the estimated value calculation process.
  • Ts' the sampling period
  • the difference in frequency characteristics from the reference A / D converter with respect to the frequency characteristics from the input terminal 10a to the output terminal of each A / D converter ( ⁇ ) (the aforementioned amplitude error ⁇ , A function obtained by simplifying the function (which is expressed by a complex number including the phase error ⁇ ) with a three-point impulse response is stored in advance.
  • the correction information calculation unit 41 uses the difference ⁇ * ( ⁇ ) of the frequency characteristics as a reference AZD. Frequency characteristics for the converter ⁇ * ( ⁇ ) and for each AZD converter 12-12
  • the absolute delay ⁇ 0 is the maximum value of the coefficient h
  • h is associated with the table position (i, _1)
  • h is associated with the tape position (i, 0)
  • h is associated with the table position (i, 1). .
  • the equalizer coefficient table 37 calculates the frequency characteristic G * ( ⁇ ) by the following equation based on the frequency characteristic difference ⁇ * ( ⁇ ) calculated by the above equation (13).
  • an equalizer having an impanless response equivalent to the frequency characteristic * ( ⁇ ) is defined as an equalizer corresponding to the i-th A / D converter, and the equalizer is required.
  • the filter coefficient is obtained and prepared in the equalizer coefficient table 37 in advance.
  • the set value of the absolute delay amount ⁇ 1 common to the filter is arbitrary, but in designing the equalizer coefficient table 27, the absolute value of the coefficient g is the maximum and the N filters to be designed are designed.
  • the absolute delay is set to 1 so that the sum of the squares of the coefficients ⁇ (g) 2 and ⁇ (g) 2 are almost equal.
  • g is used for the table position (i, Ml), and the table position (i, M1 + 1).
  • the offset value aO 1 (depending on the absolute delay amount of the circuit to be configured) is determined in accordance with the time response of the estimation device 31 and equalizer 32 to be designed.
  • the frequency function of the phase error is corrected by multiplying it by a window function (for example, a cosine taper window) that reduces the high frequency side, An in-less response that converges quickly is obtained.
  • a window function for example, a cosine taper window
  • Each A / D converter 12-12 is sampled as shown in (bl)-(bN) of FIG.
  • Control unit 13 Output Receives sampling clocks C to C, respectively,
  • a / D conversion processing for each measured signal component X to ⁇ is delayed by approximately Ts' time.
  • the sampling control unit 13 designates the AZD converter 12 whose sample value has been updated in accordance with the update timing of the AZD conversion result.
  • ADNUM 1
  • the sample value of A / D converter 1 2 is updated, and the other AZD converters 12, 12 to 12
  • each of the estimation devices 31 to 31 does not have the updated Sampnore value, A Estimate the sample value when the / D converter assumes sampling at that timing, using the updated sample value.
  • the A / D converter 12 supports the P-th estimated sample value W of the estimation device 31.
  • 0 and P + 1 are the sample values X and AZD converter 12 updated at the sampling timing.
  • P is the sample value X of the A / D converter 12 updated at the sampling timing.
  • Equalizers 32 to 32 are connected to the estimated sample values W that are input respectively.
  • the final A / D conversion result ⁇ ( ⁇ ) obtained in this way is estimated and calculated by the sampler value actually obtained by the conversion processing of each A / D converter 12 and each estimation device 31. Since the error is corrected by the equalizer 32 for each of the Sampnore trains consisting of the Sampnore values, the influence of the error due to the difference in the frequency characteristics between the A / D converters including the signal distributor 11 and wiring is greatly reduced. Can do.
  • the filter coefficient used for the correction process including the estimation process and the equalization process is newly obtained and updated by the correction information calculation unit 41 when the calibration signal is input, thereby reducing the state of the AZD conversion error. Can be maintained.
  • ⁇ 4 and a sine wave having a frequency of 10 MHz is used as an input signal.
  • the A / D converter 20 of the first embodiment and the conventional A / D converter 10 described above are used.
  • the time waveform of the error ⁇ ⁇ ⁇ ⁇ ( ⁇ ) with respect to the digital signal sequence Y (n) and the input signal obtained when given above is shown.
  • the time waveform of the AZD conversion device 20 of the first embodiment shown in FIG. 17A is almost identical to the time waveform of the conventional A / D conversion device 10 shown in FIG. 17B. I understand that.
  • FIGS. 18A and 18B show digital signals output from the AZD conversion device 20 of the first embodiment and the conventional A / D conversion device 10 when a sine wave having a frequency of 10 MHz is input as an input signal, respectively.
  • the frequency spectrum waveform obtained by performing FFT analysis on the signal sequence Y (n) is shown.
  • the spectrum waveform of the conventional A / D converter 10 shown in Fig. 18B is large in the vicinity of frequencies of approximately 41MHz, 61MHz, and 93MHz in addition to the 10MHz fundamental (approximately 40dB relative to the fundamental). Spurious is generated.
  • FIGS. 19A and 19B show the output of the AZD converter 20 of the first embodiment and the conventional A / D converter 10 described above when a sine wave having a frequency of 98 MHz is input as an input signal.
  • the frequency spectrum waveform obtained by performing FFT analysis on the digital signal sequence Y (n) is shown.
  • the spectrum waveform of the A / D converter 20 of the first embodiment shown in FIG. 19A is slightly larger than the noise level in the vicinity of frequencies of about 4 MHz, 47 MHz, and 56 MHz, in addition to the fundamental wave of 98 MHz. Only spurious components are observed (approximately 85 dB relative to the fundamental).
  • the digital signal sequence obtained by performing the above-described estimation processing and equalization processing in the correction processing unit 30 is the error of the time waveform. It can be seen that the error that causes spurious frequency spectrum is greatly reduced.
  • the information necessary for this correction process can be acquired in a short time as described above, so that extremely high accuracy is achieved.
  • a / D conversion processing can be performed in the maintained state.
  • the AZD conversion device 20 of the first embodiment can improve the occurrence of spurious by about 30 dB compared to the conventional AZD conversion device 10.
  • the sample value X before the update of the AZD converter 12 is stored in the memory (not shown) of the corresponding estimation device 31 and A / D
  • the sample value W at the intermediate timing between X and X may be estimated and calculated.
  • FIG. 20 is a block diagram for explaining the configuration of the main part of the A / D converter according to the second embodiment of the present invention.
  • the estimation device 31 is configured such that when the corresponding A / D converter itself does not perform the sampling operation, the sample Nore value of the other A / D converter is used. Based on the coefficients in the AD characteristic table 36, the sampled value is estimated and output.
  • the equalizer 32 and the signal switch 14 ′ are omitted, and the sample value of each A / D converter 12 is input to the only estimation device 31, and the estimation is performed. It is also possible to output the estimated sample value W output from the device 31 as it is from the output terminal 10b as the final A / D conversion result Y (n).
  • FIG. 21 is a block diagram for explaining the configuration of the main part of the A / D converter according to the third embodiment of the present invention.
  • the phases of the clocks C to C respectively input to the AZD converters 12 to 12 are changed.
  • phase adjustment means 51-51 for example, line strapper
  • the tap length of the equalizer 32 (the size of Ml and M2 described above) can be shortened, so that the equalizer 32 itself can be configured easily. Can do.
  • FIG. 22 is a block diagram for explaining the structure of the main part of the A / D converter according to the fourth embodiment of the present invention.
  • the signal distributor 11 of the A / D conversion device 20 since the signal distributor 11 of the A / D conversion device 20 according to the first embodiment always outputs the input measured signals to the plurality of A / D converters 12 to 12, Input
  • Each 1 / N of the power of the measured signal is input to each A / D converter 12-12.
  • Switch circuit l ib that sequentially switches the switch circuit 11a every time C is received.
  • the A / D converters 12 to 12 select only the AZD converter 12 that performs the sampling operation. Alternatively, the signal to be measured may be given selectively.
  • the bell range can be used effectively and the A / D conversion accuracy is improved.
  • FIG. 10A is a block diagram for explaining a conceptual configuration of a high-speed signal processing system according to the fifth embodiment of the present invention.
  • the high-speed signal processing system uses various signals such as spectrum analysis for the A / D conversion device 20 shown in Fig. 1 and the A / D conversion output signal from the AZD conversion device 20. And a signal processing device 100 capable of executing processing.
  • the signal processing device 100 stores the A / D conversion output signal output from the A / D conversion device 20 of FIG.
  • An analysis processing unit 102 that performs a predetermined signal analysis process on the A / D conversion output signal stored in the signal processing unit, and a calibration processing request during the period in which the signal processing device 100 is performing the predetermined signal analysis process.
  • Control that is given to the control unit 40 of the A / D conversion device 20 to cause the A / D conversion device 20 to perform A / D conversion for calibration processing and subsequent calculation and update of the correction information;
  • System control for controlling the A / D converter 20 to enable A / D conversion processing of the signal under measurement upon completion of the correction information update processing from the A / D converter 20 Part 103.
  • FIG. 10B is a diagram for explaining the processing relationship between the signal processing device 100 and the A / D conversion device 20 in the high-speed signal processing system of FIG. 10A.
  • the A / D conversion apparatus 20 performs AZD conversion processing for a predetermined time on the signal to be measured x (t).
  • a batch processing system that repeats the operation of storing the digital signal sequence Y (n) obtained in this way in the memory 101 in the signal processing device 100 and then performing analysis processing on the digital signal sequence ⁇ ( ⁇ ). Assuming that.
  • the A / D conversion device 20 Calibration signal to The correction information required for correction can be obtained and updated, so the system performance can be maintained with high accuracy even when used in an environment where the ambient temperature changes over time. it can.
  • the time interleaving improved so as to solve the above-described problems of the prior art and acquire data necessary for correction in a short time. It is possible to provide a high-speed signal processing system using the A / D converter of the type.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Electric Clocks (AREA)

Abstract

　時間インタリーブ方式のＡ／Ｄ変換装置は、予め、複数Ｎ個のＡ／Ｄ変換器が出力する各信号間の誤差を補正するために必要な補正情報を補正情報メモリに記憶しておく。この際、短時間に補正処理に必要なデータを取得できるようにするため、信号発生器から、前記複数Ｎ個のＡ／Ｄ変換器にそれぞれ与えられる前記サンプリングクロックの周波数ＦｓのＮ／２倍を上限とする帯域内の所望の周波数にそれぞれ位置する複数の信号成分であって、前記各Ａ／Ｄ変換器のサンプリングによって前記サンプリングクロックの周波数Ｆｓの１／２を上限とする帯域内に互いに異なる周波数で現れる前記複数の信号成分を含む前記較正用信号として前記複数Ｎ個のＡ／Ｄ変換器に入力させる。補正情報算出部は、前記較正用信号に対して前記複数Ｎ個のＡ／Ｄ変換器が出力するＡ／Ｄ変換信号に対するスペクトラム解析処理を行うことにより、複数の信号成分の振幅と位相を求め、その振幅と位相に基づいて、前記補正情報を新たに求め、当該新たに求めた補正情報により前記補正情報メモリの内容を更新する。

Description

明 細 書
改良された時間インタリーブ方式のアナログ一デジタル変換装置及びそ れを用いる高速信号処理システム
技術分野
[0001] 本発明は改良された時間インタリーブ方式のアナログ—デジタル (A/D)変換装 置及びそれを用いる信号処理システムに係り、特に、時間インタリーブ方式の AZD 変換装置において、較正（calibration)に必要な情報を短時間に取得できるように するための技術を採用した高速処理対応の A/D変換装置及びそれを用いる高速 信号処理システムに関する。
背景技術
[0002] 近時、高速信号処理システムの一つとして、広帯域のアナログ信号をサンプリング してデジタル信号列に変換し、スペクトラムアナライジング等の各種の信号処理を高 速に行なうことを可能とするスペクトラムアナライザ等の実現が検討されている。
[0003] このような高速信号処理システムでは、単に、既存の AZD変換器を用いただけで は高速処理対応性に限界がある。
[0004] このため、既存の A/D変換器を複数用いて時間インタリーブ方式で A/D変換を 行うことにより、等価的に、高速処理対応を可能とする時間インタリーブ方式の A/D 変換装置を採用することが考えられている。
[0005] 図 23は、従来より知られている時間インタリーブ方式の A/D変換装置 10の基本 構成を示すブロック図である。
[0006] 図 24は、図 23の A/D変換装置 10の動作を説明するために示すタイミングチヤ一 トである。
[0007] すなわち、この従来の時間インタリーブ方式の A/D変換装置 10では、入力端子 1 Oaに図 24の（a)に示すようなアナログの入力信号 x (t)が入力される。
[0008] このアナログの入力信号 X (t)は、信号分配器 11によって複数 N本の信号経路に分 岐された後、それぞれ、後述するサンプリング制御部 13によって制御される N個の A /D変換器 12〜12 に対応的に入力されることにより、複数のデジタル信号列 X に変換される。
N-
[0009] この複数のデジタル信号列 X〜X は、後述するサンプリング制御部 13によって
0 N- 1
制御される信号切換器 14にそれぞれ入力される。
[0010] ここで、サンプリング制御部 13は、内部で生成される図 24の（bl)〜（bN)に示すよ うな N個のクロック C〜C 、すなわち、それぞれが周期 Tsを持ち、位相が TsZN
0 N- 1
ずつシフトされたサンプリング用の N個のクロック C〜C をそれぞれ N個の A/D
0 N- 1
変換器 12〜： 12 に対応的に供給する。
0 N- 1
[0011] また、サンプリング制御部 13は、内部で生成される図 24の（d)に示すように各 A/ D変換器 12〜12 のうちサンプリングを行う AZD変換器を指定する指定信号 A
0 N- 1
DNUM (0〜N_ 1)を信号切換器 14に与える。
[0012] この指定信号 ADNUM (0〜N_ 1)は、信号切換器 14において複数のデジタノレ 信号列 X〜X を順次選択的に切り換えて出力端 10bに出力するための切り換え
0 N- 1
信号である。
[0013] そして、各 A/D変換器 12 〜： 12 は、サンプリング制御部 13からのクロック C〜
0 N- 1 0
C をそれぞれ受けたタイミングにおけるアナログの入力信号 X (t)の各入力値 X (P
N- 1
)、 χ (Ρ + 1)、 χ (Ρ + 2)、…をサンプリングして、図 24の（cl)〜（cN)に示すようなデ ジタル値 X 、X 、X 、…に変換している。
0, P 1 , P + 1 2, P + 2
[0014] これらの各サンプル値 X 、X 、X 、…は、それぞれ信号切換器 14に出
0, P 1, P + 1 2, P+ 2
力される。
[0015] 信号切換器 14は、各 A/D変換器 12〜： 12 のうち、サンプリング制御部 13から
0 N- 1
の指定信号 ADNUMで指定された A/D変換器 12〜12 から出力されるサンプ
0 N- 1
ル値 X 、 X 、 X 、…を順次選択して、図 24の（e)に示すように、サンプノレ
0， P 1， P+ 1 2， P + 2
値がそのサンプリング順に並んだデジタル信号列 Y (n)を出力端子 1 Obに出力する。
[0016] このようにして得られるデジタル信号列 Y (n)は、入力信号 x (t)をクロック周期 Tsの
1/Nの周期 Ts' でサンプリングして得られるものと等価となる。
[0017] したがって、この時間インタリーブ方式の AZD変換装置 10は、低速な A/D変換 器 12〜12 を使用しながら、高速なサンプリングを行うことができる。
0 N- 1
[0018] ところ力 上記従来の時間インタリーブ方式の AZD変換装置 10では、得られたサ ンプル値を信号処理システムで信号処理した結果に誤差を発生させるという問題が ある。
[0019] この問題は、入力信号 x(t)を複数の A/D変換器 12〜12 に分配入力する際
0 N- 1
、信号分配器 12自身の分配特性や分配経路の周波数特性の違レ、及び各 AZD変 換器 12〜12 の周波数特性の違いによって、結果的に各 AZD変換器 12〜： 12
0 N- 1 0 の出力に誤差が生じてしまうことに起因している。
N- 1
[0020] また、上記問題は、各 AZD変換器 12〜12 のサンプリングタイミングを決定す
0 N- 1
るクロックに関しても、その信号経路長の差、各 A/D変換器 12〜12 のサンプリ
0 N- 1
ングクロックに対する遅延特性の差等によって、結果的に各 AZD変換器 12〜12
0 N の出力に誤差が生じてしまうことに起因してレ、る。
[0021] したがって、信号処理システムで高い A/D変換精度が要求される場合、上記従来 の時間インタリーブ方式の A/D変換装置 10では、上記各誤差を補正する必要があ る。
[0022] この補正は、上記従来の時間インタリーブ方式の A/D変換装置 10に較正用信号 を入力して補正情報を求めることにより、補正処理を行うようにすればよい。
[0023] 具体的には、較正用信号が入力された状態で、各 A/D変換器の出力データを取 得し、そのデータあるいはそのデータに対する処理結果を比較することにより、予め、 入力経路を含む各 A/D変換器の変換特性を等しくするために必要な補正情報を 求めておく。
[0024] そして、上記従来の時間インタリーブ方式の A/D変換装置 10に A/D変換対象 の信号が入力された状態で、各 A/D変換器の出力に対して前記補正情報に基づ いて補正処理を行う。
[0025] このような補正処理を行うために、例えば、特許文献 1に補正に必要な情報を求め る技術が開示されている。
[0026] すなわち、この技術は、上記従来の時間インタリーブ方式の A/D変換装置に内蔵 された信号発生器力 出力される正弦波信号と、入力端子から入力される変換対象 のアナログ信号のいずれかをスィッチで選択して複数の AZD変換器へ入力できるよ うに構成されている。 [0027] そして、この技術では、較正時に、信号発生器の出力信号を複数の A/D変換器 へ入力し、その出力データから補正に必要な情報を求めている。
特許文献 1 :特開平 6— 152410号公報
発明の開示
[0028] し力、しながら、上記特許文献 1のように、正弦波信号 (つまり、単一周波数の信号）を 較正用信号として用いて、各 A/D変換器の特性を調べる場合、較正用信号の周波 数を順次変更してその都度データを取得してそれらの出力データから補正に必要な 情報を求めなければならなレ、。
[0029] したがって、上記特許文献 1による技術では、その補正に必要な情報を求めている 間は、変換対象のアナログ信号をデジタル信号に変換処理を行うことができないとい う問題がある。
[0030] 特に、時間インタリーブ方式の A/D変換装置を用いて信号監視処理を定常的に 行う信号処理システムで、環境変化の影響を受けやすい状況にある場合、補正処理 を頻繁に行う必要があり、その都度、本来の監視処理を長時間停止させることは極め て不利となる。
[0031] 本発明の目的は、上述したような従来技術の問題を解決し、短時間に補正に必要 なデータを取得できるように改良された時間インタリーブ方式の AZD変換装置及び それを用いる高速信号処理システムを提供することである。
[0032] 本発明の第 1の態様によれば、上記目的を達成するために、
被測定信号 X (t)を入力するための入力端子（10a)と、
較正用信号 r (t)を発生する信号発生器 (25)と、
複数 N個のアナログ—デジタル (AZD)変換器（12)と、
前記入力端子から入力される前記被測定信号と前記信号発生器から出力される前 記較正用信号のいずれかを選択するスィッチ（21)と、
前記スィッチによって選択された信号を複数 N個に分配して前記複数 N個の A/D 変換器にそれぞれ入力させる信号分配器（ 11 )と、
前記複数 N個の A/D変換器に対し、周期 Tsで且つ位相が Ts/Nずつシフトした 前記入力端子への入力から前記複数 N個の A/D変換器での変換処理までの、 振幅の周波数特性及び位相の周波数特性の少なくとも一つに差異があることによつ て生じる、前記複数 N個の A/D変換器が出力する各信号間の誤差を補正するため に必要な補正情報を記憶する補正情報メモリ (35)と、
前記被測定信号を受けて前記複数 N個の A/D変換器が出力する各信号に対し、 前記補正情報メモリに記憶されている前記補正情報により補正処理を行う補正処理 部（30)と、
前記信号発生器から出力される前記所定の較正用信号を受けて前記複数 N個の A/D変換器が出力する各信号についてスペクトラム解析処理を行って前記複数の 信号成分の振幅と位相を算出し、当該算出した結果に基づいて前記補正情報を新 たに求め、当該新たに求めた補正情報により前記補正情報メモリの内容を更新する 補正情報算出部 (41)と、
を具備し、
前記信号発生器は、前記複数 N個の A/D変換器にそれぞれ与えられる前記サン プリングクロックの周波数 Fsの N/2倍を上限とする帯域内の所望の周波数にそれぞ れ位置する複数の信号成分であって、前記各 A/D変換器のサンプリングによって 前記サンプリングクロックの周波数 Fsの 1/2を上限とする帯域内に互いに異なる周 波数で現れる前記複数の信号成分を含む前記較正用信号を出力するように構成さ れていることを特徴とする時間インタリーブ方式の A/D変換装置が提供される。 また、本発明の第 2の態様によれば、上記目的を達成するために、
前記信号発生器は、前記サンプリングクロックの周波数 Fsの N/2倍を上限とする 帯域内の前記複数の信号成分を基本波成分と所定次数までの高調波成分とで構成 するパルス信号であって、当該パルス信号の高調波成分のうち前記所定次数より高 次の高調波成分と、前記複数の信号成分とが、前記各 A/D変換器のサンプリング によって前記サンプリングクロックの周波数 Fsの 1Z2を上限とする帯域内の同一周 波数で重なる場合に、該重なった成分同士のパワー比を予め定めた値以下にしたパ ルス信号を、前記較正用信号として出力することを特徴とする第 1の態様に従う AZ D変換装置が提供される。 [0034] また、本発明の第 3の態様によれば、上記目的を達成するために、 前記信号発生器は、前記サンプリングクロックの周波数 Fsの N/2倍を上限とする 帯域内で且つ互いに異なる周波数の正弦波信号を発生する複数の正弦波発生器（ 26)と、該複数の正弦波発生器の出力信号を加算合成する加算合成器 (27)とによ り構成されていることを特徴とする第 1の態様に従う AZD変換装置が提供される。
[0035] また、本発明の第 4の態様によれば、上記目的を達成するために、
前記補正情報算出部は、前記スペクトラム解析によって得られた前記複数の信号 成分の振幅と位相に基づき、前記複数 N個の A/D変換器の 1つを基準の AZD変 換器とし、前記入力端子から前記複数 N個の A/D変換器の各出力端子までのそれ ぞれの周波数特性と前記基準の AZD変換器の周波数特性との差の特性を満たす インパルス応答を有するフィルタの係数を前記補正情報として算出して、前記補正情 報メモリ内の AD特性テーブル (36)に記憶するように構成され、
前記補正処理部は、前記被測定信号に対して前記複数 N個の A/D変換器から 出力される各サンプル値および前記 AD特性テーブルに記憶されている係数に基づ いて、前記サンプリングクロックを受けた A/D変換器がサンプノレ値を更新するタイミ ングに他の A/D変換器が変換処理を行ったと仮定して得られるサンプノレ値を推定 する推定デバイス（31)が設けられていることを特徴とする第 1の態様に従う A/D変 換装置が提供される。
[0036] また、本発明の第 5の態様によれば、上記目的を達成するために、
前記補正情報算出部は、前記スペクトラム解析によって得られた前記複数の信号 成分の振幅と位相に基づき、前記基準の A/D変換器の周波数特性と前記複数 N 個の AZD変換器の残りの A/D変換器の周波数特性の差をそれぞれ相殺する周 波数特性を満たすインパルス応答を有するフィルタの係数を前記補正情報として算 出して、前記補正情報メモリ内のイコライザ係数テーブル（37)に記憶するように構成 され、
前記補正処理部には、前記推定デバイスとして前記 A/D変換器毎にそれぞれ設 けられている複数の推定デバイス（31〜31 )と、前記複数の推定デバイスから出
0 N- 1
力される各サンプル値に対して、前記イコライザ係数テーブルに記憶されている係数 に基づくフィルタリングをそれぞれ行って、誤差補正されたサンプル値をそれぞれ出 力する複数のイコライザ（32)とが設けられてレ、ることを特徴とする第 4の態様に従う A /D変換装置が提供される。
[0037] また、本発明の第 6の態様によれば、上記目的を達成するために、
前記入力端子と前記スィッチとの間、前記信号発生器と前記スィッチとの間及び前 記信号分配器と前記スィッチとの間の少なくとも一つに挿入されている複数の減衰器 (22a〜22c)をさらに具備することを特徴とする第 1の態様に従う A/D変換装置が 提供される。
[0038] また、本発明の第 7の態様によれば、上記目的を達成するために、
前記スィッチと連動する第 2のスィッチ（23)と、前記第 2のスィッチに接続される終 端器 (24)とをさらに具備し、
前記スィッチにより前記較正用信号を選択する際に、前記第 2のスィッチを閉じて、 前記入力端子から入力され前記被測定信号を前記終端器で終端可能とするように 構成されることを特徴とする第 6の態様に従う A/D変換装置が提供される。
[0039] また、本発明の第 8の態様によれば、上記目的を達成するために、
前記被測定信号を受けて前記複数 N個の A/D変換器がそれぞれ前記サンプリン グクロックに基づくサンプリングによって出力する各出力信号をサンプリング順に並ん だデジタル信号列 (Y (n) )に合成して出力可能とする信号合成手段（14， 10b)をさ らに具備することを特徴とする第 1の態様に従う A/D変換装置が提供される。
[0040] また、本発明の第 9の態様によれば、上記目的を達成するために、
前記信号合成手段として、前記デジタル信号列を出力するための出力端子（10b) と、前記被測定信号を受けて前記複数 N個の A/D変換器がそれぞれ前記サンプリ ングクロックに基づくサンプリングによって出力する各出力信号を順次選択的に切り 換えて前記出力端子に出力する信号切換器 (14)とをさらに具備し、
前記サンプリング制御部は、前記複数 N個の A/D変換器がそれぞれ出力する各 出力信号を前記信号切換器によって順次選択的に切り換えて出力するために、前 記複数 N個の AZD変換器のうちサンプリングを行った A/D変換器を指定する指定 信号を前記信号切換器に与えることにより、前記信号切換器力 サンプリング順に並 んだデジタル信号列 (Y (n) )に合成して前記出力端子に出力可能とすることを特徴 とする第 8の態様に従う A/D変換装置が提供される。
[0041] また、本発明の第 10の態様によれば、上記目的を達成するために、
外部からの指示あるいは予め決められたタイムスケジュールに従う較正処理要求に 応じて、前記スィッチを前記信号発生器側に接続して、前記較正用信号を前記信号 分配器へ入力させるための制御部（40)をさらに具備することを特徴とする第 9の態 様に従う AZD変換装置が提供される。
[0042] また、本発明の第 11の態様によれば、上記目的を達成するために、
時間インタリーブ方式のアナログ—デジタル (AZD)変換装置（20)と、 前記時間インタリーブ方式の AZD変換装置からの AZD変換出力信号に対して 所定の信号処理を実行する信号処理装置（100)と、
を具備する高速信号処理システムであって、
前記時間インタリーブ方式の A/D変換装置が、
被測定信号 X (t)を入力するための入力端子（10a)と、
較正用信号!: (t)を発生する信号発生器 (25)と、
複数 N個の A/D変換器（ 12)と、
前記入力端子から入力される前記被測定信号と前記信号発生器から出力される前 記較正用信号のいずれかを選択するスィッチ（21)と、
前記スィッチによって選択された信号を複数 N個に分配して前記複数 N個の A/D 変換器にそれぞれ入力させる信号分配器（ 11 )と、
前記複数 N個の A/D変換器に対し、周期 Tsで且つ位相が Ts/Nずつシフトした サンプリングクロックをそれぞれ与えるサンプリング制御部（13、 13r )と、
前記入力端子への入力から前記複数 N個の AZD変換器での変換処理までの、 振幅の周波数特性及び位相の周波数特性の少なくとも一つに差異があることによつ て生じる、前記複数 N個の A/D変換器が出力する各信号間の誤差を補正するため に必要な補正情報を記憶する補正情報メモリ (35)と、
前記被測定信号を受けて前記複数 N個の A/D変換器が出力する各信号に対し、 前記補正情報メモリに記憶されている前記補正情報により補正処理を行う補正処理 部（30)と、 前記信号発生器から出力される前記所定の較正用信号を受けて前記 複数 N個の A/D変換器が出力する各信号についてスペクトラム解析処理を行って 前記複数の信号成分の振幅と位相を算出し、当該算出した結果に基づいて前記補 正情報を新たに求め、当該新たに求めた補正情報により前記補正情報メモリの内容 を更新する補正情報算出部 (41)と、
を具備し、
前記信号発生器は、前記複数 N個の A/D変換器にそれぞれ与えられる前記サン プリングクロックの周波数 Fsの N/2倍を上限とする帯域内の所望の周波数にそれぞ れ位置する複数の信号成分であって、前記各 AZD変換器のサンプリングによって 前記サンプリングクロックの周波数 Fsの 1/2を上限とする帯域内に互いに異なる周 波数で現れる前記複数の信号成分を含む前記較正用信号を出力するように構成さ れていることを特徴とする高速信号処理システムが提供される。
[0043] また、本発明の第 12の態様によれば、上記目的を達成するために、
前記時間インタリーブ方式の A/D変換装置の前記信号発生器は、前記サンプリ ングクロックの周波数 Fsの N/2倍を上限とする帯域内の前記複数の信号成分を基 本波成分と所定次数までの高調波成分とで構成するパルス信号であって、当該パル ス信号の高調波成分のうち前記所定次数より高次の高調波成分と、前記複数の信号 成分とが、前記各 A/D変換器のサンプリングによって前記サンプリングクロックの周 波数 Fsの 1/2を上限とする帯域内の同一周波数で重なる場合に、該重なった成分 同士のパワー比を予め定めた値以下にしたパルス信号を、前記較正用信号として出 力することを特徴とする第 11の態様に従う高速信号処理システムが提供される。
[0044] また、本発明の第 13の態様によれば、上記目的を達成するために、
前記時間インタリーブ方式の AZD変換装置の前記信号発生器は、前記サンプリ ングクロックの周波数 Fsの N/2倍を上限とする帯域内で且つ互いに異なる周波数 の正弦波信号を発生する複数の正弦波発生器（26)と、該複数の正弦波発生器の 出力信号を加算合成する加算合成器 (27)とにより構成されていることを特徴とする 第 11の態様に従う高速信号処理システムが提供される。
[0045] また、本発明の第 14の態様によれば、上記目的を達成するために、 前記時間インタリーブ方式の A/D変換装置の前記補正情報算出部は、前記スぺ クトラム解析によって得られた前記複数の信号成分の振幅と位相に基づき、前記複 数 N個の A/D変換器の 1つを基準の A/D変換器とし、前記入力端子から前記複 数 N個の AZD変換器の各出力端子までのそれぞれの周波数特性と前記基準の A /D変換器の周波数特性との差の特性を満たすインパルス応答を有するフィルタの 係数を前記補正情報として算出して、前記補正情報メモリ内の AD特性テーブル（36 )に記憶するように構成され、
前記 AZD変換装置の前記補正処理部は、前記被測定信号に対して前記複数 N 個の AZD変換器から出力される各サンプノレ値及び前記 AD特性テーブルに記憶さ れている係数に基づいて、前記サンプリングクロックを受けた A/D変換器がサンプ ル値を更新するタイミングに他の A/D変換器が変換処理を行ったと仮定して得られ るサンプル値を推定する推定デバイス（31)が設けられていることを特徴とする第 11 の態様に従う高速信号処理システムが提供される。
[0046] また、本発明の第 15の態様によれば、上記目的を達成するために、
前記時間インタリーブ方式の A/D変換装置の前記補正情報算出部は、前記スぺ クトラム解析によって得られた前記複数の信号成分の振幅と位相に基づき、前記基 準の A/D変換器の周波数特性と前記複数 N個の A/D変換器の残りの A/D変換 器の周波数特性の差をそれぞれ相殺する周波数特性を満たすインパルス応答を有 するフィルタの係数を前記補正情報として算出して、前記補正情報メモリ内のィコライ ザ係数テーブル（37)に記憶するように構成され、
前記時間インタリーブ方式の A/D変換装置の前記補正処理部には、前記推定デ バイスとして前記 A/D変換器毎にそれぞれ設けられている複数の推定デバイス（31
〜31 )と、前記複数の推定デバイスから出力される各サンプノレ値に対して、前記
0 N- 1
イコライザ係数テーブルに記憶されている係数に基づくフィルタリングをそれぞれ行 つて、誤差補正されたサンプノレ値をそれぞれ出力する複数のイコライザ（32)とが設 けられていることを特徴とする第 14の態様に従う高速信号処理システムが提供される
[0047] また、本発明の第 16の態様によれば、上記目的を達成するために、 前記時間インタリーブ方式の A/D変換装置は、前記入力端子と前記スィッチとの 間、前記信号発生器と前記スィッチとの間及び前記信号分配器と前記スィッチとの 間の少なくとも一つに挿入されている減衰器（22a〜22c)をさらに具備することを特 徴とする第 11の態様に従う高速信号処理システムが提供される。
[0048] また、本発明の第 17の態様によれば、上記目的を達成するために、
前記時間インタリーブ方式の AZD変換装置は、前記スィッチと連動する第 2のスィ ツチと、前記第 2のスィッチに接続される終端器とをさらに具備し、
前記スィッチにより前記較正用信号を選択する際に、前記第 2のスィッチを閉じて、 前記入力端子から入力され前記被測定信号を前記終端器で終端可能とすることを 特徴とする第 16の態様に従う高速信号処理システムが提供される。
[0049] また、本発明の第 18の態様によれば、上記目的を達成するために、
前記時間インタリーブ方式の AZD変換装置は、前記被測定信号を受けて前記複 数 N個の A/D変換器がそれぞれ前記サンプリングクロックに基づくサンプリングによ つて出力する各出力信号をサンプリング順に並んだデジタル信号列 (Y(n) )に合成 して出力可能とする信号合成手段（14， 10b)をさらに具備する第 11の態様に従う高 速信号処理システムが提供される。
[0050] また、本発明の第 19の態様によれば、上記目的を達成するために、
前記時間インタリーブ方式の A/D変換装置の前記信号合成手段は、前記デジタ ル信号列を出力するための出力端子（10b)と、前記被測定信号を受けて前記複数 N個の A/D変換器がそれぞれ前記サンプリングクロックに基づくサンプリングによつ て出力する各出力信号を順次選択的に切り換えて前記出力端子に出力する信号切 換器 (14)とを具備し、
前記時間インタリーブ方式の AZD変換装置の前記サンプリング制御部は、前記複 数 N個の AZD変換器がそれぞれ出力する各出力信号を前記信号切換器によって 順次選択的に切り換えて出力するために、前記複数 N個の A/D変換器のうちサン プリングを行った A/D変換器を指定する指定信号を前記信号切換器に与えること により、前記信号切換器力 サンプリング順に並んだデジタル信号列 (Y(n) )に合成 して前記出力端子に出力可能とすることを特徴とする第 18の態様に従う高速信号処 理システムが提供される。
[0051] また、本発明の第 20の態様によれば、上記目的を達成するために、
前記時間インタリーブ方式の A/D変換装置は、外部からの指示あるいは予め決 められたタイムスケジュールに従う較正処理要求に応じて、前記スィッチを前記信号 発生器側に接続して、前記較正用信号を前記信号分配器へ入力させるための制御 部 (40)をさらに具備することを特徴とする第 19の態様に従う高速信号処理システム が提供される。
[0052] また、本発明の第 21の態様によれば、上記目的を達成するために、
前記信号処理装置が、
前記時間インタリーブ方式の AZD変換装置から出力される前記 AZD変換出力 信号を蓄えるメモリ（101)と、
前記メモリに蓄えられてレ、る前記 AZD変換出力信号にっレ、て所定の信号解析処 理を行う解析処理部（102)と、
前記信号処理装置が前記所定の信号解析処理を行ってレ、る期間に、較正処理要 求を前記 A/D変換装置に与えて前記 A/D変換装置に対して較正処理のための A/D変換及びそれに続く前記補正情報の算出と更新を行わせるとともに、前記 A/ D変換装置からの前記補正情報の更新の終了を受けて前記 A/D変換装置に対し て前記被測定信号の A/D変換処理可能な状態に設定するシステム制御部（103) とを具備することを特徴とする第 11の態様に従う高速信号処理システムが提供される
[0053] なお、第 4の態様による A/D変換装置は、第 2、第 3の態様にも適用できる。
[0054] また、第 8の態様による A/D変換装置は、第 2乃至第 5の態様にも適用できる。
[0055] また、第 14の態様による高速信号処理システムは、第 12、第 13の態様にも適用で きる。
[0056] また、第 18の態様による高速信号処理システムは、第 12乃至第 15の態様にも適 用できる。
[0057] 以上のように構成される本発明による時間インタリーブ方式の AZD変換装置では 、サンプリング周波数 Fsの N/2倍を上限とする帯域内に所定の周波数間隔で存在 し、且つ各 A/D変換器のサンプリングにより周波数 Fsの 1/2を上限とする帯域内 に現れたときの周波数が互いに異なる複数の信号成分を含む信号を、較正用信号と して入力し、その較正用信号に対して各 A/D変換器が出力する信号に対するスぺ クトラム解析処理を行い、複数の信号成分の振幅と位相を求め、その振幅と位相に 基づレ、て、補正処理に必要な情報を求めて更新するようにしてレ、る。
[0058] このため、本発明による時間インタリーブ方式の A/D変換装置では、従来のように 単一周波数の正弦波信号を較正用信号とする技術に比べて、短時間に補正に必要 な情報を得ることができ、入力信号に対する変換処理を長期間停止させることなぐ 較正処理を行うことができる。
[0059] また、以上のように構成される本発明による AZD変換装置を用いる高速信号処理 システムでは、時間インタリーブ方式の AZD変換装置 20と、この時間インタリーブ方 式の AZD変換装置 20からの AZD変換出力信号に対して所定の信号処理を実行 する信号処理装置 100とを備えている。
[0060] このため、本発明による A/D変換装置を用いる高速信号処理システムでは、信号 処理装置が解析処理を行っている間に、 A/D変換装置のための較正用信号を入 力して補正に必要な補正情報を求めて更新させることができ、常に、高い精度で被 測定信号に対する A/D変換処理を行うことができるので、高速信号処理システムと しての高速処理性が確保される。
図面の簡単な説明
[0061] [図 1]図 1は、本発明の第 1実施形態による AZD変換装置の構成を説明するために 示すブロック図である。
[図 2]図 2は、図 1の AZD変換装置の要部の変形例の構成を説明するために示すブ ロック図である。
[図 3A]図 3Aは、図 1の A/D変換装置に用レ、られる較正用信号のスペクトラム例を 説明するために示す図である。
[図 3B]図 3Bは、図 1の A/D変換装置に用いられる較正用信号のスペクトラム例を 説明するために示す図である。
[図 4]図 4は、図 1の A/D変換装置の要部の具体的な構成を説明するために示すブ ロック図である。
園 5A]図 5Aは、図 1の A/D変換装置に用レ、られる較正用信号の波形とスペクトラム を説明するために示す図である。
[図 5B]図 5Bは、図 1の A/D変換装置に用いられる較正用信号の波形とスペクトラム を説明するために示す図である。
園 6]図 6は、図 1の AZD変換装置に用いられる較正用信号の入力時のスペクトラム を説明するために示す図である。
園 7]図 7は、図 6の較正用信号の折り返されたスペクトラムを説明するために示す図 である。
園 8]図 8は、図 1の AZD変換装置に用いられる較正用信号の入力時のスペクトラム を説明するために示す図である。
園 9]図 9は、図 8の較正用信号の折り返されたスペクトラムを説明するために示す図 である。
園 10A]図 1 OAは、本発明の第 5実施形態による高速信号処理システムの構成を説 明するために示すブロック図である。
[図 10B]図 10Bは、図 10Aの高速信号処理システムの信号処理装置と A/D変換装 置との処理関係を説明するために示す図である。
園 11]図 11は、図 1の A/D変換装置による補正処理の前提技術を説明するための 要部の構成を示すブロック図である。
園 12]図 12は、図 1の A/D変換装置による補正処理を説明するための要部の構成 を示すブロック図である。
[図 13]図 13は、図 12の AZD変換装置に用いられる補正情報メモリ内に作成される AD特性テーブルを説明するための図である。
[図 14]図 14は、図 12の AZD変換装置に用いられる補正情報メモリ内に作成される イコライザ係数テーブルを説明するための図である。
園 15]図 15は、図 1の AZD変換装置の動作を説明するために示すタイミングチヤ一 トである。
[図 16]図 16は、図 1の AZD変換装置の動作を説明するために示すタイミングチヤ一 トである。
[図 17A]図 17 Aは、図 1の A/D変換装置による A/D変換特性を説明するために示 す特性図である。
[図 17B]図 17Bは、従来の A/D変換装置による A/D変換特性を説明するために 示す特性図である。
[図 18A]図 18Aは、図 1の A/D変換装置による A/D変換特性を説明するために示 す特性図である。
[図 18B]図 18Bは、従来の A/D変換装置による A/D変換特性を説明するために 示す特性図である。
[図 19A]図 19Aは、図 1の A/D変換装置による A/D変換特性を説明するために示 す特性図である。
[図 19B]図 19Bは、従来の A/D変換装置による A/D変換特性を説明するために 示す特性図である。
[図 20]図 20は、本発明の第 2実施形態による A/D変換装置の要部の構成を説明 するために示すブロック図である。
[図 21]図 21は、本発明の第 3実施形態による A/D変換装置の要部の構成を説明 するために示すブロック図である。
[図 22]図 22は、本発明の第 4実施形態による A/D変換装置の要部の構成を説明 するために示すブロック図である。
[図 23]図 23は、従来の A/D変換装置の構成を説明するために示すブロック図であ る。
[図 24]図 24は、従来の AZD変換装置の動作を説明するために示すタイミングチヤ ートである。
発明を実施するための最良の形態
[0062] 以下、図面に基づいて本発明の幾つかの実施の形態が説明される。
[0063] (第 1実施形態）
図 1は、本発明の第 1実施形態による時間インタリーブ方式の A/D変換装置 20の 構成を説明するために示すブロック図である。 [0064] 図 1において、入力端子 10a、出力端子 10b、信号分配器 11、 N個の A/D変換 器 12〜12 、サンプリング制御部 13及び信号切換器 14は、前記した図 23に示
0 N- 1
す従来の時間インタリーブ方式の基本構成による A/D変換装置 10と同一であるの で同一符号を付して説明される。
[0065] すなわち、本発明による時間インタリーブ方式の A/D変換装置は、基本的には、 被測定信号 x(t)を入力するための入力端子 10aと、較正用信号 r(t)を発生する信 号発生器 25と、複数 N個の AZD変換器 12と、入力端子 10aから入力される被測定 信号 x(t)と信号発生器 25から出力される較正用信号 r(t)のいずれ力、を選択するス イッチ 21と、前記スィッチ 21によつて選択された信号を複数 N個に分配して複数 N個 の AZD変換器 12にそれぞれ入力させる信号分配器 11と、複数 N個の A/D変換 器 12に対し、周期 Tsで且つ位相が TsZNずつシフトしたサンプリングクロックをそれ ぞれ与えるサンプリング制御部 13と、入力端子 10aへの入力力 複数 N個の AZD 変換器 12での変換処理までの、振幅の周波数特性及び位相の周波数特性の少なく とも一つに差異があることによって生じる、複数 N個の A/D変換器 12が出力する各 信号間の誤差を補正するために必要な補正情報を記憶する補正情報メモリ 35と、被 測定信号 x(t)を受けて複数 N個の A/D変換器 12が出力する各信号に対し、補正 情報メモリ 35に記憶されている補正情報により補正処理を行う補正処理部と、信号 発生器 25から出力される所定の較正用信号を受けて複数 N個の A/D変換器 12が 出力する各信号についてスペクトラム解析処理を行って複数の信号成分の振幅と位 相を算出し、当該算出した結果に基づいて補正情報を新たに求め、当該新たに求め た補正情報により補正情報メモリ 35の内容を更新する補正情報算出部 41とを有し、 信号発生器 25は、複数 N個の A/D変換器 12にそれぞれ与えられるサンプリングク ロックの周波数 Fsの NZ2倍を上限とする帯域内の所望の周波数にそれぞれ位置す る複数の信号成分であって、前記各 AZD変換器 12のサンプリングによって前記サ ンプリングクロックの周波数 Fsの 1/2を上限とする帯域内に互いに異なる周波数で 現れる前記複数の信号成分を含む前記較正用信号を出力するように構成されてレヽ る。
[0066] 具体的には、入力端子 10aに入力されるアナログの被測定信号 x (t)は、後述する スィッチ 21の一方の接点を介して信号分配器 11に入力される。
[0067] この信号分配器 11により複数 N本の信号経路に分岐されたアナログの被測定信号 X (t)の各分岐信号 X (t)〜x (t)は、複数 N個の A/D変換器 12〜： 12 にそ
0 N- 1 0 N- 1 れぞれ入力される。
[0068] また、サンプリング制御部 13は、周期 Ts (周波数 Fs)で TsZN時間ずつ位相がシ フトされたた N個のサンプリングクロック C〜C をそれぞれ N個の A/D変換器 12
0 N- 1 0
〜12 に与えることにより、そのサンプリングクロックに同期したサンプリングを各 A
N-1
/D変換器 12〜12 に行わせる。
0 N- 1
[0069] スィッチ 21の他方の接点には、較正用信号 r (t)を発生する信号発生器 25が接続 されている。
[0070] このスィッチ 21の切り換えにより、入力端子 10aから入力された被測定信号 X ( と 信号発生器 25から出力された較正用信号! ·ωとのいずれかが選択されて信号分配 器 11へ入力される。
[0071] なお、入力端子 10aとスィッチ 21の間、信号発生器 25とスィッチ 21の間及び信号 分配器 11とスィッチ 21の間には、スィッチ 21によるインピーダンスの乱れを抑えるた めの減衰器 22a、 22b、 22cがそれぞれ挿入されている。
[0072] これらの減衰器 22a、 22b、 22cの減衰量は数 dB〜： 10数 dB程度であって、通過信 号を減衰させる不利さはある。
[0073] しかるに、これらの減衰器 22a、 22b、 22cは、スィッチ 21の不整合による反射成分 を大きく抑圧して、後述するように、各 A/D変換器 12〜12 による被測定信号 x (
0 N-1
t)及び較正用信号 r (t)に対する A/D変換処理を安定に且つ再現性よく行わせる のに寄与する。
[0074] なお、図 2に変形例として示すように、較正用信号！ " (t)を入力する際に、スィッチ 21 と連動するスィッチ 23を閉じて、入力信号 x (t)を終端器 24で終端するようにすれば 、被測定信号についてのアイソレーションを大きくすることができ、さらに安定な A/D 変換処理が行える。
[0075] 信号発生器 25は、周波数が異なる複数の信号成分を同時に含む信号を較正用信 号として発生する。 [0076] この信号発生器 25は、より具体的にいえば、矩形波信号、あるいは複数の正弦波 信号を合成して得られる正弦波合成信号を発生する。
[0077] この信号発生器 25からの較正用信号に含まれる複数 Mの周波数成分として要求さ れる条件は、サンプリング周波数 Fsの N/2倍を上限とする AZD変換装置 20全体 としての入力周波数帯域の特性を調べるため、その周波数帯域をほぼ均等に分ける ような間隔で存在する必要があるということである。
[0078] また、これらの周波数成分のうち、周波数 FsZ2を超える周波数成分については、 周波数 FsZ2を上限とする帯域内に折り返される。
[0079] しかるに、その折り返されたときの周波数が他の成分の周波数と一致してしまうと解 析を正しく行えない。
[0080] したがって、較正用信号に含まれる各周波数成分について要求されるもう一つの条 件は、各 AZD変換器 12〜12 でのサンプリングにより周波数 Fs/2を上限とす
0 N- 1
る帯域内に現れたときの周波数が互いに異なるとレ、うことである。
[0081] このような条件を満たす周波数成分の組は無限に存在する。
[0082] ここでは、信号発生器 25の構成を容易にするために、周波数間隔が一定の信号成 分を用いる場合にっレ、て説明する。
[0083] 例えば、 N = 8で、図 3Aに示すように、サンプリング周波数 Fsの 4 ( = N/2)倍を上 限とする周波数帯域内に、周波数 Fs/2に対して Δ Fだけ低い周波数 Fpを最低周 波数としたとき、その最低周波数の整数倍の周波数 2Fp、……、 8Fpの信号成分 1 〜8 (図で丸付き数字で表す：以下同様)が含まれる較正用信号 r (t)を考える。
[0084] なお、ここでは各信号成分 1〜8のレベルが等しいものとする。
[0085] これらの成分のうち、周波数 Fs/2より低い周波数 Fpの成分 1は、各 A/D変換器 12〜12 において、図 3Bに示すように、そのまま周波数 Fs/2より A Fだけ低い
0 N- 1
位置の信号成分 として AZD変換処理される。
[0086] また、周波数 FsZ2より高く周波数 Fsより低い周波数 2Fpの成分 2は、各 A/D変 換器 12〜12 において、図 3Bに示すように周波数 Fsを周波数 0の位置として周
0 N- 1
波数 FsZ2以下の帯域に反転して折り返されることにより、周波数 Fsとの差に等しレ、 周波数 2 A Fの信号成分 ^ として A/D変換処理される。 [0087] さらに、周波数 Fsより高く周波数 3Fs/2より低い周波数 3Fpの成分 3は、各 A/D 変換器 12〜12 において、図 3Bに示すように周波数 Fsを周波数 0の位置として
0 N-1
周波数 Fs/2以下の帯域にそのまま折り返されることにより、周波数 Fsとの差に等し い周波数 (即ち周波数 FsZ2より 3 AF低い周波数）の信号成分 として AZD変換 処理される。
[0088] 以下同様に、 Fpの偶数倍の周波数成分 4、 6、 8は、各 A/D変換器 12〜12
0 N-1 において、図 3Bに示すようにそれぞれ周波数 2Fs、 3Fs、 4Fsを周波数 0の位置とし て周波数 FsZ2以下の帯域内に反転して折り返されることにより、それぞれ周波数 2 Fs、 3Fs、 4Fsとの差に等しレ、周波数 4 Δ F、 6 Δ F、 8 Δ Fの信号成分 、6' 、8' として A/D変換処理される。
[0089] また、 Fpの奇数倍の周波数成分 5、 7は、各 A/D変換器 12〜12 において、
0 N-1
図 3Bに示すようにそれぞれ周波数 2Fs、 3Fsを周波数 0の位置として周波数 Fs/2 以下の帯域内で、それぞれ周波数 2Fs、 3Fsとの差に等しい周波数、すなわち、周 波数 Fs/2よりそれぞれ 5 AF、 7 AFだけ低い周波数の信号成分 5' 、 7' として A /D変換処理される。
[0090] ここで、例えば、 Fs/2が AFに等しいとき、奇数番目の成分 1 、 3' 、 5' 、 Ί' は周波数 0の位置で重なり、偶数番目の成分 2' 、4' 、6' 、8' は周波数 Fs/2の 位置で重なることになる。
[0091] また、 Fs/2が 3 AFに等しいとすると、成分 、 2' 、4' 、 5' 、 Ί' 、8' が周波 数 Fs/3の位置で重なり、成分^ , Q' が周波数 0の位置で重なる。
[0092] Fs/2が 5 に等しいとすると、成分 、4' が周波数 2Fs/5の位置で重なり、 成分 ^ , 3r ヽ Ί' , 8' が周波数 Fs/5の位置で重なることになる。
[0093] また、 FsZ2が 7AFに等しいとすると、成分:^ 、6' 、 8' が周波数 6Fs/l4で重 なり、成分 ^ 、5' が周波数 FsZ7で重なり、成分 、4' が周波数 2FsZ7で重 なる。
[0094] さらに、 FsZ2が 9AFに等しいとすると、成分:^ 、8' が周波数 4Fs/9で重なり、 成分 ^ 、 Ί' が周波数 FsZ9で重なり、成分^ 、6' が周波数 2FsZ9で重なり、 成分 、 5r が周波数 4FsZ9で重なることになる。 [0095] 一方、 Fs/2が 2 A Fに等しい場合、奇数番目の成分 、 3' , 5' Ί' は周波 数 Fs/4の位置で重なり、偶数番目の成分 2' 、4' 、6' 、8' は周波数 Fs/2の 位置で重なることになる。
[0096] また、 FsZ2が 4 A Fに等しい場合、成分 Ί' が周波数 3Fs/8で重なり、成分
2' 、 6r が周波数 FsZ4で重なり、成分^ 、 5r が周波数 Fs/8で重なることにな る。
[0097] さらに、 FsZ2が 6 A Fに等しい場合、成分 、8' が周波数 Fs/3で重なり、成分 5r 、 Ί' が周波数 Fs/12で重なることになる。
[0098] 以下同様の検証を行うことで、 Fs/2が A Fの整数倍に等しいという条件の基では 、 Fsの N/2倍を上限とする帯域内に入る信号成分の数が 8の場合、 Fs/2が A Fの 8以上の偶数倍か、 17以上の奇数倍であれば、周波数 FsZ2を上限とする帯域内 成分:^ 及び周波数 FsZ2以下の帯域内に現れた各成分 ^ 〜 の周波数が全 て異なることが判る。
[0099] これを一般化すれば、 Fs/2が の整数倍に等しいという条件の基で、 Fsの N/ 2倍を上限とする帯域内に入る信号成分の数が nのとき、 Fs/2が A Fの n以上の偶 数倍か、 2n— 1以上の奇数倍であれば、折り返し成分を含めてサンプリングにより周 波数 Fs/2以下の帯域内に現れる n個の成分の周波数は、互いに重ならないと言え る。
[0100] 上記条件を満たす較正用信号!: (t)を生成する信号発生器 25の構成としては、図 4 に示すように、複数 Mの正弦波発生器 26〜26 がそれぞれ出力する周波数 Fp、
0 M- 1
2Fp、 3Fp、……、 MFpの正弦波信号 r〜r を加算合成器 27によって加算合成
0 M- 1
することによって得られる。
[0101] また、上記のような遁倍関係にある複数の信号成分を含む信号をより簡単な構成で 発生させるためには、図 5Aに示すように、較正用信号 r (t)として幅 Wpで、周期 Tp
(= 1/Fp)のノ ルス信号を用いることができる。
[0102] このパルス信号には、図 5Bに示すように、周波数 Fpの基本波成分と、周波数 2Fp
、 3Fp、……の各高調波成分が含まれており、単一のパルス信号源で上記の複数の 周波数成分を含む較正用信号を生成することができる。 [0103] ただし、図 5Bに示しているように、パルス信号に含まれる各周波数成分のレベルは
、 1/Wpの周波数間隔で 0となる周期性を有し、徐々に減衰する。
[0104] 上記した較正用信号に含まれる周波数成分としては、レベルが極端に小さくなると
SZNが低下して解析を正しく行うことができなくなるので、ある程度の大きさが必要 であり、そのレベル差が少ないことが望ましい。
[0105] さらに、上記のような高調波を用いた場合、サンプリング周波数 Fsの N/2倍を上限 とする装置全体の入力周波数帯域を超える高次の高調波成分も存在し、しかもその 帯域内の周波数成分のレベルが大きく且つレベル差が少なくしょうとすると、帯域外 の高次の高調波成分のレベルも必然的に大きくなる。
[0106] よって理想的には、この帯域外の高次の高調波の折り返し成分が、帯域内の折り返 し成分 (所望の信号成分)の周波数と重ならないことが望ましい。
[0107] この帯域外の高調波成分のうち、 NFsZ2から十分離れた周波数のものは帯域制 限用のフィルタで大きく抑圧できる力 NFs/2に近いものはフィルタによる大きな抑 圧効果は期待できない。
[0108] したがって、現実的には、レベル差が所定以上あるものについては、周波数の重な りを許容するか、その周波数の成分を除外して補正情報を求める必要がある。
[0109] ここで、実際に使用可能な較正用信号の一例を示す。
[0110] 図 6は、 N = M = 8、サンプリング周波数 Fs = 125MHzのときに較正用信号として 用レヽる Fp = 59. 375MHz、デューティ];匕（100 XWp/Tp) = 3. 125のノヽレス信号 のスペクトラム分布図である。
[0111] この図 6において、 N 'Fs/2 = 500MHzを上限とする帯域内に存在する黒丸で示 した 8つの周波数成分 (番号 1〜8)が、較正に用いる信号成分であり、それらの各レ ベルはほぼ等しい。
[0112] また、図 7は、上記スペクトラム分布をもつパルス信号力 周波数 FsZ2を上限とす る帯域内に現れた場合のスペクトラム分布図である。
[0113] この図 7において、周波数 FsZ2を上限とする帯域内の成分 1及び周波数 Fs/2以 下の帯域内の折り返し成分 2〜8は、それぞれ異なる周波数位置に現れ、し力、も、四 角で示した帯域外成分の折り返し成分 9〜31とも重ならない。 [0114] また、図 7において、 32番と 8番、 33番と 7番については周波数が重なる。
[0115] しかるに、この場合、重なったもの同士のレベル差力 S、較正時に要求される S/N以 上であれば問題なぐさらに高い S/Nを必要とする場合には、帯域制限フィルタを 用いて抑圧すればよい。
[0116] また、図示しない、 34番以降の折り返し成分も 1〜8番の成分と周波数が重なる可 能十生がある。
[0117] しかるに、この場合、 FsZ2から離れているので、帯域制限フィルタを用いて容易に 抑圧できる。
[0118] なお、重なったもの同士のレベル差が要求される S/Nに満たない場合、その周波 数成分を、後述のスペクトラム解析の対象から除外することもできる。
[0119] また、上記したパルス信号の周波数 Fpを 1/2倍にする、すなわち、 Fp = 29. 687 5MHz、デューティ比（lOO X Wp/Tp) = 1. 5625の場合のスペクトラム分布は、図 8に示すようになる。
[0120] この、図 8において、 500MHzを上限とする帯域内に存在する黒丸で示した 16 ( =M)個の周波数成分 (番号 1〜： 16)が、較正に用いる信号成分であり、それらの各 レベルはほぼ等しい。
[0121] また、図 9は、上記スペクトラム分布をもつパルス信号力 周波数 Fs/2を上限とす る帯域内に折り返された場合のスペクトラム分布を示す図である。
[0122] この図 9において、黒丸で示した、周波数 Fs/2を上限とする帯域内の成分 1及び 周波数 Fs/2以下の帯域内の折り返し成分 2〜： 16は、それぞれ異なる周波数位置 に現れ、しかも、四角で示した折り返し成分 17〜63とも重ならない。
[0123] また、図 9におレヽて、 64番と 16番、 65番と 15番、 66番と 14番、 67番と 13番は、そ れぞれ周波数が重なる。
[0124] しかるに、この場合、前記と同様に、重なったもの同士のレベル差力 較正時に要 求される SZN以上であれば問題なぐさらに高い SZNを必要とする場合には、帯域 制限フィルタを用いて抑圧すればょレ、。
[0125] なお、図示しない 68番以降の折り返し成分も 1〜： 16番の成分と周波数が一致する 可能性がある。 [0126] しかるに、この場合、 Fs/2から離れているので、帯域制限フィルタを用いて容易に 抑圧できる。
[0127] なお、重なったもの同士のレベル差が要求される S/Nに満たない場合、その周波 数成分を、後述のスペクトラム解析の対象から除外することもできる。
[0128] 図 1に戻ると、各 AZD変換器 12〜： 12 力 出力されるデジタル信号列 X 〜X
0 N- 1 0 N は、補正処理部 30に入力される。
[0129] 補正処理部 30は、補正情報メモリ 35に予め記憶されている補正情報にしたがって 、各 AZD変換器 12 〜12 において、デジタル信号列 X 〜X に対して同一特
0 N- 1 0 N- 1
性の AZD変換処理が行われたときと等しい結果が得られるような所定の補正処理を 行う。
[0130] この、補正処理部 30で補正されたデジタル信号列 y 〜y は、信号切換器 14に
0 N- 1
出力される。
[0131] ここで、補正処理部 30での補正処理の手法としては、 A/D変換装置 20に要求さ れる精度に応じた任意の処理を行うことができる。
[0132] 補正処理部 30での具体的な補正処理の例としては、全ての処理経路の振幅特性
、位相特性を均一化する（例えば、一つの処理経路の特性に他の全ての処理経路 の特性を合わせる）ためにデジタルフィルタによるフィルタリング処理を行うことが考え られる。
[0133] この場合、補正に必要な情報はデジタルフィルタのフィルタ係数であり、補正情報メ モリ 35には、各 A/D変換器 12〜： 12 力ら出力されるデジタル信号列 X〜X
0 N- 1 0 N- 1 に対して行うフィルタリング処理のためのフィルタ係数が記憶される。
[0134] この補正処理部 30によって補正されたデジタル信号列 y 〜y を受けた信号切
0 N- 1
換器 14は、補正処理に必要な時間だけ遅延したタイミングで、デジタル信号列 y 〜y
0 を順次選択して、時系列のデジタル信号列 Y (n)として出力する。
N- 1
[0135] 制御部 40は、入力信号よ に対する AZD変換処理が要求されている期間は、ス イッチ 21を入力端子 10a側に接続して、被測定信号 x (t)を信号分配器 11へ入力さ せることにより、前記補正処理されたデジタル信号列 y 〜y が時系列に並んだデ
0 N- 1
ジタル信号列 Y (n)を出力端子 1 Obから出力させる。 [0136] なお、この A/D変換処理の動作中、制御部 40は、信号発生器 25の発振動作を 停止させることにより、較正用信号 r(t)がスィッチ 21から信号分配器 11側へリークす るのを防いでいる。
[0137] そして、外部からの指示あるいは予め決められたスケジュールにしたがって較正が 要求されると、制御部 40は、スィッチ 21を信号発生器 25側に接続して、較正用信号 r (t)を信号分配器 11へ入力させる。
[0138] この較正用信号 r(t)は、被測定信号 x(t)の場合と同様に、各 AZD変換器 12〜1
0
2 で A/D変換され、その較正用信号 r(t)に含まれる各周波数成分が、前記した
N-1
ように、折り返し成分を含めて周波数 FsZ2を上限とする帯域内に現れる。
[0139] 補正情報算出部 41は、較正用信号 r(t)に対して各 A/D変換器 12〜12 が出
0 N-1 力するデジタル信号列 X〜
0 x に対して、スペクトラム解析処理 (例えば、高速フー N-1
リエ変換: FFT)を行うことにより、前記した複数の信号成分の振幅、位相を求める。
[0140] そして、補正情報算出部 41は、その求めた振幅、位相及び周波数に基づいて、補 正処理に必要な補正情報を新たに求め、その新たに求めた補正情報で補正情報メ モリ 35の内容を更新する。
[0141] この場合、補正情報算出部 41は、例えば、周波数 Fs/2を上限とする帯域内に現 れた複数の信号成分（前記:^ 〜8' )について振幅 V (1)〜V (8)、V (1)〜V (
0 0 1 1
8)、……、V (1)〜V (8)及び位相（初期位相） Φ (1)〜Φ (8)、 Φ (1)〜Φ
N-1 N-1 0 0 1
(8)、……、 Φ (1)〜Φ (8)をスペクトラム解析によりそれぞれ求める。
1 N-1 N-1
[0142] ここで、振幅については、各処理経路について等しいことが理想であるにもかかわ らず、実際には誤差がある。
[0143] そこで、補正情報算出部 41は、例えば、 A/D変換器 12の出力に対するスぺタト
0
ラム解析で得られた各周波数成分：^ 〜 の振幅 V (1)〜V (8)をそれぞれ基準
0 0
とする振幅誤差 (振幅比）を次のように求める。
[0144] AV(1, 1)=V (1)/V (1)
1 0
ΔΥ(1, 2)=V (2)/V (2)
ΔΥ(1, 8)=V (8)/V (8) AV(2, 1)=V (1)/V (1)
2 0
ΔΥ(2, 2)=V (2)/V (2)
AV(2, 8)=V (8)/V (8)
AV(N-1, 1) =V (1)/V (1)
N-l 0
AV(N-1, 2) =V (2)/V (2)
AV(N-1, 8) =V (8)/V (8)
N-l 0
また、位相については、各処理経路についてそれぞれサンプリングタイミング差と誤 差が含まれている。
[0145] そこで、補正情報算出部 41は、例えば、 A/D変換器 12の出力に対するスぺタト
0
ラム解析で得られた各周波数成分：^ 〜8' の位相 Φ (1)〜Φ (8)をそれぞれ基
0 0
準とし、前記サンプリングタイミング差に相当する位相分 Θ (j)を除いたあとの差分を 次のように求める。
[0146] Δ Φ (1, 1) = Φ (1) Φ (1)— θ (1)
1 0 1
ΔΦ(1, 2) = Φ (2) Φ (2)— θ (2)
Δ Φ (1, 8) (8)
Δ Φ (2, 1) (1)
Δ Φ (2, 2) (2)
Δ Φ (2, 8) = Φ (8) -Φ (8) - θ (8)
Δ Φ (Ν-1, 1) = Φ (1)-Φ (1)- θ (1)
Ν-1 0 Ν-1
Δ Φ (Ν-1, 2) = Φ (2)-Φ (2)- θ (2)
Δ Φ (Ν-1, 8) = Φ (8)-Φ (8)- θ (8) このようにして、補正情報算出部 41は、一つの A/D変換器 12の信号経路の特
0
性を基準として得られた振幅誤差及び位相誤差から、フィルタリング等による補正処 理に必要な情報を求める。
[0147] そして、補正情報算出部 41は、例えば、上記のように一つの AZD変換器 12を基
0 準とした差の周波数特性を算出し、その周波数特性を逆 FFT演算してインパルス応 答を求めることにより、その求めたインパルス応答を必要精度のタップ数で切り出し、 フィルタリング処理で用レ、るフィルタ係数とする。
[0148] なお、この際、補正情報算出部 41は、必要に応じて補間処理を行レ、、インパルス 応答の算出に必要なデータ数を確保する。
[0149] また、サンプリングクロックの位相誤差は、上記算出された位相誤差に定常的に含 まれることになるので、サンプリング制御部 13から出力されるサンプリングクロックの位 相を補正できるように構成し、上記算出された位相誤差内の定常誤差が最小となるよ うにサンプリングクロックの移相量を補正制御した上で、前記したデジタルフィルタの フィルタ係数を決定することもできる。
[0150] このように第 1実施形態の時間インタリーブ方式の A/D変換装置 20では、周波数 Fsの N/2倍を上限とする帯域内に所定の周波数間隔で存在し、且つ各 A/D変換 器のサンプリングにより周波数 Fsの 1/2を上限とする帯域内に現れたときの周波数 が互いに異なる複数の信号成分を同時に含む信号を、較正用信号 r (t)として入力し 、その較正用信号 r (t)に対して各 A/D変換器 12〜12 が出力する信号に対す
0 N- 1
るスペクトラム解析処理を行い、複数の信号成分の振幅と位相を求め、その振幅と位 相に基づいて、補正処理に必要な情報を求めて更新している。
[0151] このため、第 1実施形態の時間インタリーブ方式の AZD変換装置 20では、従来の 時間インタリーブ方式の AZD変換装置 10のように、単一周波数の正弦波信号を較 正用信号とする場合に比べて、短時間に補正に必要な情報を得ることができ、被測 定信号に対する A/D変換処理を長期間停止させることなぐ必要な較正処理を行う こと力 Sできる。
[0152] したがって、後述する本発明の第 5実施形態による高速信号処理システムのように 信号監視処理を定常的に行うシステムで、環境変化の影響を受けやすい状況にある 場合でも、入力信号に対する変換処理を犠牲にすることなぐ高い変換精度を維持 できる。
[0153] 次に、補正処理部 30での処理の一例について説明する。
[0154] 補正処理部 30での処理形態の一つとして、複数の A/D変換器の 1つを基準とし、 各信号経路それぞれの周波数特性と基準の AZD変換器の周波数特性との差の特 性を満たすインパルス応答を有するフィルタの係数を、補正情報メモリ 35の AD特性 テーブルに予め記憶しておき、複数の AZD変換器から出力されるサンプノレ値およ び AD特性テーブルに記憶されている係数に基づいて、サンプリングクロックを受け た AZD変換器がサンプル値を更新するタイミングに他の AZD変換器が変換処理 をおこなったと仮定して得られるサンプル値を推定する方法が考えられる。
[0155] この推定による処理形態も各信号経路の周波数特性を均一化していることになり、 補正処理に含まれる。
[0156] また、その推定による処理形態に加え、基準の A/D変換器と各 A/D変換器の周 波数特性の差をそれぞれ相殺する周波数特性を満たすインパルス応答を有するフィ ルタの係数を、予めイコライザ係数テーブルに記憶しておき、各推定手段から出力さ れるサンプル値に対して、等価処理部（イコライザ）がイコライザ係数テーブルに記憶 されている係数に基づくフィルタリングをそれぞれ行なって、誤差補正されたサンプ ル値をそれぞれ出力する処理形態が考えられる。
[0157] 先ず、上記の補正処理の前提となる技術について説明する。
[0158] 始めに、前記した N個の A/D変換器 12のうち力 任意に基準の A/D変換器と定 め、各 A/D変換器毎に、入力端子 10aから A/D変換器までの入力特性や変換特 性及びサンプリング系の位相誤差特性をまとめて周波数特性を算出し、その各周波 数特性と基準の AZD変換器についての周波数特性との差を求めることにより、これ をミスマッチ特性と定義する。
[0159] また、被測定信号 x(t)は、 N個の AZD変換器を用いて実現する高速サンプリング のクロック周波数を Fs' ( = N'Fs)としたとき、 0〜Fs^ /2で帯域制限されていると する。
[0160] 次に、各ミスマッチ特性を有するミスマッチ回路をそれぞれの AZD変換器の前段 に挿入し、その周波数特性を ）（i=0， 1, ···, N— 1)と定義し、さらに、各ミスマ ツチ特性 H ( ω )をキャンセルする仮想等価器のィコライズ特性 G ( ω )を定義する。
[0161] ここで、入出力信号が 0〜FS' /2の周波数範囲に帯域制限されている条件下で 、連続システムをサンプリング周期 TV ( = 1/Fsr )で表される離散システムに置き 換えた場合に、ミスマッチ特性 H ( ω )およびィコライズ特性 G ( ω )と等価な入出力特 性を示すミスマッチ特性 Η * ( ω )およびィコライズ特性 G * (ω)を考え、これらの特性 に対応するインパルス応答 h 及び g を次式によって算出する。
i, u i, k
[0162] なお、インノ^レス列の長さ uおよび kは、必要精度に応じて調節される。
[0163] 0 * (ω) =ΐ/Η * (ω) …ひ）
i i
=F_l{H * (c ) } … ）
i, u i
g =F_l{G * (c ) } … ）
i, k i
ただし、 i=0， 1, ■·-, N
記号 F— 1は、離散フーリエ逆変換演算を示す
ここで、 A/D変換器 12を基準として、図 11の等価回路について考察する。
0
[0164] すなわち、この場合、各 A/D変換器 12〜： 12 による A/D変換は、基準の A/
1 N-1
D変換器 12に対するミスマッチ成分がミスマッチ回路特性に換算されているので、
0
図 11の等価回路に示すように、被測定信号 x(t)を基準の A/D変換器 12の変換
0 特性 110で離散システムに変換した信号 x(n)を、各 A/D変換器についてのミスマ ツチ回路 112〜112 に通過させた後に、誤差が無い理想 A/D変換器 130〜1
0 N-1 0
30 で A/D変換した場合と等価である。
N-1
[0165] さらに、各理想 A/D変換器 130〜： 130 力も順次出力されるデジタル値は、そ
0 N-1
れぞれ仮想等価器 131〜： 131 に入力され、個々の AZD変換器毎に定義された
0 N-1
イコライザ (インパルス応答 g で定義される）で等価処理が実施された後、各仮想等
i， k
価器 131〜131 力 それぞれサンプノレ値 Y(n)として出力されることになる。
0 N-1
[0166] なお、以下では説明を簡単化するために、基準の AZD変換特性 110は、被測定 信号をそのまま出力端側に伝送しているものとする。
[0167] しかるに、この基準の A/D変換特性 110は、必要に応じて補正してもよい。
[0168] 上記等価回路において、各ミスマッチ回路 112〜： 112 の周波数特性を表すィ ンパルス列の長さ uを等しく Uで表せば、理想 A/D変換器 130〜： 130 の入力 x
0 N-l i, は、次式で表される。
[0169] X =u∑x(n-u) -h …（4)
ただし、 i=0, 1,■·-, N-1
記号 u∑は、 1=_(11_1)〜01_1)までの総和を示す
ここで、各 A/D変換器 12〜12 のサンプリングタイミングと理想 AZD変換器 1
0 N-1
30〜130 のサンプリングタイミングを等しくすれば、理想 A/D変換器 130〜13
0 N-1 0
0 は、入力された値 X を周期 Tで AZD変換処理した後、各 A/D変換器のサン
N-1 i， n
プリングタイミングに合わせてサンプノレ値を仮想等価器 131〜： 131 に出力するか
0 N-1
ら、理想 AZD変換器 130力 SP番目のサンプル値を出力するとすれば、 n番目に出
0
力されるサンプル値は次式で表される J (n)番目の理想 AZD変換器から出力される ことになる。
[0170] X =u∑x(n-u) -h … （5)
J(n), n J(n), u
記号 u∑は、 u=—（U—:！）〜（U— 1)までの総和を示す
ここで、】（n)は、 Nを法とする正の値であり、
J(n) =n-P mod(N) …（6)
と表す。
[0171] すなわち、個々の理想 A/D変換器は、入力された値 X に対して、 N個おきにデ ータを仮想等価器に出力することになる。
[0172] 今、仮に理想 A/D変換器力 STs' 毎にサンプル値を出力することにすれば、ミスマ ツチ回路から出力される値 X 、仮想等価器にそのまま入力されることになり、仮想 等価器内部の対応するイコライザは、定義によりミスマッチ回路の特性を補正するよう に働くから、ミスマッチ回路およびイコライザの計算上の遅延が 0となるように係数を定 めれば、入力した値 x(n)と同じ値のサンプル値 Y(n)が N個の仮想等価器 131 〜1
0
31 力 出力されることになる。
N-1
[0173] 理想 AZD変換器が T 毎にサンプノレ値を出力したと仮定したときに、仮想等価 器 131〜： 131 内部のイコライザによる処理は、対応する AZD変換器毎に定めら
0 N-1
れるイコライザのインパルス応答 g を用いて次式で定められる。 [0174] Y(n) =k∑x -g …（7)
J(n), n-k J(n), k
ただし、 Kはイコライザのインパルス列の長さを示し、記号 k∑は、 k=— (K— 1) 〜K 1までの総和を示す
ここで上式（7)が成立するためには、 X について、 k=_(K_:！)〜 K—1に
J(n), n-k
対して全ての値が必要であるが、実際の各 A/D変換器は、前記したように、 N個お きの値しか出力できない。
[0175] そこで、他の AZD変換器のサンプル値を用いて、ィコライズに必要なサンプル値 を推定し、その後に式 (7)の等価演算処理を行う。
[0176] さらに、各仮想等価器 131〜： 131 が算出した n番目の出力候補のうち、最も誤
0 N-1
差が少なくなる J (n)番目（演算による遅延を 0とした場合)の仮想等価器からの出力 をサンプル値 Y(n)として出力する。
[0177] ここで、 J (η)番目の A/D変換結果を推定するために、 J (n)番目以外の A/D変 換出力
xr 、 〜(8)
J(n-r), n-r-k
ただし、 r≠qXN(q:0, ±1, ±2,…）
の場合について考察する。
[0178] この場合、 n—r番目の値をもっているのは、 （n—r—P) mod (N)番目の A/D変 換器であり、定義により n—r番目の入力値 X (n—r)は、ィコライズされた出力値 Y(n r)と等しい値であるから、次式が成り立つ。
[0179] x(n-r)=Y(n-r)
= ∑x f 、 -g f 、 …
J(n-r), n-r-k J(n-r), k
ただし、記号 k∑は、 1^=_(1^_1)〜1^_1までの総和を示す
また、式 (4)におレ、て、理想 AZD変換器がサンプリングタイミングをずらし、 J (n) 番目の AZD変換器力 _r番目のサンプリングを行なったと仮定して得られる推定 サンプル値 X は、以下のように得られる。
J(n), n-r
[0180] x =u∑x(n-r-u) -h —(10)
J(n), n-r J(n), u
ただし、記号 u∑は、 u=_ (U_:！)〜 U_lまでの総和を示す
上記式（10)に式 (9)を代入すれば、推定サンプル値 X が得られ、その得ら れた推定サンプル値に対して前記式（7)の処理を行うことで、 N個の A/D変換器に よる出力値 y (n)を得ることができる。
[0181] 図 12は、図 1による A/D変換装置 20において、上記前提技術に基づく補正処理 を行う場合の要部の構成 (入力部は省略）を示してレ、る。
[0182] この場合、補正処理部 30は、 N個の推定デバイス 31〜31 とイコライザ 32〜3
0 N- 1 0
2 によって構成されている。
N- 1
[0183] また、補正情報メモリ 35は、 AD特性テーブル 36とイコライザ係数テーブル 37によ つて構成されている。
[0184] 各 AZD変換器 12〜12 力 の出力は、補正処理部 30の推定デバイス 31〜3 にそれぞれ入力される c
N- 1
[0185] 各推定デバイス 31〜31 は、それぞれが複数 N個の AZD変換器 12〜12
0 N- 1 0 N- 1 からの出力と、サンプリング制御部 13' 力 の指定信号 ADNUMを受けている。
[0186] 各推定デバイス 31〜31 は、タイミング信号 Ctで示されるタイミング毎に、入力
0 N- 1
された N個のサンプル値、指定信号 ADNUMおよび後述する AD特性テーブル 36 の係数とに基づいて、予め決定した推定値算出処理により定まる数 E個前のサンプリ ングタイミングで、 A/D変換器がサンプリング動作したと仮定したときのサンプノレ値 を推定する。
[0187] ここで、予め決定した推定値算出処理により定まる数 Eについては、例えば、 3点の サンプリング点を用 V、て推定値を得る場合に E = 1以上となり、 1点のサンプリング点 を用いて推定値を得る場合には E = 0以上となる。
[0188] 例えば、 3点のサンプリング点を用いて推定を行なう場合には、更新されたサンプノレ 値をもつ AZD変換器の番号を a (ADNUM = a)とし、 Nを法とする正の数 b、 cを次 式によって求める。
[0189] b = a- l mod (N) •■•(11a)
c = a- 2 mod (N) •■•(l ib)
そして、 i = bのとき、推定サンプル値 W を、
W =x - - - (12a)
i, n b, n
とする。 [0190] また、 i≠bのとき、推定サンプル値 W を、次の演算で求める c
[0191] =x
Figure imgf000034_0001
•{ (h /h ) - (h /h ) }
i, _ 1 i， 0 b, - 1 b, 0
+ x - (h /h )
c, n i， 0 c, 0
•{ (h /h ) - (h /h ) } (12b)
b, 0
上記式で、 h 、h 、h は、 AD特性テーブル 36に予め記憶されている係数で
i, 0 i, 1
ある。
[0192] また、上記式（12b)の第 1項は主に振幅誤差に関わる項、第 2項および第 3項は主 に位相誤差に関わる項である。
[0193] 各推定デバイス 31から出力された推定サンプル値 Wは、それぞれイコライザ 32〜
0
32 に入力される。
N- 1
[0194] 各イコライザ 32〜32 は、入力された推定サンプル値 Wに対して、後述するィコ
0 N- 1
ライザ係数テーブル 37に記憶されてレ、る係数 (フィルタ係数)を用いて等価演算処理 を行うことにより、その結果として得られる、すなわち、基準の A/D変換器に対して 誤差が補正されたサンプル値 yを、タイミング信号 Ctで示されるタイミングでそれぞれ 信号切換器 14' に出力する。
[0195] 信号切換器 14' は、各イコライザ 32〜32 力 出力されるサンプノレ値を受け、
0 N- 1
指定信号 ADNUMで指定された値（ここでは ADNUM = a)、推定値算出処理によ つて定まる数 E及びイコライザ係数テーブル 37を定義する際に定められるオフセット 値 aOを用いてイコライザを指定する値 eを次の計算式により求める。
[0196] e = a— E— aO mod (N)
そして、信号切換器 1 は、計算により求められたイコライザを指定する値 eに基 づいて、指定信号 ADNUMで指定された値 aに対して e番目のイコライザ 32eの出力 結果 y を選択して、最終の AZD変換結果 Y (n)として出力する。
e, n
[0197] なお、ここで得られる A/D変換結果は、推定値算出処理により理論計算より E + a 0分のサンプリングタイミングだけ遅延して得られる。
[0198] 一方、 AD特性テーブル 36には、サンプリング周期 Ts' (=Ts/N)で表される離 散システムで考慮した場合の入力端子 10aから各 A/D変換器の出力端までの周波 数特性に対する基準の A/D変換器との周波数特性の差 (ω) (前記した振幅誤 差 Δν、位相誤差 Δ Φを含み複素数で表される関数)を 3ポイントのインパルス応答 で単純化された係数が予め記憶されている。
[0199] 補正情報算出部 41は、前記較正用信号の入力時に得られた各信号成分のスぺク トラム解析結果に基づいて、上記周波数特性の差の特性 Η*(ω)を、基準 AZD変 換器についての周波数特性 Η〇*(ω)及び各 AZD変換器 12〜12 についての
0 N-1
周波数特性 HO * ( ω )から次式によって算出する。
[0200] なお、差の特性 Η * (ω)は計算上では以下のように比となる。
i
[0201] Η*(ω)=ΗΟ*(ω)/ΗΟ*(ω) ---(13)
i i
次に、サンプリング定理を満たす範囲において、逆 FFT演算により周波数特性 H *
( ω )と等価なインパルス応答を求め、そのインパルス応答から得られるフィルタ係数 をもつ FIRフィルタを設計する。
[0202] ただし、前記等価なインパルス応答をもつフィルタの設計に際しては、設計される N 個のフィルタ全てに共通する絶対遅延量 τ 0 (秒）を任意に設定した後に、個々のフ ィルタ設計を行うものとする。
[0203] 得られるフィルタの係数を時系列順に、 ···、！！ 、 h 、 h 、…（ただし、 i = 0, 1,
i, _1 i, 0 i, 1
2, ···, N— 1)と表した場合、絶対遅延量 τ 0は、係数 h の絶対値が最大となり、か
i， 0
つ設計する N個の FIRフィルタの係数を考慮した場合に、係数の 2乗の総和∑ (h
i, -l
)2と∑ (h ) 2とがほぼ等しい値となるように絶対遅延量 τ 0を設定する。
i， 1
[0204] 次に、得られた係数の中から、係数列 h 、h 、h で示される値を用いて図 13
i, -l i, 0 i， 1
に示すような AD特性テーブル 36を作成する。
[0205] この AD特性テーブル 36は、例えば、テーブル位置（i, _1)には h を、テープ ノレ位置（i， 0)には h を、テーブル位置（i, 1)には h を対応させる。
i， 0 i， 1
[0206] 一方、イコライザ係数テーブル 37は、前記した式（13)で算出した周波数特性の差 Η*(ω)を基に、次式により周波数特性 G * ( ω )を算出する。
[0207] G*(co)=l/H*(c ) …（14)
i i
ただし、 Η*(ω)≠0
i そして、サンプリング定理を満たす範囲では、周波数特性 * ( ω )と等価なインパ ノレス応答をもつイコライザ (フィルタ）を i番目の A/D変換器に対応するイコライザと 定義し、そのイコライザに要求されるフィルタ係数を求めてイコライザ係数テーブル 3 7に予め用意しておく。
[0208] ただし、この等価なインパルス応答をもつフィルタの設計に際しては、設計される N 個のフィルタ全てに共通する絶対遅延量 τ 1 (秒）を設定した後に、個々のフィルタ設 計を行うものとする。
[0209] 得られるフィルタの係数を時系列順に、…、 g 、g 、g 、…と表した場合、全フ
i， 0 i, 1
ィルタに共通する絶対遅延量 τ 1の設定値は任意であるが、イコライザ係数テーブル 27の設計においては、係数 g の絶対値が最大となり、かつ設計する N個のフィルタ
i， 0
係数の 2乗の総和∑ (g ) 2と∑ (g ) 2とがほぼ等しくなるように絶対遅延量て 1を 設定する。
[0210] 次に、得られた係数の中から、 I g (ここで εは
i， Ml I < ε 、予め定められた許容誤 差）を満足する最小値 Mlを決定し、同様にして I g
i， M2 I < εを満足する最大値 Μ
2を決定し、係数列 g 、 " '、g 、 g 、 g 、 '、 g を用いて、図 14に示すような
i, Ml i, - 1 i, 0 i, 1 i, M2
イコライザ係数テーブル 37を作成する。
[0211] この場合、例えば、テーブル位置（i, Ml)には g を、テーブル位置（i, M1 + 1)
i, Ml
には h を対応させ、以後同様に、テーブル位置 (i, M2)まで順に対応させる。
i, M1 + 1
[0212] このとき、設計される推定デバイス 31、イコライザ 32の時間応答に合わせて、前記 したオフセット値 aO = 1 (構成する回路の絶対遅延量により異なる）を決定する。
[0213] なお、このイコライザ係数テーブル 37を作成する際に、位相誤差の周波数特性に 対してその高域側が小さくなるような窓関数 (例えば、コサインテーパ窓）を乗じて補 正することにより、収束が早いインノ^レス応答が得られる。
[0214] これにより、必要なフィルタ係数の数を減らすことができ、構成を簡単化でき、ィコラ ィズ処理の遅延量を減らすことができる。
[0215] 次に、上記構成の AZD変換装置 20の動作を図 15、図 16に基づいて説明する。
[0216] 図 15の（a)に示すように入力端子 10aに入力された被測定信号 x (t)は、スィッチ 2 1を介して信号分配器 11に入力されことにより、 N本の信号経路に分岐されて、各 A /D変換器 12〜： 12 に入力される。
0 N- 1
[0217] 各 A/D変換器 12〜12 は、図 15の（bl)〜（bN)に示すように、サンプリング
0 N- 1
制御部 13' 力 出力されるサンプリングクロック C〜C をそれぞれ受けて、それぞ
0 12
れの被測定信号成分 X 〜χ に対する A/D変換処理をほぼ Ts' 時間ずつ遅
0 (t) N- l (t)
れたタイミングで順次に行うことによって得られたサンプル値 X 、x 、 ·、χ
0, P 1, P+ 1 N- 1, を、図 15の（cl)〜（cN)に示すようにそれぞれ出力する。
P + N- 1
[0218] ここで、サンプリングタイミング順に番号を付け、 P番目のサンプリングでは、 A/D 変換器 12が AZD変換処理を行ってそのサンプル値を更新したと定義し、その更新
0
されたサンプノレ値を X と表すものとする。
0, P
[0219] このとき、サンプリング制御部 13' は、図 15の（d)、 (e)に示すように、 AZD変換 結果の更新タイミングに合わせて、サンプル値を更新した AZD変換器 12を指定す
0
る指定信号 ADNUM (例えば、 ADNUM = 0とする）と、入力信号に対するサンプリ ングタイミングを示すタイミング信号 Ctを出力する。
[0220] この状態では、他の A/D変換器 12 〜： 12 は、 A/D変換結果を更新しないの
1 N- 1
で、 p番目のサンプリングが行われる前から保持している以下に示すような値をそれ ぞれ出力している。
[0221] X =X
1, P 1, P- 1
X =X
2, P 2, P- 1
X =x
N- 1, P N- 1, P- 1
次の P + l番目のサンプリングタイミングには、 ADNUM= 1となり、 A/D変換器 1 2のサンプル値が更新され、他の AZD変換器 12、 12〜12 は、 P番目のサン
1 0 2 N- 1
プリングタイミングのときと同じ値を出力する。
[0222] 以後、同様に各 A/D変換器 12〜12 による変換処理が順番に行われ、 N _ 1
0 N- 1
番目の AZD変換器 12 のサンプル値が更新された後に、再び 0番目の A/D変
N- 1
換器 12によるサンプル値の更新がなされる如くした、上記動作が循環的に繰り返さ
0
れることになる。
[0223] 各推定デバイス 31〜31 は、前記したように、サンプノレ値が更新されていなレ、 A /D変換器がそのタイミングでサンプリング動作したと仮定したときのサンプル値を、 更新されたサンプノレ値を用いて推定する。
[0224] 例えば、 Nが 3以上の場合で、一つの推定デバイス 31 についてみると、図 16に示
0
すように、 A/D変換器 12により P+ 1番目のサンプノレ値が更新されたタイミングで
1
は、各 AZD変換器について一つ前のサンプリングタイミングで p番目のサンプノレ値 を推定することが可能となる。
[0225] 推定デバイス 31 の P番目の推定サンプル値 W としては、 A/D変換器 12がサ
0 0, P 0 ンプル値 X を既にもっているから、この値をそのまま出力する。
0， P
[0226] すなわち、これは前記式（12a)において i = b = 0の場合に相当する。
[0227] また、その次の P + 2番目のサンプリングタイミングにおける推定サンプル値 W
0， P + 1 は、そのサンプリングタイミングに更新された AZD変換器 12のサンプル値 X と
2 2, P + 2
、一つ前のサンプリングタイミングのサンプル値 X と、さらにその一つ前のサンプ
1, P + 1
リングタイミングのサンプル値 X と、 AD特性テーブル 36の係数とを用いて、前記式
0, P
(12b)の i≠bの場合で示す演算式にしたがって算出される。
[0228] さらに、その次の P + 3番目のサンプリングタイミングにおける推定サンプル値 W
0, P は、そのサンプリングタイミングに更新された A/D変換器 12のサンプル値 X
+ 2 3 3， P+ 3 と、一つ前のサンプリングタイミングのサンプル値 X と、さらにその一つ前のサン
2， P + 2
プリングタイミングのサンプル値 X と、 AD特性テーブル 36の係数とを用いて、前
1， P+ 1
記式（12b)の i≠bの場合で示す演算式にしたがって算出される。
[0229] 以下同様の推定処理がなされて、その推定サンプル値が時系列に並んだサンプル 列 W 、W 、…がイコライザ 32に出力される。
0, P 0, P + 1 0
[0230] 他の推定デバイス 31 〜31 についても同様の推定処理がなされ、その推定サン
1 N- 1
プル値 W 、 W 、 --- (m= l, 2, …， N—1)がそれぞれイコライザ 32〜32 m, P m, P + 1 1 N- 1 に出力される。
[0231] イコライザ 32〜32 は、それぞれ入力される推定サンプル値 Wに対して、ィコラ
1 N- 1
ィザ係数テーブル 37の係数による等価処理（フィルタリング）を行い、基準の AZD変 換器について周波数特性に対して誤差が補正されたサンプノレ値 y 、y 、 ·■· (!= i， P i， P + 1
0, 1, ·■·， N_ l)を信号切換器 1 にそれぞれ出力する。 [0232] 信号切換器 14' は、 A/D変換器を指定する指定信号 ADNUMに対して前記し たオフセット値 aO分だけずれたタイミングでその指定信号 ADNUMで指定される A /D変換器に対応するイコライザ 32の出力値を順次選択して、その選択値が時系列 に並んだデジタル信号列 Y (n)を出力する。
[0233] このようにして得られた最終の A/D変換結果 Υ (η)は、各 A/D変換器 12の変換 処理で実際に得られたサンプノレ値と各推定デバイス 31で推定算出されたサンプノレ 値からなるサンプノレ列を、それぞれイコライザ 32によって誤差補正しているため、信 号分配器 11や配線等を含む A/D変換器間の周波数特性差による誤差の影響を 格段に低減することができる。
[0234] そして、この推定処理とィコライズ処理からなる補正処理に用いるフィルタ係数を、 較正用信号の入力時に前記補正情報算出部 41により新たに求めて更新することに より、 AZD変換誤差の少ない状態を維持することができる。
[0235] また、各イコライザ 32が出力するサンプル列のうち、同一サンプリングタイミングで得 られる最も誤差の少ないサンプル値が信号切換器 1 によって選択されるようにし ているので、時間波形解析や周波数スペクトラムによる解析誤差を大幅に改善するこ とが可能となる。
[0236] 次に、上記構成の A/D変換装置 20の A/D変換特性例について説明する。
[0237] 図 17A, Βは、それぞれ、 Ν = 4で、入力信号として周波数 10MHzの正弦波を、上 記第 1実施形態の A/D変換装置 20と前記した従来の A/D変換装置 10とに与え たときに得られたデジタル信号列 Y (n)と入力信号に対する誤差 Ε (η)の時間波形を 示している。
[0238] 図 17Aに示す第 1実施形態の AZD変換装置 20の時間波形は、図 17Bに示して レ、る従来の A/D変換装置 10の時間波形と比較して、誤差がほとんど発生していな レ、ことが判る。
[0239] また、図 18A, Bは、それぞれ、周波数 10MHzの正弦波を入力信号したときに、上 記第 1実施形態の AZD変換装置 20と従来の A/D変換装置 10が出力するデジタ ル信号列 Y(n)に対する FFT解析を行って得られた周波数スペクトラム波形を示して いる。 [0240] 図 18Bに示している従来の A/D変換装置 10のスペクトラム波形では、 10MHzの 基本波以外に、およそ 41MHz、 61MHz, 93MHzの周波数近傍に大きな（基本波 に対して約一 40dB)スプリアスが発生してレ、る。
[0241] これに対し、図 18Aに示す第 1実施形態の A/D変換装置 20のスペクトラム波形は 、基本波の 10MHz以外のスプリアス成分は観測されてレ、なレ、。
[0242] また、図 19A, Bは、それぞれ、周波数 98MHzの正弦波を入力信号したときに、上 記第 1実施形態の AZD変換装置 20と前記した従来の A/D変換装置 10とが出力 するデジタル信号列 Y(n)に対する FFT解析を行って得られた周波数スペクトラム波 形を示している。
[0243] 図 19Bに示している従来の A/D変換装置 10のスペクトラム波形では、 98MHzの 基本波以外に、およそ 4MHz、 47MHz, 56MHzの周波数近傍に大きな（基本波に 対して約 _40dB)スプリアスが発生してレ、る。
[0244] これに対し、図 19Aに示す第 1実施形態の A/D変換装置 20のスペクトラム波形は 、基本波の 98MHz以外に、およそ 4MHz、 47MHz、 56MHzの周波数近傍にノィ ズレベルより僅かに大きレ、（基本波に対して約 85dB)スプリアス成分のみが観測さ れるだけである。
[0245] このように、第 1実施形態の A/D変換装置 20では、補正処理部 30において、上 記した推定処理とィコライズ処理を行うことによって得られるデジタル信号列は、時間 波形の誤差や周波数スペクトラムのスプリアスの要因となる誤差分が大きく低減され ていることが判る。
[0246] そして、第 1実施形態の A/D変換装置 20では、この補正処理に必要な情報を前 記したように短時間に取得できるようにしてレ、るので、極めて高レ、精度を維持した状 態で A/D変換処理を行うことが可能となる。
[0247] また、上記第 1実施形態の AZD変換装置 20では、従来の AZD変換装置 10に比 ベてスプリアスの発生を約 30dB改善できることが確認されている。
[0248] なお、上記実施形態のように、 3つの A/D変換結果からサンプル値を推定するの に代えて、推定が必要なサンプノレ値のサンプリングタイミングに更新された 1つの AZ
D変換結果からサンプノレ値を推定するようにしてもょレ、。 [0249] この場合、前記式（12b)の第 1項目において、 b = aとした計算式だけを用いて推定 することが可能になり、推定のための算出処理を高速化することができる。
[0250] また、この場合でも、従来の A/D変換装置 10に比べてスプリアスの発生を約 40d B改善できることが確認されてレ、る。
[0251] また、 N = 2の場合、 2つの A/D変換器 12 、 12が交互に A/D変換処理を行う
0 1
ため、 3つのサンプル値で推定を行う場合には、 AZD変換器 12の更新前のサンプ ル値 X を対応する推定デバイス 31のメモリ（図示せず）に記憶しておき、 A/D
1， P- 1 1
変換器 12の更新後のサンプル値 X が得られたときに、それらの 2つのサンプル
1 1, P + 1
値 X 、 X と、他方の A/D変換器 12のサンプル値 X と力ゝら、サンプル値 X
1， P- 1 1， P + 1 0 0， P
、 X の中間のタイミングのサンプル値 W を推定算出すればよい。
1, P- 1 1, P + 1 1， P
[0252] これは他方の A/D変換器 12についても同様である。
0
[0253] なお、以上のように説明される第 1実施形態の AZD変換装置 20に適用した補正 処理及び補正情報の一例に代えて、他の補正処理を用いる場合であっても、本発明 の A/D変換装置を同様に適用することができる。
[0254] (第 2実施形態）
図 20は、本発明の第 2実施形態による A/D変換装置の要部の構成を説明するた めに示すブロック図である。
[0255] 前記した第 1実施形態による A/D変換装置 20において、推定デバイス 31は、対 応する A/D変換器自身がサンプリング動作しないときに、他の A/D変換器のサン プノレ値と AD特性テーブル 36の係数に基づいてサンプノレ値を推定出力するようにし ている。
[0256] これに代えて、図 20に示すように、イコライザ 32及び信号切換器 14' を省略し、各 A/D変換器 12のサンプル値を唯一の推定デバイス 31に入力して、その推定デバ イス 31が出力する推定サンプノレ値 Wをそのまま最終の A/D変換結果 Y (n)として 出力端子 10bから出力することも可能である。
[0257] このように構成した場合、 AZD変換装置 20としての構成を格段に簡単化すること ができる。
[0258] (第 3実施形態） 図 21は、本発明の第 3実施形態による A/D変換装置の要部の構成を説明するた めに示すブロック図である。
[0259] すなわち、本発明の第 3実施形態による A/D変換装置 20では、図 21に示すよう に、各 AZD変換器 12〜12 にそれぞれ入力されるクロック C〜C の位相を
0 N- 1 0 N- 1
調整する位相調整手段 51〜51 (例えば、ラインストラッチャ等）を設けて、サンプ
0 N- 1
リング周波数の上限 (F /2)で各クロック信号の位相を理想値に設定することによ り、非線型誤差を減少させることができる。
[0260] そして、このように位相調整を行うことにより、前記したように、 AZD変換処理で得 られた 1つのサンプノレ値カもサンプル値を推定する場合でも、 AZD変換誤差を小さ くすることができる。
[0261] また、このようにサンプリングのタイミング誤差を低減することにより、イコライザ 32の タップ長（前記した Ml、 M2の大きさ）を短くすることができるので、イコライザ 32自身 を簡単に構成することができる。
[0262] (第 4実施形態）
図 22は、本発明の第 4実施形態による A/D変換装置の要部の構成を説明するた めに示すブロック図である。
[0263] 前記第 1実施形態による A/D変換装置 20の信号分配器 11は、入力される被測 定信号を常時複数の A/D変換器 12〜12 に出力するようにしているので、入力
0 N- 1
される被測定信号の電力の 1/Nずつが各 A/D変換器 12〜12 に入力されるこ
0 N- 1
とになり、 Nが大きい場合には、 A/D変換器の入力レベル範囲を有効に使用するこ とができなくなる。
[0264] これを改善するために増幅器を用いて信号を増幅する構成にしたとすると、その増 幅器の特性のバラツキがインタリーブ方式の AZD変換装置の誤差要因として追加さ れることになり、補正処理が複雑化するとともに、 A/D変換精度が低下する。
[0265] このような場合には、図 22に示す信号分配器 11のように、被測定信号を選択的に A/D変換器 12〜12 に出力するスィッチ回路 11aと、各サンプリングクロック C
0 N- 1 0
〜C を受ける毎にスィッチ回路 11aを順次切り換える切換回路 l ibとで構成し、各
N- 1
A/D変換器 12〜12 のうち、サンプリング動作を行う AZD変換器 12にだけ選 択的に被測定信号を与えるようにすれば良い。
[0266] このように構成すれば、誤差要因となる増幅器を用いることなぐ被測定信号を低損 失で各 A/D変換器 12〜12 に与えることができるので、 A/D変換器の入カレ
0 N- 1
ベル範囲を有効に利用することができるとともに、 A/D変換精度が向上する。
[0267] (第 5実施形態）
図 10Aは、本発明の第 5実施形態による高速信号処理システムの概念的な構成を 説明するために示すブロック図である。
[0268] この場合、高速信号処理システムは、図 1に示した A/D変換装置 20と、この AZD 変換装置 20からの A/D変換出力信号に対して、例えばスペクトラム解析等の各種 の信号処理を実行することを可能とする信号処理装置 100とから構成される。
[0269] すなわち、この第 5実施形態による高速信号処理システムでは、信号処理装置 100 が図 1の A/D変換装置 20から出力される A/D変換出力信号を蓄えるメモリ 101と 、前記メモリ 101に蓄えられている前記 A/D変換出力信号について所定の信号解 析処理を行う解析処理部 102と、信号処理装置 100が前記所定の信号解析処理を 行っている期間に、較正処理要求を前記 A/D変換装置 20の制御部 40に与えて前 記 A/D変換装置 20に対して較正処理のための A/D変換及びそれに続く前記補 正情報の算出と更新を行わせる制御と、 A/D変換装置 20から前記補正情報の更 新処理の終了を受けて前記 A/D変換装置 20に対して前記被測定信号の A/D変 換処理可能に設定する制御とを行うシステム制御部 103とを備えている。
[0270] 図 10Bは、図 10Aの高速信号処理システムの信号処理装置 100と A/D変換装置 20の処理関係を説明するために示す図である。
[0271] この場合、信号処理装置 100としては、例えば、図 10Bの（a)に示しているように、 A/D変換装置 20が被測定信号 x (t)に対する一定時間の AZD変換処理を行うこ とにより得られたデジタル信号列 Y(n)を信号処理装置 100内のメモリ 101に蓄えて から、そのデジタル信号列 Υ (η)に対する解析処理等を行うという動作を繰り返すバ ツチ処理システムを想定してレ、る。
[0272] そして、この高速信号処理システムでは、図 10Bの（a)、（b)に示しているように、信 号処理装置 100が解析処理を行っている間に、 A/D変換装置 20に較正用信号を 入力して補正に必要な補正情報を求めて更新することができるため、例えば周囲温 度が経時的に変化するような環境で使用する場合でもシステムの性能を高精度に維 持すること力 Sできる。
[0273] なお、ローカル発振器とミキサとを含むダウンコンバータ（図示せず）をさらに備える ことにより、 A/D変換装置 20の周波数帯域よりも広い周波数帯域での解析を実現 すること力 Sできる。
[0274] したがって、以上詳述したように、本発明によれば、上述したような従来技術の問題 を解決し、短時間に補正に必要なデータを取得できるように改良された時間インタリ ーブ方式の A/D変換装置及びそれを用いる高速信号処理システムを提供すること ができる。

Claims

請求の範囲
被測定信号を入力するための入力端子と、
較正用信号を発生する信号発生器と、
複数 N個のアナログ—デジタル (AZD)変換器と、
前記入力端子から入力される前記被測定信号と前記信号発生器から出力される前 記較正用信号のレ、ずれかを選択するスィッチと、
前記スィッチによって選択された信号を複数 N個に分配して前記複数 N個の A/D 変換器にそれぞれ入力させる信号分配器と、
前記複数 N個の A/D変換器に対し、周期 Tsで且つ位相が Ts/Nずつシフトした 前記入力端子への入力から前記複数 N個の A/D変換器での変換処理までの、 振幅の周波数特性及び位相の周波数特性の少なくとも一つに差異があることによつ て生じる、前記複数 N個の A/D変換器が出力する各信号間の誤差を補正するため に必要な補正情報を記憶する補正情報メモリと、
前記被測定信号を受けて前記複数 N個の A/D変換器が出力する各信号に対し、 前記補正情報メモリに記憶されている前記補正情報により補正処理を行う補正処理 部と、
前記信号発生器から出力される前記所定の較正用信号を受けて前記複数 N個の A/D変換器が出力する各信号についてスペクトラム解析処理を行って前記複数の 信号成分の振幅と位相を算出し、当該算出した結果に基づいて前記補正情報を新 たに求め、当該新たに求めた補正情報により前記補正情報メモリの内容を更新する 補正情報算出部と、
を具備し、
前記信号発生器は、前記複数 N個の A/D変換器にそれぞれ与えられる前記サン プリングクロックの周波数 Fsの N/2倍を上限とする帯域内の所望の周波数にそれぞ れ位置する複数の信号成分であって、前記各 A/D変換器のサンプリングによって 前記サンプリングクロックの周波数 Fsの 1/2を上限とする帯域内に互いに異なる周 波数で現れる前記複数の信号成分を含む前記較正用信号を出力するように構成さ れていることを特徴とする時間インタリーブ方式の A/D変換装置。
[2] 前記信号発生器は、前記サンプリングクロックの周波数 Fsの N/2倍を上限とする 帯域内の前記複数の信号成分を基本波成分と所定次数までの高調波成分とで構成 するパルス信号であって、当該パルス信号の高調波成分のうち前記所定次数より高 次の高調波成分と、前記複数の信号成分とが、前記各 A/D変換器のサンプリング によって前記サンプリングクロックの周波数 Fsの 1Z2を上限とする帯域内の同一周 波数で重なる場合に、該重なった成分同士のパワー比を予め定めた値以下にしたパ ノレス信号を、前記較正用信号として出力することを特徴とする請求項 1に記載の A/ D変換装置。
[3] 前記信号発生器は、前記サンプリングクロックの周波数 Fsの NZ2倍を上限とする 帯域内で且つ互いに異なる周波数の正弦波信号を発生する複数の正弦波発生器と 、該複数の正弦波発生器の出力信号を加算合成する加算合成器とにより構成されて レ、ることを特徴とする請求項 1に記載の A/D変換装置。
[4] 前記補正情報算出部は、前記スペクトラム解析によって得られた前記複数の信号 成分の振幅と位相に基づき、前記複数 N個の A/D変換器の 1つを基準の A/D変 換器とし、前記入力端子から前記複数 N個の A/D変換器の各出力端子までのそれ ぞれの周波数特性と前記基準の A/D変換器の周波数特性との差の特性を満たす インパルス応答を有するフィルタの係数を前記補正情報として算出して、前記補正情 報メモリ内の AD特性テーブルに記憶するように構成され、
前記補正処理部は、前記被測定信号に対して前記複数 N個の A/D変換器から 出力される各サンプル値および前記 AD特性テーブルに記憶されている係数に基づ いて、前記サンプリングクロックを受けた A/D変換器がサンプノレ値を更新するタイミ ングに他の A/D変換器が変換処理を行ったと仮定して得られるサンプノレ値を推定 する推定デバイスが設けられていることを特徴とする請求項 1に記載の AZD変換装 置。
[5] 前記補正情報算出部は、前記スペクトラム解析によって得られた前記複数の信号 成分の振幅と位相に基づき、前記基準の AZD変換器の周波数特性と前記複数 N 個の AZD変換器の残りの A/D変換器の周波数特性の差をそれぞれ相殺する周 波数特性を満たすインパルス応答を有するフィルタの係数を前記補正情報として算 出して、前記補正情報メモリ内のイコライザ係数テーブルに記憶するように構成され、 前記補正処理部には、前記推定デバイスとして前記 A/D変換器毎にそれぞれ設 けられている複数の推定デバイスと、前記複数の推定デバイスから出力される各サン プノレ値に対して、前記イコライザ係数テーブルに記憶されてレ、る係数に基づくフィル タリングをそれぞれ行って、誤差補正されたサンプノレ値をそれぞれ出力する複数のィ コライザとが設けられていることを特徴とする請求項 4に記載の A/D変換装置。
[6] 前記入力端子と前記スィッチとの間、前記信号発生器と前記スィッチとの間及び前 記信号分配器と前記スィッチとの間の少なくとも一つに挿入されている複数の減衰器 をさらに具備することを特徴とする請求項 1に記載の A/D変換装置。
[7] 前記スィッチと連動する第 2のスィッチと、前記第 2のスィッチに接続される終端器と をさらに具備し、
前記スィッチにより前記較正用信号を選択する際に、前記第 2のスィッチを閉じて、 前記入力端子から入力され前記被測定信号を前記終端器で終端可能とするように 構成されることを特徴とする請求項 6に記載の A/D変換装置。
[8] 前記被測定信号を受けて前記複数 N個の A/D変換器がそれぞれ前記サンプリン グクロックに基づくサンプリングによって出力する各出力信号をサンプリング順に並ん だデジタル信号列に合成して出力可能とする信号合成手段をさらに具備することを 特徴とする請求項 1に記載の A/D変換装置。
[9] 前記信号合成手段として、前記デジタル信号列を出力するための出力端子と、前 記被測定信号を受けて前記複数 N個の A/D変換器がそれぞれ前記サンプリングク ロックに基づくサンプリングによって出力する各出力信号を順次選択的に切り換えて 前記出力端子に出力する信号切換器とをさらに具備し、
前記サンプリング制御部は、前記複数 N個の A/D変換器がそれぞれ出力する各 出力信号を前記信号切換器によって順次選択的に切り換えて出力するために、前 記複数 N個の AZD変換器のうちサンプリングを行った A/D変換器を指定する指定 信号を前記信号切換器に与えることにより、前記信号切換器力 サンプリング順に並 んだデジタル信号列に合成して前記出力端子に出力可能とすることを特徴とする請 求項 8に記載の A/D変換装置。
[10] 外部からの指示あるいは予め決められたタイムスケジュールに従う較正処理要求に 応じて、前記スィッチを前記信号発生器側に接続して、前記較正用信号を前記信号 分配器へ入力させるための制御部をさらに具備することを特徴とする請求項 9に記載 の AZD変換装置。
[11] 時間インタリーブ方式のアナログ—デジタル (AZD)変換装置と、
前記時間インタリーブ方式の AZD変換装置からの AZD変換出力信号に対して 所定の信号処理を実行する信号処理装置と、
を具備する高速信号処理システムであって、
前記時間インタリーブ方式の AZD変換装置が、
被測定信号を入力するための入力端子と、
較正用信号を発生する信号発生器と、
複数 N個の A/D変換器と、
前記入力端子から入力される前記被測定信号と前記信号発生器から出力される前 記較正用信号のレ、ずれかを選択するスィッチと、
前記スィッチによって選択された信号を複数 N個に分配して前記複数 N個の A/D 変換器にそれぞれ入力させる信号分配器と、
前記複数 N個の A/D変換器に対し、周期 Tsで且つ位相が Ts/Nずつシフトした 前記入力端子への入力から前記複数 N個の A/D変換器での変換処理までの、 振幅の周波数特性及び位相の周波数特性の少なくとも一つに差異があることによつ て生じる、前記複数 N個の A/D変換器が出力する各信号間の誤差を補正するため に必要な補正情報を記憶する補正情報メモリと、
前記被測定信号を受けて前記複数 N個の A/D変換器が出力する各信号に対し、 前記補正情報メモリに記憶されている前記補正情報により補正処理を行う補正処理 部と、
前記信号発生器から出力される前記所定の較正用信号を受けて前記複数 N個の A/D変換器が出力する各信号についてスペクトラム解析処理を行って前記複数の 信号成分の振幅と位相を算出し、当該算出した結果に基づいて前記補正情報を新 たに求め、当該新たに求めた補正情報により前記補正情報メモリの内容を更新する 補正情報算出部と、
を具備し、
前記信号発生器は、前記複数 N個の A/D変換器にそれぞれ与えられる前記サン プリングクロックの周波数 Fsの N/2倍を上限とする帯域内の所望の周波数にそれぞ れ位置する複数の信号成分であって、前記各 AZD変換器のサンプリングによって 前記サンプリングクロックの周波数 Fsの 1/2を上限とする帯域内に互いに異なる周 波数で現れる前記複数の信号成分を含む前記較正用信号を出力するように構成さ れていることを特徴とする高速信号処理システム。
[12] 前記時間インタリーブ方式の AZD変換装置の前記信号発生器は、前記サンプリ ングクロックの周波数 Fsの N/2倍を上限とする帯域内の前記複数の信号成分を基 本波成分と所定次数までの高調波成分とで構成するパルス信号であって、当該パル ス信号の高調波成分のうち前記所定次数より高次の高調波成分と、前記複数の信号 成分とが、前記各 A/D変換器のサンプリングによって前記サンプリングクロックの周 波数 Fsの 1/2を上限とする帯域内の同一周波数で重なる場合に、該重なった成分 同士のパワー比を予め定めた値以下にしたパルス信号を、前記較正用信号として出 力することを特徴とする請求項 11に記載の高速信号処理システム。
[13] 前記時間インタリーブ方式の A/D変換装置の前記信号発生器は、前記サンプリ ングクロックの周波数 Fsの N/2倍を上限とする帯域内で且つ互いに異なる周波数 の正弦波信号を発生する複数の正弦波発生器と、該複数の正弦波発生器の出力信 号を加算合成する加算合成器とにより構成されていることを特徴とする請求項 11に 記載の高速信号処理システム。
[14] 前記時間インタリーブ方式の AZD変換装置の前記補正情報算出部は、前記スぺ クトラム解析によって得られた前記複数の信号成分の振幅と位相に基づき、前記複 数 N個の AZD変換器の 1つを基準の AZD変換器とし、前記入力端子から前記複 数 N個の AZD変換器の各出力端子までのそれぞれの周波数特性と前記基準の A /D変換器の周波数特性との差の特性を満たすインパルス応答を有するフィルタの 係数を前記補正情報として算出して、前記補正情報メモリ内の AD特性テーブルに 記憶するように構成され、
前記 A/D変換装置の前記補正処理部は、前記被測定信号に対して前記複数 N 個の AZD変換器から出力される各サンプノレ値及び前記 AD特性テーブルに記憶さ れている係数に基づいて、前記サンプリングクロックを受けた A/D変換器がサンプ ル値を更新するタイミングに他の A/D変換器が変換処理を行ったと仮定して得られ るサンプル値を推定する推定デバイスが設けられていることを特徴とする請求項 11 に記載の高速信号処理システム。
[15] 前記時間インタリーブ方式の AZD変換装置の前記補正情報算出部は、前記スぺ クトラム解析によって得られた前記複数の信号成分の振幅と位相に基づき、前記基 準の AZD変換器の周波数特性と前記複数 N個の A/D変換器の残りの AZD変換 器の周波数特性の差をそれぞれ相殺する周波数特性を満たすインパルス応答を有 するフィルタの係数を前記補正情報として算出して、前記補正情報メモリ内のィコライ ザ係数テーブル（37)に記憶するように構成され、
前記時間インタリーブ方式の A/D変換装置の前記補正処理部には、前記推定デ バイスとして前記 A/D変換器毎にそれぞれ設けられている複数の推定デバイスと、 前記複数の推定デバイスから出力される各サンプノレ値に対して、前記イコライザ係数 テーブルに記憶されてレ、る係数に基づくフィルタリングをそれぞれ行って、誤差補正 されたサンプノレ値をそれぞれ出力する複数のイコライザとが設けられていることを特 徴とする請求項 14に記載の高速信号処理システム。
[16] 前記時間インタリーブ方式の A/D変換装置は、前記入力端子と前記スィッチとの 間、前記信号発生器と前記スィッチとの間及び前記信号分配器と前記スィッチとの 間の少なくとも一つに挿入されている減衰器をさらに具備することを特徴とする請求 項 11に記載の高速信号処理システム。
[17] 前記時間インタリーブ方式の AZD変換装置は、前記スィッチと連動する第 2のスィ ツチと、前記第 2のスィッチに接続される終端器とをさらに具備し、
前記スィッチにより前記較正用信号を選択する際に、前記第 2のスィッチを閉じて、 前記入力端子から入力され前記被測定信号を前記終端器で終端可能とすることを 特徴とする請求項 16に記載の高速信号処理システム。
[18] 前記時間インタリーブ方式の A/D変換装置は、前記被測定信号を受けて前記複 数 N個の A/D変換器がそれぞれ前記サンプリングクロックに基づくサンプリングによ つて出力する各出力信号をサンプリング順に並んだデジタル信号列に合成して出力 可能とする信号合成手段をさらに具備する請求項 11に記載の高速信号処理システ ム。
[19] 前記時間インタリーブ方式の AZD変換装置の前記信号合成手段は、前記デジタ ル信号列を出力するための出力端子と、前記被測定信号を受けて前記複数 N個の A/D変換器がそれぞれ前記サンプリングクロックに基づくサンプリングによって出力 する各出力信号を順次選択的に切り換えて前記出力端子に出力する信号切換器と を具備し、
前記時間インタリーブ方式の AZD変換装置の前記サンプリング制御部は、前記複 数 N個の A/D変換器がそれぞれ出力する各出力信号を前記信号切換器によって 順次選択的に切り換えて出力するために、前記複数 N個の A/D変換器のうちサン プリングを行った A/D変換器を指定する指定信号を前記信号切換器に与えること により、前記信号切換器からサンプリング順に並んだデジタル信号歹 1JYに合成して前 記出力端子に出力可能とすることを特徴とする請求項 18に記載の高速信号処理シ ステム。
[20] 前記時間インタリーブ方式の A/D変換装置は、外部からの指示あるいは予め決 められたタイムスケジュールに従う較正処理要求に応じて、前記スィッチを前記信号 発生器側に接続して、前記較正用信号を前記信号分配器へ入力させるための制御 部をさらに具備することを特徴とする請求項 19に記載の高速信号処理システム。
[21] 前記信号処理装置が、
前記時間インタリーブ方式の AZD変換装置から出力される前記 AZD変換出力 信号を蓄えるメモリと、
前記メモリに蓄えられてレ、る前記 AZD変換出力信号にっレ、て所定の信号解析処 理を行う解析処理部と、
前記信号処理装置が前記所定の信号解析処理を行っている期間に、較正処理要 求を前記 A/D変換装置に与えて前記 A/D変換装置に対して較正処理のための A/D変換及びそれに続く前記補正情報の算出と更新を行わせるとともに、前記 A/ D変換装置からの前記補正情報の更新の終了を受けて前記 A/D変換装置に対し て前記被測定信号の AZD変換処理可能な状態に設定するシステム制御部とを具 備することを特徴とする請求項 11に記載の高速信号処理システム。
PCT/JP2005/023676 2005-01-11 2005-12-22 改良された時間インタリーブ方式のアナログ－デジタル変換装置及びそれを用いる高速信号処理システム WO2006075505A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE602005006765T DE602005006765D1 (de) 2005-01-11 2005-12-22 Zeitverschachtelungstyps und das bauelement verwe
US10/590,752 US7394415B2 (en) 2005-01-11 2005-12-22 Time-interleaved analog-to-digital converter and high speed signal processing system using the same
EP05819765A EP1729420B1 (en) 2005-01-11 2005-12-22 Analog-to-digital converter device of improved time interleaving type, and high-speed signal processing system using the device
JP2006552880A JP3984284B2 (ja) 2005-01-11 2005-12-22 改良された時間インタリーブ方式のアナログ−デジタル変換装置及びそれを用いる高速信号処理システム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005004455 2005-01-11
JP2005-004455 2005-01-11

Publications (1)

Publication Number Publication Date
WO2006075505A1 true WO2006075505A1 (ja) 2006-07-20

Family

ID=36677535

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/023676 WO2006075505A1 (ja) 2005-01-11 2005-12-22 改良された時間インタリーブ方式のアナログ－デジタル変換装置及びそれを用いる高速信号処理システム

Country Status (6)

Country Link
US (1) US7394415B2 (ja)
EP (1) EP1729420B1 (ja)
JP (1) JP3984284B2 (ja)
AT (1) ATE395748T1 (ja)
DE (1) DE602005006765D1 (ja)
WO (1) WO2006075505A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006279425A (ja) * 2005-03-29 2006-10-12 Anritsu Corp Ａ／ｄ変換装置
JP2008312211A (ja) * 2007-06-15 2008-12-25 Solarflare Communication Inc アナログ信号処理システム、並列アナログ／デジタルコンバータシステム、および不整合除去方法
JP2009239847A (ja) * 2008-03-28 2009-10-15 Anritsu Corp Ａ／ｄ変換装置
US8502712B2 (en) 2011-09-26 2013-08-06 Kabushiki Kaisha Toshiba Analogue to digital converter and signal processing system
JP2015169659A (ja) * 2014-03-04 2015-09-28 テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． 試験測定装置及び補償値決定方法
JP2016213826A (ja) * 2015-05-07 2016-12-15 パナソニックＩｐマネジメント株式会社 タイムインターリーブ型ａｄ変換器
JP2020141239A (ja) * 2019-02-27 2020-09-03 クモノスコーポレーション株式会社 Ａ／ｄ変換方法およびａ／ｄ変換装置

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2896109B1 (fr) * 2006-01-06 2008-06-20 Thales Sa Dispositif de conversion analogique numerique a entrelacement temporel et a egalisation auto adaptative.
US7865159B2 (en) * 2006-01-27 2011-01-04 Qualcomm Incorporated Repeater rise-over-thermal (RoT) value calibration
DE602006004155D1 (de) * 2006-02-17 2009-01-22 Sicon Semiconductor Ab Zeitverschachtelter Analog-Digital-Wandler
GB0615674D0 (en) * 2006-08-08 2006-09-13 Dreampact Ltd Continoust calibration for time interleaved adcs
ITTO20070189A1 (it) * 2007-03-14 2008-09-15 St Microelectronics Srl "circuito per la programmazione del tempo di campionamento in un convertitore analogico/digitale multicanale"
JP5070571B2 (ja) * 2007-12-27 2012-11-14 株式会社アドバンテスト アナログデジタル変換装置、アナログデジタル変換方法、制御装置及びプログラム
JP4881904B2 (ja) * 2008-03-24 2012-02-22 アンリツ株式会社 信号発生装置
JP5080349B2 (ja) * 2008-04-28 2012-11-21 株式会社アドバンテスト アナログデジタル変換装置、アナログデジタル変換方法、試験装置、および、プログラム
US8295775B2 (en) * 2008-05-01 2012-10-23 Broadcom Corporation Determining a handoff metric
US7952502B2 (en) * 2008-08-29 2011-05-31 Broadcom Corporation Imbalance and distortion cancellation for composite analog to digital converter (ADC)
EP2270985B1 (en) 2009-01-26 2012-10-03 Fujitsu Semiconductor Limited Sampling
WO2010095232A1 (ja) * 2009-02-19 2010-08-26 株式会社日立製作所 アナログデジタル変換器および半導体集積回路装置
WO2011018711A1 (en) * 2009-08-11 2011-02-17 Arctic Silicon Devices, As Adc with enhanced and/or adjustable accuracy
US8130129B2 (en) * 2010-05-11 2012-03-06 Texas Instruments Incorporated Analog-to-digital conversion
CN101888247B (zh) * 2010-07-02 2013-04-03 北京工业大学 时间交替模数转换器失配误差的自适应校准装置
US8564462B2 (en) 2010-09-08 2013-10-22 Broadcom Corporation Digital correction techniques for data converters
US8537044B2 (en) * 2011-12-28 2013-09-17 Guzik Technical Enterprises Interleaved analog to digital converter with digital equalization
DE112012006251T5 (de) * 2012-04-19 2015-04-16 Intel Corporation System, Vorrichtung und Verfahren zur Verbesserung der Ausgabe von Analog/Digital-Wandlern
US8872680B2 (en) * 2012-05-18 2014-10-28 Analog Devices, Inc. Calibrating timing, gain and bandwidth mismatch in interleaved ADCs using injection of random pulses
US9030341B2 (en) * 2012-06-27 2015-05-12 Broadcom Corporation Compensation for lane imbalance in a multi-lane analog-to-digital converter (ADC)
US20150042294A1 (en) * 2013-08-09 2015-02-12 Qi Cui Wei High accuracy pulse duty-cycle calculation implementation for power converter's PWM control apparatus
DE102013014876B3 (de) * 2013-09-06 2014-12-11 Hottinger Baldwin Messtechnik Gmbh Messverstärker mit Hintergrundjustierung und Verfahren dafür
US9344301B2 (en) * 2014-05-30 2016-05-17 Guzik Technical Enterprises Acquisition device with multistage digital equalization
US9106249B1 (en) * 2014-09-04 2015-08-11 Semtech Corporation Calibration of a time-interleaved analog-to-digital converter
JP6612898B2 (ja) * 2015-05-29 2019-11-27 テレフオンアクチーボラゲット エルエム エリクソン（パブル） アナログ−デジタル変換器システム
US9503114B1 (en) * 2015-07-29 2016-11-22 Broadcom Corporation Time interleaving structure for a multi-lane analog-to-digital converter (ADC)
CN105116219B (zh) * 2015-08-06 2017-10-24 宁波大学 基于自适应tiadc的频谱分析模块
CN107306137A (zh) * 2016-04-22 2017-10-31 广州致远电子股份有限公司 一种高速采样器
US10187078B2 (en) * 2017-02-03 2019-01-22 Qualcomm Incorporated Data converters for mitigating time-interleaved artifacts
EP3850375A4 (en) * 2018-09-11 2022-06-15 Nalu Scientific, LLC SYSTEM AND METHOD FOR HIGH SAMPLING RATE TRANSIENT DATA ACQUISITION WITH PRE-CONVERSION ACTIVITY DETECTION
US10659072B1 (en) * 2018-12-14 2020-05-19 Intel Corporation Time-interleaved analog-to-digital converter with calibration
US10742226B1 (en) * 2019-06-17 2020-08-11 The 58Th Research Institute Of China Electronics Technology Group Corporation Multi-channel high-precision ADC circuit with self-calibration of mismatch error
US11569834B2 (en) 2020-07-28 2023-01-31 AyDeeKay LLC Time-interleaved dynamic-element matching analog-to-digital converter
US11700008B2 (en) 2021-01-22 2023-07-11 Rohde & Schwarz Gmbh & Co. Kg Phase-shifted sampling module and method for determining filter coefficients
EP4033667A1 (en) 2021-01-22 2022-07-27 Rohde & Schwarz GmbH & Co. KG Phase-shifted sampling module and method for determining filter coefficients
US11558061B2 (en) 2021-04-22 2023-01-17 Ciena Corporation ADC self-calibration with on-chip circuit and method
EP4183049A1 (en) * 2021-04-22 2023-05-24 Ciena Corporation Adc self-calibration with on-chip circuit and method
CN117546417A (zh) * 2021-04-22 2024-02-09 希尔纳公司 利用片上电路的adc自校准和方法
WO2022271180A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Analog-to-digital converter system, receiver, base station, mobile device and method for analog-to-digital conversion
CN114024549B (zh) * 2022-01-04 2022-04-15 普源精电科技股份有限公司 一种时域交织模数转换器同步装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152410A (ja) * 1992-11-09 1994-05-31 Advantest Corp インターリーブ方式を採用したアナログディジタルコンバータの補正方法
JP2002246910A (ja) * 2001-02-20 2002-08-30 Advantest Corp インターリーブａｄ変換方式波形ディジタイザ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763105A (en) * 1987-07-08 1988-08-09 Tektronix, Inc. Interleaved digitizer array with calibrated sample timing
US5294926A (en) * 1992-10-09 1994-03-15 Hewlett-Packard Company Timing and amplitude error estimation for time-interleaved analog-to-digital converters
US6269317B1 (en) * 1997-04-30 2001-07-31 Lecroy Corporation Self-calibration of an oscilloscope using a square-wave test signal
US6081215A (en) * 1998-07-06 2000-06-27 Motorola, Inc. High speed interlaced analog interface
JP2003133954A (ja) * 2001-10-26 2003-05-09 Agilent Technologies Japan Ltd インターリーブａ／ｄ変換器の校正方法
KR100883270B1 (ko) 2002-08-08 2009-02-10 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US6819279B2 (en) 2003-03-05 2004-11-16 Lecroy Corporation Method and apparatus for the recovery of signals acquired by an interleaved system of digitizers with mismatching frequency response characteristics
JP3752237B2 (ja) 2003-04-25 2006-03-08 アンリツ株式会社 Ａ／ｄ変換装置
US7148828B2 (en) * 2005-05-03 2006-12-12 Agilent Technologies, Inc. System and method for timing calibration of time-interleaved data converters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152410A (ja) * 1992-11-09 1994-05-31 Advantest Corp インターリーブ方式を採用したアナログディジタルコンバータの補正方法
JP2002246910A (ja) * 2001-02-20 2002-08-30 Advantest Corp インターリーブａｄ変換方式波形ディジタイザ装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006279425A (ja) * 2005-03-29 2006-10-12 Anritsu Corp Ａ／ｄ変換装置
JP2008312211A (ja) * 2007-06-15 2008-12-25 Solarflare Communication Inc アナログ信号処理システム、並列アナログ／デジタルコンバータシステム、および不整合除去方法
JP2009239847A (ja) * 2008-03-28 2009-10-15 Anritsu Corp Ａ／ｄ変換装置
US8502712B2 (en) 2011-09-26 2013-08-06 Kabushiki Kaisha Toshiba Analogue to digital converter and signal processing system
JP2015169659A (ja) * 2014-03-04 2015-09-28 テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． 試験測定装置及び補償値決定方法
JP2016213826A (ja) * 2015-05-07 2016-12-15 パナソニックＩｐマネジメント株式会社 タイムインターリーブ型ａｄ変換器
JP2020141239A (ja) * 2019-02-27 2020-09-03 クモノスコーポレーション株式会社 Ａ／ｄ変換方法およびａ／ｄ変換装置

Also Published As

Publication number Publication date
ATE395748T1 (de) 2008-05-15
DE602005006765D1 (de) 2008-06-26
EP1729420A1 (en) 2006-12-06
JP3984284B2 (ja) 2007-10-03
EP1729420A4 (en) 2007-05-09
US20070171116A1 (en) 2007-07-26
EP1729420B1 (en) 2008-05-14
JPWO2006075505A1 (ja) 2008-06-12
US7394415B2 (en) 2008-07-01

Similar Documents

Publication Publication Date Title
WO2006075505A1 (ja) 改良された時間インタリーブ方式のアナログ－デジタル変換装置及びそれを用いる高速信号処理システム
JP4498184B2 (ja) 直線性補償回路
KR101472822B1 (ko) 샘플 레이트 변환 시스템에서의 보간계수 계산 방법 및 장치
JP4813473B2 (ja) アナログデジタル変換装置、プログラム、及び記録媒体
US20170117914A1 (en) Method and apparatus for providing digital background calibration for mismatches in m-channel time-interleved adcs (ti-adcs)
EP2359479B1 (en) Methods and apparatuses for estimation and compensation of nonlinearity errors
JP4813474B2 (ja) アナログデジタル変換装置、プログラム、及び記録媒体
JP3745962B2 (ja) インターリーブａｄ変換方式波形ディジタイザ装置、及び試験装置
CN103580693A (zh) 时间交错模数转换器失配校正
US6819279B2 (en) Method and apparatus for the recovery of signals acquired by an interleaved system of digitizers with mismatching frequency response characteristics
CN109936366B (zh) 信号路径线性化
CN111384950A (zh) 用于时间交织数模转换器的线性和非线性校准
Comoretto et al. The signal processing firmware for the low frequency aperture array
JP3752237B2 (ja) Ａ／ｄ変換装置
Monsurrò et al. Streamline calibration modelling for a comprehensive design of ATI-based digitizers
JP4542935B2 (ja) Ａ／ｄ変換装置
JP5070571B2 (ja) アナログデジタル変換装置、アナログデジタル変換方法、制御装置及びプログラム
JP2017067766A (ja) 試験測定装置及び入力信号デジタル化方法
WO2004077776A1 (ja) デジタイザ装置、波形発生装置、変換方法、波形発生方法、及びそのプログラムを記録した記録媒体
JP6889523B2 (ja) 試験測定装置及び入力信号デジタル化方法
JP2006129497A (ja) 周期的サンプリング誤差の補正方法
Monsurrò et al. Multi-rate signal processing based model for high-speed digitizers
Zeng et al. Real-time self-adaptive calibration method for high speed acquisition system
JP5039689B2 (ja) Ａ／ｄ変換装置
Littlewood et al. Reconfigurable IP-Based Spectral Interference Canceller

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2007171116

Country of ref document: US

Ref document number: 10590752

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005819765

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2006552880

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 2005819765

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 10590752

Country of ref document: US

WWG Wipo information: grant in national office

Ref document number: 2005819765

Country of ref document: EP